JP4122533B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP4122533B2 JP4122533B2 JP18717396A JP18717396A JP4122533B2 JP 4122533 B2 JP4122533 B2 JP 4122533B2 JP 18717396 A JP18717396 A JP 18717396A JP 18717396 A JP18717396 A JP 18717396A JP 4122533 B2 JP4122533 B2 JP 4122533B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- output
- processing control
- control means
- dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は行方向および列方向の直交マトリクスを構成する画像データを形成するレーザプリンタ等の画像形成装置に関するものである。
【０００２】
【従来の技術】
近年、プリンタの印字可能な解像度が高くなってきたが、データを転送する際のメモリの容量と転送時間を節約するため、多様なスムージング技術が考案されている。
【０００３】
以下、従来存在しているスムージング処理装置について、説明する。
図１２において、サンプルウィンドウ設定手段１により、被処理対象画素を中心に据え、サンプルウィンドウをとる。エッジ検出手段２でサンプルウィンドウ内でのエッジを検出する。論理演算手段３で、サンプルウィンドウ内において所定の箇所に定められた論理演算を施し、後に記す重みを乗算してよいエッジかどうか判定する。
【０００４】
重み付け演算手段４で、重みを乗算してよいと判定されたエッジに対し、サンプルウィンドウ内に分布する重みを乗算し、サンプルウィンドウ内について重みの総和をとる。処理制御手段５にて、その総和があるしきい値を越えた場合に、被処理エッジフラグを立て、後に定めた処理を施す。
【０００５】
エッジ検出手段２から重み付け演算手段４までは、一つの被処理対象画素に対して、主走査方向、すなわち左右それぞれのエッジについて同様の処理を施す。
【０００６】
図１３（ａ）に示すように、被処理対象画素６を中心に据えて、サンプルウィンドウ７をとる。解像度向上処理前の画像８のすべての画素が、被処理対象画素６となるようにする。そのためのサンプルウィンドウ７の動き９を図１３（ｂ）に示す。
【０００７】
なお、１行目の処理が終わったら、２行目、３行目とサンプルウィンドウを動かしていく。この先の説明では、サンプルウィンドウが固定された状態であることをあらかじめ断っておく。
【０００８】
図１４には、左エッジを例にとったエッジ検出方法が示されている。図１４（ａ）に示される様に、被処理対象画素１０の左側の画素が、被処理対象画素１０と色違いである場合、その２者から構成される同種のパターンが存在するか否かをサンプルウィンドウ７内において検索する。そして、図１４（ｂ）に示される様に、同じパターンが存在する部分にフラグをたて、同じパターンが存在するときの値を１、存在しない場合の値を０とする。同じ被処理対象画素１０に対して、左右上下に対して同じことをする。また、この例では被処理対象画素１０が黒、その左の画素が白の場合を示したが、被処理対象画素１０が白、その左の画素が黒の場合にも、図１４（ｂ）で表されるエッジデータの分布１１はまったく同じである。
【０００９】
図１５から図１８において、左エッジにおける論理演算手段の例を挙げる。中央画素の太線は被処理対象画素対象エッジ１２（現在は左エッジ）である。なお、これらの位置関係は、被処理対象画素対象エッジ１２を左右にとったとき、それぞれ対称になっている。また、論理演算対象エッジ以外のエッジデータの値は、図１４（ｂ）の段階で導出されたエッジデータの値と全く同じである。つまり、この論理演算手段は、重み付け演算の補助的な役割にすぎず、単純に重み付け演算手段を施すことによる不具合を避けるためのものである。
【００１０】
図１９において、図１５から図１８までに用いられた記号の説明が示されている。円、すなわち論理演算使用エッジ１３の位置にあるエッジデータの内容により、矢印の先にある論理演算対象エッジ１４は、重み付け演算に使用できるエッジであるとみなされる。
【００１１】
図２０において、被処理対象画素対象エッジが左エッジである場合の重み付け演算手段の例を挙げる。重み付けの位置関係は重み付け分布１５に示された通りで、論理演算手段適用後のエッジデータの値とその場所に対応する重みとの積をとり、サンプルウィンドウ内において、それらの総和をとる。
【００１２】
図２１では１から４までで用いられるサンプルウィンドウ内で用いられる座標表現の一例を示している。例えば、被処理対象画素対象エッジが左右のエッジである場合、主走査方向エッジ用座標表示１６を用い、それぞれＬｂ４，Ｒｃ４と表される。
【００１３】
なお、通常、論理演算手段と重み付け演算手段を適用した後の総和は、次式（左エッジを対象としたとき）のＬで表される。
【００１４】
【数１】
【００１５】
なお、２から４までにおいて、被処理対象画素対象エッジが左だけでなく、右であったときにも、論理演算、重み付け演算の分布は被処理対象画素対象エッジに対して同じ位置になる。すなわち、論理演算、重み付け演算の分布をそれぞれ回転させたイメージになる。また、論理演算手段と重み付け演算手段を適用した後の総和を左右それぞれにおいて、Ｌ，Ｒと定義する。
【００１６】
図２２に、処理制御手段を用いた結果の表、すなわち主走査方向の変換テーブル１７を記す。なお、Ｌ，Ｒのしきい値を２段階設ける。そして、それぞれが低い方のしきい値を越えたときに通常処理フラグｌ，ｒを１とし、それぞれが高い方のしきい値を越えたとき、強調処理フラグｋを１とする。また、被処理対象画素が黒の時、処理フラグＢを１とする。その上で、主走査方向の変換テーブル１７に記載された処理をする。
【００１７】
図２３に、処理制御手段の一例を示す。処理制御信号１８、すなわち前述の各処理フラグｋ，Ｂ，ｌ，ｒを処理制御手段１９に対して入力し、その処理結果が処理制御手段出力２０、すなわちＢｉｔ０からＢｉｔ７までのデジタル出力により出力される。なお、この例では、１バイトの出力に対し、処理前の画素１ドットが対応している。
【００１８】
図２４に、処理制御手段の出力印字図を示す。Ｂｉｔ０からＢｉｔ７から構成される処理制御手段出力、例えば処理制御手段出力例２１のようなデータが存在していたとすると、出力イメージ２２の様に出力される。
【００１９】
図２５に、以上の処理を施した結果の一例を示す。この処理を加えることにより、線がより滑らかに印字されることがわかる。
【００２０】
【発明が解決しようとする課題】
従来の画像形成装置の処理制御手段においては、保持するべきパターンの数が多く、メモリなどの保持手段における記憶容量をパターンの数だけ確保する必要があった。
【００２１】
そこで本発明は、保持するべきパターンにおける白黒、左右等の対称性を利用し、保持するべきパターンの数を削減して記憶容量を削減できる画像形成装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明は、直交マトリクスのドットにより構成された画像の書き込まれる領域の一部をウィンドウとして設定し、この設定位置を領域内で移動させることが可能なウィンドウ設定手段と、ウィンドウ設定手段により設定されたウィンドウ内の所定のドットと所定のドットに隣接するドットとの画像データの差異および方向とを検出する第１のエッジ検出手段と、ウィンドウ内で、所定のドット以外の互いに隣接するドット間の、第１のエッジ検出手段が検出した画像データの差異および方向と同じ方向の差異を持つエッジを検出するとともに、エッジデータとして出力する第２のエッジ検出手段と、第２のエッジ検出手段より出力されたエッジデータに対応するエッジの、第１のエッジ検出手段が検出したエッジの位置に対する位置に応じて所定の値を設定する重み付け手段と、重み付け手段により設定された所定の値の和を得る演算手段と、演算手段により得られた値に応じた大きさのドットに所定のドットを置き換え、出力する第１次処理制御手段と第１次処理制御手段から出力されるドットパターンを黒白対称または、左右対称または上下対称なドットパターンに変換する第２次処理制御手段とを備えた。
【００２３】
【発明の実施の形態】
本発明の請求項１に記載の発明は、直交マトリクスのドットにより構成された画像の書き込まれる領域の一部をウィンドウとして設定し、この設定位置を領域内で移動させることが可能なウィンドウ設定手段と、ウィンドウ設定手段により設定されたウィンドウ内の所定のドットと所定のドットに隣接するドットとの画像データの差異および方向とを検出する第１のエッジ検出手段と、ウィンドウ内で、所定のドット以外の互いに隣接するドット間の、第１のエッジ検出手段が検出した画像データの差異および方向と同じ方向の差異を持つエッジを検出するとともに、エッジデータとして出力する第２のエッジ検出手段と、第２のエッジ検出手段より出力されたエッジデータに対応するエッジの、第１のエッジ検出手段が検出したエッジの位置に対する位置に応じて所定の値を設定する重み付け手段と、重み付け手段により設定された所定の値の和を得る演算手段と、演算手段により得られた値に応じた大きさのドットに所定のドットを置き換え、出力する第１次処理制御手段と第１次処理制御手段から出力されるドットパターンを黒白対称または、左右対称または上下対称なドットパターンに変換する第２次処理制御手段とを備えているので、パターンの対称性を利用して処理制御手段で使用されているメモリなどの記憶容量を削減できる。
【００２４】
（実施の形態１）
以下、本発明の実施の形態１について説明する。
【００２５】
図１において、本発明のプロセスでは、従来例と比較して、処理制御手段が２つに分かれている。その処理制御手段は、必要最小限のパターンを保持する役割をする第１次処理制御手段２３と、処理制御信号を入力し、最終的な出力を出す役割をする第２次処理制御手段２４とで構成されている。
【００２６】
図２に、第１次処理制御手段２３の出力を示している。各処理フラグｋ，Ｂ，ｌ，ｒの値によって、各出力パターンが選択される。出力パターン２５は、処理前の解像度をもつドットのすべての部分において白であることを示している。出力パターン２６は、処理前の解像度をもつドットの左端から１／４だけ黒であることを示している。出力パターン２７は、処理前の解像度をもつドットの左端から１／２だけ黒であることを示している。
【００２７】
図３には、第２次処理制御手段２４の出力を示している。出力パターン２５は、出力パターン２８、出力パターン２９に変換されて出力される。出力パターン２６は、出力パターン３０，３１，３２，３３に変換されて出力される。出力パターン２７は、出力パターン３４，３５，３６，３７に変換されて出力される。
【００２８】
図４に示すように、処理制御信号３８はＢを除き、それぞれ第１次処理制御手段２３に入力され、出力パターン２５，２６，２７に相当する出力が、第１次処理制御手段出力４０として出力される。第１次処理制御手段出力４０は、そのまま第２次処理制御手段２４の入力となる。その第２次処理制御手段２４には、更に第２次処理制御手段処理制御信号入力４２が入力され、出力パターン２８，２９，３０，３１，３２，３３，３４，３５，３６，３７に相当する出力が、第２次処理制御手段出力４３として出力される。なお、出力とビットデータの対応関係については、図２４に参照されたものと同様である。
【００２９】
図５に、本発明における第１次処理制御手段の概略を示す。第１次処理制御手段制御信号入力４４は、アドレスデコーダを通り、第１次アドレスデコーダ出力４５（ＡＤ０，ＡＤ１）として出力される。そして、ＡＤ０，ＡＤ１の値に応じて第１次処理制御手段出力４０が出力される。
【００３０】
図６（ａ）は、アドレスデコーダの内部構造を示し、図６（ｂ）は、アドレスのビット設定を示す。以降、ＡＤ１以上の上位ビットは全て０であることを想定することとする。図６（ｃ）は第１次処理制御手段出力のビット設定を示し、図６（ｄ）はメモリ内の設定を示す。
【００３１】
図７に、第１次処理制御手段２３における各部出力を表にして示す。各処理制御信号入力は、アドレスデコーダ出力ＡＤ１，ＡＤ０の様になるので、図６（ｄ）の出力と出力イメージは、それぞれの場合において表のようになる。
【００３２】
図８に示すように、第２次処理制御手段制御信号入力４２のうち、ｌとｒは制御信号変換装置５０を経て制御信号変換装置出力５１、すなわちＡとなって左右対称パターン変換装置５２に入力される。また、第２次処理制御手段制御信号入力４２のうちＢは、そのまま黒白対称パターン変換装置５３に入力される。そして、第１次処理制御手段出力４７が第２次処理制御手段２４に入力され、左右対称パターン変換装置５２、黒白対称パターン変換装置５３を経て、第２次処理制御手段出力４３となる。
【００３３】
図９（ａ）に示すように、制御信号変換装置５０には、制御信号ｌ，ｒが入力され、出力Ａを得るものである。また左右対称パターン変換装置５２は、図９（ｂ）に示す左右対称パターン素子５７を多段に配線して構成され、各段の左右対称パターン変換素子をそれぞれｓ０，ｓ１，ｓ２，ｓ３，ｓ４，ｓ５，ｓ６，ｓ７と定義する。
【００３４】
各段の左右対称パターン素子５７の真理は図１０のようになり、図１０中、ａは制御信号変換装置５０の出力であり、ｒが１かつｌが０であるときにのみａの値が１となっている。ｂは正位置データ入力であり、例えば左右対称パターン素子ＳＯにはＢｉｔ１０がつながっている。ｃは対称位置データ入力であり、例えば左右対称パターン素子ＳＯにはＢｉｔ１７がつながっている。そこで、ｆの出力をみると、ａが０の時にはｂの値が、ａが１の時にはｃの値が出てきていることがわかる。すなわち、ｒが１かつｌが０である場合には出力データが左右反転することを示している。
【００３５】
第２次処理制御手段２４の黒白対称変換装置５３は、図１１のように構成される。第２次処理制御手段出力４３は、左右対称パターン変換出力５８と、制御信号Ｂとの排他的論理和をとった結果である。すなわち、Ｂの値が０、すなわち白であるときには左右対称パターン変換出力５８と同じ状態で、Ｂの値が１、すなわち黒である時には、左右対称パターン変換出力５８とビット反転した状態で第２次処理制御手段２４の出力となる。この形態によれば、記憶容量を１６バイトから３バイトに節約できた。
【００３６】
【発明の効果】
本発明によれば、パターンの対称性を利用して記憶容量を節約することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における画像形成装置の画像形成部のブロック図
【図２】本発明の一実施の形態における第１次処理制御手段の出力を示す図
【図３】本発明の一実施の形態における第２次処理制御手段の出力を示す図
【図４】本発明の一実施の形態における処理制御手段の概略図
【図５】本発明の一実施の形態における第１次処理制御手段の概略図
【図６】（ａ）本発明の一実施の形態における第１次処理制御手段のブロック図
（ｂ）本発明の一実施の形態における第１次処理制御手段のデータ構成図
（ｃ）本発明の一実施の形態における第１次処理制御手段のデータ構成図
（ｄ）本発明の一実施の形態における第１次処理制御手段のデータ構成図
【図７】本発明の一実施の形態における第１次処理制御手段における各部出力を示す図
【図８】本発明の一実施の形態における第２次処理制御手段の概略図
【図９】（ａ）本発明の一実施の形態における制御信号変換装置のブロック図
（ｂ）本発明の一実施の形態における左右対称パターン変換素子のブロック図
（ｃ）本発明の一実施の形態における第２次処理制御手段のブロック図
【図１０】本発明の一実施の形態における第２次処理制御手段の左右対称パターン変換装置における各部出力を示す図
【図１１】本発明の一実施の形態における第２次処理制御手段の黒白対称変換装置のブロック図
【図１２】従来技術における画像形成部のブロック図
【図１３】（ａ）従来技術におけるサンプルウィンドウの取得方法説明図
（ｂ）従来技術におけるサンプルウィンドウの取得方法説明図
【図１４】（ａ）従来技術における左エッジを例にとったエッジ検出方法説明図
（ｂ）従来技術における左エッジを例にとったエッジ検出方法説明図
【図１５】（ａ）従来技術における左エッジにおける論理演算説明図
（ｂ）従来技術における左エッジにおける論理演算説明図
【図１６】（ａ）従来技術における左エッジにおける論理演算説明図
（ｂ）従来技術における左エッジにおける論理演算説明図
【図１７】（ａ）従来技術における左エッジにおける論理演算説明図
（ｂ）従来技術における左エッジにおける論理演算説明図
（ｃ）従来技術における左エッジにおける論理演算説明図
【図１８】従来技術における左エッジにおける論理演算説明図
【図１９】従来技術における左エッジにおける論理演算説明図
【図２０】従来技術における左エッジにおける重み付け演算説明図
【図２１】従来技術におけるサンプルウィンドウ内の位置の定義図
【図２２】従来技術における主走査方向における処理制御過程説明図
【図２３】従来技術における処理制御手段のブロック図
【図２４】従来技術における処理制御手段の出力イメージを示す図
【図２５】従来技術における主走査方向に施される処理結果説明図
【符号の説明】
１ サンプルウィンドウ設定手段
２ エッジ検出手段
３ 論理演算手段
４ 重み付け演算手段
２３ 第１次処理制御手段
２４ 第２次処理制御手段
【発明の属する技術分野】
本発明は行方向および列方向の直交マトリクスを構成する画像データを形成するレーザプリンタ等の画像形成装置に関するものである。
【０００２】
【従来の技術】
近年、プリンタの印字可能な解像度が高くなってきたが、データを転送する際のメモリの容量と転送時間を節約するため、多様なスムージング技術が考案されている。
【０００３】
以下、従来存在しているスムージング処理装置について、説明する。
図１２において、サンプルウィンドウ設定手段１により、被処理対象画素を中心に据え、サンプルウィンドウをとる。エッジ検出手段２でサンプルウィンドウ内でのエッジを検出する。論理演算手段３で、サンプルウィンドウ内において所定の箇所に定められた論理演算を施し、後に記す重みを乗算してよいエッジかどうか判定する。
【０００４】
重み付け演算手段４で、重みを乗算してよいと判定されたエッジに対し、サンプルウィンドウ内に分布する重みを乗算し、サンプルウィンドウ内について重みの総和をとる。処理制御手段５にて、その総和があるしきい値を越えた場合に、被処理エッジフラグを立て、後に定めた処理を施す。
【０００５】
エッジ検出手段２から重み付け演算手段４までは、一つの被処理対象画素に対して、主走査方向、すなわち左右それぞれのエッジについて同様の処理を施す。
【０００６】
図１３（ａ）に示すように、被処理対象画素６を中心に据えて、サンプルウィンドウ７をとる。解像度向上処理前の画像８のすべての画素が、被処理対象画素６となるようにする。そのためのサンプルウィンドウ７の動き９を図１３（ｂ）に示す。
【０００７】
なお、１行目の処理が終わったら、２行目、３行目とサンプルウィンドウを動かしていく。この先の説明では、サンプルウィンドウが固定された状態であることをあらかじめ断っておく。
【０００８】
図１４には、左エッジを例にとったエッジ検出方法が示されている。図１４（ａ）に示される様に、被処理対象画素１０の左側の画素が、被処理対象画素１０と色違いである場合、その２者から構成される同種のパターンが存在するか否かをサンプルウィンドウ７内において検索する。そして、図１４（ｂ）に示される様に、同じパターンが存在する部分にフラグをたて、同じパターンが存在するときの値を１、存在しない場合の値を０とする。同じ被処理対象画素１０に対して、左右上下に対して同じことをする。また、この例では被処理対象画素１０が黒、その左の画素が白の場合を示したが、被処理対象画素１０が白、その左の画素が黒の場合にも、図１４（ｂ）で表されるエッジデータの分布１１はまったく同じである。
【０００９】
図１５から図１８において、左エッジにおける論理演算手段の例を挙げる。中央画素の太線は被処理対象画素対象エッジ１２（現在は左エッジ）である。なお、これらの位置関係は、被処理対象画素対象エッジ１２を左右にとったとき、それぞれ対称になっている。また、論理演算対象エッジ以外のエッジデータの値は、図１４（ｂ）の段階で導出されたエッジデータの値と全く同じである。つまり、この論理演算手段は、重み付け演算の補助的な役割にすぎず、単純に重み付け演算手段を施すことによる不具合を避けるためのものである。
【００１０】
図１９において、図１５から図１８までに用いられた記号の説明が示されている。円、すなわち論理演算使用エッジ１３の位置にあるエッジデータの内容により、矢印の先にある論理演算対象エッジ１４は、重み付け演算に使用できるエッジであるとみなされる。
【００１１】
図２０において、被処理対象画素対象エッジが左エッジである場合の重み付け演算手段の例を挙げる。重み付けの位置関係は重み付け分布１５に示された通りで、論理演算手段適用後のエッジデータの値とその場所に対応する重みとの積をとり、サンプルウィンドウ内において、それらの総和をとる。
【００１２】
図２１では１から４までで用いられるサンプルウィンドウ内で用いられる座標表現の一例を示している。例えば、被処理対象画素対象エッジが左右のエッジである場合、主走査方向エッジ用座標表示１６を用い、それぞれＬｂ４，Ｒｃ４と表される。
【００１３】
なお、通常、論理演算手段と重み付け演算手段を適用した後の総和は、次式（左エッジを対象としたとき）のＬで表される。
【００１４】
【数１】
なお、２から４までにおいて、被処理対象画素対象エッジが左だけでなく、右であったときにも、論理演算、重み付け演算の分布は被処理対象画素対象エッジに対して同じ位置になる。すなわち、論理演算、重み付け演算の分布をそれぞれ回転させたイメージになる。また、論理演算手段と重み付け演算手段を適用した後の総和を左右それぞれにおいて、Ｌ，Ｒと定義する。
【００１６】
図２２に、処理制御手段を用いた結果の表、すなわち主走査方向の変換テーブル１７を記す。なお、Ｌ，Ｒのしきい値を２段階設ける。そして、それぞれが低い方のしきい値を越えたときに通常処理フラグｌ，ｒを１とし、それぞれが高い方のしきい値を越えたとき、強調処理フラグｋを１とする。また、被処理対象画素が黒の時、処理フラグＢを１とする。その上で、主走査方向の変換テーブル１７に記載された処理をする。
【００１７】
図２３に、処理制御手段の一例を示す。処理制御信号１８、すなわち前述の各処理フラグｋ，Ｂ，ｌ，ｒを処理制御手段１９に対して入力し、その処理結果が処理制御手段出力２０、すなわちＢｉｔ０からＢｉｔ７までのデジタル出力により出力される。なお、この例では、１バイトの出力に対し、処理前の画素１ドットが対応している。
【００１８】
図２４に、処理制御手段の出力印字図を示す。Ｂｉｔ０からＢｉｔ７から構成される処理制御手段出力、例えば処理制御手段出力例２１のようなデータが存在していたとすると、出力イメージ２２の様に出力される。
【００１９】
図２５に、以上の処理を施した結果の一例を示す。この処理を加えることにより、線がより滑らかに印字されることがわかる。
【００２０】
【発明が解決しようとする課題】
従来の画像形成装置の処理制御手段においては、保持するべきパターンの数が多く、メモリなどの保持手段における記憶容量をパターンの数だけ確保する必要があった。
【００２１】
そこで本発明は、保持するべきパターンにおける白黒、左右等の対称性を利用し、保持するべきパターンの数を削減して記憶容量を削減できる画像形成装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明は、直交マトリクスのドットにより構成された画像の書き込まれる領域の一部をウィンドウとして設定し、この設定位置を領域内で移動させることが可能なウィンドウ設定手段と、ウィンドウ設定手段により設定されたウィンドウ内の所定のドットと所定のドットに隣接するドットとの画像データの差異および方向とを検出する第１のエッジ検出手段と、ウィンドウ内で、所定のドット以外の互いに隣接するドット間の、第１のエッジ検出手段が検出した画像データの差異および方向と同じ方向の差異を持つエッジを検出するとともに、エッジデータとして出力する第２のエッジ検出手段と、第２のエッジ検出手段より出力されたエッジデータに対応するエッジの、第１のエッジ検出手段が検出したエッジの位置に対する位置に応じて所定の値を設定する重み付け手段と、重み付け手段により設定された所定の値の和を得る演算手段と、演算手段により得られた値に応じた大きさのドットに所定のドットを置き換え、出力する第１次処理制御手段と第１次処理制御手段から出力されるドットパターンを黒白対称または、左右対称または上下対称なドットパターンに変換する第２次処理制御手段とを備えた。
【００２３】
【発明の実施の形態】
本発明の請求項１に記載の発明は、直交マトリクスのドットにより構成された画像の書き込まれる領域の一部をウィンドウとして設定し、この設定位置を領域内で移動させることが可能なウィンドウ設定手段と、ウィンドウ設定手段により設定されたウィンドウ内の所定のドットと所定のドットに隣接するドットとの画像データの差異および方向とを検出する第１のエッジ検出手段と、ウィンドウ内で、所定のドット以外の互いに隣接するドット間の、第１のエッジ検出手段が検出した画像データの差異および方向と同じ方向の差異を持つエッジを検出するとともに、エッジデータとして出力する第２のエッジ検出手段と、第２のエッジ検出手段より出力されたエッジデータに対応するエッジの、第１のエッジ検出手段が検出したエッジの位置に対する位置に応じて所定の値を設定する重み付け手段と、重み付け手段により設定された所定の値の和を得る演算手段と、演算手段により得られた値に応じた大きさのドットに所定のドットを置き換え、出力する第１次処理制御手段と第１次処理制御手段から出力されるドットパターンを黒白対称または、左右対称または上下対称なドットパターンに変換する第２次処理制御手段とを備えているので、パターンの対称性を利用して処理制御手段で使用されているメモリなどの記憶容量を削減できる。
【００２４】
（実施の形態１）
以下、本発明の実施の形態１について説明する。
【００２５】
図１において、本発明のプロセスでは、従来例と比較して、処理制御手段が２つに分かれている。その処理制御手段は、必要最小限のパターンを保持する役割をする第１次処理制御手段２３と、処理制御信号を入力し、最終的な出力を出す役割をする第２次処理制御手段２４とで構成されている。
【００２６】
図２に、第１次処理制御手段２３の出力を示している。各処理フラグｋ，Ｂ，ｌ，ｒの値によって、各出力パターンが選択される。出力パターン２５は、処理前の解像度をもつドットのすべての部分において白であることを示している。出力パターン２６は、処理前の解像度をもつドットの左端から１／４だけ黒であることを示している。出力パターン２７は、処理前の解像度をもつドットの左端から１／２だけ黒であることを示している。
【００２７】
図３には、第２次処理制御手段２４の出力を示している。出力パターン２５は、出力パターン２８、出力パターン２９に変換されて出力される。出力パターン２６は、出力パターン３０，３１，３２，３３に変換されて出力される。出力パターン２７は、出力パターン３４，３５，３６，３７に変換されて出力される。
【００２８】
図４に示すように、処理制御信号３８はＢを除き、それぞれ第１次処理制御手段２３に入力され、出力パターン２５，２６，２７に相当する出力が、第１次処理制御手段出力４０として出力される。第１次処理制御手段出力４０は、そのまま第２次処理制御手段２４の入力となる。その第２次処理制御手段２４には、更に第２次処理制御手段処理制御信号入力４２が入力され、出力パターン２８，２９，３０，３１，３２，３３，３４，３５，３６，３７に相当する出力が、第２次処理制御手段出力４３として出力される。なお、出力とビットデータの対応関係については、図２４に参照されたものと同様である。
【００２９】
図５に、本発明における第１次処理制御手段の概略を示す。第１次処理制御手段制御信号入力４４は、アドレスデコーダを通り、第１次アドレスデコーダ出力４５（ＡＤ０，ＡＤ１）として出力される。そして、ＡＤ０，ＡＤ１の値に応じて第１次処理制御手段出力４０が出力される。
【００３０】
図６（ａ）は、アドレスデコーダの内部構造を示し、図６（ｂ）は、アドレスのビット設定を示す。以降、ＡＤ１以上の上位ビットは全て０であることを想定することとする。図６（ｃ）は第１次処理制御手段出力のビット設定を示し、図６（ｄ）はメモリ内の設定を示す。
【００３１】
図７に、第１次処理制御手段２３における各部出力を表にして示す。各処理制御信号入力は、アドレスデコーダ出力ＡＤ１，ＡＤ０の様になるので、図６（ｄ）の出力と出力イメージは、それぞれの場合において表のようになる。
【００３２】
図８に示すように、第２次処理制御手段制御信号入力４２のうち、ｌとｒは制御信号変換装置５０を経て制御信号変換装置出力５１、すなわちＡとなって左右対称パターン変換装置５２に入力される。また、第２次処理制御手段制御信号入力４２のうちＢは、そのまま黒白対称パターン変換装置５３に入力される。そして、第１次処理制御手段出力４７が第２次処理制御手段２４に入力され、左右対称パターン変換装置５２、黒白対称パターン変換装置５３を経て、第２次処理制御手段出力４３となる。
【００３３】
図９（ａ）に示すように、制御信号変換装置５０には、制御信号ｌ，ｒが入力され、出力Ａを得るものである。また左右対称パターン変換装置５２は、図９（ｂ）に示す左右対称パターン素子５７を多段に配線して構成され、各段の左右対称パターン変換素子をそれぞれｓ０，ｓ１，ｓ２，ｓ３，ｓ４，ｓ５，ｓ６，ｓ７と定義する。
【００３４】
各段の左右対称パターン素子５７の真理は図１０のようになり、図１０中、ａは制御信号変換装置５０の出力であり、ｒが１かつｌが０であるときにのみａの値が１となっている。ｂは正位置データ入力であり、例えば左右対称パターン素子ＳＯにはＢｉｔ１０がつながっている。ｃは対称位置データ入力であり、例えば左右対称パターン素子ＳＯにはＢｉｔ１７がつながっている。そこで、ｆの出力をみると、ａが０の時にはｂの値が、ａが１の時にはｃの値が出てきていることがわかる。すなわち、ｒが１かつｌが０である場合には出力データが左右反転することを示している。
【００３５】
第２次処理制御手段２４の黒白対称変換装置５３は、図１１のように構成される。第２次処理制御手段出力４３は、左右対称パターン変換出力５８と、制御信号Ｂとの排他的論理和をとった結果である。すなわち、Ｂの値が０、すなわち白であるときには左右対称パターン変換出力５８と同じ状態で、Ｂの値が１、すなわち黒である時には、左右対称パターン変換出力５８とビット反転した状態で第２次処理制御手段２４の出力となる。この形態によれば、記憶容量を１６バイトから３バイトに節約できた。
【００３６】
【発明の効果】
本発明によれば、パターンの対称性を利用して記憶容量を節約することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における画像形成装置の画像形成部のブロック図
【図２】本発明の一実施の形態における第１次処理制御手段の出力を示す図
【図３】本発明の一実施の形態における第２次処理制御手段の出力を示す図
【図４】本発明の一実施の形態における処理制御手段の概略図
【図５】本発明の一実施の形態における第１次処理制御手段の概略図
【図６】（ａ）本発明の一実施の形態における第１次処理制御手段のブロック図
（ｂ）本発明の一実施の形態における第１次処理制御手段のデータ構成図
（ｃ）本発明の一実施の形態における第１次処理制御手段のデータ構成図
（ｄ）本発明の一実施の形態における第１次処理制御手段のデータ構成図
【図７】本発明の一実施の形態における第１次処理制御手段における各部出力を示す図
【図８】本発明の一実施の形態における第２次処理制御手段の概略図
【図９】（ａ）本発明の一実施の形態における制御信号変換装置のブロック図
（ｂ）本発明の一実施の形態における左右対称パターン変換素子のブロック図
（ｃ）本発明の一実施の形態における第２次処理制御手段のブロック図
【図１０】本発明の一実施の形態における第２次処理制御手段の左右対称パターン変換装置における各部出力を示す図
【図１１】本発明の一実施の形態における第２次処理制御手段の黒白対称変換装置のブロック図
【図１２】従来技術における画像形成部のブロック図
【図１３】（ａ）従来技術におけるサンプルウィンドウの取得方法説明図
（ｂ）従来技術におけるサンプルウィンドウの取得方法説明図
【図１４】（ａ）従来技術における左エッジを例にとったエッジ検出方法説明図
（ｂ）従来技術における左エッジを例にとったエッジ検出方法説明図
【図１５】（ａ）従来技術における左エッジにおける論理演算説明図
（ｂ）従来技術における左エッジにおける論理演算説明図
【図１６】（ａ）従来技術における左エッジにおける論理演算説明図
（ｂ）従来技術における左エッジにおける論理演算説明図
【図１７】（ａ）従来技術における左エッジにおける論理演算説明図
（ｂ）従来技術における左エッジにおける論理演算説明図
（ｃ）従来技術における左エッジにおける論理演算説明図
【図１８】従来技術における左エッジにおける論理演算説明図
【図１９】従来技術における左エッジにおける論理演算説明図
【図２０】従来技術における左エッジにおける重み付け演算説明図
【図２１】従来技術におけるサンプルウィンドウ内の位置の定義図
【図２２】従来技術における主走査方向における処理制御過程説明図
【図２３】従来技術における処理制御手段のブロック図
【図２４】従来技術における処理制御手段の出力イメージを示す図
【図２５】従来技術における主走査方向に施される処理結果説明図
【符号の説明】
１ サンプルウィンドウ設定手段
２ エッジ検出手段
３ 論理演算手段
４ 重み付け演算手段
２３ 第１次処理制御手段
２４ 第２次処理制御手段
Claims (1)
- 直交マトリクスのドットにより構成された画像の書き込まれる領域の一部をウィンドウとして設定し、この設定位置を前記領域内で移動させることが可能なウィンドウ設定手段と、前記ウィンドウ設定手段により設定されたウィンドウ内の所定のドットと前記所定のドットに隣接するドットとの画像データの差異および方向を検出する第１のエッジ検出手段と、前記ウィンドウ内で、前記所定のドット以外の互いに隣接するドット間の、前記第１のエッジ検出手段が検出した画像データの差異および方向と同じ方向の差異を持つエッジを検出するとともに、エッジデータとして出力する第２のエッジ検出手段と、前記第２のエッジ検出手段より出力されたエッジデータに対応するエッジの、前記第１のエッジ検出手段が検出したエッジの位置に対する位置に応じて所定の値を設定する重み付け手段と、前記重み付け手段により設定された所定の値の和を得る演算手段と、前記演算手段により得られた値に応じた大きさのドットに所定のドットを置き換え、出力する第１次処理制御手段と、前記第１次処理制御手段から出力されるドットパターンを黒白対称または、左右対称または上下対称なドットパターンに変換する第２次処理制御手段とを備えたことを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18717396A JP4122533B2 (ja) | 1996-07-17 | 1996-07-17 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18717396A JP4122533B2 (ja) | 1996-07-17 | 1996-07-17 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1029340A JPH1029340A (ja) | 1998-02-03 |
| JP4122533B2 true JP4122533B2 (ja) | 2008-07-23 |
Family
ID=16201392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18717396A Expired - Fee Related JP4122533B2 (ja) | 1996-07-17 | 1996-07-17 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4122533B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002096505A (ja) * | 2000-09-22 | 2002-04-02 | Ricoh Co Ltd | 画像形成装置 |
-
1996
- 1996-07-17 JP JP18717396A patent/JP4122533B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1029340A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2797224B2 (ja) | デジタル化された映像をドットマトリックスフォーマットで発生する装置により表示される映像を修正する方法および装置 | |
| JP4087528B2 (ja) | ラスタ化された画像データ内のエイリアスが除去された画素の検知方法 | |
| JPH05233786A (ja) | 異なるデータ型のインテリジェント後処理が可能な方法及び装置 | |
| EP0572956B1 (en) | Image output device and image control method for smoothing image or increasing image resolution by use of same | |
| JP4122533B2 (ja) | 画像形成装置 | |
| JPH01303578A (ja) | 画像変換装置 | |
| JP2004215163A (ja) | 画像補間装置、画像補間方法および画像補間プログラム | |
| JP3997415B2 (ja) | エッジ生成装置、エッジ生成方法およびエッジ生成プログラム | |
| JP2812401B2 (ja) | 画像処理装置 | |
| EP0905648B1 (en) | Image processing apparatus | |
| JP4195947B2 (ja) | 画像形成装置 | |
| JP3990743B2 (ja) | プリンタ制御方法およびプリンタ制御装置 | |
| JPH10336454A (ja) | 画像データ処理装置 | |
| JPH07242027A (ja) | 印刷装置 | |
| JP2637921B2 (ja) | 文字記号発生装置 | |
| JP3294249B2 (ja) | 画像処理装置 | |
| JP2584296B2 (ja) | ページプリンタ | |
| JP2007081939A (ja) | データ平滑化回路 | |
| JPH0661960B2 (ja) | ドツト補間制御装置 | |
| JP4390141B2 (ja) | 印刷処理システム | |
| JPH03278189A (ja) | 図形処理装置 | |
| JPH0591321A (ja) | 画像出力装置 | |
| JP2000025250A (ja) | インクジェットプリンタにおける細線の階調表現方法 | |
| JPS634749B2 (ja) | ||
| JPH06105123A (ja) | 高速画像縮小変換処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050315 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |