JP4087528B2 - ラスタ化された画像データ内のエイリアスが除去された画素の検知方法 - Google Patents
ラスタ化された画像データ内のエイリアスが除去された画素の検知方法 Download PDFInfo
- Publication number
- JP4087528B2 JP4087528B2 JP07842799A JP7842799A JP4087528B2 JP 4087528 B2 JP4087528 B2 JP 4087528B2 JP 07842799 A JP07842799 A JP 07842799A JP 7842799 A JP7842799 A JP 7842799A JP 4087528 B2 JP4087528 B2 JP 4087528B2
- Authority
- JP
- Japan
- Prior art keywords
- tag
- pixel
- image
- gray
- target pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000000872 buffer Substances 0.000 claims description 24
- 238000012360 testing method Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 description 23
- 238000009877 rendering Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 8
- 230000003139 buffering effect Effects 0.000 description 7
- 238000005070 sampling Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/0062—Handling the output data combining generic and host data, e.g. filling a raster
- G06K2215/0071—Post-treatment of the composed image, e.g. compression, rotation
Description
【発明の属する技術分野】
本発明は、全般的に、エイリアスが除去された画像の正確なプリントを可能にする、エイリアスが除去された細線のエッジのメモリ有効検知を可能にする方法に関する。
【0002】
【従来の技術】
テキストを含む線及び多角形のエッジ上のジャギー(jaggie)の軽減又は除去を含むいくつかの理由のため、線画及び一定の図形画像構造のディジタル化のコンテキストにおけるエイリアシング除去は、中間レベルの強度を用い、エッジのサブピクセル位置を達成する方法として最もよく知られる。ジャギーは、主に水平又は垂直に近づく斜めの線のエッジにおいて見られる。用語、エイリアシング除去とは、通常、サンプリング率が低すぎる場合に、高周波数信号のサンプリングからもたらされる低周波数の存在を表すアナログ用語、エイリアシングを連想させる。
【0003】
垂直に近い(又は水平に近い)線のセグメントを考える。プリントされた媒体に完全に複写されるために、エッジの位置を表す位相はセグメントの長さに沿って連続的に変化しなければならない。バイレベルディスプレイ又は印刷された出力の固有のサンプリングによって位相は不連続性を示す。そのため、エイリアシングは、その構造がジャギーと呼ばれるぎざぎざの様相の誘発をもたらす。サンプル画像内において、あらゆる図形のオブジェクトは、最終的に多角形又は多角形の集合に近似する。これらの多角形は、そのうちのいくつかがエイリアシング(ジャギー及び他の配置欠陥)を示すであろうまっすぐなエッジを有する。例えば、図1は、2つのディメンションでエイリアシングを図示する。図1の上部の三角形がラスタライズされる際、図1の下部に図示される三角形に複写されるようにエッジがエイリアシングされる。特に、底部エッジに沿った位置は、図1の下部の画像に左から右に見られるようにコラム(縦列)からコラムにわずかに上向きに移動すべきである。しかしながら、例示されるように、位置は量子化され、三角形の下部に沿ってぎざぎざの様相を作り出す。更にサンプリングの結果、エイリアスが除去された画像の可視性は、ジャギーの規則正しい特質によって増加する。
【0004】
エイリアスが除去された画素を利用するために、以下のシステム及びそれらの能力又は不能力性を考慮する。例えば、ゼロックス(Xerox) のドキュカラー(Docucolor) 40は、エイリアスが除去された画素を付与するために高周波数アナログラインスクリーンを用いるが、それはいくつかの製品又はマークされたセグメントのための選択事項ではない。レンダリングモジュールにおいて従来のスクリーン(例えば、約130-150 CPIドットに等しい)が用いられる際、エイリアスが除去された画素はハーフトーンにされて印刷され、文字のエッジに沿って位置付けされる好ましくないハーフトーンドットをもたらす。例えば、Curry, et al. によって米国特許第5,138,339号及び米国特許第5,485,289号に述べられる超鮮鋭(hyperacuity)プリント技術は、強化された線画において、同時にドットスクリーンハーフトーンをプリントすることが両立可能なエイリアスが除去された画素のレンダリングを提供することができる。しかしながら、これらの技術はエイリアスが除去された画素をエイリアスが除去された線画として識別するためにタグの使用を必要とする。本発明に関して述べられる好ましい実施形態において、両画像タイプを適切に処理するために、レンダリングのアーキテクチャは、バイナリテキスト/ラインをコントーン画像と区別する。本明細書に述べられるように、アルゴリズム又は方法はレンダリングモジュール又はレンダリングデバイスの他の構成装置において用いられ、ゼログラフィックプリントに好適な形態のグレーのエイリアスが除去された画素を生成することができる。
【0005】
最終又は所望の出力解像度よりも高い解像度において画像を捕捉し、平均プロセスを用いてサブサンプリングすることにより画像の解像度を低下させることによって、エイリアスが除去された画像を生成することができる。
【0006】
例えば、連続する階調画像をシミュレートするためにハーフトーニングプロセスを用いる多くのゼログラフィック又はインクジェットシステムなどのバイナリプリントシステムにおいて、これらのエイリアスが除去されたエッジの画素は、非常に高周波数のセル、理想的には最終的な出力画像の解像度を有するセルと共に、付与されるべきである。標準システムのハーフトーンドットが用いられる場合、アンチエイリアスされたエッジは、標準のハーフトーン周波数において鋸歯状又はぎざぎざであろう。このレンダリングはエイリアス除去を介して得られるあらゆる値を低下させるか、又は無効にしさえもする。エイリアスが除去された画像の全域にわたる非常に高い周波数のスクリーンの使用は、エイリアスが除去された画素を適切に付与するが、画像全体で階調曲線をとがらし、プリント品質の欠陥を引き起こしがちである。
【0007】
【発明が解決しようとする課題】
そのため、本発明は、エイリアスが除去されたテキスト又はライン領域のレンダリング用に設計されたアーキテクチャ内に、エイリアスが除去されたレンダリングタグを生成するための論理ベースの方法に関し、また、それにより、画像の連続的な階調部分に適用される画素とは区別可能な方法で、エイリアスが除去された画素が付与されることを可能にする。
【0008】
これまでに、若干の特許及び刊行物がエイリアシング除去に関連する情報を開示した。その関連部分が以下に簡潔に要約されるであろう。
【0009】
1997年7月8日にMotamed et al.に対して発行された米国特許第5,646,751号は、画素のタグ付けを用いて色の変換操作の速度を向上させる方法を教示する。
【0010】
"A Comparison of Antialiasing Techniques," IEEE CG&A, Vol. 1, No. 1, 1981年1月、40−48ページにおいて、F. Crow はプレフィルターリングは計算処理上エイリアシング除去に有効な技術であることを教示する。
【0011】
【課題を解決するための手段】
本発明に従って、ラスタ化された画像データ内のエイリアスが除去された画素の検知の方法が提供され、該方法が、スキャンラインバッファメモリに目標画素の位置のためのデータを含むデータの既定の数のスキャンラインを記憶するステップを含み、タグのバッファメモリに目標画素の位置のために前以て推定されたタグを少なくとも含む複数のバイナリエイリアシング除去タグを記憶するステップを含み、目標画素及び次の隣接画素の画素データ、及び目標画素の位置のために前以て推定されたタグの関数として、目標の画素の位置にエイリアスが除去されたタグを生成するステップを含む。
【0012】
本発明の1つの態様は、特にテキスト及び線画領域のエイリアスが除去された画像のレンダリングにおける基本的な問題、すなわちエイリアスが除去された領域を識別し、次にそのエイリアスが除去された領域をレンダリングするために好適な技術を識別することに関し、その結果、許容可能なエッジの品質を得ることに関する。この態様は、更に、この問題を緩和する技術の発見に基づく。この技術は、画像タイプ(バイナリテキスト又はラインと、連続的な階調)を区別するメモリ有効画素タグ付けアーキテクチャを用い、与えられた画素がエイリアス除去されたか否かを判定する。以前のタグ付け方法は、エイリアシング除去によってグレーである細線を正確にタグ付けするために5本のスキャンラインのバッファを必要とした。本発明は、エイリアスが除去された細線及びエイリアスが除去された細いエッジを、バイナリタグのスキャンラインと共に画素のバッファリングの2本のスキャンラインのみを用いて検知する。この方法は、タグのスキャンラインを一時的に記憶するためのメモリを用いる。実質的に、タグの値は、第1に垂直方向のライン、エッジ、及び可能な水平方向のラインをタグ付けするため、第2にスキャンラインの進行後タグ付けを確認するために、画素を2回調査することによって生成される。
【0013】
本発明は、好ましい実施形態に関連して記述されるが、記述される実施形態に発明を限定する意図はないことが理解されるであろう。逆に、添付される請求項によって定義されるような本発明の精神及び範囲内に含まれ得る全ての代替物、変更例、及び均等物を含むことが本発明の意図とされる。
【0014】
本発明の一般的な理解のため、図が参照される。図では、同一のエレメントを称するために同様の参照番号が終始にわたって用いられている。本発明の説明では、以下の用語が記述において用いられた。
【0015】
【発明の実施の形態】
用語、「データ」は本明細書において情報を示唆又は含む物理的な信号を表す。「画像」、即ち、物理的な光のパターンは、文字、単語、及びテキスト並びにグラフィックなどの他の特徴を含みうる。画像は「セグメント」に分けられ、その各々そのものが画像である。画像のセグメントは、画像全体までのあらゆる大きさ、及び画像全体を含む大きさであり得る。
【0016】
画像における各位置は、「画素」と呼ばれてもよい。各画素の値は、画像の「バイナリ形態」のビットで、グレースケールの値は画像の「グレースケール形態」であるか、又は画像の「カラー座標形態」の1セットのカラースペースの座標であり、バイナリ形態、グレースケール形態、及びカラー座標形態は、それぞれが画像を定義する2次元アレイである。本明細書に連続的な階調処理として述べられるが、本発明は、各分離がグレースケール又は連続的な階調画像として効果的に処理されるカラー画像の処理にも同様に適用される。従って、本明細書における連続的な階調(コントーン)又はグレースケール画像の処理に関する参照は、カラー画像分解の処理を同様に含むことが意図される。操作は、画像の一部に関連するデータのアイテム上で動作する際に「画像処理」を行う。
【0017】
第1の画像の「バージョン」は、第1の画像を定義するデータのアイテムを用いて作成される第2の画像である。第2の画像は、第1の画像と同一であるか、又は、解像度の損失によって、第1の画像を定義するデータを変化させることによって、又は修正されたバージョンをもたらす他のプロセスによって、修正され得る。
【0018】
「画像入力デバイス」又は「画像入力ターミナル」は、画像を受像でき、画像のバージョンを定義するデータのアイテムを提供できるデバイスである。「スキャナ」は、ドキュメントを操作することによるなどの走査オペレーションによって画像を受像する画像入力デバイスである。
【0019】
「画像出力デバイス」は、画像を定義するデータのアイテムを受けられ、出力として画像を提供又は付与することができるデバイスである。「ディスプレイ」とは、人間が目視可能な形態で出力画像を提供する画像出力デバイスである。
【0020】
ここで、図2に移り、好ましいディジタル画像形成システムの実施形態が記述される。システム20において、画像ソース30は、画像処理システムに供給される画像データを生成するために用いられ、該画像処理システムは、当該技術においてデジタルフロントエンド(DFE)40として知られ、プリントエンジン50によってレンダリング用のバイナリデータを作り出す。例えば、画像ソース30は、スキャナ32、コンピュータ34、ネットワーク36又は類似の又は同等のあらゆる画像入力ターミナルを含みうる。出力エンドプリンタエンジン50はゼログラフィックエンジンであるのが好ましいが、エンジン50はインクジェットなどのような同等の代替物を含みうる。本発明は、図2に記述される画像プロセッサ40の態様に関する。特に、本発明の意図は、それによって入力画像のエイリアシングが除去された領域に沿って生成されたそれらの画素を識別及び処理することである。
【0021】
エイリアス除去の1つの形態は、エッジに沿った空間解像度の欠如を補償するために、中間又はグレー強度の値を用いる。ジャギーの減少例に考慮されたい。白の背景上の水平に近い又は垂直に近い黒のエッジが1つのスキャンライン又は画素から次のスキャンライン又は次の画素へとはっきりしたぎざぎざを有するかわりに、遷移はグレーの中間のシェードによって緩和される。知覚されるストロークの幅及び位置は、エッジに沿ったグレー(エイリアスが除去された)の画素の付与を介してサブピクセルの精度にもコントロールされ得る。例えば、エイリアシング除去によって画素がグレーである場合、そのグレーの値は均一なグレーの領域の強度を示唆するよりもむしろ画素を通過するエッジを示唆する。従って、一般に、エッジに一致した方法で画素内のサブピクセルを構成するのが好ましいであろう。例えば、目標の画素がエイリアシング除去によってグレーであり、該画素がその右に白の隣接画素を、その左に黒の隣接画素を所有する場合、左側に黒及び右に白などの目標画素のためのサブピクセルを構成することが所望される。一方、グレーオブジェクトのサンプルであるため、画素がグレーの画素である場合、サブピクセルは、平滑化し、安定したグレーのトーンをもたらすハーフトーンのパターンを支持するように構成されるべきである。
【0022】
ここで、図3を参照して、エイリアスが除去された画素及びグレーの画像の画素の両方の最適なレンダリングを可能にするレンダリングアーキテクチャが図示される。本発明は、軽減されたスキャンラインバッファの必要条件によって図に示されるようにアーキテクチャ内でエイリアスが除去されたタグ付け(AAT)機能を実行するための低コストのシステムを提供する。システム40のアーキテクチャは、連続的な階調(コントーン)/ディジタルデータを処理されたバイナリプリントデータに変換する方法を含む。
【0023】
図3において、ページ分解などの初期の処理のために、コントーン/ディジタル画像データが、画像処理システム40のディジタルフロントエンド(DFE)部分102に提供される。特に、示唆されるように、DFEによるラスタ画像データ(102)出力が、次にエイリアスが除去されたタグ付け(AAT)ブロック104に提供される。好ましい実施形態において、AATブロックは、更に詳細が以下に述べられるように、エイリアスが除去されたと判定された画素をタグ付けし、タグが更に処理され得るマッピングブロック108にタグを出力し、マッピングブロック108における処理は、同等のタグに対するタグビットのマッピング及び/又はDFEからパスされたタグとの組合せを含む。マップされたタグは、階調再現曲線(TRC)ブロック110に出力され、ここで、画素値と共に用いられ、画素を修正する。次に、画素データ及び関連するタグが、一対の処理ブロック、即ち、ハーフトーニングブロック112及びエイリアスが除去されたレンダリングブロック114、にパスされる。並行する機能として示されるが、そこで実行される処理は、直列に動作する単一の処理ブロックを用いて達成され得る。タグは、処理を制御するために両ブロックに供給され、また、マルチプレクサー118において選択信号としても用いられる。更に重要なことに、本明細書において述べられるように、タグは複数ビットタグで、その中の様々なビットは、タグデータを受ける種々のサブプロセスによって用いられ得る(例えば、処理ブロックは一定のタグビットを用いるが、マルチプレクサーは他のタグビットを利用し得る)。
【0024】
図に示されるように、実施形態は、更なる情報、例えば、画素タイプ(線画、テキスト、画像、ハーフトーン、エイリアスが除去された画素など)、を提供し得る入力タグ(タグ)も組み込む。この情報は、エイリアスが除去されたタグ付けブロック104によって作成されたタグと組み合わせられ、特定の画素上に更なる情報又は更に正確な情報及び特定の画素の付与の仕方を所有するレンダリングタグを付与する。108において実行される組合せ操作は、ルックアップテーブルによって達成され、生成されたタグは、次にエイリアスが除去されたレンダリングを指示するために用いられ得る。エイリアスが除去されたレンダリングブロック114及びハーフトーニングブロック112の出力は、共にマルチプレクサー118への入力として供給され、タグに応答した2つの入力のうちの1つの選択は、マルチプレクサー118から出力されるプロセスバイナリプリントデータを作成するために用いられる。
【0025】
まず、エイリアスが除去されたタグ付け(AAT)方法を再検討することが必要である。エイリアスが除去されたエッジ又は均一の領域を表すか否かに依存して、グレーの画素のレンダリングを種々に処理することが所望されるため、画素を分類することが必要である。ラスタ化が起こった際に画素をタグ付けする1つの方法は、つまり、単に構成された画素の値のタイプを記憶することである。しかしながら、このようなタグの保存/送信のコスト、エイリアシング除去されたタグを支持しない従来の(受け継いだ)アーキテクチャのため、又は第三者のエイリアシング除去の解決策がタグを提供しないための何れかのため、これは常に可能なわけではない。あらゆる場合、このようなタグが利用可能でない場合、画素のデータからの推論によってタグを構成することを試みることが可能である。グレーの画素の近隣の分析が行われ、分析が暗い領域と明るい領域とのはっきりした遷移(例えば、片側にほぼ飽和された(黒の)画素を、反対側に背景(白)の画素を有する場合)において生じる場合、この画素がエイリアスが除去されたエッジを表すと仮定することが妥当である。上部横列に沿って交差する画素は黒の画素を、中間の横列のハッシュされた画素はグレー(の画素)を、並びに下部の横列の空白の画素は白又は背景を表すこのような状況の一例が図4に示される。しかしながら、目標画素の隣接画素が全て目標画素の値と同様の値を有する場合、それは、真のグレー値であり、エイリアスが除去されたエッジではないと推定される(例えば、図5)。
【0026】
従って、エイリアスが除去された画素を検知するために必要なことは、そのすぐ隣の画素、好ましくは目標の画素を囲む3×3のウィンドウ(W)内の隣接する8つの画素、のテンプレートマッチングのための検査である。このウィンドウを支持するために3本のスキャンラインをバッファする必要があるであろう。しかしながら、このアプローチは、例えば、図6及び7にそれぞれに図示される、均一なグレーの領域のエッジに対し、エイリアスが除去された2画素の幅にエイリアスが除去された細線が付与された場合を検知することができない。そのため、エイリアスが除去された細線を区別するために、更に大きな5×5のウィンドウ領域W’が必要とされるであろう。
【0027】
5×5のウィンドウは、均一なグレー領域のエッジから(任意方向の)エイリアスが除去された細線を区別するために必要とされ、少なくともデータのスキャンライン5本のバッファリングを必要とする。5×5のウィンドウに基づく1つのアプローチは、より大きなW’ウィンドウを水平、垂直及び2つの斜めの方向に通過するカットに沿って色の遷移のパターンを見ることである。しかしながら、対象とされる目標の画素を(上部及び左へ)通過した画素のための画素値よりもむしろ遷移の比較結果のみを保存することによって、バッファメモリの量は、減少されることが可能で、それによって、上部の2本のスキャンラインを記憶する必要性を除去する。従って、画像データのスキャンライン3本及びバイナリ遷移値のスキャンライン2本を記憶させ、必要な分析を行うことができる。しかしながら、以下に述べられるように、メモリの必要条件を更に減少させることが可能である。
【0028】
本発明の好ましい実施形態は、軽減された記憶の必要条件を有し、細線を含むエイリアスが除去された画素の検知の方法を提供する。該方法は、画素値のスキャンライン3本とバイナリエイリアシング除去タグのスキャンライン1本のみのバッファリングを必要とする。基本的な概念は、エイリアスが除去された可能性があるとして、図6及び7に図示されるあいまいな実例をタグ付けすることであるが、画素値及びタグを画像処理パイプラインの次の段階に直接送信する代わりに、次のスキャンラインが処理される間、タグは保持される。次のスキャンラインの結果は、次に、エイリアシング除去タグを確認するか、又はエイリアスが除去されていないタグ値に対する最初の割り合てを正すかの何れかのために用いられる。
【0029】
図8は、推定及び確認のために、タグのバッファラインによって処理するプロセスを概略的に例示する。図8の画像セグメント200において、第1の目標画素の位置(円によって示される)及び、一般的に第1の目標画素の位置付近に中心を置かれるウィンドウW内の第2の目標画素(三角形によって示される)が示される。示されるように、タグは第1の目標画素の位置のために生成されるであろう。好ましい実施形態において、システムは、ディジタルデータを記憶するため、及びリング又は先入れ先出しのような様式におけるアクセスのために好適なスキャンラインバッファなどのあらゆる従来のメモリバッファであり得るタグバッファ208を用いる。タグバッファのサイズは、少なくとも処理されるスキャンラインにおける画素の位置の数に等しいことが好ましい。バッファが記憶されるにおいて、タグは、少なくとも画素の位置の2本のスキャンラインの部分を推定する。好ましくは、スキャンラインバッファは、第1の目標画素の右に向かったライン2に沿った位置(204)のためのタグの推定値ti 及び第1の目標画素の左に向かったライン3に沿った位置(206)のタグの推定値によって充填される。第1の目標画素の右に向かってライン2における位置のタグの推定値は、ウィンドウ/タグ付け操作の前の経路からもたらされることも留意されるべきであろう。
【0030】
次に、ウィンドウW内のタグの推定値及び画像データが抜き出され、矢印210で表されるように処理される。次に、第1の目標画素の位置において、エイリアスが除去されたタグ付け操作は、周囲の画素値(x1 ,x2 ,x3 ,...,xn )及び第1の目標画素の位置(t3 )に対応するタグの推定値を、ライン2上の第1の目標画素の最終的なタグ値T、及びライン3上に第2の目標画素の新しいタグの推定値を生成する論理関数Fに対する入力として用いる。続いて、第2の目標画素の目標の推定値がリングバッファに記憶されるため、第1の目標画素のためのタグを生成するようにウィンドウが最終的に移動される際に第2の目標画素用の目標の推定値が利用可能であろう。
【0031】
本発明の実施形態の操作、及び推定されたタグを記憶するためにリングのようなバッファが用いられることができる方法を全般的に特徴づけたが、留意点は、世代及びタグの推定値の利用についての説明に移行される。エイリアスが除去された画素を検知するために、タグのスキャンラインの価値と共に、画素値の5つの画素のウィンドウによって3本のスキャンラインがどのように用いられるかに考慮されたい。一般的に、目標ウィンドウの中央の画素が検査され、その位置のためのタグがセットされるであろうが、次の走査の処理中にその値が更新されるまで、結果はその画像経路を進められないであろう。まず、タグの値の最初の設定に考慮されたい。これを行う1つの方法は、画素がグレーであるか又はグレーでないか(例えば、ほぼ飽和状態か又はほぼ背景かすなわち黒又は白)を示唆するバイナリ値に3×5のウィンドウの値を変換することである。これらのビット値(又は図9〜10および11〜12に図示されるようなそれらのいくつかのサブセット)は、所望のタグの値を与えるテーブルに対するインデックスとして用いられ得る。つまり、コントーンデータは、まず2値化され(例えば、閾値処理され)、目標画素の位置(又はそのサブセット)を囲むウィンドウ化された画素から生成されたビットベクトルが、記憶される出力タグの値のテーブルにルックアップテーブル値として用いられる。
【0032】
代替的に、ビットはタグの値を作成する論理関数によって検査され得る。好ましい実施形態において、論理関数は、ダウンロード可能なルックアップテーブルとして符号化され、これは更に一般的で、画像処理装置に容易に組み込まれるか、又は更新されるための論理の更なる改良を可能とする。
【0033】
本発明の範囲を限定するためでなく、例示のため、このようなタグ付け論理の一例が、以下に特徴付けられる。グレー/ノングレーテストにおける3×5の領域のためのビットの値は、下記に図示されるように表示/決定されると仮定されたい。
【0034】
【表1】
ここで、「b」は、特定された位置における画素のバイナリ値を示唆するプレフィックスである。前述のように、第1のステップは、ビットb21を有する位置に対応する新しいタグの値を決定することである。これは、処理の第1の段階である。b21がノングレーである場合、新たな推定されるタグは第1の経路上で「エイリアスが除去されていない」とセットされる。b21がノングレーでない場合、垂直方向は以下のテストによって点検される。
b20がノングレーである場合、b21の新たな(推定された)タグは「エイリアスが除去された」とセットされる。b20がノングレーでない場合は、
b22はノングレーで、前の走査からのこの画素位置の残存タグ(b20用のタグ)が「エイリアスが除去された」にセットされる場合、
b21のための新しいタグが「エイリアスが除去された」にセットされる(これは、エイリアスが除去された2画素の幅の水平なラインである)。
【0035】
上記のテストでなければ、以下のテストによって斜めの方向におけるエッジのための点検をすることが好ましい。
b10及びb32が共にノングレーである場合又はb30及びb12が共にノングレーである場合、新たに推定されたタグは「エイリアスが除去された」とセットされる。
そうでなければ、新しいタグは「エイリアスが除去されていない」とセットされるべきである。
【0036】
前の走査で計算されたこの位置の残存タグが更新され、画像経路に送られるまで、この新たなタグの値は、タグ値のバッファにおいて残存タグに取って代わるべきでない。残存タグは、ビット値b20を有する画素に対応する。残存タグの更新は、この画素の最終的なタグを生成し、これは処理の第2の段階で、2つのパートを含む。第2の段階の最初のパートのために、前の走査上に2つのノングレーの画素が垂直方向に位置合わせされているのが見出された場合、水平な細線があるという推測のもと、その残存タグがエイリアスが除去されたとセットされたことが想起されたい。ここで、その推測が点検されなくてはならない。
【0037】
b21がノングレーである場合(又は斜線が点検され、b11又はb31がノングレーである場合)、タグの値はエッジのインジケータとして残され得る。b22がノングレーである場合、タグは水平方向のラインのインジケータとして残り得る。そうでなければ、水平方向の線又は斜線に関する限り、タグは「エイリアスが除去されていない」にセットされると考えられるべきであるが、尚も可能な垂直のエッジ又はラインのために点検されるべきである。第2段階の処理の第2のパートにおいて、ビットの値の横列を検査することによってエイリアスが除去された垂直方向のライン及びエッジを点検することが可能である。水平方向のライン又はエッジの実情を確認するために、残存タグが「エイリアスが除去された」にセットされる場合及びb20又はb21の何れかがノングレーである場合、残存タグは「エイリアスが除去された」にセットされたまま残されることができ、そうでない場合、残存タグは「エイリアスが除去されていない」に変更されるべきである。
【0038】
垂直方向のエッジを点検するため、上部横列の画素を考察されたい。b20がグレーである場合、残存タグは「エイリアスが除去された」にセットされ、以下の3つの実例のうちの何れか1つが事実であるとされる。
a)b10及びb30がノングレーである
b)b10及びb40はノングレーで、それらの対応する画素が同じ値を有する
c)b00及びb30はノングレーで、それらの対応する画素が同じ値を有する
【0039】
この第2の段階の論理を実行するためにテーブルルックアップが用いられる場合、テーブルのインデックスは、残存タグの値、並びにビットb22、b21、b20、b10及びb30を用いて形成されるであろうことに留意されたい。しかしながら、b00及びb40のグレー/ノングレーテストの結果を含むかわりに、対応する画素値p00及びp30の等価(「p」のプレフィックスは、画素値を示す)、及びp10及びp40の画素値の等価のためのテストの結果を含むことが可能である。これらの等価の点検は、2画素の幅のエイリアスが除去された実例が、均一な背景上の非常に細いラインで、かすれるか又はにじんだエッジではないことを確実にする。残念ながら、画素データの3本のスキャンラインのみでは、ほぼ水平方向のラインに同様のテストを行うには情報が不十分である。このプロセスは、処理の入力と出力との強力な同期を想定するため、タグの1本のスキャンラインの価値のみが記憶される必要があることに留意されたい。新しいタグは、それらが処理される際に残存タグに取って代わる。この想定では、画素のデータに必要な実際の記憶を、ウィンドウWの領域のために小さなオーバーラップバッファリング260と2本のスキャンライン(250及び252)のみに減少させることも可能である。このバッファリングは、全般的に図13に示される。矢印は、ウィンドウが走査の全域にわたって移動する際に、データのバッファへの入力(270)、バッファからの出力(272)及びバッファ間の移動(274)を示唆する。
【0040】
前述のテストが完了すると、残存タグ及び対応する画素の値(b20で表される位置において)は、前に図2及び3に示された画像経路を通って送られ、新たなタグ値がタグバッファ208における残存タグの値に取って代わる。
【0041】
総括して、本発明は、軽減されたバッファリングメモリを用いてエイリアスが除去された画素を検知するために画像を効率的に処理する方法である。該方法は、スキャンラインバッファメモリに、目標画素の位置のデータを含むデータの既定数のスキャンラインを記憶し、及びタグのバッファメモリに、目標の画素の位置の前に前もって推定されたタグを少なくとも含む複数のバイナリエイリアシング除去タグを記憶する。次に、記憶された画素のデータと前もって推定されたタグを用いて、目標画素の位置のためのエイリアシング除去タグが生成される。
【0042】
従って、本発明に従って、画像内のエイリアスが除去された画素をタグ付けし、エイリアスが除去された画像のプリントを可能にするメモリ有効方法及び装置が提供されることは明白である。本発明は、その好ましい実施形態と共に述べられたが、多くの代替物、変更例、及びバリエーションが、当業者には明白であることが確実である。従って、添付の請求項の精神及び全範囲に含まれる全ての代替物、変更例及びバリエーションを包含することが意図される。
【図面の簡単な説明】
【図1】ディジタル化されたドキュメント画像において可能なエイリアシングの影響を示す平面図である。
【図2】本発明の1つ又はそれ以上の態様に好適なシステムレベルの実施形態を全般的に示すブロック図である。
【図3】本発明の1つの実施形態の汎用データフローの図である。
【図4】画素レベル上の画像の一部の例示図である。
【図5】画素レベル上の画像の一部の例示図である。
【図6】画素レベル上の画像の一部の例示図である。
【図7】画素レベル上の画像の一部の例示図である。
【図8】本発明に従った推定及び確認のためにタグのバッファラインによってエイリアスが除去された画素を識別する方法の略図である。
【図9】バイナリ(黒/白)フォーマットにおいて表される画像の一部の例示図である。
【図10】バイナリ(黒/白)フォーマットにおいて表される画像の一部の例示図である。
【図11】バイナリ(黒/白)フォーマットにおいて表される画像の一部の例示図である。
【図12】バイナリ(黒/白)フォーマットにおいて表される画像の一部の例示図である。
【図13】本発明の実施形態において用いられるバッファリング機構の略図である。
【符号の説明】
40 画像処理システム
102 ディジタルフロントエンド
104 エイリアスが除去されたタグ付けブロック
108 マッピングブロック
110 階調再現曲線(TRC)ブロック
112 ハーフトーニングブロック
114 エイリアスが除去されたレンダリングブロック
118 マルチプレクサー
Claims (3)
- ラスタ化された画像データ内のエイリアスが除去された画素の検知方法であって、該方法が、
スキャンラインバッファメモリに、目標画素の位置のデータを含むデータの既定数のスキャンラインを記憶するステップを含み、
タグのバッファメモリに、目標画素の位置のために前もって推定されたタグを少なくとも含む複数のバイナリエイリアシング除去タグを記憶するステップを含み、
目標画素及び次の隣接画素の画素データ、及び目標画素の位置のために前以て推定されたタグの関数として、目標画素の位置のエイリアシング除去タグを生成するステップを含む、
ラスタ化された画像データ内のエイリアスが除去された画素の検知方法。 - 前記エイリアシング除去タグを生成するステップが、
目標画素がノングレーであるか否かを判定するステップを含み、前記目標画素がノングレーであれば、エイリアシング除去タグをエイリアス除去されていない画素にセットして終了し、前記目標画素がノングレーでなければ、
推定されたタグを決定するためにテストし、
スキャンラインを進行させ、
エイリアシング除去タグを判定するためにテストする、
請求項1に記載の方法。 - 前記推定されたタグを判定するためにテストするステップが、
画素が、水平方向のエッジ付近の一部であるか否かをテストするステップを含み、画素が水平方向のエッジ付近の一部である場合、
推定されたタグをエイリアスが除去された画素にセットするステップを含む、
請求項2に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/046,426 US6137918A (en) | 1998-03-23 | 1998-03-23 | Memory efficient method and apparatus to enable tagging of thin antialiased lines |
US046426 | 1998-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11331609A JPH11331609A (ja) | 1999-11-30 |
JP4087528B2 true JP4087528B2 (ja) | 2008-05-21 |
Family
ID=21943392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07842799A Expired - Fee Related JP4087528B2 (ja) | 1998-03-23 | 1999-03-23 | ラスタ化された画像データ内のエイリアスが除去された画素の検知方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6137918A (ja) |
JP (1) | JP4087528B2 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6243499B1 (en) * | 1998-03-23 | 2001-06-05 | Xerox Corporation | Tagging of antialiased images |
US6384839B1 (en) * | 1999-09-21 | 2002-05-07 | Agfa Monotype Corporation | Method and apparatus for rendering sub-pixel anti-aliased graphics on stripe topology color displays |
US6606420B1 (en) * | 1999-10-25 | 2003-08-12 | Xerox Corporation | Method and apparatus for digital image darkness control in saturated image structures |
US8692844B1 (en) * | 2000-09-28 | 2014-04-08 | Nvidia Corporation | Method and system for efficient antialiased rendering |
TW504651B (en) * | 2000-12-06 | 2002-10-01 | Silicon Integrated Sys Corp | Eliminating jagged effects using post filtering |
US7061645B2 (en) * | 2001-09-27 | 2006-06-13 | Sharp Laboratories Of America, Inc. | Non-segmentation, individual pixel-by-pixel-based image rendering system |
US7265876B2 (en) * | 2002-05-09 | 2007-09-04 | Seiko Epson Corporation | PWM rendering for color/gray-scale text and graphics for laser printer |
US7508398B1 (en) | 2002-08-27 | 2009-03-24 | Nvidia Corporation | Transparent antialiased memory access |
US7295346B2 (en) * | 2003-06-23 | 2007-11-13 | Xeorx Corporation | Methods and apparatus for antialiasing using selective implementation of logical and averaging filter operations |
US8872833B2 (en) * | 2003-09-15 | 2014-10-28 | Nvidia Corporation | Integrated circuit configuration system and method |
US8732644B1 (en) | 2003-09-15 | 2014-05-20 | Nvidia Corporation | Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits |
US8775997B2 (en) | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for testing and configuring semiconductor functional circuits |
US8711161B1 (en) | 2003-12-18 | 2014-04-29 | Nvidia Corporation | Functional component compensation reconfiguration system and method |
JP4539202B2 (ja) * | 2004-07-14 | 2010-09-08 | ソニー株式会社 | 画像処理装置 |
US8723231B1 (en) * | 2004-09-15 | 2014-05-13 | Nvidia Corporation | Semiconductor die micro electro-mechanical switch management system and method |
US8711156B1 (en) | 2004-09-30 | 2014-04-29 | Nvidia Corporation | Method and system for remapping processing elements in a pipeline of a graphics processing unit |
US8427496B1 (en) | 2005-05-13 | 2013-04-23 | Nvidia Corporation | Method and system for implementing compression across a graphics bus interconnect |
US8698811B1 (en) | 2005-12-15 | 2014-04-15 | Nvidia Corporation | Nested boustrophedonic patterns for rasterization |
US7791617B2 (en) * | 2005-12-19 | 2010-09-07 | Nvidia Corporation | Method and system for rendering polygons having abutting edges |
US8390645B1 (en) | 2005-12-19 | 2013-03-05 | Nvidia Corporation | Method and system for rendering connecting antialiased line segments |
US9117309B1 (en) | 2005-12-19 | 2015-08-25 | Nvidia Corporation | Method and system for rendering polygons with a bounding box in a graphics processor unit |
US8928676B2 (en) * | 2006-06-23 | 2015-01-06 | Nvidia Corporation | Method for parallel fine rasterization in a raster stage of a graphics pipeline |
US8477134B1 (en) | 2006-06-30 | 2013-07-02 | Nvidia Corporation | Conservative triage of polygon status using low precision edge evaluation and high precision edge evaluation |
US8427487B1 (en) | 2006-11-02 | 2013-04-23 | Nvidia Corporation | Multiple tile output using interface compression in a raster stage |
US8482567B1 (en) | 2006-11-03 | 2013-07-09 | Nvidia Corporation | Line rasterization techniques |
US8724483B2 (en) * | 2007-10-22 | 2014-05-13 | Nvidia Corporation | Loopback configuration for bi-directional interfaces |
US8063903B2 (en) * | 2007-11-09 | 2011-11-22 | Nvidia Corporation | Edge evaluation techniques for graphics hardware |
US8553046B2 (en) * | 2007-11-09 | 2013-10-08 | Vivante Corporation | Thin-line detection apparatus and method |
US9064333B2 (en) | 2007-12-17 | 2015-06-23 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
US8780123B2 (en) | 2007-12-17 | 2014-07-15 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
US8923385B2 (en) | 2008-05-01 | 2014-12-30 | Nvidia Corporation | Rewind-enabled hardware encoder |
US8681861B2 (en) | 2008-05-01 | 2014-03-25 | Nvidia Corporation | Multistandard hardware video encoder |
US20110063305A1 (en) * | 2009-09-16 | 2011-03-17 | Nvidia Corporation | Co-processing techniques on heterogeneous graphics processing units |
US9530189B2 (en) | 2009-12-31 | 2016-12-27 | Nvidia Corporation | Alternate reduction ratios and threshold mechanisms for framebuffer compression |
US9331869B2 (en) | 2010-03-04 | 2016-05-03 | Nvidia Corporation | Input/output request packet handling techniques by a device specific kernel mode driver |
US9171350B2 (en) | 2010-10-28 | 2015-10-27 | Nvidia Corporation | Adaptive resolution DGPU rendering to provide constant framerate with free IGPU scale up |
US9477597B2 (en) | 2011-03-25 | 2016-10-25 | Nvidia Corporation | Techniques for different memory depths on different partitions |
US8701057B2 (en) | 2011-04-11 | 2014-04-15 | Nvidia Corporation | Design, layout, and manufacturing techniques for multivariant integrated circuits |
US9529712B2 (en) | 2011-07-26 | 2016-12-27 | Nvidia Corporation | Techniques for balancing accesses to memory having different memory types |
US9607407B2 (en) | 2012-12-31 | 2017-03-28 | Nvidia Corporation | Variable-width differential memory compression |
US9591309B2 (en) | 2012-12-31 | 2017-03-07 | Nvidia Corporation | Progressive lossy memory compression |
US9118863B2 (en) * | 2013-04-18 | 2015-08-25 | Xerox Corporation | Method and apparatus for finer control in thin line growth |
US9710894B2 (en) | 2013-06-04 | 2017-07-18 | Nvidia Corporation | System and method for enhanced multi-sample anti-aliasing |
US9832388B2 (en) | 2014-08-04 | 2017-11-28 | Nvidia Corporation | Deinterleaving interleaved high dynamic range image by using YUV interpolation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5299308A (en) * | 1990-02-28 | 1994-03-29 | Ricoh Company, Ltd. | Graphic data processing apparatus for producing a tone for an edge pixel and reducing aliasing effects |
US5138339A (en) * | 1991-07-29 | 1992-08-11 | Xerox Corporation | Microaddressability via overscanned illumination for optical printers and the like having high gamma photosensitive recording media |
US5673376A (en) * | 1992-05-19 | 1997-09-30 | Eastman Kodak Company | Method and apparatus for graphically generating images of arbitrary size |
US5438656A (en) * | 1993-06-01 | 1995-08-01 | Ductus, Inc. | Raster shape synthesis by direct multi-level filling |
US5432898A (en) * | 1993-09-20 | 1995-07-11 | International Business Machines Corporation | System and method for producing anti-aliased lines |
US5485289A (en) * | 1993-10-28 | 1996-01-16 | Xerox Corporation | Hyperacuity printer architecture |
US5838334A (en) * | 1994-11-16 | 1998-11-17 | Dye; Thomas A. | Memory and graphics controller which performs pointer-based display list video refresh operations |
US5596684A (en) * | 1994-11-23 | 1997-01-21 | Compaq Computer Corporation | Anti-aliasing apparatus and method using fast scan-line memory mapping for sampling pixel patterns |
US5646751A (en) * | 1995-05-25 | 1997-07-08 | Xerox Corporation | Encoding method for deferred anti-aliasing |
US6057855A (en) * | 1997-07-02 | 2000-05-02 | Hewlett-Packard Company | Method and apparatus for providing polygon pixel sub-sample information using incremental means |
-
1998
- 1998-03-23 US US09/046,426 patent/US6137918A/en not_active Expired - Lifetime
-
1999
- 1999-03-23 JP JP07842799A patent/JP4087528B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11331609A (ja) | 1999-11-30 |
US6137918A (en) | 2000-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4087528B2 (ja) | ラスタ化された画像データ内のエイリアスが除去された画素の検知方法 | |
JP4080627B2 (ja) | エイリアスが除去された画素を含む画像の処理方法 | |
JP4130511B2 (ja) | エイリアスが除去された画素を検知し、該画素のタグを作成する方法及びその画素を含む境界線の画素を検知し、該画素のタグを作成する装置 | |
US5742703A (en) | Method and apparatus for the resolution enhancement of gray-scale images that include text and line art | |
US5387985A (en) | Non-integer image resolution conversion using statistically generated look-up tables | |
JP2797224B2 (ja) | デジタル化された映像をドットマトリックスフォーマットで発生する装置により表示される映像を修正する方法および装置 | |
US5696845A (en) | Method for design and implementation of an image resolution enhancement system that employs statistically generated look-up tables | |
JP4077576B2 (ja) | ドキュメント画像を処理するシステムにおいて画像のセグメントをエイリアシング除去する方法及びディジタルフロントエンドを有するプリントシステムにおいて画像のセグメントをエイリアシング除去する方法 | |
JP4471062B2 (ja) | 適合画像強調フィルター及び強調画像データの生成方法 | |
JPH08235367A (ja) | グレーマスキング技術によるアンチエリアシング方法 | |
JPH1098619A (ja) | 連続トーンイメージのエッジ位置を小さく変化させる方法 | |
JP2001094783A (ja) | ハーフトーン領域を含むドキュメントの処理方法、及びドキュメントを複製するためのシステム | |
US5659399A (en) | Method for controlling compact dot growth | |
JP3142550B2 (ja) | 図形処理装置 | |
JP4271808B2 (ja) | 高アドレス可能画像を回転させる方法 | |
JP4111190B2 (ja) | 画像処理装置 | |
JP3810826B2 (ja) | ハーフビット画素レンダリング方法およびハーフビット画素レンダリング装置 | |
JP5623473B2 (ja) | 画像処理装置、画像処理方法、およびプログラム。 | |
US6741751B1 (en) | Logic based tagging for hyperacuity rendering of an input image with a 5×5 context | |
US6567565B1 (en) | Antialiased image rendering algorithm | |
US8934145B2 (en) | System and method of image edge growth control | |
JP3581460B2 (ja) | 画像処理方法とその装置 | |
US8842342B2 (en) | Method and system for isolated hole detection and growth in a document image | |
US8804200B2 (en) | Method and system for isolated dot detection and growth in a document image | |
JP2023132586A (ja) | 画像処理装置、画像処理方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |