JP4119991B2 - パルス電源回路及びこれを利用した放電光源とその駆動方法 - Google Patents
パルス電源回路及びこれを利用した放電光源とその駆動方法 Download PDFInfo
- Publication number
- JP4119991B2 JP4119991B2 JP2002147165A JP2002147165A JP4119991B2 JP 4119991 B2 JP4119991 B2 JP 4119991B2 JP 2002147165 A JP2002147165 A JP 2002147165A JP 2002147165 A JP2002147165 A JP 2002147165A JP 4119991 B2 JP4119991 B2 JP 4119991B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- power supply
- pulse power
- switch
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Lasers (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Generation Of Surge Voltage And Current (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は静電誘導サイリスタを用いたパルス電源回路及びこれを利用した放電光源とその駆動方法に関するものである。
【0002】
【従来の技術】
パルス電源システムは高電圧大電流のパルスを繰り返し高速に供給するためのシステムであり、半導体装置の製造プロセスなどにおける露光プロセスに用いられる放電光源用の電源や、排ガスの放電処理用の電源として用いられることが期待されている。
【0003】
パルス電源を用いて放電光源等を作製する場合、安定した放電を行うためには、主放電に先立って予備電離(予備放電)を行うことが重要であり、従来は主放電回路とは別に独立した予備電離回路を用いて予備電離を行っていた。すなわち、従来の放電光源は、負荷である放電部に、主放電を行う電源回路(主放電回路)が接続されると共に、予備電離を行うための予備電離回路が主放電回路と独立して並列に設けられていた。
【0004】
たとえば、特開平5−190954号公報や特開平8−32158号公報に開示される放電励起パルスレーザ装置におけるパルス電源回路は、いずれも予備電離の電源回路が主放電の電源回路とは独立して並列に設けられている(第1の従来例)。
【0005】
また、他の従来例としては、主放電電極の近傍に微小ギャップを設けておき、この微少ギャップにまず予備電離を起こさせた後、この予備電離を用いて主放電を開始させるというものがあった。この場合の予備電離もまた、主放電回路とは別に予備電離回路が設けられる構成となっていた(第2の従来例)。
【0006】
【発明が解決しようとする課題】
しかし、主放電電源回路の主放電電極と並列に予備電離用のコンデンサなどが設けられていたこれらの従来の回路はいずれも、主放電回路とは異なる部位に独立した予備電離回路を設けていたため、主放電と予備電離との同期をとることが困難であり、かつ、回路構成も複雑であった。
【0007】
また、微少ギャップを別途設けるものは放電部の装置構成が複雑となり、予備電離回路も別途必要となるため、回路構成も複雑となる。また、主放電と予備電離との同期をとることも困難である。
【0008】
本発明は、簡便な回路により、主放電に先立って予備電離を自動的にかつ確実に行うことができる自動予備電離回路を備えたパルス電源を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するため、本発明のパルス電源回路は、予備電離回路が、主放電回路と一体となる構成とした。
【0010】
具体的には、本発明に係るパルス電源回路は、放電負荷を接続するための主放電電極と、非飽和期に一定時間持続する磁化電流を発生させる可飽和リアクトルとが直列に接続され、前記磁化電流が前記放電負荷を駆動するための予備電離電流として用いられるように構成されていることを特徴とする。
【0011】
このように、主放電回路が予備電離回路を兼ねる、いわば一体化した構成とすると、可飽和リアクトルの非飽和期における磁化電流が予備電離電流として用いられ、その後、可飽和リアクトルが飽和して自動的に主放電が開始されるので、予備電離回路を別途設ける必要がなくなるため回路が簡便となり、しかも、主放電と同期しつつ確実に予備電離を行うことができる。
【0012】
本発明に係るパルス電源回路を用いれば、主スイッチがオンすると自動的に予備電離が開始され、その後、主放電が開始されるまでの一連のステップが自動的に行われるようになる。従って、本発明のパルス電源回路は、予備電離を必要とする放電光源の駆動電源などの用途にもっとも適している。
【0013】
この場合、前記パルス電源回路は、主スイッチを含んでおり、前記主スイッチはギャップスイッチ、放電管式スイッチ、真空管式スイッチの少なくともいずれか一つを用いる構成としてもよい。
【0014】
これらのスイッチはスイッチング速度が大きく、かつ遮断時の高電圧に耐え、導通時に大電流を流すことができるなど、パルス電源の主スイッチに求められる特性を備えているためである。
【0015】
あるいは、前記パルス電源回路は、主スイッチを含んでおり、前記主スイッチは半導体スイッチを用いる構成としてもよい。
【0016】
半導体スイッチは電極等の消耗がなく定格範囲内で使用する限り寿命は半永久的となり、また、放電現象によらないため常に一定の出力が得られる。
【0017】
また、半導体スイッチは、サイリスタを用いてもよい。この場合、サイリスタは、静電誘導サイリスタ(SIサイリスタ:Static Induction
Thyristor)を用いることが好ましい。
【0018】
SIサイリスタは、半導体スイッチの中ではもっともスイッチング速度も速く、かつ耐電圧性や電流容量も大きいのでパルス電源の主スイッチとして用いることができるからである。
【0019】
本発明に係る放電光源は、上記パルス電源回路における主放電電極に放電負荷を接続したことを特徴とする。
【0020】
本発明に係るパルス電源回路は放電光源などの放電負荷に用いることに適しているので、上述した本発明に係るパルス電源回路を放電光源に適用したものである。
【0021】
前記放電負荷はキセノンガスを封入した放電管を用いることもできる。このようにすると、波長13nm乃至14nm程度の光が安定して得られ、例えば半導体装置の露光光源として用いることができる。
【0022】
また、本発明に係る放電光源の駆動方法は、主スイッチと、可飽和リアクトルと、放電負荷とを備えた放電光源の駆動方法であって、前記可飽和リアクトルの非飽和期における磁化電流を用いて前記放電部の予備電離を行う第1のステップと、前記可飽和リアクトルの飽和期における主放電電流を用いて前記放電部の主放電を行う第2のステップとを備えていることを特徴とする放電光源の駆動方法。
【0023】
また、本発明に係る放電光源の駆動方法は、主スイッチと、可飽和リアクトルと、放電負荷とを備えた放電光源の駆動方法であって、前記可飽和リアクトルの非飽和期における磁化電流を用いて前記放電部の予備電離を行う第1のステップと、前記可飽和リアクトルの飽和期における主放電電流を用いて前記放電部の主放電を行う第2のステップとを備えていることを特徴とする。
【0024】
このとき、磁化電流は、所定の電流量が一定時間持続するものであって、前記放電負荷の予備放電を開始させる電流波形、例えば、1.5μs以内の時間内に20アンペア以上100アンペア以下の電流が流れる電流波形であることが好ましい。
【0025】
磁化電流は放電光源の予備電離電流として用いられるため、放電負荷及び電源回路に応じた最適値が存在するためである。
【0026】
一般に、パルス電源システムの基本構成は、充電電源と主スイッチおよび、キャパシタなどのエネルギー蓄積素子などからなる。また、必要に応じて、磁気アシスト部が設けられることもある。特に、主スイッチの性能がシステム全体の性能に影響する。
【0027】
図1は、パルス電源システムの基本回路図を示したものである。回路は、充電電源11、抵抗素子(充電抵抗)12、主スイッチ13、キャパシタ14、磁気スイッチ15および負荷16から構成される。なお、パルス電源のことを、「パルスパワー電源」と呼ぶことがあるが、この場合における「パルスパワー」とは、エネルギー蓄積素子(コンデンサなど)によって小電力のエネルギーを一定時間蓄積した後、大電力を短時間に(パルス的に)放出するという意味であり、エネルギー蓄積素子がない電源は単にパルス電源と呼ぶ。すなわち、パルス電源はパルスパワー電源を含む上位概念である。なお、放電光源に用いられるパルス電源は、大電力を放出する必要があるためエネルギー蓄積素子を備えたパルスパワー電源が一般的である。
【0028】
パルス電源の主スイッチに求められる特性は、スイッチング時間が短いこと、遮断時の高電圧に耐えうること、導通時に大電流を流すことができること、などである。
【0029】
これらの特性を満たす主スイッチとしては、ギャップスイッチやサイラトロンなどの放電式スイッチ、あるいは真空管式スイッチが挙げられる。また近年では、サイリスタなどの半導体スイッチが検討されているが、本発明では半導体スイッチを用いてもよい。なお、スイッチング速度の点ではギャップスイッチがもっとも速く、ついでサイラトロン、真空管の順で、もっとも遅いのが半導体スイッチである。本発明ではいずれのスイッチを用いることもできる。
【0030】
半導体スイッチは放電スイッチよりもスイッチング速度の点では劣るものの、電極等の消耗がなく定格範囲内で使用する限り寿命は半永久的といわれ、また、放電現象によらないため常に一定の出力が得られるという利点があるため、近年注目されてきている。半導体スイッチの代表としては、サイリスタとIGBTなどがある。
【0031】
数あるサイリスタの中でも、SIサイリスタは、半導体スイッチの中ではもっともスイッチング速度が速く、かつ耐電圧性や電流容量が主スイッチに要求される条件を満足しているため注目されている(特開2000−44965号公報等)。本発明は主スイッチに特に制限はないが、発明者たちによる実験では主スイッチはSIサイリスタを用いている。
【0032】
本発明ではさらに、コア(可飽和磁気コア)と一次コイルとからなる磁気スイッチ(可飽和リアクトル)を使用する。そこで、まず磁気スイッチの動作原理について説明する。
【0033】
(磁気スイッチの動作原理)
磁気スイッチは、非飽和期すなわち運転時の磁束密度がコアの飽和磁束密度よりも小さいとき(主スイッチがオンした直後)は、インピーダンスが大きく、コイルを流れる電流は小さい。なお、このときコイルを流れる電流を磁化電流と呼ぶ。
【0034】
しかし、飽和磁束密度を超過して飽和期に達すると、磁気スイッチのインピーダンスが小さくなる。その結果、コイルには大きな電流が流れる。このような動作は、あたかも機械スイッチや半導体スイッチの導通動作と類似しているため、磁気スイッチと呼ばれる。これが、磁気スイッチの動作原理である。
【0035】
一般に磁気スイッチはパルス電源にとって不可欠の要素ではないが、磁気スイッチを用いると、放電光源の放電部(放電管)のように放電開始前はオープン(開放状態にある)の負荷に対しても、放電の開始時に電源電圧のすべてがその負荷にかかるため絶縁破壊を起こしやすく、容易に放電を開始させることができる。また、パルス電源に磁気スイッチを付加するとパルス電圧の立ち上がり時間が短縮化され、立ち上がり性能が悪い主スイッチでも早いパルス立ち上がり時間を実現することができるメリットもある。
【0036】
従来の磁気スイッチは上述したように、いわば主スイッチの性能を補う目的で付加されていた。しかし、主スイッチにスイッチング速度の速いスイッチを採用する場合、電流が流れ始めた直後は磁気スイッチが非飽和状態でインピーダンスが大きいため回路に大きな電流が流れず、磁気スイッチが飽和した時はじめて大きな電流が流れるため、スイッチング速度の速いスイッチと磁気スイッチとを組み合わせても主スイッチであるサイリスタの性能を補うことにはあまり貢献しない。ただし、磁気アシスト効果をねらって半導体スイッチの熱負荷を抑えるために磁気スイッチが用いられることはあったが、磁気スイッチを含む主放電回路自身が放電光源用のパルス電源回路における予備電離回路として用いられることはなかった。
【0037】
ところで、磁気スイッチには非飽和期においてもわずかな磁化電流が流れることが知られている。この磁化電流は『漏れ電流』などと呼ばれ、装置の効率化の観点からは、従来は小さいほど望ましいと考えられている。このため、技術開発の動向としては、いかに漏れ電流を低減するかという点で進められている。
【0038】
本件発明者たちは、角形比の良好な低損失の磁気コア(1回巻、幅25mm、内径101.6mm、外径280mm)を用いて実際に0.7Ωの負荷抵抗を用いて磁化電流を測定したところ、約20アンペア以上80アンペア以下、最大でも100アンペア以下の範囲で、約0μs間より長く最大でも1.5μs間程度持続する電流波形であった。
【0039】
この測定を行っているとき、この磁化電流は放電光源の予備電離電流として利用できるのではないか、すなわち、この可飽和リアクトルの非飽和期の磁化電流を装置全体の駆動として放電光源の予備電離電流に利用することはできないか、と考えた。
【0040】
パルス電源は様々な用途が考えられているが、特に、放電光源の駆動電源として利用を考えると、一般に放電光源用のパルス電源回路では、主放電に先立って予備電離を行うことが重要である。
【0041】
光源として要求される主放電の電子密度は、一般に1x1018cm−3程度乃至1x1019cm−3程度といわれるが、予備電離とは、それよりも低い、予備放電ともいうべきプラズマ密度が1x108cm−3程度の電離状態を指す。主放電の前に予備電離を行うことにより安定したプラズマ放電を行うことができるのであるが、上述したように従来は、主放電のための回路とは別に、予備電離回路を独立して設けていた。
【0042】
しかし、本発明は、主放電回路中に可飽和リアクトル(磁気スイッチ)を直列接続することにより、予備電離放電と主放電とを同期させながら連続して確実に行うことができるようにした。以下に本発明に係るパルス電源回路を用いた放電光源用パルス電源の実施例を示す。
【0043】
【実施例】
図2は、本発明に係るパルス電源(放電光源)の回路図を示したものである。図の端子Xは充電電源(高電圧電源)に接続され、抵抗素子22(充電抵抗)を通り、サイリスタが3段直列接続されたサイリスタスタック23とエネルギー蓄積素子として機能するPFN(Pulse Forming Network)部24に電圧が印加される。さらに、本回路には、磁気スイッチ25aとリセット回路25bとからなる磁気アシスト部を備えている。
【0044】
これに放電光源負荷(放電部)26と充電ダイオード27を設けると、放電光源となる。実験では放電光源負荷26は、0.7Ωの抵抗を用いたが、放電光源として用いる場合には、抵抗の代わりに放電管などが接続される。なお、充電ダイオード27は、放電負荷の場合、充電期間においては負荷のアノード−カソード電極間は絶縁状態にあり、他の経路で充電電流を流す必要があるために設けている。
【0045】
放電管の大きさ、内部に封入するガスの種類および圧力などにより、種々の光を放出することができる。例えば、直径2mm乃至3mm程度で電極間距離が1cm程度の細管状の放電管に、キセノン(Xe)ガスを約133.3Paの圧力で封入すると、13nm乃至14nm程度の波長域の光が放出される。
【0046】
−主スイッチ−
本実施例では主スイッチにSIサイリスタを3段直列接続して構成したサイリスタスタックを用いている。SIサイリスタは光制御サイリスタなど他のサイリスタと比較してターンオン時間が高速でピーク電流容量が大きいなど、パルス電源に必要な特性を備えていると考えられるが、本発明はこれに限られず、ギャップスイッチやサイラトロンなどの放電スイッチであってもよい。
【0047】
実施例に示すサイリスタは1つの耐圧が4kVであり、耐圧が十分でない。そのため、素子を3段直列接続して用いることで、より高電圧のスイッチングを可能にしている。この場合、外部からトリガ信号を同時に入力して各素子を同時にターンオンさせることが必要であるが、素子特性のばらつきやトリガタイミングのずれ等の要因を考慮して図2に示すように各サイリスタに並列にシャント抵抗を接続している。
【0048】
また、本実施例のサイリスタスタック23は、各サイリスタに外付けで保護ダイオードを設けている。この理由は以下の通りである。サイリスタは順方向電圧への耐電圧は大きいが、逆方向電圧には弱い。このため、素子内にあらかじめ逆方向のダイオード構造を組み込んだ構造(このような構造は、「逆導通型サイリスタ」と呼ばれる。)が一般的である。しかし、本発明のように、高速パルス立ち上がり領域においては導通までの時間が立ち上がりに間に合わないため、安全のために保護ダイオードをさらに外付けすることが必要である。そこで、本発明では、高速回復高電圧ダイオードを、各素子に4並列ずつ使用している。
【0049】
各サイリスタのゲートには周知のゲートトリガ回路(不図示)からゲート電流パルスが印加されるが、このゲートトリガ回路はできるだけ短時間に大きなゲート電流が出力されるものが好ましい。
【0050】
−磁気スイッチ−
磁気スイッチの磁性体は、飽和磁束密度Bs=1.35Wb/m2、角形比=0.9、非飽和期の比透磁率(100kHz)mur,US=1500、損失Pcv(100kHz)=950kWm−3のテープ状の磁性体を用いた。コアはこの磁性体に厚さ2μmのSiO2で絶縁コーティングしたものをトロイダル形状に加工されたものを使用した。トロイダルコアの寸法は厚さ25mm、内径101.6mm、外径280mmとした。
【0051】
本実施例の回路では、単極性パルス放電を行うので磁気スイッチの残留磁界を消去する必要がある。そこで、本回路の磁気アシスト部はリセット回路25bを備えている。リセット回路は、図3に示すように、2次コイル31とローパスフィルター(LC回路)32、および電源33とからなる。
【0052】
−エネルギー蓄積素子−
エネルギー蓄積素子としては、PFNを用いた。PFNは、キャパシタ(C)とインダクタンス(L)とを多数はしご状に接続したものでエネルギー蓄積素子として機能する。本発明は放電光源用のパルス電源(パルスパワー電源)のためのエネルギー蓄積部としての機能を有するものであれば、同様の機能をもつ他のの要素を用いても構わない。例えば、同軸ケーブル(PFL:Pulse Forming Line)のように線路自身のキャパシタンスとインダクタンスとを利用するものを用いても構わない。
【0053】
PFNは同軸ケーブルと同機能をもつ伝送線路であるが、集中素子を利用するため同軸ケーブルよりも大幅に低い特性インピーダンスを容易に実現できるという利点がある。このため、本実施例のパルス電源装置でも伝送線路にはPFNを採用している。PFN部24の特性インピーダンスは約0.7Ωとした。
【0054】
具体的には、本実施例のパルス電源装置で用いたPFNは、アルミ板に2nFのセラミックキャパシタを5つ並べたものを20段接続した。これにより、公称値0.2μFのキャパシタと同じエネルギーを蓄積できる。なお、セラミックキャパシタを使用することで、小さな容積で大きな静電容量を実現している。
【0055】
(本回路の動作について)
PFNの充電電圧は9kV、磁気スイッチのリセット電流は8Aとした。各パルスの充電電圧の波高値は一定しており、素子間の電圧分担もほぼ均等であることが確認された。
【0056】
図4(a)は負荷(抵抗)を流れる電流および電圧の波形を示したものであり、同図(b)は、電流波形の拡大図を示したものである。主放電の大きな単極性パルスに先立ち、電流値が20アンペアから100アンペア程度の電流(磁化電流)が観測された。従って、負荷に放電管を接続し、この磁化電流を予備電離電流として用いることにより、予備電離回路を主放電回路とは別に設ける必要がなくなり、しかも主放電と確実に同期して予備電離電流を流すことができる。
【0057】
なお、本発明は予備電離を磁気スイッチの磁化電流を利用して行う点に特徴があり、主スイッチはサイリスタでなくても構わないしエネルギー蓄積素子の有無および種類についても特に制限はない。
【0058】
図4の負荷電圧波形において、負荷とPFNの間のインピーダンス不整合による反射波は観測されず、ほぼ整合条件が成立していることが分かる。負荷電圧の立ち上がり時間は約200nsと計測され、磁気スイッチがない場合の立ち上がり時間(180ns)と同程度であった。このときのエネルギー効率は91%、負荷ピーク出力は23MWに達した。
【0059】
本装置において、単極性パルスにおけるエネルギー収支と熱容量を元に定格素子温度を超過せずに可能な繰り返し周波数を見積もったところ、最大10kHzの繰り返し運転が可能と求められた。
【0060】
【発明の効果】
本発明によると、予備電離回路を別途設ける必要がなく回路構成が簡単となりかつ、主放電と予備電離放電との同期が自動的に行われ、高繰り返し運転時にも確実に予備電離放電を行うことができる。
【図面の簡単な説明】
【図1】パルス電源の基本回路を示す図である。
【図2】本発明の一実施例の回路構成を示す図である。
【図3】リセット回路の一例を示す図である。
【図4】本発明の実施例の回路の出力波形を示す図である。
【符号の説明】
11 充電電源
12 抵抗素子(充電抵抗)
13 主スイッチ
14 キャパシタ
15 磁気スイッチ
16 負荷
22 抵抗素子(充電抵抗)
23 サイリスタスタック
24 PFN部
25a 磁気スイッチ
25b リセット回路
26 放電光源負荷(放電部)
27 充電ダイオード
Claims (9)
- 放電負荷を接続するための主放電電極と、非飽和期に一定時間持続する磁化電流を発生させる可飽和リアクトルとが直列に接続され、前記磁化電流が前記放電負荷を駆動するための予備電離電流として用いられるように構成されていることを特徴とする放電負荷用パルス電源回路。
- 前記パルス電源回路は、主スイッチを含んでおり、前記主スイッチはギャップスイッチ、放電管式スイッチ、真空管式スイッチの少なくともいずれか一つを用いることを特徴とする請求項1に記載のパルス電源回路。
- 前記パルス電源回路は、主スイッチを含んでおり、前記主スイッチは半導体スイッチを用いることを特徴とする請求項1に記載のパルス電源回路。
- 前記半導体スイッチは、サイリスタであることを特徴とする請求項3に記載のパルス電源回路。
- 前記サイリスタは、静電誘導サイリスタであることを特徴とする請求項4に記載のパルス電源回路。
- 請求項1に記載のパルス電源回路における主放電電極に放電負荷を接続したことを特徴とする放電光源。
- 前記放電負荷はキセノンガスを封入した放電管であることを特徴とする請求項6に記載の放電光源。
- 主スイッチと、可飽和リアクトルと、放電負荷とを備えた放電光源の駆動方法であって、前記可飽和リアクトルの非飽和期における磁化電流を用いて前記放電部の予備電離を行う第1のステップと、前記可飽和リアクトルの飽和期における主放電電流を用いて前記放電部の主放電を行う第2のステップとを備えていることを特徴とする放電光源の駆動方法。
- 前記磁化電流は、所定の電流量が一定時間持続するものであって、前記放電負荷の予備放電を開始させる電流波形を備えていることを特徴とする請求項8に記載の放電光源の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002147165A JP4119991B2 (ja) | 2002-05-22 | 2002-05-22 | パルス電源回路及びこれを利用した放電光源とその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002147165A JP4119991B2 (ja) | 2002-05-22 | 2002-05-22 | パルス電源回路及びこれを利用した放電光源とその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003338649A JP2003338649A (ja) | 2003-11-28 |
JP4119991B2 true JP4119991B2 (ja) | 2008-07-16 |
Family
ID=29705859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002147165A Expired - Fee Related JP4119991B2 (ja) | 2002-05-22 | 2002-05-22 | パルス電源回路及びこれを利用した放電光源とその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4119991B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7501773B2 (en) * | 2006-04-21 | 2009-03-10 | Xenon Corporation | Multistrike gas discharge lamp ignition apparatus and method |
-
2002
- 2002-05-22 JP JP2002147165A patent/JP4119991B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003338649A (ja) | 2003-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100346940B1 (ko) | 비선형 자기 압축 모듈내의 단의 부정합으로 인한 반사 에너지를 제거하는 방법 및 장치 | |
US5138622A (en) | Apparatus and method for generating high-power, high-voltage pulses, particularly for te gas lasers | |
EP0759215A1 (en) | Pulse power generating circuit with energy recovery | |
JPH08132321A (ja) | 放電励起パルスレーザ装置 | |
JP4119991B2 (ja) | パルス電源回路及びこれを利用した放電光源とその駆動方法 | |
JP2004350338A (ja) | パルス電源 | |
Nakhe et al. | Energy deposition studies in a copper vapour laser under different pulse excitation schemes | |
JPH06310781A (ja) | 固体レーザ装置 | |
Rim et al. | Fast high-voltage pulse generation using nonlinear capacitors | |
JP2005160151A (ja) | 高電圧パルス発生回路 | |
US20020048303A1 (en) | Excimer laser and method of operating an excimer laser | |
JP4538305B2 (ja) | 放電装置 | |
JPH0250600B2 (ja) | ||
RU201615U1 (ru) | Устройство для питания газоразрядной лампы | |
JP2996706B2 (ja) | パルスレーザ発振装置 | |
JPS61216373A (ja) | パルスレ−ザ装置 | |
CN113098317B (zh) | 一种rbdt器件的触发电路及其在脉冲发生器的应用 | |
JP4570752B2 (ja) | 電源装置 | |
JPS63316491A (ja) | レ−ザガス励起放電回路 | |
Rao et al. | An efficient all solid-state pulsed generator for pulsed discharges | |
JP2726058B2 (ja) | レーザ装置 | |
JPS63304682A (ja) | エキシマレ−ザ装置 | |
Fukushi et al. | Bidirectional line pulse generator system for linear induction accelerator | |
JP2001320116A (ja) | パルス放電回路 | |
Arya et al. | Arbitrary wave-form-pulsed power source for flash-lamp-pumped solid-state lasers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071023 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |