JP4116815B2 - プロセスデータモニタ装置 - Google Patents
プロセスデータモニタ装置 Download PDFInfo
- Publication number
- JP4116815B2 JP4116815B2 JP2002128232A JP2002128232A JP4116815B2 JP 4116815 B2 JP4116815 B2 JP 4116815B2 JP 2002128232 A JP2002128232 A JP 2002128232A JP 2002128232 A JP2002128232 A JP 2002128232A JP 4116815 B2 JP4116815 B2 JP 4116815B2
- Authority
- JP
- Japan
- Prior art keywords
- plant controller
- process data
- cpu
- pio
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing And Monitoring For Control Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、プラントに対するプロセスデータを他のＣＰＵから読み出すことにより、プログラムのデバッグ、プロセス入出力のシミュレーションができるとともに、容易に異なるＣＰＵからＰＩＯ(プロセス入出力装置)へのアクセスを切替ることが可能であるプロセスデータモニタ装置に関するものである。
【０００２】
【従来の技術】
図１１は例えば特開平０５−２２４５８３号公報に開示された従来のこの種のプロセスデータモニタ装置を含むシステムの構成を示したものである。プラントコントローラ＃１用ＣＰＵ１およびプラントコントローラ＃１用ＰＩＯ４は、ネットワークステーション(ＳＴＮ)８を介してネットワーク１０に接続されている。同様に、プラントコントローラ＃２用ＣＰＵ２およびプラントコントローラ＃２用ＰＩＯ６も、別のＳＴＮ８を介してネットワーク１０に接続されている。また、シミュレーション時の模擬プロセスデータを出力するシミュレータ(ＳＩＭ)９も、別のＳＴＮ８を介してネットワーク１０に接続されている。
【０００３】
次に動作について説明する。プラントコントローラ＃１用ＣＰＵ１および、プラントコントローラ＃１用ＰＩＯ４から得られたプロセスデータは、ＳＴＮ８を介してネットワーク１０に接続されているプラントコントローラ＃２用ＣＰＵ２に送り、プラントコントローラ＃２用ＣＰＵ２がこのプロセスデータを読むことにより、プロセスデータのモニタが可能となる。
【０００４】
また、シミュレーション時は、シミュレータ９からシミュレーション用の模擬プロセスデータをＳＴＮ８を介してネットワーク１０に接続されているプラントコントローラ＃２用ＣＰＵ２に送り、プラントコントローラ＃２用ＣＰＵ２がこのプロセスデータを読むことにより、プラント操業のシミュレーション動作が可能となる。
【０００５】
【発明が解決しようとする課題】
従来のプラントコントローラのプロセスデータモニタにおいては、ネットワークを経由してデータの読み出しを行う必要があり、ネットワーク装置のＨ／Ｗコスト増大、据付場所の確保が必要であった。
【０００６】
また、データモニタのデータのアクセス速度は、ネットワークのデータ更新周期の影響を受けるため、プラントコントローラ用ＣＰＵからＰＩＯへのアクセスと比較して遅くなるという問題点があった。
【０００７】
さらに、プラント操業のシミュレーションを行うには、シミュレータが必要であり、Ｈ／Ｗコストの増大、ネットワーク負荷の増加という問題があった。
【０００８】
この発明は上記のような課題を解決するためになされたものであり、プロセスデータの読み出しを、ネットワーク経由ではなくＣＰＵからＰＩＯへアクセスするＩＯバスによって行うことにより、ネットワークのＨ／Ｗを不要とし、ＣＰＵからＰＩＯへのアクセス速度を落とすることなく、稼動中のＣＰＵからのプロセスデータのモニタを可能にし、稼動中のコントローラを用いた操業のシミュレーションを可能としたプロセスデータモニタ装置を提供することを目的とする。
【０００９】
また、この装置を製造するにあたり、ネットワークを構成する装置より低コストとし、かつ、プラントコントローラが収納される制御盤内に実装できる外形サイズにてプロセスデータモニタ装置を構築できることを目的とする。
【００１０】
さらに、プロセスデータモニタ機能だけでなく、スイッチ切替によりデータモニタ機能からデータモニタを行っているＣＰＵが、モニタ対象のＰＩＯへアクセスできる切替えを可能とした装置とすることを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的に鑑み、この発明は、第１プラントコントローラ用ＣＰＵからのプロセスデータの書き込み先又は読み出し先を指定するアドレス信号とそのためのアクセスの開始を示すアクセス開始信号、及び第１プラントコントローラ用ＰＩＯからのアクセスの完了を示すアクセス完了信号により、上記第１プラントコントローラ用ＣＰＵから第１プラントコントローラ用ＰＩＯへのプロセスデータの書き込み又は読み出しを行い、第２プラントコントローラ用ＣＰＵで書き込み又は読み出されるプロセスデータのモニタを行う、上記第１プラントコントローラ用ＣＰＵ、第１プラントコントローラ用ＰＩＯ、及び第２プラントコントローラ用ＣＰＵを接続するバスにこれらを相互に接続するように挿入されたプロセスデータモニタ装置であって、第１プラントコントローラ用ＣＰＵからのバスが接続される第１Ｉ／Ｆと、第２プラントコントローラ用ＣＰＵからのバスが接続される第２Ｉ／Ｆと、第１プラントコントローラ用ＰＩＯからのバスが接続される第３Ｉ／Ｆと、上記第１Ｉ／Ｆと第３Ｉ／Ｆとの間を直接接続すると共に、上記第１Ｉ／Ｆ及び第３Ｉ／Ｆと第２Ｉ／Ｆとの間を、メモリと上記メモリの書き込み、読み出し制御を行うメモリ制御手段を介して接続を行う接続手段と、を含むプロセスデータモニタ部を備え、上記メモリ制御手段が、予め設定されたアドレスと一致したアドレス信号の上記第１Ｉ／Ｆ又は第３Ｉ／Ｆからのプロセスデータを該プロセスデータのアクセス完了信号を受けたタイミングで前記メモリに格納すると共に、予め設定されたアドレスと一致した上記第２Ｉ／Ｆからのプロセスデータをモニタするためのアドレス信号のアクセス開始信号を受けたタイミングで前記メモリに格納されたプロセスデータを読み出して上記第２Ｉ／Ｆに出力してデータモニタをさせることを特徴とするプロセスデータモニタ装置にある。
【００１２】
また、上記接続手段が、上記第１Ｉ／Ｆと第３Ｉ／Ｆとの間の接続と、上記第１Ｉ／Ｆと第２Ｉ／Ｆとの間の接続を、上記の状態と、上記第１Ｉ／Ｆと第３Ｉ／Ｆとの間の接続と、上記第１Ｉ／Ｆと第２Ｉ／Ｆとの間の接続をそれぞれ切り離し、上記第２Ｉ／Ｆと第３Ｉ／Ｆとの間を直接接続するように接続する状態との間で切り替えを行う切替スイッチ手段を含むことを特徴とする。
【００１３】
また、上記第２プラントコントローラ用ＣＰＵからのプロセスデータの書き込み及び読み出しが行われる第２プラントコントローラ用ＰＩＯからのバスが接続される第４Ｉ／Ｆをさらに含み、上記接続手段がさらに、上記第２Ｉ／Ｆと第４Ｉ／Ｆの間を直接接続することを特徴とする。
【００１６】
【発明の実施の形態】
以下この発明を各実施の形態に従って説明する。
実施の形態１．
図１はこの発明の一実施の形態によるプロセスデータモニタ装置を含むシステムの構成、図２はプロセスデータモニタ装置の構成、図４はプロセスデータモニタ装置の詳細な構成の一例をそれぞれ示す。図１において、１はプラントコントローラ＃１用ＣＰＵ、２はプラントコントローラ＃２用ＣＰＵ、３は本発明対象となるプロセスデータモニタ装置であり、４はプラントコントローラ＃１用ＰＩＯであり、これらはネットワークではなく例えばバスによって接続されている。
【００１７】
図２を用いてプロセスデータモニタ装置３の内部構成について説明する。３１はプラントコントローラ＃１用ＣＰＵ１とのＩ／Ｆ(インターフェース)部、３２はプラントコントローラ＃２用ＣＰＵ２とのＩ／Ｆ部、３３はプラントコントローラ＃１のプロセスデータを格納する２ポートメモリ、３４はプラントコントローラ＃１用ＰＩＯ４とのＩ／Ｆ部である。
【００１８】
詳細を図４を用いて説明する。プラントコントローラ＃１用ＣＰＵ１とのＩ／Ｆ部３１は、アドレス信号レシーバＩＣ３０１ａ、アクセス開始信号レシーバＩＣ３１ｂ、データ信号レシーバ兼ドライバＩＣ３０１ｃ、およびアクセス完了(応答)信号ドライバＩＣ３０１ｄからなるプラントコントローラ＃１ＣＰＵ Ｉ／Ｆ用ドライバ・レシーバ３０１と、アドレス一致回路３０４と、ゲート回路３０４ａからなる。アドレス一致回路３０４は、プラントコンローラ＃１用ＣＰＵ１からアクセス時にプロセスデータモニタ装置３内にモニタ範囲を設定する設定スイッチ(特に図示せず)により決定するアドレスとの一致を確認するものである。
【００１９】
プラントコントローラ＃２用ＣＰＵ２とのＩ／Ｆ部３２は、アドレス信号レシーバＩＣ３０３ａ、アクセス開始信号レシーバＩＣ３０３ｂ、データ信号レシーバ兼ドライバＩＣ３０３ｃおよびアクセス完了(応答)信号ドライバＩＣ３０３ｄからなるプラントコントローラ＃２ＣＰＵ Ｉ／Ｆ用ドライバ・レシーバ３０３と、プラントコンローラ＃２用ＣＰＵ２からアクセス時にプロセスデータモニタ装置３内のモニタ範囲を設定する設定スイッチ(特に図示せず)により決定するアドレスとのアドレス一致を検出するアドレス一致回路３０５と、ゲート回路３０５ａと、プラントコントローラ＃２用ＣＰＵ２とのアクセスタイミングを生成するタイミング生成回路３０６とから構成される。
【００２０】
プラントコントローラ＃１用ＰＩＯ４とのＩ／Ｆ部３４は、アドレス信号ドライバＩＣ３０２ａ、アクセス開始信号ドライバＩＣ３０２ｂ、データ信号レシーバ兼ドライバＩＣ３０２ｃおよびアクセス完了(応答)信号レシーバＩＣ３０２ｄからなるプラントコントローラ＃１用ＰＩＯ Ｉ／Ｆ用ドライバ・レシーバ３０２より構成される。
【００２１】
また、３３０ａ、３３０ｂはポートメモリ３３およびタイミング生成回路３０６のためのそれぞれゲート回路とＡＮＤ回路である。
【００２２】
すなわちプロセスデータモニタ装置３は、プラントコントローラ＃１用ＣＰＵ１、プラントコントローラ＃２用ＣＰＵ２およびプラントコントローラ＃１用ＰＩＯ４を接続するバスに挿入されてこれらからの制御に従って動作する受動回路である。
【００２３】
次に図１、図３および図４を用いて動作について説明する。プラントコントローラ＃１用ＣＰＵ１は、プロセスデータモニタ装置３のプラントコントローラ＃１ＣＰＵ Ｉ／Ｆ３１を介し、プラントコントローラ＃１ＰＩＯ Ｉ／Ｆ３４からプラントコントローラ＃１用ＰＩＯ４に接続される。プロセスデータの読み出しおよび書き込みは、次に示す方法にて行われる。
【００２４】
プラントコントローラ＃１用ＣＰＵ１からのアドレス信号を、３０１内のアドレス信号レシーバＩＣ３０１ａに取り込み、３０２内のアドレス信号ドライバＩＣ３０２ａからプラントコントローラ＃１用ＰＩＯ４へ出力する。アドレス信号出力後、アクセス開始信号をプラントコントローラ＃１用ＣＰＵ１からの３０１内のアクセス開始信号レシーバＩＣ３０１ｂに取り込み、３０２内のアクセス開始信号ドライバＩＣ３０２ｂからプラントコントローラ＃１用ＰＩＯ４へ出力する。
【００２５】
アクセス開始信号出力後、書き込み時は、プラントコントローラ＃１用ＣＰＵ１からのプロセスデータ信号を３０１内のデータ信号レシーバ兼ドライバＩＣ３０１ｃに取り込み、３０２内のデータ信号レシーバ兼ドライバＩＣ３０２ｃからプラントコントローラ＃１用ＰＩＯ４へ出力する。読み出し時は、プラントコントローラ＃１用ＰＩＯ４からのプロセスデータ信号を３０２内のデータ信号レシーバ兼ドライバＩＣ３０２ｃに取り込み、３０１内のデータ信号レシーバ兼ドライバＩＣ３０１ｃからプラントコントローラ＃１用ＣＰＵ１へ出力する。
【００２６】
データ信号出力後、プラントコントローラ＃１用ＰＩＯ４からのアクセス完了信号を３０２内のアクセス完了信号レシーバＩＣ３０２ｄに取り込み、３０１内のアクセス完了信号ドライバＩＣ３０１ｄからプラントコントローラ＃１用ＣＰＵ１へ出力する。アクセス完了信号をプラントコントローラ＃１用ＣＰＵ１が取り込むことにより、プロセスデータの読み出し、書き込みが完了する。
【００２７】
これによりプロセスデータモニタ装置３を介してＰＩＯ４へアクセスするときには、レシーバＩＣ／ドライバＩＣ固有の数ｎｓ(ナノ秒)のデータ転送遅延分のみの遅れであるためアクセス性能は損なわれない。
【００２８】
プロセスデータを２ポートメモリ３３に同時に格納する方法は次に示す方法で行われる。
【００２９】
アクセス開始信号が３０１内のアクセス開始信号レシーバＩＣ３０１ｂに取り込まれると同時にアドレス一致回路３０４にアドレス信号を取り込み、プロセスデータモニタ装置３の図示しないアドレス設定スイッチとの一致を検出する。また、アドレス一致回路３０４にて設定アドレスと、アドレス信号のアドレスが一致した場合、アクセス完了信号が３０１内のアクセス完了信号ドライバＩＣ３０１ｄに取り込まれると同時に２ポートメモリ３３にデータ信号を格納する。すなわちＡＮＤ回路３３０ｂおよびゲート回路３３０ａによりアドレス一致回路３０４出力とアクセス完了信号のＡＮＤ条件により２ポートメモリ３３へのデータがゲートされる。
【００３０】
アクセス完了信号を取り込むと同時に２ポートメモリ３３へプロセスデータが書き込まれるため、２ポートメモリ３３に格納されるデータの更新は、プラントコントローラ＃１用ＣＰＵ１へのデータ更新と比較して数百ｎｓ(ナノ秒)以下である。
【００３１】
プラントコントローラ＃２用ＣＰＵ２の、プロセスデータモニタ装置３のプラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２を介しての２ポートメモリ３３に格納されたプラントコントローラ＃１のプロセスデータのモニタは次に示す方法で行われる。
【００３２】
プラントコントローラ＃２用ＣＰＵ２からアドレス信号を３０３内のアドレス信号レシーバＩＣ３０３ａに取り込み、アドレス一致回路３０５によって、プロセスデータモニタ装置３内の図示しないモニタ範囲を設定する設定スイッチにより決定されるアドレスと一致するかチェックする。アドレスが一致した場合、アクセス開始信号をプラントコントローラ＃２用ＣＰＵ２から３０３内のアクセス開始信号レシーバＩＣ３０３ｂに取り込み、タイミング生成回路３０６によるタイミングにてプラントコントローラ＃２用ＣＰＵ２へ２ポートメモリ３３に格納されたプラントコントローラ＃１のプロセスデータを出力する。
【００３３】
プロセスデータは、３０３内のデータ信号レシーバ兼ドライバＩＣ３０３ｃからプラントコントローラ＃２用ＣＰＵ２へ出力される。その後、タイミング生成回路３０６によって生成されるタイミングにより、アクセス完了信号を３０３内のアクセス完了信号ドライバＩＣ３０３ｄからプラントコントローラ＃２用ＣＰＵ２へ出力する。アクセス完了信号をプラントコントローラ＃２用ＣＰＵ２が取り込むことにより、プロセスデータのモニタが完了する。
【００３４】
これにより、プラントコントローラ＃１のデータモニタを行うことが可能となる。なお、プラントコントローラ＃２用ＣＰＵ２から、２ポートメモリ３３にプロセスデータの書き込みを行った場合は、２ポートメモリ３３への格納とし、プラントコントローラ＃１用ＰＩＯ４へは、プロセスデータを出力しない構成としている。
【００３５】
これによりプラントコントローラ＃１は、モニタを実行する上で、ＩＣ固有のデータ転送遅延分のみの遅延となるため性能を損なうことがない。また、プラントコントローラ＃２用ＣＰＵ２は、２ポートメモリ３３からほぼリアルタイムにデータモニタが可能であるため、プラントコントローラ＃１の操業をシミュレーションすることができる。
【００３６】
実施の形態２．
上記実施の形態１では、データモニタ機能について説明したが、この実施の形態２ではさらに、異なるＣＰＵからＰＩＯへのアクセスを切替える構成について図１、図３、図５、図６、図１２を用いて説明する。
【００３７】
プロセスデータモニタ装置３に図５に示すように切替スイッチ３５を具備する。切替スイッチ３５は、切替ＯＮ，切替ＯＦＦを設定できる。切替スイッチの構成の一例を図１２に示す。切替ＯＦＦ時は、図１２において、切替スイッチ１２０のうちスイッチ１２０ａ〜ｄのスイッチがＸ側になる。同時にスイッチ１２１ａ〜ｄのスイッチがＯＮとなる。これにより図３に示す動作となり実施の形態１と同じ動作となる。切替ＯＮ時は、図１２において、切替スイッチ１２０のうちスイッチ１２０ａ〜ｄのスイッチがＹ側になる。同時にスイッチ１２１ａ〜ｄのスイッチがＯＦＦとなる。これにより図６に示す動作となりプラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２を介し、プラントコントローラ＃１ＰＩＯ Ｉ／Ｆ３４からプラントコントローラ＃１用ＰＩＯ４に接続され、プロセスデータの読み出しおよび書き込みを行う。
【００３８】
切替ＯＮ時は、プラントコントローラＣＰＵ＃１用ＣＰＵ１から、プロセスデータモニタ装置３に対して、プロセスデータの書き込みおよび読み出しを行った場合は、プラントコントローラ＃１用ＰＩＯ４へプロセスデータを入出力しない構成としている。
【００３９】
これにより、プラントコントローラ＃１で操業中にプラントコントローラ＃２でデータモニタを行い、プラントの操業をシミュレーションした後、３５の切替スイッチ１つでプラントコントローラ＃２へ操業を切替えることができる。またプラントコントローラ＃１より機能および性能の優れたプラントコントローラ＃２を適用することにより、現地据付、調整作業の軽減を図りつつ、プラント制御の機能および性能の向上を図ることが可能となる。
【００４０】
実施の形態３．
上記実施の形態２においては、プラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ用＃１用ＰＩＯ４のみのモニタおよび、切替ＯＮ時のアクセスが可能であったが、この実施の形態３では、図１に波線で示すプラントコントローラ＃２用ＰＩＯ６へのアクセスを可能とする構成について図７を用いて説明する。
【００４１】
図７に示すとおりプラントコントローラ＃２用ＰＩＯ Ｉ／Ｆ３６を具備する。図に示すとおり、プラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２から、プラントコントローラ＃２用ＰＩＯ Ｉ／Ｆ３６を介してプラントコントローラ＃２用ＰＩＯにアクセス可能としている。
【００４２】
これにより、プラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃１用ＰＩＯ４とプラントコントローラ＃２用ＰＩＯ６へアクセスすることが可能なプロセスデータモニタ装置となる。
【００４３】
プラントコントローラ＃１用ＰＩＯ４より機能および性能の優れたプラントコントローラ＃２用ＰＩＯ６の接続を追加できることにより、現地据付、調整作業の軽減を図りつつ、プラント制御の機能および性能の向上を図ることが可能となる。
【００４４】
実施の形態４．
上記実施の形態１では、プラントコントローラ＃１用ＣＰＵ１とプラントコントローラ＃１用ＰＩＯ４から構成される単数のプラントコントローラのプロセスデータをモニタすることについて述べたが、この実施の形態４では、複数のプラントコントローラのプロセスデータをモニタする方法について図８、図９を用いて説明する。ただし図９のＩ／Ｆ３６ｂは実施の形態５に関するものである。
【００４５】
図９に示すように、実施の形態１のプロセスデータモニタ装置３にプラントコントローラ＃２ＰＩＯ Ｉ／Ｆ３６を具備する。さらに図８に示すように、プラントコントローラ＃１用ＣＰＵ１は、プロセスデータモニタ装置３ａを介してプラントコントローラ＃１用ＰＩＯ４に接続され、プラントコントローラ＃１のプロセスデータは、２ポートメモリ３３ａ(図９参照)に格納される。
【００４６】
また、プラントコントローラ＃３用ＣＰＵ５も実施の形態１と同様に、プロセスデータモニタ装置３ｂを介して、プラントコントローラ＃３用ＰＩＯ７に接続され、プラントコントローラ＃３のプロセスデータは、２ポートメモリ３３ｂに格納される。
【００４７】
図９に示すように２台のプロセスデータモニタ装置３ａは、プラントコントローラ＃２ＰＩＯ Ｉ／Ｆ３６ａとプラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２ｂを接続することにより、カスケード接続される。
【００４８】
プラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２ａを介して、プラントコントローラ＃１ＣＰＵ Ｉ／Ｆ３１およびプラントコントローラ＃１ＰＩＯ Ｉ／Ｆ３４から２ポートメモリ３３に格納されるプラントコントローラ＃１のプロセスデータをモニタする。
【００４９】
また、プラントコントローラ＃２ＰＩＯ Ｉ／Ｆ３６ａおよびプラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２ｂを介してカスケード接続されたプロセスデータモニタ装置３ｂ内の、プラントコントローラ＃３ＣＰＵ Ｉ／Ｆ３７およびプラントコントローラ＃３ＰＩＯ Ｉ／Ｆ３８から２ポートメモリ３３ｂ格納されるプラントコントローラ＃３のプロセスデータをモニタする。各々の２ポートメモリ３３ａ、３３ｂから、プラントコントローラ＃１およびプラントコントローラ＃３のプロセスデータを、プラントコントローラ＃２によってモニタすることが可能となる。
【００５０】
プラントコントローラ＃２用ＣＰＵ２は、各々の２ポートメモリ３３ａ，３３ｂからほぼリアルタイムにデータモニタが可能であるため、プラントコントローラ＃１とプラントコントローラ＃３のように複数のコントローラの操業をシミュレーションすることができる。
【００５１】
実施の形態５．
上記実施の形態４では複数のプラントコントローラのデータモニタ機能について説明したが、この実施の形態５では、さらに異なるＣＰＵから複数のプラントコントローラのＰＩＯへのアクセスを切替える構成を図１０に示して説明する。
【００５２】
実施の形態３で述べた切替スイッチ３５を具備した、プロセスデータモニタ装置３を実施の形態４で述べたカスケード接続することにより、切替スイッチＯＦＦ時は、図３に示す動作となり実施の形態４と同じ動作となる。
【００５３】
切替ＯＮ時は、図６に示す動作となりプラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２を介し、プラントコントローラ＃１ＰＩＯ Ｉ／Ｆ３４からプラントコントローラ＃１用ＰＩＯ４に接続され、プロセスデータの読み出し、および書き込みを行う。さらに、図１０に示すようにカスケード接続されたプロセスデータモニタ装置３ａ，３ｂを介して、プラントコントローラ＃３用ＰＩＯ７に接続され、プロセスデータの読み出しおよび書き込みを行う。
【００５４】
切替ＯＮ時は、プラントコントローラＣＰＵ＃１用ＣＰＵ１から、プロセスデータモニタ装置３ａに対して、プロセスデータの書き込みおよび読み出しを行った場合は、プラントコントローラ＃１用ＰＩＯ４へプロセスデータを入出力しない構成としている。同様にプラントコントローラＣＰＵ＃３用ＣＰＵ５から、プロセスデータモニタ装置３ｂに対して、プロセスデータの書き込みおよび読み出しを行った場合は、プラントコントローラ＃３用ＰＩＯ７へプロセスデータを入出力しない構成としている。
【００５５】
【発明の効果】
以上のように、この発明によれば、複数のプラントコントローラのＣＰＵおよびＰＩＯがバスにより接続され、第１プラントコントローラ用ＣＰＵのためのＩ／Ｆと、第２プラントコントローラ用ＣＰＵのためのＩ／Ｆと、第１プラントコントローラ用ＰＩＯのためのＩ／Ｆと、第１プラントコントローラのプロセスデータを格納するメモリと、これらの間の接続を行う接続手段と、を備え、前記Ｉ／Ｆを介して入力されて前記メモリに格納された第１プラントコントローラのプロセスデータが、第２プラントコントローラ用ＣＰＵから前記第２プラントコントローラ用ＣＰＵのＩ／Ｆを介して読み出されデータモニタされることを特徴とするプロセスデータモニタ装置とした。これにより稼動中のＣＰＵからＰＩＯへのプロセスデータを、他の異なるＣＰＵがネットワークを介することなく、モニタできるようにしたので、ハードウェアコストの削減が可能となる。また、プロセスデータをモニタするプラントコントローラが収納される制御盤内に実装できることにより、プロセスデータモニタ装置の据付場所の確保が容易となる。
【００５６】
また、上記接続手段が、第１プラントコントローラのＣＰＵから第１プラントコントローラのＰＩＯへのアクセスと、第２プラントコントローラのＣＰＵから第１プラントコントローラのＰＩＯへのアクセスを切替える切替スイッチ手段を含むことを特徴としたので、第１プラントコントローラで操業中に第２プラントコントローラでデータモニタを行い、プラントの操業をシミュレーションした後、切替スイッチ手段で第２プラントコントローラへ操業を切替えることができる。
【００５７】
また、第２プラントコントローラ用ＰＩＯのためのＩ／Ｆをさらに備え、第２プラントコントローラ用ＣＰＵから第１プラントコントローラ用ＰＩＯと第２プラントコントローラ用ＰＩＯへアクセスが行われるようにしたので、データモニタ機能のみではなく、スイッチ１つで実現可能な切替機能により、モニタ対象のＰＩＯへのアクセスを可能とし、かつ容易に、プロセスデータのモニタとＰＩＯへのアクセスを切替えることができる。これにより、ＣＰＵ切替え時の現地工事の作業量を削減することが可能となる。
【００５８】
また、上記プロセスデータモニタ装置からなるプロセスデータモニタ部と、これの第２プラントコントローラ用ＰＩＯのためのＩ／Ｆに、上記プロセスデータモニタ装置からなるプロセスデータモニタ部をさらなるプラントコントローラのデータモニタとして少なくとも１つカスケード接続し、複数のプラントコントローラのプロセスデータが第２プラントコントローラ用ＣＰＵによって読み出されるようにしたので、１台のプラントコントローラＣＰＵから、複数台のプランコントローラのＣＰＵ下に接続されるＰＩＯのプロセスデータのモニタが可能となる。
【００５９】
また、上記プロセスデータモニタ装置において、各プロセスデータモニタ部に上記切替スイッチ手段を備え、第１プラントコントローラ用ＣＰＵから第１プラントコントローラ用ＰＩＯへのアクセスと、第３プラントコントローラ用ＣＰＵから第３プラントコントローラ用ＰＩＯへのアクセスと、第２プラントコントローラ用ＣＰＵから第１または第３のプラントコントローラ用ＰＩＯへのアクセスを切替えることを特徴としたので、複数台のプランコントローラのＣＰＵ下に接続されるＰＩＯのプロセスデータのモニタを可能にすると共に、プラントの操業をシミュレーションした後に第２プラントコントローラへ操業を切替えることができる。
【図面の簡単な説明】
【図１】 この発明の一実施の形態によるプロセスデータモニタ装置を含むシステムの構成を示す図である。
【図２】 この発明の実施の形態１によるプロセスデータモニタ装置の構成を示す図である。
【図３】 この発明の実施の形態１によるプロセスデータモニタ装置の動作を説明するための図である。
【図４】 この発明によるプロセスデータモニタ装置の詳細な構成の一例を示す図である。
【図５】 この発明の実施の形態２によるプロセスデータモニタ装置の構成を示す図である。
【図６】 この発明の実施の形態２によるプロセスデータモニタ装置の動作を説明するための図である。
【図７】 この発明の実施の形態３によるプロセスデータモニタ装置の構成を示す図である。
【図８】 この発明の実施の形態４によるプロセスデータモニタ装置を含むシステムの構成を示す図である。
【図９】 この発明の実施の形態４および５によるプロセスデータモニタ装置の構成および動作を説明するための図である。
【図１０】 この発明の実施の形態５によるプロセスデータモニタ装置を含むシステムの構成を示す図である。
【図１１】 従来のこの種のプロセスデータモニタ装置を含むシステムの構成を示した図である。
【図１２】 この発明による切替スイッチを設けたプロセスデータモニタ装置の詳細な構成の一例を示す図である。
【符号の説明】
１ プラントコントローラ＃１用ＣＰＵ、２ プラントコントローラ＃２用ＣＰＵ、３，３ａ，３ｂ プロセスデータモニタ装置、４ プラントコントローラ＃１用ＰＩＯ、５ プラントコントローラ＃３用ＣＰＵ、６ プラントコントローラ＃２用ＰＩＯ、７ プラントコントローラ＃３用ＰＩＯ、３１ プラントコントローラ＃１ＣＰＵ Ｉ／Ｆ、３２ プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ、３３ ２ポートメモリ、３４ プラントコントローラ＃１用ＰＩＯ Ｉ／Ｆ、３５ 切替スイッチ、３６，３６ａ，３６ｂ プラントコントローラ＃２用ＰＩＯ Ｉ／Ｆ、３７ プラントコントローラ＃３ＣＰＵ Ｉ／Ｆ、３８ プラントコントローラ＃３用ＰＩＯ Ｉ／Ｆ、１２０，１２１ 切替スイッチ、３０１ プラントコントローラ＃１ＣＰＵ Ｉ／Ｆ用ドライバ・レシーバ、３０２ プラントコントローラ＃１用ＰＩＯ Ｉ／Ｆ用ドライバ・レシーバ、３０３ プラントコントローラ＃２用ＰＩＯ Ｉ／Ｆ用ドライバ・レシーバ、３０４，３０５ アドレス一致回路、３０６ タイミング生成回路。
【発明の属する技術分野】
この発明は、プラントに対するプロセスデータを他のＣＰＵから読み出すことにより、プログラムのデバッグ、プロセス入出力のシミュレーションができるとともに、容易に異なるＣＰＵからＰＩＯ(プロセス入出力装置)へのアクセスを切替ることが可能であるプロセスデータモニタ装置に関するものである。
【０００２】
【従来の技術】
図１１は例えば特開平０５−２２４５８３号公報に開示された従来のこの種のプロセスデータモニタ装置を含むシステムの構成を示したものである。プラントコントローラ＃１用ＣＰＵ１およびプラントコントローラ＃１用ＰＩＯ４は、ネットワークステーション(ＳＴＮ)８を介してネットワーク１０に接続されている。同様に、プラントコントローラ＃２用ＣＰＵ２およびプラントコントローラ＃２用ＰＩＯ６も、別のＳＴＮ８を介してネットワーク１０に接続されている。また、シミュレーション時の模擬プロセスデータを出力するシミュレータ(ＳＩＭ)９も、別のＳＴＮ８を介してネットワーク１０に接続されている。
【０００３】
次に動作について説明する。プラントコントローラ＃１用ＣＰＵ１および、プラントコントローラ＃１用ＰＩＯ４から得られたプロセスデータは、ＳＴＮ８を介してネットワーク１０に接続されているプラントコントローラ＃２用ＣＰＵ２に送り、プラントコントローラ＃２用ＣＰＵ２がこのプロセスデータを読むことにより、プロセスデータのモニタが可能となる。
【０００４】
また、シミュレーション時は、シミュレータ９からシミュレーション用の模擬プロセスデータをＳＴＮ８を介してネットワーク１０に接続されているプラントコントローラ＃２用ＣＰＵ２に送り、プラントコントローラ＃２用ＣＰＵ２がこのプロセスデータを読むことにより、プラント操業のシミュレーション動作が可能となる。
【０００５】
【発明が解決しようとする課題】
従来のプラントコントローラのプロセスデータモニタにおいては、ネットワークを経由してデータの読み出しを行う必要があり、ネットワーク装置のＨ／Ｗコスト増大、据付場所の確保が必要であった。
【０００６】
また、データモニタのデータのアクセス速度は、ネットワークのデータ更新周期の影響を受けるため、プラントコントローラ用ＣＰＵからＰＩＯへのアクセスと比較して遅くなるという問題点があった。
【０００７】
さらに、プラント操業のシミュレーションを行うには、シミュレータが必要であり、Ｈ／Ｗコストの増大、ネットワーク負荷の増加という問題があった。
【０００８】
この発明は上記のような課題を解決するためになされたものであり、プロセスデータの読み出しを、ネットワーク経由ではなくＣＰＵからＰＩＯへアクセスするＩＯバスによって行うことにより、ネットワークのＨ／Ｗを不要とし、ＣＰＵからＰＩＯへのアクセス速度を落とすることなく、稼動中のＣＰＵからのプロセスデータのモニタを可能にし、稼動中のコントローラを用いた操業のシミュレーションを可能としたプロセスデータモニタ装置を提供することを目的とする。
【０００９】
また、この装置を製造するにあたり、ネットワークを構成する装置より低コストとし、かつ、プラントコントローラが収納される制御盤内に実装できる外形サイズにてプロセスデータモニタ装置を構築できることを目的とする。
【００１０】
さらに、プロセスデータモニタ機能だけでなく、スイッチ切替によりデータモニタ機能からデータモニタを行っているＣＰＵが、モニタ対象のＰＩＯへアクセスできる切替えを可能とした装置とすることを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的に鑑み、この発明は、第１プラントコントローラ用ＣＰＵからのプロセスデータの書き込み先又は読み出し先を指定するアドレス信号とそのためのアクセスの開始を示すアクセス開始信号、及び第１プラントコントローラ用ＰＩＯからのアクセスの完了を示すアクセス完了信号により、上記第１プラントコントローラ用ＣＰＵから第１プラントコントローラ用ＰＩＯへのプロセスデータの書き込み又は読み出しを行い、第２プラントコントローラ用ＣＰＵで書き込み又は読み出されるプロセスデータのモニタを行う、上記第１プラントコントローラ用ＣＰＵ、第１プラントコントローラ用ＰＩＯ、及び第２プラントコントローラ用ＣＰＵを接続するバスにこれらを相互に接続するように挿入されたプロセスデータモニタ装置であって、第１プラントコントローラ用ＣＰＵからのバスが接続される第１Ｉ／Ｆと、第２プラントコントローラ用ＣＰＵからのバスが接続される第２Ｉ／Ｆと、第１プラントコントローラ用ＰＩＯからのバスが接続される第３Ｉ／Ｆと、上記第１Ｉ／Ｆと第３Ｉ／Ｆとの間を直接接続すると共に、上記第１Ｉ／Ｆ及び第３Ｉ／Ｆと第２Ｉ／Ｆとの間を、メモリと上記メモリの書き込み、読み出し制御を行うメモリ制御手段を介して接続を行う接続手段と、を含むプロセスデータモニタ部を備え、上記メモリ制御手段が、予め設定されたアドレスと一致したアドレス信号の上記第１Ｉ／Ｆ又は第３Ｉ／Ｆからのプロセスデータを該プロセスデータのアクセス完了信号を受けたタイミングで前記メモリに格納すると共に、予め設定されたアドレスと一致した上記第２Ｉ／Ｆからのプロセスデータをモニタするためのアドレス信号のアクセス開始信号を受けたタイミングで前記メモリに格納されたプロセスデータを読み出して上記第２Ｉ／Ｆに出力してデータモニタをさせることを特徴とするプロセスデータモニタ装置にある。
【００１２】
また、上記接続手段が、上記第１Ｉ／Ｆと第３Ｉ／Ｆとの間の接続と、上記第１Ｉ／Ｆと第２Ｉ／Ｆとの間の接続を、上記の状態と、上記第１Ｉ／Ｆと第３Ｉ／Ｆとの間の接続と、上記第１Ｉ／Ｆと第２Ｉ／Ｆとの間の接続をそれぞれ切り離し、上記第２Ｉ／Ｆと第３Ｉ／Ｆとの間を直接接続するように接続する状態との間で切り替えを行う切替スイッチ手段を含むことを特徴とする。
【００１３】
また、上記第２プラントコントローラ用ＣＰＵからのプロセスデータの書き込み及び読み出しが行われる第２プラントコントローラ用ＰＩＯからのバスが接続される第４Ｉ／Ｆをさらに含み、上記接続手段がさらに、上記第２Ｉ／Ｆと第４Ｉ／Ｆの間を直接接続することを特徴とする。
【００１６】
【発明の実施の形態】
以下この発明を各実施の形態に従って説明する。
実施の形態１．
図１はこの発明の一実施の形態によるプロセスデータモニタ装置を含むシステムの構成、図２はプロセスデータモニタ装置の構成、図４はプロセスデータモニタ装置の詳細な構成の一例をそれぞれ示す。図１において、１はプラントコントローラ＃１用ＣＰＵ、２はプラントコントローラ＃２用ＣＰＵ、３は本発明対象となるプロセスデータモニタ装置であり、４はプラントコントローラ＃１用ＰＩＯであり、これらはネットワークではなく例えばバスによって接続されている。
【００１７】
図２を用いてプロセスデータモニタ装置３の内部構成について説明する。３１はプラントコントローラ＃１用ＣＰＵ１とのＩ／Ｆ(インターフェース)部、３２はプラントコントローラ＃２用ＣＰＵ２とのＩ／Ｆ部、３３はプラントコントローラ＃１のプロセスデータを格納する２ポートメモリ、３４はプラントコントローラ＃１用ＰＩＯ４とのＩ／Ｆ部である。
【００１８】
詳細を図４を用いて説明する。プラントコントローラ＃１用ＣＰＵ１とのＩ／Ｆ部３１は、アドレス信号レシーバＩＣ３０１ａ、アクセス開始信号レシーバＩＣ３１ｂ、データ信号レシーバ兼ドライバＩＣ３０１ｃ、およびアクセス完了(応答)信号ドライバＩＣ３０１ｄからなるプラントコントローラ＃１ＣＰＵ Ｉ／Ｆ用ドライバ・レシーバ３０１と、アドレス一致回路３０４と、ゲート回路３０４ａからなる。アドレス一致回路３０４は、プラントコンローラ＃１用ＣＰＵ１からアクセス時にプロセスデータモニタ装置３内にモニタ範囲を設定する設定スイッチ(特に図示せず)により決定するアドレスとの一致を確認するものである。
【００１９】
プラントコントローラ＃２用ＣＰＵ２とのＩ／Ｆ部３２は、アドレス信号レシーバＩＣ３０３ａ、アクセス開始信号レシーバＩＣ３０３ｂ、データ信号レシーバ兼ドライバＩＣ３０３ｃおよびアクセス完了(応答)信号ドライバＩＣ３０３ｄからなるプラントコントローラ＃２ＣＰＵ Ｉ／Ｆ用ドライバ・レシーバ３０３と、プラントコンローラ＃２用ＣＰＵ２からアクセス時にプロセスデータモニタ装置３内のモニタ範囲を設定する設定スイッチ(特に図示せず)により決定するアドレスとのアドレス一致を検出するアドレス一致回路３０５と、ゲート回路３０５ａと、プラントコントローラ＃２用ＣＰＵ２とのアクセスタイミングを生成するタイミング生成回路３０６とから構成される。
【００２０】
プラントコントローラ＃１用ＰＩＯ４とのＩ／Ｆ部３４は、アドレス信号ドライバＩＣ３０２ａ、アクセス開始信号ドライバＩＣ３０２ｂ、データ信号レシーバ兼ドライバＩＣ３０２ｃおよびアクセス完了(応答)信号レシーバＩＣ３０２ｄからなるプラントコントローラ＃１用ＰＩＯ Ｉ／Ｆ用ドライバ・レシーバ３０２より構成される。
【００２１】
また、３３０ａ、３３０ｂはポートメモリ３３およびタイミング生成回路３０６のためのそれぞれゲート回路とＡＮＤ回路である。
【００２２】
すなわちプロセスデータモニタ装置３は、プラントコントローラ＃１用ＣＰＵ１、プラントコントローラ＃２用ＣＰＵ２およびプラントコントローラ＃１用ＰＩＯ４を接続するバスに挿入されてこれらからの制御に従って動作する受動回路である。
【００２３】
次に図１、図３および図４を用いて動作について説明する。プラントコントローラ＃１用ＣＰＵ１は、プロセスデータモニタ装置３のプラントコントローラ＃１ＣＰＵ Ｉ／Ｆ３１を介し、プラントコントローラ＃１ＰＩＯ Ｉ／Ｆ３４からプラントコントローラ＃１用ＰＩＯ４に接続される。プロセスデータの読み出しおよび書き込みは、次に示す方法にて行われる。
【００２４】
プラントコントローラ＃１用ＣＰＵ１からのアドレス信号を、３０１内のアドレス信号レシーバＩＣ３０１ａに取り込み、３０２内のアドレス信号ドライバＩＣ３０２ａからプラントコントローラ＃１用ＰＩＯ４へ出力する。アドレス信号出力後、アクセス開始信号をプラントコントローラ＃１用ＣＰＵ１からの３０１内のアクセス開始信号レシーバＩＣ３０１ｂに取り込み、３０２内のアクセス開始信号ドライバＩＣ３０２ｂからプラントコントローラ＃１用ＰＩＯ４へ出力する。
【００２５】
アクセス開始信号出力後、書き込み時は、プラントコントローラ＃１用ＣＰＵ１からのプロセスデータ信号を３０１内のデータ信号レシーバ兼ドライバＩＣ３０１ｃに取り込み、３０２内のデータ信号レシーバ兼ドライバＩＣ３０２ｃからプラントコントローラ＃１用ＰＩＯ４へ出力する。読み出し時は、プラントコントローラ＃１用ＰＩＯ４からのプロセスデータ信号を３０２内のデータ信号レシーバ兼ドライバＩＣ３０２ｃに取り込み、３０１内のデータ信号レシーバ兼ドライバＩＣ３０１ｃからプラントコントローラ＃１用ＣＰＵ１へ出力する。
【００２６】
データ信号出力後、プラントコントローラ＃１用ＰＩＯ４からのアクセス完了信号を３０２内のアクセス完了信号レシーバＩＣ３０２ｄに取り込み、３０１内のアクセス完了信号ドライバＩＣ３０１ｄからプラントコントローラ＃１用ＣＰＵ１へ出力する。アクセス完了信号をプラントコントローラ＃１用ＣＰＵ１が取り込むことにより、プロセスデータの読み出し、書き込みが完了する。
【００２７】
これによりプロセスデータモニタ装置３を介してＰＩＯ４へアクセスするときには、レシーバＩＣ／ドライバＩＣ固有の数ｎｓ(ナノ秒)のデータ転送遅延分のみの遅れであるためアクセス性能は損なわれない。
【００２８】
プロセスデータを２ポートメモリ３３に同時に格納する方法は次に示す方法で行われる。
【００２９】
アクセス開始信号が３０１内のアクセス開始信号レシーバＩＣ３０１ｂに取り込まれると同時にアドレス一致回路３０４にアドレス信号を取り込み、プロセスデータモニタ装置３の図示しないアドレス設定スイッチとの一致を検出する。また、アドレス一致回路３０４にて設定アドレスと、アドレス信号のアドレスが一致した場合、アクセス完了信号が３０１内のアクセス完了信号ドライバＩＣ３０１ｄに取り込まれると同時に２ポートメモリ３３にデータ信号を格納する。すなわちＡＮＤ回路３３０ｂおよびゲート回路３３０ａによりアドレス一致回路３０４出力とアクセス完了信号のＡＮＤ条件により２ポートメモリ３３へのデータがゲートされる。
【００３０】
アクセス完了信号を取り込むと同時に２ポートメモリ３３へプロセスデータが書き込まれるため、２ポートメモリ３３に格納されるデータの更新は、プラントコントローラ＃１用ＣＰＵ１へのデータ更新と比較して数百ｎｓ(ナノ秒)以下である。
【００３１】
プラントコントローラ＃２用ＣＰＵ２の、プロセスデータモニタ装置３のプラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２を介しての２ポートメモリ３３に格納されたプラントコントローラ＃１のプロセスデータのモニタは次に示す方法で行われる。
【００３２】
プラントコントローラ＃２用ＣＰＵ２からアドレス信号を３０３内のアドレス信号レシーバＩＣ３０３ａに取り込み、アドレス一致回路３０５によって、プロセスデータモニタ装置３内の図示しないモニタ範囲を設定する設定スイッチにより決定されるアドレスと一致するかチェックする。アドレスが一致した場合、アクセス開始信号をプラントコントローラ＃２用ＣＰＵ２から３０３内のアクセス開始信号レシーバＩＣ３０３ｂに取り込み、タイミング生成回路３０６によるタイミングにてプラントコントローラ＃２用ＣＰＵ２へ２ポートメモリ３３に格納されたプラントコントローラ＃１のプロセスデータを出力する。
【００３３】
プロセスデータは、３０３内のデータ信号レシーバ兼ドライバＩＣ３０３ｃからプラントコントローラ＃２用ＣＰＵ２へ出力される。その後、タイミング生成回路３０６によって生成されるタイミングにより、アクセス完了信号を３０３内のアクセス完了信号ドライバＩＣ３０３ｄからプラントコントローラ＃２用ＣＰＵ２へ出力する。アクセス完了信号をプラントコントローラ＃２用ＣＰＵ２が取り込むことにより、プロセスデータのモニタが完了する。
【００３４】
これにより、プラントコントローラ＃１のデータモニタを行うことが可能となる。なお、プラントコントローラ＃２用ＣＰＵ２から、２ポートメモリ３３にプロセスデータの書き込みを行った場合は、２ポートメモリ３３への格納とし、プラントコントローラ＃１用ＰＩＯ４へは、プロセスデータを出力しない構成としている。
【００３５】
これによりプラントコントローラ＃１は、モニタを実行する上で、ＩＣ固有のデータ転送遅延分のみの遅延となるため性能を損なうことがない。また、プラントコントローラ＃２用ＣＰＵ２は、２ポートメモリ３３からほぼリアルタイムにデータモニタが可能であるため、プラントコントローラ＃１の操業をシミュレーションすることができる。
【００３６】
実施の形態２．
上記実施の形態１では、データモニタ機能について説明したが、この実施の形態２ではさらに、異なるＣＰＵからＰＩＯへのアクセスを切替える構成について図１、図３、図５、図６、図１２を用いて説明する。
【００３７】
プロセスデータモニタ装置３に図５に示すように切替スイッチ３５を具備する。切替スイッチ３５は、切替ＯＮ，切替ＯＦＦを設定できる。切替スイッチの構成の一例を図１２に示す。切替ＯＦＦ時は、図１２において、切替スイッチ１２０のうちスイッチ１２０ａ〜ｄのスイッチがＸ側になる。同時にスイッチ１２１ａ〜ｄのスイッチがＯＮとなる。これにより図３に示す動作となり実施の形態１と同じ動作となる。切替ＯＮ時は、図１２において、切替スイッチ１２０のうちスイッチ１２０ａ〜ｄのスイッチがＹ側になる。同時にスイッチ１２１ａ〜ｄのスイッチがＯＦＦとなる。これにより図６に示す動作となりプラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２を介し、プラントコントローラ＃１ＰＩＯ Ｉ／Ｆ３４からプラントコントローラ＃１用ＰＩＯ４に接続され、プロセスデータの読み出しおよび書き込みを行う。
【００３８】
切替ＯＮ時は、プラントコントローラＣＰＵ＃１用ＣＰＵ１から、プロセスデータモニタ装置３に対して、プロセスデータの書き込みおよび読み出しを行った場合は、プラントコントローラ＃１用ＰＩＯ４へプロセスデータを入出力しない構成としている。
【００３９】
これにより、プラントコントローラ＃１で操業中にプラントコントローラ＃２でデータモニタを行い、プラントの操業をシミュレーションした後、３５の切替スイッチ１つでプラントコントローラ＃２へ操業を切替えることができる。またプラントコントローラ＃１より機能および性能の優れたプラントコントローラ＃２を適用することにより、現地据付、調整作業の軽減を図りつつ、プラント制御の機能および性能の向上を図ることが可能となる。
【００４０】
実施の形態３．
上記実施の形態２においては、プラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ用＃１用ＰＩＯ４のみのモニタおよび、切替ＯＮ時のアクセスが可能であったが、この実施の形態３では、図１に波線で示すプラントコントローラ＃２用ＰＩＯ６へのアクセスを可能とする構成について図７を用いて説明する。
【００４１】
図７に示すとおりプラントコントローラ＃２用ＰＩＯ Ｉ／Ｆ３６を具備する。図に示すとおり、プラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２から、プラントコントローラ＃２用ＰＩＯ Ｉ／Ｆ３６を介してプラントコントローラ＃２用ＰＩＯにアクセス可能としている。
【００４２】
これにより、プラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃１用ＰＩＯ４とプラントコントローラ＃２用ＰＩＯ６へアクセスすることが可能なプロセスデータモニタ装置となる。
【００４３】
プラントコントローラ＃１用ＰＩＯ４より機能および性能の優れたプラントコントローラ＃２用ＰＩＯ６の接続を追加できることにより、現地据付、調整作業の軽減を図りつつ、プラント制御の機能および性能の向上を図ることが可能となる。
【００４４】
実施の形態４．
上記実施の形態１では、プラントコントローラ＃１用ＣＰＵ１とプラントコントローラ＃１用ＰＩＯ４から構成される単数のプラントコントローラのプロセスデータをモニタすることについて述べたが、この実施の形態４では、複数のプラントコントローラのプロセスデータをモニタする方法について図８、図９を用いて説明する。ただし図９のＩ／Ｆ３６ｂは実施の形態５に関するものである。
【００４５】
図９に示すように、実施の形態１のプロセスデータモニタ装置３にプラントコントローラ＃２ＰＩＯ Ｉ／Ｆ３６を具備する。さらに図８に示すように、プラントコントローラ＃１用ＣＰＵ１は、プロセスデータモニタ装置３ａを介してプラントコントローラ＃１用ＰＩＯ４に接続され、プラントコントローラ＃１のプロセスデータは、２ポートメモリ３３ａ(図９参照)に格納される。
【００４６】
また、プラントコントローラ＃３用ＣＰＵ５も実施の形態１と同様に、プロセスデータモニタ装置３ｂを介して、プラントコントローラ＃３用ＰＩＯ７に接続され、プラントコントローラ＃３のプロセスデータは、２ポートメモリ３３ｂに格納される。
【００４７】
図９に示すように２台のプロセスデータモニタ装置３ａは、プラントコントローラ＃２ＰＩＯ Ｉ／Ｆ３６ａとプラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２ｂを接続することにより、カスケード接続される。
【００４８】
プラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２ａを介して、プラントコントローラ＃１ＣＰＵ Ｉ／Ｆ３１およびプラントコントローラ＃１ＰＩＯ Ｉ／Ｆ３４から２ポートメモリ３３に格納されるプラントコントローラ＃１のプロセスデータをモニタする。
【００４９】
また、プラントコントローラ＃２ＰＩＯ Ｉ／Ｆ３６ａおよびプラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２ｂを介してカスケード接続されたプロセスデータモニタ装置３ｂ内の、プラントコントローラ＃３ＣＰＵ Ｉ／Ｆ３７およびプラントコントローラ＃３ＰＩＯ Ｉ／Ｆ３８から２ポートメモリ３３ｂ格納されるプラントコントローラ＃３のプロセスデータをモニタする。各々の２ポートメモリ３３ａ、３３ｂから、プラントコントローラ＃１およびプラントコントローラ＃３のプロセスデータを、プラントコントローラ＃２によってモニタすることが可能となる。
【００５０】
プラントコントローラ＃２用ＣＰＵ２は、各々の２ポートメモリ３３ａ，３３ｂからほぼリアルタイムにデータモニタが可能であるため、プラントコントローラ＃１とプラントコントローラ＃３のように複数のコントローラの操業をシミュレーションすることができる。
【００５１】
実施の形態５．
上記実施の形態４では複数のプラントコントローラのデータモニタ機能について説明したが、この実施の形態５では、さらに異なるＣＰＵから複数のプラントコントローラのＰＩＯへのアクセスを切替える構成を図１０に示して説明する。
【００５２】
実施の形態３で述べた切替スイッチ３５を具備した、プロセスデータモニタ装置３を実施の形態４で述べたカスケード接続することにより、切替スイッチＯＦＦ時は、図３に示す動作となり実施の形態４と同じ動作となる。
【００５３】
切替ＯＮ時は、図６に示す動作となりプラントコントローラ＃２用ＣＰＵ２は、プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ３２を介し、プラントコントローラ＃１ＰＩＯ Ｉ／Ｆ３４からプラントコントローラ＃１用ＰＩＯ４に接続され、プロセスデータの読み出し、および書き込みを行う。さらに、図１０に示すようにカスケード接続されたプロセスデータモニタ装置３ａ，３ｂを介して、プラントコントローラ＃３用ＰＩＯ７に接続され、プロセスデータの読み出しおよび書き込みを行う。
【００５４】
切替ＯＮ時は、プラントコントローラＣＰＵ＃１用ＣＰＵ１から、プロセスデータモニタ装置３ａに対して、プロセスデータの書き込みおよび読み出しを行った場合は、プラントコントローラ＃１用ＰＩＯ４へプロセスデータを入出力しない構成としている。同様にプラントコントローラＣＰＵ＃３用ＣＰＵ５から、プロセスデータモニタ装置３ｂに対して、プロセスデータの書き込みおよび読み出しを行った場合は、プラントコントローラ＃３用ＰＩＯ７へプロセスデータを入出力しない構成としている。
【００５５】
【発明の効果】
以上のように、この発明によれば、複数のプラントコントローラのＣＰＵおよびＰＩＯがバスにより接続され、第１プラントコントローラ用ＣＰＵのためのＩ／Ｆと、第２プラントコントローラ用ＣＰＵのためのＩ／Ｆと、第１プラントコントローラ用ＰＩＯのためのＩ／Ｆと、第１プラントコントローラのプロセスデータを格納するメモリと、これらの間の接続を行う接続手段と、を備え、前記Ｉ／Ｆを介して入力されて前記メモリに格納された第１プラントコントローラのプロセスデータが、第２プラントコントローラ用ＣＰＵから前記第２プラントコントローラ用ＣＰＵのＩ／Ｆを介して読み出されデータモニタされることを特徴とするプロセスデータモニタ装置とした。これにより稼動中のＣＰＵからＰＩＯへのプロセスデータを、他の異なるＣＰＵがネットワークを介することなく、モニタできるようにしたので、ハードウェアコストの削減が可能となる。また、プロセスデータをモニタするプラントコントローラが収納される制御盤内に実装できることにより、プロセスデータモニタ装置の据付場所の確保が容易となる。
【００５６】
また、上記接続手段が、第１プラントコントローラのＣＰＵから第１プラントコントローラのＰＩＯへのアクセスと、第２プラントコントローラのＣＰＵから第１プラントコントローラのＰＩＯへのアクセスを切替える切替スイッチ手段を含むことを特徴としたので、第１プラントコントローラで操業中に第２プラントコントローラでデータモニタを行い、プラントの操業をシミュレーションした後、切替スイッチ手段で第２プラントコントローラへ操業を切替えることができる。
【００５７】
また、第２プラントコントローラ用ＰＩＯのためのＩ／Ｆをさらに備え、第２プラントコントローラ用ＣＰＵから第１プラントコントローラ用ＰＩＯと第２プラントコントローラ用ＰＩＯへアクセスが行われるようにしたので、データモニタ機能のみではなく、スイッチ１つで実現可能な切替機能により、モニタ対象のＰＩＯへのアクセスを可能とし、かつ容易に、プロセスデータのモニタとＰＩＯへのアクセスを切替えることができる。これにより、ＣＰＵ切替え時の現地工事の作業量を削減することが可能となる。
【００５８】
また、上記プロセスデータモニタ装置からなるプロセスデータモニタ部と、これの第２プラントコントローラ用ＰＩＯのためのＩ／Ｆに、上記プロセスデータモニタ装置からなるプロセスデータモニタ部をさらなるプラントコントローラのデータモニタとして少なくとも１つカスケード接続し、複数のプラントコントローラのプロセスデータが第２プラントコントローラ用ＣＰＵによって読み出されるようにしたので、１台のプラントコントローラＣＰＵから、複数台のプランコントローラのＣＰＵ下に接続されるＰＩＯのプロセスデータのモニタが可能となる。
【００５９】
また、上記プロセスデータモニタ装置において、各プロセスデータモニタ部に上記切替スイッチ手段を備え、第１プラントコントローラ用ＣＰＵから第１プラントコントローラ用ＰＩＯへのアクセスと、第３プラントコントローラ用ＣＰＵから第３プラントコントローラ用ＰＩＯへのアクセスと、第２プラントコントローラ用ＣＰＵから第１または第３のプラントコントローラ用ＰＩＯへのアクセスを切替えることを特徴としたので、複数台のプランコントローラのＣＰＵ下に接続されるＰＩＯのプロセスデータのモニタを可能にすると共に、プラントの操業をシミュレーションした後に第２プラントコントローラへ操業を切替えることができる。
【図面の簡単な説明】
【図１】 この発明の一実施の形態によるプロセスデータモニタ装置を含むシステムの構成を示す図である。
【図２】 この発明の実施の形態１によるプロセスデータモニタ装置の構成を示す図である。
【図３】 この発明の実施の形態１によるプロセスデータモニタ装置の動作を説明するための図である。
【図４】 この発明によるプロセスデータモニタ装置の詳細な構成の一例を示す図である。
【図５】 この発明の実施の形態２によるプロセスデータモニタ装置の構成を示す図である。
【図６】 この発明の実施の形態２によるプロセスデータモニタ装置の動作を説明するための図である。
【図７】 この発明の実施の形態３によるプロセスデータモニタ装置の構成を示す図である。
【図８】 この発明の実施の形態４によるプロセスデータモニタ装置を含むシステムの構成を示す図である。
【図９】 この発明の実施の形態４および５によるプロセスデータモニタ装置の構成および動作を説明するための図である。
【図１０】 この発明の実施の形態５によるプロセスデータモニタ装置を含むシステムの構成を示す図である。
【図１１】 従来のこの種のプロセスデータモニタ装置を含むシステムの構成を示した図である。
【図１２】 この発明による切替スイッチを設けたプロセスデータモニタ装置の詳細な構成の一例を示す図である。
【符号の説明】
１ プラントコントローラ＃１用ＣＰＵ、２ プラントコントローラ＃２用ＣＰＵ、３，３ａ，３ｂ プロセスデータモニタ装置、４ プラントコントローラ＃１用ＰＩＯ、５ プラントコントローラ＃３用ＣＰＵ、６ プラントコントローラ＃２用ＰＩＯ、７ プラントコントローラ＃３用ＰＩＯ、３１ プラントコントローラ＃１ＣＰＵ Ｉ／Ｆ、３２ プラントコントローラ＃２ＣＰＵ Ｉ／Ｆ、３３ ２ポートメモリ、３４ プラントコントローラ＃１用ＰＩＯ Ｉ／Ｆ、３５ 切替スイッチ、３６，３６ａ，３６ｂ プラントコントローラ＃２用ＰＩＯ Ｉ／Ｆ、３７ プラントコントローラ＃３ＣＰＵ Ｉ／Ｆ、３８ プラントコントローラ＃３用ＰＩＯ Ｉ／Ｆ、１２０，１２１ 切替スイッチ、３０１ プラントコントローラ＃１ＣＰＵ Ｉ／Ｆ用ドライバ・レシーバ、３０２ プラントコントローラ＃１用ＰＩＯ Ｉ／Ｆ用ドライバ・レシーバ、３０３ プラントコントローラ＃２用ＰＩＯ Ｉ／Ｆ用ドライバ・レシーバ、３０４，３０５ アドレス一致回路、３０６ タイミング生成回路。
Claims (3)
- 第１プラントコントローラ用ＣＰＵからのプロセスデータの書き込み先又は読み出し先を指定するアドレス信号とそのためのアクセスの開始を示すアクセス開始信号、及び第１プラントコントローラ用ＰＩＯからのアクセスの完了を示すアクセス完了信号により、上記第１プラントコントローラ用ＣＰＵから第１プラントコントローラ用ＰＩＯへのプロセスデータの書き込み又は読み出しを行い、第２プラントコントローラ用ＣＰＵで書き込み又は読み出されるプロセスデータのモニタを行う、上記第１プラントコントローラ用ＣＰＵ、第１プラントコントローラ用ＰＩＯ、及び第２プラントコントローラ用ＣＰＵを接続するバスにこれらを相互に接続するように挿入されたプロセスデータモニタ装置であって、
第１プラントコントローラ用ＣＰＵからのバスが接続される第１Ｉ／Ｆと、
第２プラントコントローラ用ＣＰＵからのバスが接続される第２Ｉ／Ｆと、
第１プラントコントローラ用ＰＩＯからのバスが接続される第３Ｉ／Ｆと、
上記第１Ｉ／Ｆと第３Ｉ／Ｆとの間を直接接続すると共に、上記第１Ｉ／Ｆ及び第３Ｉ／Ｆと第２Ｉ／Ｆとの間を、メモリと上記メモリの書き込み、読み出し制御を行うメモリ制御手段を介して接続を行う接続手段と、
を含むプロセスデータモニタ部を備え、
上記メモリ制御手段が、予め設定されたアドレスと一致したアドレス信号の上記第１Ｉ／Ｆ又は第３Ｉ／Ｆからのプロセスデータを該プロセスデータのアクセス完了信号を受けたタイミングで前記メモリに格納すると共に、予め設定されたアドレスと一致した上記第２Ｉ／Ｆからのプロセスデータをモニタするためのアドレス信号のアクセス開始信号を受けたタイミングで前記メモリに格納されたプロセスデータを読み出して上記第２Ｉ／Ｆに出力してデータモニタをさせることを特徴とするプロセスデータモニタ装置。 - 上記接続手段が、上記第１Ｉ／Ｆと第３Ｉ／Ｆとの間の接続と、上記第１Ｉ／Ｆと第２Ｉ／Ｆとの間の接続を、上記の状態と、上記第１Ｉ／Ｆと第３Ｉ／Ｆとの間の接続と、上記第１Ｉ／Ｆと第２Ｉ／Ｆとの間の接続をそれぞれ切り離し、上記第２Ｉ／Ｆと第３Ｉ／Ｆとの間を直接接続するように接続する状態との間で切り替えを行う切替スイッチ手段を含むことを特徴とする請求項１に記載のプロセスデータモニタ装置。
- 上記第２プラントコントローラ用ＣＰＵからのプロセスデータの書き込み及び読み出しが行われる第２プラントコントローラ用ＰＩＯからのバスが接続される第４Ｉ／Ｆをさらに含み、上記接続手段がさらに、上記第２Ｉ／Ｆと第４Ｉ／Ｆの間を直接接続することを特徴とする請求項１に記載のプロセスデータモニタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002128232A JP4116815B2 (ja) | 2002-04-30 | 2002-04-30 | プロセスデータモニタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002128232A JP4116815B2 (ja) | 2002-04-30 | 2002-04-30 | プロセスデータモニタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003323209A JP2003323209A (ja) | 2003-11-14 |
| JP4116815B2 true JP4116815B2 (ja) | 2008-07-09 |
Family
ID=29542056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002128232A Expired - Lifetime JP4116815B2 (ja) | 2002-04-30 | 2002-04-30 | プロセスデータモニタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4116815B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680702A (en) * | 1979-12-07 | 1981-07-02 | Toshiba Corp | Backup system of sequence controller |
| JPS60138605A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | コントロ−ラのバツクアツプシステム |
| JPH04320539A (ja) * | 1991-04-19 | 1992-11-11 | Mitsubishi Electric Corp | 演算装置 |
| JPH0916426A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | ２ポートコンソールを持つフォールトトレラントコンピュータ |
| JPH1011102A (ja) * | 1996-06-26 | 1998-01-16 | Nec Eng Ltd | 二重化方式 |
| JP3303105B2 (ja) * | 1996-12-26 | 2002-07-15 | 株式会社日立製作所 | プロセス入出力装置 |
| JP2001202101A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Corp | 二重化制御システムおよびそのプログラムメンテナンス方法 |
-
2002
- 2002-04-30 JP JP2002128232A patent/JP4116815B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003323209A (ja) | 2003-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100565472C (zh) | 一种适用于多处理器核系统芯片的调试方法 | |
| CN100422953C (zh) | 利用HDL扩展串口的SoC系统在线调试方法 | |
| US5047926A (en) | Development and debug tool for microcomputers | |
| US6810373B1 (en) | Method and apparatus for modeling using a hardware-software co-verification environment | |
| JP4116815B2 (ja) | プロセスデータモニタ装置 | |
| CN100353718C (zh) | 一种扩展i2c总线的系统及方法 | |
| CN101169767B (zh) | 访问控制设备及访问控制方法 | |
| JP4116805B2 (ja) | 内部バス試験装置及び内部バス試験方法 | |
| JPH0652067A (ja) | マルチポートｒａｍチェック制御方法 | |
| JP4180863B2 (ja) | プラント制御装置 | |
| US7451074B2 (en) | Embedded microprocessor emulation method | |
| JP4579307B2 (ja) | プラント制御装置の更新方法 | |
| JPH11282671A (ja) | コンピュータシステム | |
| JPH1040130A (ja) | マイクロコンピュータ | |
| JP2854248B2 (ja) | プログラマブルコントローラ | |
| JP3204308B2 (ja) | マイクロコンピュータ及びそのテスト方法 | |
| JP2004079105A (ja) | デュアルポートメモリ試験装置 | |
| KR19990079373A (ko) | 마이크로컨트롤러의 바운더리 스캔 스탠다드 인터페이스를 이용한 디버깅 방법 | |
| JP2765318B2 (ja) | インサーキット・エミュレータ | |
| JPH0926895A (ja) | Ｅｅｐｒｏｍのエミュレーション回路 | |
| JP2793447B2 (ja) | コントローラのアクセス制御方式 | |
| JPH0322050A (ja) | メモリ制御装置 | |
| JPH0354641A (ja) | ランダムメモリモニタ | |
| KR20040040442A (ko) | 전자회로에서의 데이터 전송방법, 전자회로 및 관련 장치 | |
| JPH05264673A (ja) | 半導体集積回路装置における内蔵ｒａｍの試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040312 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4116815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |