JP4112018B2 - バーストゲートパルス発生回路 - Google Patents
バーストゲートパルス発生回路 Download PDFInfo
- Publication number
- JP4112018B2 JP4112018B2 JP54824698A JP54824698A JP4112018B2 JP 4112018 B2 JP4112018 B2 JP 4112018B2 JP 54824698 A JP54824698 A JP 54824698A JP 54824698 A JP54824698 A JP 54824698A JP 4112018 B2 JP4112018 B2 JP 4112018B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- signal
- pulse signal
- gate pulse
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
技術分野
本発明は、コンポジットビデオ信号からバースト信号を分離する技術に関する。特に、本発明は、コンポジットビデオ信号におけるバースト信号の位置を示すパルスを発生し、コンポジットビデオ信号からバースト信号を分離する技術に関する。
【0002】
背景技術
コンポジットビデオ信号には、水平同期信号、水平同期信号のバックポーチのペデスタルレベルに重畳されているバースト信号、ビデオ情報信号が含まれる。ビデオ情報信号は、色情報によって振幅変調された異なる位相の色副搬送波からなる。また、コンポジットビデオ信号には、輝度情報と色情報の両方が含まれている。
【0003】
RGB信号を規格に準拠したコンポジットビデオ信号にエンコードするには、副搬送波信号が必要とされる。この副搬送波信号は、色デコード処理する際の基準として用いられる。この副搬送波の基準信号は、コンポジットビデオ信号内の適切な位置に挿入しなければならない。また、副搬送波の基準信号は、適切な期間連続させる必要がある。副搬送波の基準信号の位置及び幅は、受信機が色信号を正しくデコードするために、精確でなければならない。
【0004】
従来のバーストゲートパルス発生回路は、外付け部品を用いて、バーストゲートパルスの発生に必要とされる正確なタイミング信号を生成している。外付け部品は、集積回路内の部品の絶対精度が極めて低いために必要であった。ところが、集積回路内の部品の相対精度は、かなり優れている。実際、調整された1組の同じ抵抗の相対値は、従来1%以下の偏差しか有していない。外付け部品は、絶対精度が高いものを選択することができるので、バーストゲートパルス発生回路で用いられ、精確なバーストゲートパルスの発生に必要な絶対精度が高いタイミング信号を生成するバーストゲートパルス発生回路を作ることができる。外付け部品が望ましくないのは、装置のコストが増大し、装置内部の回路周辺に場所を取り、集積回路に外付け部品を接続するための専用のピンを必要とし、集積回路が必要以上に大きくなるためである。したがって、タイミング信号及びバーストゲートパルスを生成する外付け部品を必要としないバーストゲートパルス発生回路が望まれる。
【0005】
発明の開示
バーストゲートパルス発生回路は、外付け部品を必要とせず、バースト信号がコンポジットビデオ信号内に位置する期間を示すバーストゲートパルス信号を生成する。コンポジットビデオ信号の各期間には、水平同期信号、バースト信号、ビデオ情報信号が含まれている。集積化された1組のコンデンサは、水平同期信号が継続している期間放電される。1組のコンデンサは、2つの電流源によって異なるレートで充電される。第1のコンデンサの第1の充電量は、第1の期間内で所定の閾値以上となる。第1の充電量が所定の閾値を超えたときに、バーストゲートパルス信号が立ち上がる。バーストゲートパルス信号は、コンポジットビデオ信号内にバースト信号が現れる前に立ち上がる。第2のコンデンサの第2の充電量は、第2の期間内で所定の閾値以上となる。第2の充電量が所定の閾値を超えたときに、バーストゲートパルス信号は停止する。バーストゲートパルス信号は、コンポジットビデオ信号内でバースト信号が完了した後、終了する。
【0006】
発明を実施するための最良の形態
コンポジットビデオ信号の中では、バースト信号は、通常、水平同期信号の後であって、ビデオ情報信号の前に位置している。バーストゲートパルス発生回路は、水平同期信号の最後を検出し、水平同期信号の最後から所定時間経過した後、バーストゲートパルス信号を立ち上げる。一旦、バーストゲートパルス信号が立ち上がると、タイミング回路を用いて、バーストゲートパルス信号の長さを決定する。バーストゲートパルス信号は、水平同期信号が終了した後、約500nsで開始する。バーストゲートパルス信号の継続時間は、2.8msである。
【0007】
本発明のバーストゲートパルス発生回路は、専用の外付け部品を必要とせず、バーストゲートパルス信号を生成する。その代わりに、バーストゲートパルス発生回路は、バーストゲートパルス信号を発生するタイミングの基準として、水平同期信号を用いる。NTSC方式のビデオ規格等のある規格に準拠した水平同期信号は、実際に、精確である。水平同期信号が開始すると、1組のコンデンサは、閾値レベルから放電される。水平同期信号が終了すると、異なるレートで閾値レベルまで充電される。1組のコンデンサを充電するのに、異なる電流を供給する電流源が用いられ、1組のコンデンサの電圧が閾値レベルに達する間での時間は、異なる。第1のコンデンサの電圧が閾値レベルに達すると、バーストゲートパルス信号が立ち上がる。第2のコンデンサが閾値レベルに達すると、バーストゲートパルス信号は、立ち下がる。このように、本発明のバーストゲートパルス発生回路は、1組のコンデンサを用いて、外付け部品を必要とせずに、バーストゲートパルス信号を精確に発生する。
【0008】
図1は、本発明に係るバーストゲート発生回路の構成を示す図である。コンポジットビデオ信号の水平同期信号の期間を示す同期パルス信号が、スイッチ制御回路10及びNORゲート24に入力される。スイッチ制御回路10の出力端子は、スイッチSW1,SW2の第1の端子に接続され、スイッチSW1,SW2の動作を制御する。電流源12の第1の端子には、電源電圧VCCが印可されている。電流源12の第2の端子は、スイッチSW1の第2の端子、コンデンサC1の第1の端子及び比較器20の正入力端子に接続されている。コンデンサC1の第2の端子は、接地されている。スイッチSW1の第3の端子は、電流源14の第1の端子に接続されている。電流源14の第2の端子は、接地されている。
【0009】
電流源16の第1の端子には、電源電圧VCCが印可されている。電流源16の第2の端子は、スイッチSW2の第2の端子、コンデンサC2の第1の端子及び比較器22の負入力端子に接続されている。コンデンサC2の第2の端子は、接地されている。スイッチSW2の第3の端子は、電流源18の第1の端子に接続されている。電流源18の第2の端子は、接地されている。比較器20の負入力端子及び比較器22の正入力端子には、一定の閾値電圧レベルVth、例えば一定の3.9Vが印可されている。比較器20の出力端子であるノードaは、NORゲート24の入力端子力に接続され、比較器22の出力端子であるノードbは、NORゲート24の入力端子に接続されている。NORゲート24は、バーストゲートパルス信号BGを、図1に示すバーストゲートパルス発生回路の出力として出力する。
【0010】
動作について説明する。図1に示すバーストゲートパルス発生回路は、バースト信号がコンポジットビデオ信号内に位置する期間を示すバーストゲートパルス信号BGを生成する。図2は、図1のバーストゲートパルス発生回路内のコンポジットビデオ信号及びそれに関連する位置におけるタイミングチャートである。図2Aは、入力コンポジットビデオ信号の波形を示す。図2Bは、コンポジットビデオ信号から生成される同期パルス信号の波形を示す。図2Bの入力同期パルス信号は、周知の如く、水平同期パルス発生回路によってコンポジットビデオ信号から生成され、水平同期信号がコンポジットビデオ信号内に存在する期間を示す。図2Cは、コンデンサC1の電圧VC1の波形を示す。図2Dは、コンデンサC2の電圧VC2の波形を示す。図2Eは、ノードaにおける信号の波形を示す。図2Fは、ノードbにおける信号の波形を示す。図2Gは、図1のバーストゲートパルス発生回路によって発生されるバーストゲートパルス信号BGの波形を示す。
【0011】
同期パルス信号は、図2Bに示すように、水平同期信号がコンポジットビデオ信号上に存在するとき、論理的ハイレベル(logical high voltage level)である。同期パルス信号は、コンポジットビデオ信号の残りの期間、論理的ローレベル(logical low voltage level)である。スイッチ制御回路10は、同期パルス信号が論理的ハイレベルであるとき、スイッチSW1,SW2を閉じて、コンデンサC1,C2を放電させる。電流源14は、スイッチSW1が閉じると、電流源12が供給する電流よりも大きな10μAの電流を流す。電流源18は、SW2が閉じると、電流源16が供給する電流よりも大きな10μAの電流を流す。したがって、コンデンサC1,C2は、スイッチSW1,SW2が閉じると、同じレートで放電する。このため、コンデンサC1,C2の絶対容量は、バーストゲートパルス信号BGのタイミングの精確性に対して重要でない。また、コンデンサC1,C2の絶対サイズも、バーストゲートパルス信号BGを発生するタイミングの決定に使われるのは、1サイクル中に減少及び復帰される電荷量のみであるので、重要でない。したがって、コンデンサC1,C2の放電サイクル中に達する電圧は、タイミングの決定には重要ではない。
【0012】
同期パルス信号が論理的ローレベルに低下すると、コンポジットビデオビデオ信号内の同期パルス信号が終了したことを示し、スイッチ制御回路10は、スイッチSW1,SW2を開き、コンデンサC1,C2の充電サイクルをそれぞれ開始する。図2C及び図2Dに示すように、コンデンサC1,C2の充電期間中、コンデンサC1,C2の電圧VC1,VC2は、電流源12,16の電流値をコンデンサC1,C2の容量値で割った傾きで上昇する。電流源12は、例えば13μAの電流を供給し、電流源16は、例えば74μAの電流を供給する。したがって、コンデンサC1,C2の電圧VC1,VC2は、図2C及び図2Dに示すように、異なるレートで閾値電圧レベルVthに達する。
【0013】
電流源16によって供給される電流は、電流源12によって供給される電流よりもかなり大きい。したがって、コンデンサC2の電圧VC2は、コンデンサC1の電圧VC1より速く閾値電圧レベルVthに達する。電圧VC2が、水平同期信号の後で、閾値電圧レベルVthに達したときに、バーストゲートパルス信号BGは、立ち上がり、コンポジットビデオ信号内のバースト信号の開始を示す。電圧VC1が、水平同期信号の後で、閾値電圧レベルVthに達したときに、バーストゲートパルス信号BGは、立ち下がり、コンポジットビデオ信号内のバースト信号の終了を示す。
【0014】
同期パルス信号は、コンポジットビデオ信号内の水平同期信号の開始時に、論理的ハイレベルに上昇し、スイッチ制御回路10は、スイッチSW1,SW2を閉じる。スイッチSW1,SW2が閉じると、コンデンサC1,C2の電圧VC1,VC2は、放電により低下する。コンデンサC1の電圧VC1は、閾値電圧レベルVthよりも低いので、比較器20の出力であるノードaにおける信号は、論理的ローレベルに低下する。一方、コンデンサC2の電圧VC2は、閾値電圧レベルVthよりも低いので、比較器22の出力であるノードbにおける信号は、論理的ハイレベルに上昇する。
【0015】
NORゲート24には、同期パルス信号も入力されており、同期パルス信号を入力しない場合には、バーストゲートパルス信号BGに、水平同期信号の開始時点においてグリッジ(glitch)が生じる可能性があるからである。水平同期信号の開始時点においては、ノードa,bにおける信号の両方ともが、同時に論理的ローレベルになってしまう可能性があり、このため、NORゲート24の出力は、ノードbにおける信号が論理的ローレベルになるまでは、論理的ハイレベルになる可能性がある。したがって、同期パルス信号をNORゲート24に入力することによって、NORゲート24の出力は、水平同期信号の期間中、論理的ハイレベルになることはない。
【0016】
コンポジットビデオ信号内の水平同期信号が終了すると、同期パルス信号は論理的ローレベルに低下し、スイッチ制御回路10は、スイッチSW1,SW2を開く。スイッチSW1,SW2が開くと、コンデンサC1,C2の電圧VC1,VC2は、電流源12,16からの充電によって上昇する。上述のように、コンデンサC2の電圧VC2は、コンデンサC1の電圧VC1より速く上昇する。コンデンサC2の電圧VC2が閾値電圧レベルVthに達すると、ノードbにおける比較器22の出力は、論理的ローレベルに低下する。ノードbにおける信号が論理的ローレベルに低下すると、NORゲート24に入力される全ての信号は、論理的ローレベルであり、NORゲート24の出力であるバーストゲートパルス信号BGは立ち上がり、論理的ハイレベルになる。このバーストゲートパルス信号BGは立ち上がりは、コンポジットビデオ信号内のバースト信号の位置を示している。
【0017】
コンデンサC1の電圧VC1が閾値電圧レベルVthに達すると、ノードaにおける比較器20の出力は、論理的ハイレベルに上昇する。ノードbにおける信号が論理的ハイレベルに上昇すると、NORゲート24の出力であるバーストゲートパルス信号BGは立ち下がり、例えば論理的ローレベルに低下し、コンポジットビデオ信号上のバーストゲートパルス信号BGの終了を示す。このような方法により、外付け部品を必要とせず、調整された1組の内部コンデンサを用いて、バーストゲートパルス信号BGが、コンポジットビデオ信号内のバースト信号が存続する期間を示すようにすることができる。
【0018】
コンデンサC1,C2は、例えば30pFと等しい値を有する。なお、上述のように、コンデンサC1,C2が同じ値を有する限り、コンデンサC1,C2の容量の値は、重要ではない。電流源12は、例えば13μAの電流を供給する。電流源14は、例えば23μAの電流を流す。電流源16は、例えば74μAの電流を供給する。電流源18は、例えば84μAの電流を流す。閾値電圧レベルVthは、例えば3.9Vである。コンデンサC1,C2、電流源12,14,16,18及び閾値電圧レベルVthの好ましい値は、コンデンサC2の電圧VC2がコンポジットビデオ信号内のバースト信号以前に閾値電圧レベルVthに達し、コンデンサC1の電圧VC1がコンポジットビデオ信号内のバースト信号が終了した後に(ただしビデオ情報信号が位置する以前)に閾値電圧レベルVthに達するように選択される。
【0019】
図3A,3Bは、本発明のバーストゲート発生回路の具体的な回路図を示す図である。また、図3A,3Bは、1つのバーストゲート発生回路の回路図であり、図3Aの右端は、図3Bの左端に対応している。本発明は、アメリカ合衆国、カリフォルニア州 95134、サンジョゼ、ザンカーロード3300、ソニー株式会社(Sony Corporation of America, 3300 Zanker Road, San Jose, California 95134)から将来入手可能な部品番号CXA2075のアナログビデオエンコーダ集積回路に実施される。
【0020】
本発明を、本発明の構成及びその動作原理を明確に理解するために、特定の実施の形態を用いて説明したが、この特定の実施の形態及びその詳細は、特許請求の範囲を限定するものではない。本発明の要旨及び範囲を逸脱しない限り、実施の形態を変形できることは、当業者にとって明白である。特に、電流源、コンデンサ及び閾値電圧レベルを変更することによって、バーストゲートパルス信号の期間を、ビデオ装置に適合するように調整できることは、言うまでもない。また、上述の論理回路に代えて、様々な論理回路構成とすることができ、好ましい実施の形態の機能を実現することも明らかである。さらに、望ましい部品の値を記載したが、それ以外の値も、本発明のバーストゲートパルス発生回路内で用いることができることは言うまでもない。
【図面の簡単な説明】
【図1】図1は、本発明に係るバーストゲートパルス発生回路の構成を示すブロック図である。
【図2】図2Aは、コンポジットビデオ信号の波形を示す図であり、図2Bは、図1のバーストゲートパルス発生回路に入力される同期パルス信号の波形を示す図であり、図2Cは、図1に示すバーストゲートパルス発生回路内のコンデンサC1の電圧VC1を示す波形であり、図2Dは、図1に示すバーストゲートパルス発生回路内部のコンデンサC2の電圧VC2を示す波形であり、図2Eは、図1に示すバーストゲートパルス発生回路内のノードaにおける信号の波形を示す図であり、図2Fは、図1に示すバーストゲートパルス発生回路内のノードbにおける信号の波形を示す図であり、図2Gは、図1のバーストゲートパルス発生回路によって発生されるバーストゲートパルス信号BGの波形を示す図である。
【図3A】図3Aは、本発明に係るバーストゲートパルス発生回路の詳細な構成を示す回路図である。
【図3B】図3Bは、本発明に係るバーストゲートパルス発生回路の詳細な構成を示す回路図である。
Claims (16)
- コンポジットビデオ信号の各期間に水平同期信号、バースト信号及びビデオ情報信号が含まれ、該バースト信号が該コンポジットビデオ信号に存在する期間を示すバーストゲートパルス信号を発生するバーストゲートパルス信号発生回路において、
上記水平同期信号が上記コンポジットビデオ信号内に存在する期間発生される同期パルス信号が供給される制御回路と、
上記制御回路に接続され、上記バーストゲートパルス信号を、上記コンポジットビデオ信号に上記バースト信号が現れる前であって、上記水平同期信号の最後から第1の所定の期間経過した後に開始する第1のタイミング回路と、
上記制御回路に接続され、上記バーストゲートパルス信号を、上記コンポジットビデオ信号のバースト信号が終了した後及び上記コンポジットビデオ信号に上記ビデオ情報信号が現れる前であって、上記水平同期信号の最後から第2の所定の期間経過した後に停止する第2のタイミング回路とを備え、
上記第1のタイミング回路は、
第1の電荷量を蓄積する第1の電荷蓄積素子と、
上記第1の電荷蓄積素子に接続され、該第1の電荷蓄積素子に第1の精確な電荷量で電流を供給し、上記第1の電荷量が所定の閾値レベルを超えたときに、上記バーストゲートパルス信号が開始される第1の電荷供給素子とを備え、
上記第2のタイミング回路は、
第2の電荷量を蓄積する第2の電荷蓄積素子と、
上記第2の電荷蓄積素子に接続され、該第2の電荷蓄積素子に第2の精確な電荷量で電流を供給し、上記第2の電荷量が所定の閾値レベルを超えたときに、上記バーストゲートパルス信号が停止される第2の電荷供給素子とを備えることを特徴とするバーストゲートパルス信号発生回路。 - 上記制御回路は、上記第1及び第2の電荷供給素子を制御し、該第1及び第2の電荷供給素子は、水平同期信号の後、上記第1及び第2の電荷蓄積素子に電流を供給することを特徴とする請求項1記載のバーストゲートパルス信号発生回路。
- 上記第1及び第2の電荷蓄積素子は、コンデンサであり、上記第1及び第2の電荷供給素子は、電流源であることを特徴とする請求項2記載のバーストゲートパルス信号発生回路。
- 上記第1及び第2の電荷蓄積素子は、集積回路内に集積化されており、当該動作のために何れの外付け部品を必要としないことを特徴とする請求項3記載のバーストゲートパルス信号発生回路。
- 上記第1及び第2の電荷蓄積素子は、同じ容量値を有することを特徴とする請求項4記載のバーストゲートパルス信号発生回路。
- コンポジットビデオ信号の各期間に水平同期信号、バースト信号及びビデオ情報信号が含まれ、該バースト信号が該コンポジットビデオ信号に存在する期間を示すバーストゲートパルス信号を発生するバーストゲートパルス信号発生方法において、
同期パルス信号の最後を検出するステップと、
上記同期パルス信号が終了した後、第1のタイミング回路の第1の電荷蓄積素子が第1のレートで充電され、第2のタイミング回路の第2の電荷蓄積素子が第2のレートで充電されるように、該第1及び第2のタイミング回路を起動するステップと、
上記第1の電荷蓄積素子の第1の荷電レベルが所定の閾値を超えたときに、上記バーストゲートパルス信号を立ち上げるステップと、
上記第2の電荷蓄積素子の第2の荷電レベルが上記所定の閾値を超えたときに、上記バーストゲートパルス信号を終了するステップとを有するバーストゲートパルス信号発生方法。 - 上記同期パルス信号期間中、上記第1及び第2の電荷蓄積素子を放電するステップを更に有する請求項6記載のバーストゲートパルス信号発生方法。
- 上記第1及び第2の電荷蓄積素子は、同じレートで放電されることを特徴とする請求項7記載のバーストゲートパルス信号発生方法。
- 上記第1及び第2の電荷蓄積素子は、コンデンサであることを特徴とする請求項8記載のバーストゲートパルス信号発生方法。
- 上記第1及び第2の電荷蓄積素子は、電流源によって充電されることを特徴とする請求項9記載のバーストゲートパルス信号発生方法。
- 上記第1及び第2の電荷蓄積素子は、集積回路内に集積化されており、上記バーストゲートパルス信号を発生するための外付け部品が必要とされないことを特徴とする請求項10記載のバーストゲートパルス信号発生方法。
- 上記第1及び第2の電荷蓄積素子は、同じ容量値を有することを特徴とする請求項11記載のバーストゲートパルス信号発生方法。
- コンポジットビデオ信号の各期間に水平同期信号、バースト信号及びビデオ情報信号が含まれ、該バースト信号が該コンポジットビデオ信号に存在する期間を示すバーストゲートパルス信号を発生するバーストゲートパルス信号発生回路を集積化した集積回路において、
第1の電荷量を蓄積する第1の電荷蓄積素子と、
第2の電荷量を蓄積する第2の電荷蓄積素子と、
上記第1の電荷蓄積素子に接続され、該第1の電荷蓄積素子に第1の精確な電荷量で電流を供給する第1の電荷供給素子と、
第2の電荷蓄積素子に接続され、該第2の電荷蓄積素子に第2の精確な電荷量で電流を供給する第2の電荷供給素子と、
上記第1の電荷蓄積素子に接続され、該第1の電荷蓄積素子から第1の電荷量で電流を放出する第1の電荷放出素子と、
上記第2の電荷蓄積素子に接続され、該第2の電荷蓄積素子から第2の電荷量で電流を放出する第2の電荷放出素子と、
上記第1及び第2の電荷供給素子並びに上記第1及び第2の電荷放電素子に接続され、上記水平同期信号が上記コンポジットビデオ信号に存在する期間発生される同期パルス信号が供給され、該同期パルス信号が存在するときに上記第1及び第2の電荷放出素子を動作させ、上記同期パルス信号が無くなる変化点で上記第1及び第2の電荷供給素子を動作させる制御回路と、
上記第1の電荷蓄積素子に接続され、上記第1の電荷量を所定の閾値と比較して、該第1の電荷量が該所定の閾値を超えたときに、上記バーストゲートパルス信号を開始する第1の比較回路と、
上記第2の電荷蓄積素子に接続され、上記第2の電荷量を上記所定の閾値と比較して、該第2の電荷量が該所定の閾値を超えたときに、上記バーストゲートパルス信号を停止する第2の比較回路とを備え、
上記バーストゲートパルス信号の発生のために外付け部品を必要としないことを特徴とする集積回路。 - 上記第1及び第2の電荷供給素子並びに上記第1及び第2の電荷放出素子を制御するスイッチ回路を更に備える請求項13記載の集積回路。
- 上記第1及び第2の電荷蓄積素子は、コンデンサであり、上記第1及び第2の電荷供給素子は、電流源であることを特徴とする請求項14記載の集積回路。
- 上記第1及び第2の電荷蓄積素子は、同じ容量値を有することを特徴とする請求項15記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/852,918 US6043850A (en) | 1997-05-08 | 1997-05-08 | Burst gate pulse generator circuit |
US08/852,918 | 1997-05-08 | ||
PCT/US1998/008851 WO1998051088A1 (en) | 1997-05-08 | 1998-05-01 | Burst gate pulse generator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000515353A JP2000515353A (ja) | 2000-11-14 |
JP4112018B2 true JP4112018B2 (ja) | 2008-07-02 |
Family
ID=25314559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54824698A Expired - Fee Related JP4112018B2 (ja) | 1997-05-08 | 1998-05-01 | バーストゲートパルス発生回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6043850A (ja) |
JP (1) | JP4112018B2 (ja) |
AU (1) | AU7173898A (ja) |
TW (1) | TW373413B (ja) |
WO (1) | WO1998051088A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7554607B2 (en) * | 2005-09-20 | 2009-06-30 | National Semiconductor Corporation | Video signal detection circuit |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3730982A (en) * | 1970-12-28 | 1973-05-01 | Hitachi Ltd | Burst level detectors and phase detectors utilizing the same |
JPS5148418B1 (ja) * | 1971-04-30 | 1976-12-21 | ||
US4007482A (en) * | 1973-07-31 | 1977-02-08 | Sony Corporation | Magnetic recording and/or reproducing apparatus |
JPS5625072B2 (ja) * | 1974-01-12 | 1981-06-10 | ||
US4054903A (en) * | 1975-07-11 | 1977-10-18 | Sony Corporation | Video time base corrector |
US4120000A (en) * | 1976-07-08 | 1978-10-10 | Sony Corporation | Video time base corrector |
JPS53148317A (en) * | 1977-05-31 | 1978-12-23 | Sony Corp | Error correction unit for time axis |
US4149180A (en) * | 1977-12-22 | 1979-04-10 | Gte Sylvania Incorporated | Burst gating signal generating circuit |
US4173023A (en) * | 1978-05-24 | 1979-10-30 | Rca Corporation | Burst gate circuit |
US4228456A (en) * | 1979-06-20 | 1980-10-14 | Gte Products Corporation | Burst gating signal generating circuit |
JPS5715586A (en) * | 1980-07-02 | 1982-01-26 | Sony Corp | Code modulator for video signal |
JPS58184892A (ja) * | 1982-04-22 | 1983-10-28 | Mitsubishi Electric Corp | 検波回路 |
JPS58221586A (ja) * | 1982-06-17 | 1983-12-23 | Mitsubishi Electric Corp | 信号処理回路 |
JPS60220691A (ja) * | 1984-04-17 | 1985-11-05 | Matsushita Electric Ind Co Ltd | 信号発生回路 |
JPS6199481A (ja) * | 1984-10-20 | 1986-05-17 | Sony Corp | 自動位相制御回路 |
JPS61189094A (ja) * | 1985-02-16 | 1986-08-22 | Sony Corp | 読出スタ−トパルス発生回路 |
JPS61251224A (ja) * | 1985-04-26 | 1986-11-08 | Mitsubishi Electric Corp | バ−ストゲ−トパルス発生回路 |
JPH07105953B2 (ja) * | 1985-12-28 | 1995-11-13 | ソニー株式会社 | バ−ストゲ−トパルス形成回路 |
KR900006464B1 (ko) * | 1987-05-23 | 1990-08-31 | 삼성전자 주식회사 | 버어스트 게이트 펄스를 출력 할 수 있는 동기신호 분리 집적회로 |
JPH01135185A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | バーストゲートパルス発生回路 |
JPH02143693A (ja) * | 1988-11-25 | 1990-06-01 | Toshiba Corp | バーストゲートパルス発生回路 |
KR940001436B1 (ko) * | 1991-08-20 | 1994-02-23 | 삼성전자 주식회사 | 색상조절회로 |
CN1051899C (zh) * | 1992-10-28 | 2000-04-26 | 三星电子株式会社 | 色同步脉冲检波系统 |
US5844621A (en) * | 1995-06-21 | 1998-12-01 | Sony Corporation | Burst gate pulse generator |
-
1997
- 1997-05-08 US US08/852,918 patent/US6043850A/en not_active Expired - Fee Related
-
1998
- 1998-05-01 JP JP54824698A patent/JP4112018B2/ja not_active Expired - Fee Related
- 1998-05-01 AU AU71738/98A patent/AU7173898A/en not_active Abandoned
- 1998-05-01 WO PCT/US1998/008851 patent/WO1998051088A1/en active IP Right Grant
- 1998-05-05 TW TW087106920A patent/TW373413B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2000515353A (ja) | 2000-11-14 |
AU7173898A (en) | 1998-11-27 |
US6043850A (en) | 2000-03-28 |
WO1998051088A1 (en) | 1998-11-12 |
TW373413B (en) | 1999-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6348833B1 (en) | Soft starting reference voltage circuit | |
US8248139B2 (en) | Simple interleaved phase shift clock synchronization for master/slave scheme | |
US4282549A (en) | Pulse generator for a horizontal deflection system | |
JP4112018B2 (ja) | バーストゲートパルス発生回路 | |
KR100521804B1 (ko) | 버스트게이트펄스생성기회로및생성방법 | |
US6384645B2 (en) | Integrated generator of a slow voltage ramp | |
JPS6333757B2 (ja) | ||
CN116781015B (zh) | 包络检波电路及芯片 | |
SU1338047A1 (ru) | Устройство дл установки логических элементов в исходное состо ние | |
US4452220A (en) | Electronically controlled ignition system | |
JP2528131B2 (ja) | 電子機器に電流を供給する回路装置 | |
JPH0568154B2 (ja) | ||
JP2001078054A (ja) | 垂直同期分離回路 | |
JPS6150429B2 (ja) | ||
JPH07105953B2 (ja) | バ−ストゲ−トパルス形成回路 | |
US4191897A (en) | Self-clocking circuit | |
JP2585554B2 (ja) | 電源装置 | |
WO1997032218A2 (en) | Circuit for detecting a level or a level variation of an input direct voltage | |
JPH0441660Y2 (ja) | ||
JPS5914810Y2 (ja) | 電源制御回路 | |
JP3369831B2 (ja) | クランプ回路 | |
JPS6126266B2 (ja) | ||
RU1772877C (ru) | Преобразователь напр жени с защитой от асимметрии | |
JPH0479575A (ja) | 同期分離回路 | |
JPH02241113A (ja) | 集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
LAPS | Cancellation because of no payment of annual fees |