以下、本発明の一実施形態を図1〜図12に基づいて説明する。
図1には、本発明に係るウォブル信号検出装置を備える一実施形態に係る光ディスク装置20の概略構成が示されている。
この図1に示される光ディスク装置20は、光記録媒体としての光ディスク15を回転駆動するためのスピンドルモータ22、光ピックアップ装置23、レーザコントロール回路24、エンコーダ25、モータドライバ27、アナログ信号処理回路28、デコーダ31、サーボコントローラ33、バッファRAM34、D/Aコンバータ36、バッファマネージャ37、インターフェース38、ROM39、CPU40及びRAM41などを備えている。なお、図1における矢印は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。なお、本実施形態では、一例として、光ディスク15としてDVDが用いられるものとする。
前記光ピックアップ装置23は、光源としての半導体レーザ、該半導体レーザから出射される光束を光ディスク15の記録面に導くとともに、前記記録面で反射された戻り光束を所定の受光位置まで導く光学系、前記受光位置に配置され戻り光束を受光する受光器、及び駆動系(フォーカシングアクチュエータ、トラッキングアクチュエータ、シークモータ等)(いずれも図示省略)等を内蔵している。
受光器は、一例として、図2(A)に示されるように、4分割受光素子80(第1の受光素子80a、第2の受光素子80b、第3の受光素子80c、第4の受光素子80d)を含んで構成されている。なお、図2(A)では、便宜上、紙面上下方向をX軸方向、紙面左右方向をY軸方向、紙面垂直方向をZ軸方向とする。第1の受光素子80aと第2の受光素子80bは、それぞれ図2(A)における紙面左右方向(Y軸方向)を長辺とする同一の長方形形状を有している。第3の受光素子80cと第4の受光素子80dは、それぞれ図2(A)における紙面上下方向(X軸方向)を長辺とする同一の長方形形状を有している。そして、第1の受光素子80aの図2(A)における紙面下側(−X側)に第1の受光素子80aに接して第2の受光素子80bが配置されている。第3の受光素子80cの図2(A)における紙面左側(−Y側)に第3の受光素子80cに接して第4の受光素子80dが配置されている。
図2(B)に示されるように、光ディスク15の記録面からの反射光RBは、光ピックアップ装置23の光学系を構成するプリズム85で2方向に分岐され、プリズム85を透過した一方の反射光RB1は第1の受光素子80a及び第2の受光素子80bに照射される。プリズム85にて−X方向に分岐した他方の反射光RB2はさらに反射鏡86にて+Z方向にその進行方向が曲げられ、第3の受光素子80c及び第4の受光素子80dに照射される。
ここでは、図3(A)に示されるように、反射光RBのうち、図3(A)における紙面上側の反射光RBaが第1の受光素子80aに照射され、図3(A)における紙面下側の反射光RBbが第2の受光素子80bに照射される。また、図3(B)に示されるように、反射光RBのうち、図3(B)における紙面右側の反射光RBcが第3の受光素子80cに照射され、図3(B)における紙面左側の反射光RBdが第4の受光素子80dに照射される。受光素子80a〜80dのそれぞれは、光電変換を行い、光電変換信号として、受光量に応じた電流(電流信号)をアナログ信号処理回路28に出力する。
なお、受光器は、4分割受光素子80に限定されるものではなく、例えば、第1の受光素子80aと第2の受光素子80bとを含む2分割受光素子と、第3の受光素子80cと第4の受光素子80dとを含む2分割受光素子とから構成されていても良い。また、4つの受光素子を並設しても良い。さらに、各受光素子の形状及び配置も、本実施形態に限定されるものではない。
図1に戻り、前記アナログ信号処理回路28は、光ピックアップ装置23の受光素子80a〜80dの出力信号である電流信号を電圧信号に変換するI/Vアンプ(電流−電圧変換アンプ)部81、ウォブル信号を検出するウォブル信号検出装置としてのウォブル信号検出回路部30と、再生情報を含むRF信号を検出するRF信号検出回路82、及びフォーカスエラー信号やトラックエラー信号等のエラー信号を検出するエラー信号検出回路83などを備えている。
I/Vアンプ部81は、図4に示されるように、第1の受光素子80aからの電流信号を電圧信号(信号Sa)に変換する第1のI/Vアンプ81aと、第2の受光素子80bからの電流信号を電圧信号(信号Sb)に変換する第2のI/Vアンプ81bと、第3の受光素子80cからの電流信号を電圧信号(信号Sc)に変換する第3のI/Vアンプ81cと、第4の受光素子80dからの電流信号を電圧信号(信号Sd)に変換する第4のI/Vアンプ81dとから構成されている。
前記RF信号検出回路82では、信号Saと信号Sbと信号Scと信号Sdとをそれぞれ加算し、その加算結果をさらに二値化し、RF信号として検出する。
前記エラー信号検出回路83では、信号Saと信号Sbとの差分を求め、その結果をさらに二値化し、フォーカスエラー信号として検出する。また、信号Scと信号Sdとの差分を求め、その結果をさらに二値化し、トラックエラー信号として検出する。ここで検出されたフォーカスエラー信号及びトラックエラー信号は、それぞれエラー信号検出回路83からサーボコントローラ33に出力される。
前記ウォブル信号検出回路部30では、信号Scと信号Sdとからウォブル信号を検出し、デコーダ31に出力する。なお、このウォブル信号検出回路部30の構成等については後に詳述する。
前記デコーダ31では、ウォブル信号検出回路部30にて検出されたウォブル信号に含まれるADIP情報からアドレス情報及び同期信号等を抽出する。ここで抽出されたアドレス情報はCPU40に出力され、同期信号はデコーダ31からエンコーダ25に出力される。
そして、デコーダ31では、RF信号検出回路82にて検出されたRF信号に対して、復調及び誤り訂正処理等の再生処理を行なう。さらに、デコーダ31では、再生データが音楽データ以外(例えば、画像データや文書データ等)の場合に、データに付加されたチェックコードに基づいてエラーチェック及びエラー訂正処理を行ない、バッファマネージャ37を介してバッファRAM34に格納する。
前記サーボコントローラ33では、エラー信号検出回路83にて検出されたフォーカスエラー信号に基づいて、光ピックアップ装置23のフォーカシングアクチュエータを制御する制御信号を作成し、モータドライバ27に出力する。また、サーボコントローラ33では、エラー信号検出回路83にて検出されたトラックエラー信号に基づいて、光ピックアップ装置23のトラッキングアクチュエータを制御する制御信号を作成し、モータドライバ27に出力する。
前記D/Aコンバータ36では、光ディスク15に記録されているデータが音楽データの場合に、デコーダ31の出力信号をアナログデータに変換し、オーディオ信号としてオーディオ機器等に出力する。
前記バッファマネージャ37では、バッファRAM34へのデータの蓄積を管理し、蓄積されたデータ量が所定の値になると、CPU40に通知する。
前記モータドライバ27では、サーボコントローラ33からの制御信号に基づいて、光ピックアップ装置23のフォーカシングアクチュエータ及びトラッキングアクチュエータを駆動する。また、モータドライバ27では、CPU40の指示に基づいて、光ディスク15の線速度が一定(CLV:Constant Linear Velocity)又は回転数が一定(CAV:Constant Angular Velocity)となるようにスピンドルモータ22を制御する。さらに、モータドライバ27では、CPU40の指示に基づいて、光ピックアップ装置23のシークモータを駆動し、光ピックアップ装置23のスレッジ方向(光ディスク15の半径方向)の位置を制御する。
前記エンコーダ25では、バッファRAM34に蓄積されているデータに対し、エラー訂正コードの付加等を行ない、光ディスク15への書き込みデータを作成する。そして、CPU40からの指示に基づいて、デコーダ31からの同期信号に同期して、書き込みデータをレーザコントロール回路24に出力する。
前記レーザコントロール回路24では、エンコーダ25からの書き込みデータに基づいて、光ピックアップ装置23の半導体レーザの出力を制御する。そして、レーザコントロール回路24では、記録中に、マーク記録期間とスペース記録期間に同期したタイミング信号をウォブル信号検出回路部30に出力する。
前記インターフェース38は、ホスト(例えば、パーソナルコンピュータ)との双方向の通信インターフェースであり、ATAPI(AT Attachment Packet Interface)及びSCSI(Small Computer System Interface)等の標準インターフェースに準拠している。
前記CPU40では、ROM39に格納されているプログラムに従って上記各部の動作を制御するとともに、制御に必要なデータ等を一時的にRAM41に保存する。
次に、前記ウォブル信号検出回路部30の構成等について図5〜図8に基づいて説明する。
ウォブル信号検出回路部30は、図5に示されるように、第1の信号抽出回路30a、第2の信号抽出回路30b、回路セレクタ61、帯域制限回路62、及び二値化回路63などを備えている。
第1の信号抽出回路30aは、第1のスペースサンプル回路51a、第1のサンプル信号調整回路52a、第1のAC結合回路53a、第2のスペースサンプル回路51b、第2のサンプル信号調整回路52b、第2のAC結合回路53b及び演算処理回路90などから構成されている。
第2の信号抽出回路30bは、第1の一定振幅AGC59a、第2の一定振幅AGC59b及び第1の減算器60などから構成されている。
また、演算処理回路90は、図6に示されるように、第1の一定電圧AGC57a、第1の加算器54a、第1の信号選択回路56a、第2の一定電圧AGC57b、第2の加算器54b、第2の信号選択回路56b、第2の減算器58a、第3の減算器58b、第4の減算器58c、第3の加算器54c、切替器55a及び信号セレクタ55bなどから構成されている。
図5に戻り、第1のスペースサンプル回路51aでは、記録中は、レーザコントロール回路24からのタイミング信号に同期して、信号Scに対してスペース時の信号成分をサンプリングし、信号S1aとして出力する。なお、マーク時に対応する信号レベルは基準電位(基準レベル)とする。そして、第1のスペースサンプル回路51aでは、再生中は、信号Scに対するサンプリングは行わず、信号Scをそのまま信号S1aとして出力する。
第1のサンプル信号調整回路52aは、図7(A)に示されるように、振幅調整回路64a、アンプ65a、DC成分除去回路66a、及び出力信号切替スイッチ67aなどを備えている。
振幅調整回路64aでは、第1のスペースサンプル回路51aの出力信号S1aの振幅が適正な(ノイズに埋もれるほど小さくなく、飽和するほど大きくない)信号レベルになるように調整する。ここでは、予め少なくとも2種類の調整利得としてのゲインが設定されており、そのうち1つのゲインがCPU40の指示により選択されるようになっている。なお、本実施形態では、一例として2種類のゲインG1、G2のうち、再生時にはG1、記録時にはG2がCPU40の指示により選択されるものとする。
アンプ65aでは、第1のスペースサンプル回路51aの出力信号S1aを増幅する。ここでは、信号S1aに含まれるウォブル信号成分の信号レベルが、信号Scにおけるマーク時の信号に含まれるウォブル信号成分の信号レベルとほぼ一致するように増幅率が設定されている。
DC成分除去回路66aでは、アンプ65aの出力信号に含まれるDC成分を除去する。
出力信号切替スイッチ67aは、CPU40によって制御され、それによって、振幅調整回路64aの出力信号と、DC成分除去回路66aの出力信号のいずれかを選択し、第1のサンプル信号調整回路52aの出力信号S2aとして出力する。
図5に戻り、前記第1のAC結合回路53aでは、信号Scに含まれるDC成分を除去し、信号S3aとして出力する。
前記第2のスペースサンプル回路51bでは、記録中は、レーザコントロール回路24からのタイミング信号に同期して、信号Sdに対してスペース時の信号成分をサンプリングし、信号S1bとして出力する。なお、マーク時に対応する信号レベルは基準電位(基準レベル)とする。そして、第2のスペースサンプル回路51bでは、再生中は、信号Sdに対するサンプリングは行なわれず、信号Sdをそのまま信号S1bとして出力する。
前記第2のサンプル信号調整回路52bは、第1のサンプル信号調整回路52aと同様に、振幅調整回路64b、アンプ65b、DC成分除去回路66b、及び出力信号切替スイッチ67b(いずれも図示省略)などから構成され、第2のスペースサンプル回路51bの出力信号S1bに対して第1のサンプル信号調整回路52aと同様の信号調整を行い、信号S2bとして出力する。
前記第2のAC結合回路53bでは、信号Sdに含まれるDC成分を除去し、信号S3bとして出力する。
演算処理回路90では、第1のサンプル信号調整回路52aの出力信号S2a、第1のAC結合回路53aの出力信号S3a、第2のサンプル信号調整回路52bの出力信号S2b及び第2のAC結合回路53bの出力信号S3bを入力とし、所定の演算処理を行う。なお、演算処理回路90については後で詳述する。
前記第1の一定振幅AGC59aは、図8(A)に示されるように、従来の一定振幅AGCと同様に、VCA回路75a、フィルタ回路76a、振幅検出回路77a及びゲイン設定回路78aなどを備えている。フィルタ回路76aでは、VCA回路75aの出力信号に含まれる高周波成分を除去する。振幅検出回路77aでは、フィルタ回路76aの出力信号の振幅を検出する。ゲイン設定回路78aでは、振幅検出回路77aで検出された振幅に基づいてVCA回路75aのゲインを設定する。VCA回路75aでは、ゲイン設定回路78aにて設定されたゲインに基づいて信号Scの振幅を調整する。
前記第2の一定振幅AGC59bは、前記第1の一定振幅AGC59aと同様に構成され、信号Sdの振幅を調整する。なお、第1の一定振幅AGC59aの出力信号S1cと、第2の一定振幅AGC59bの出力信号S1dとは、同一振幅となるように設定されている。
図5に戻り、前記第1の減算器60では、第1の一定振幅AGC59aの出力信号S1cと第2の一定振幅AGC59bの出力信号S1dとの差を信号S9bとして出力する。
前記回路セレクタ61は、CPU40によって制御され、それによって、演算処理回路90の出力信号S9a及び第1の減算器60の出力信号S9bのいずれかを選択し、信号S10を出力する。すなわち、回路セレクタ61では、第1の信号抽出回路30a及び第2の信号抽出回路30bのいずれかを選択する。
前記帯域制限回路62は、BPF(バンドパスフィルタ)等を有し、回路セレクタ61の出力信号S10からウォブル信号成分を抽出する。なお、帯域制限回路62は、BPFの代わりにLPF(ローパスフィルタ)を備えても良い。
前記二値化回路63は、コンパレータ等によって構成され、帯域制限回路62の出力信号を二値化し、ウォブル信号として出力する。
ここで、演算処理回路90について詳述する。
第1の加算器54aでは、第1のサンプル信号調整回路52aの出力信号S2aと第1のAC結合回路57aの出力信号S3aとを加算し、信号S4aとして出力する。
第1の一定電圧AGC57aは、図7(B)に示されるように、VCA(ボルテージ・コントロール・アンプ)回路68a、フィルタ回路69a、DC検出回路70a、ゲイン設定回路71a、目標電圧設定回路72a、及び速度設定回路73aなどを備えている。
目標電圧設定回路72aは、CPU40によって制御され、それによって、目標電圧を設定する。本実施形態では、再生時の目標電圧をVs、記録時の目標電圧をVkに設定する。速度設定回路73aは、CPU40によって制御され、それによって、入力信号に対する応答速度を設定する。本実施形態では、再生から記録あるいは記録から再生に切り替わる直後に応答速度VRfを設定し、それ以外では応答速度VRs(<VRf)を設定する。フィルタ回路69aでは、VCA回路68aの出力信号に含まれる高周波成分を除去する。DC検出回路70aでは、フィルタ回路69aの出力信号の平均DC電圧レベルを検出する。ゲイン設定回路71aでは、DC検出回路70aで検出された平均DC電圧レベルと目標電圧設定回路72aにて設定された目標電圧とが一致するように、VCA回路68aのゲインを設定する。VCA回路68aでは、ゲイン設定回路71aにて設定されたゲインに基づいて第1の信号選択回路56aの出力信号S6aを、速度設定回路73aにて設定された応答速度で調整する。
第1の信号選択回路56aでは、CPU40によって制御され、それによって、第1の一定電圧AGC57aの出力信号S6a及び第1の加算器54aの出力信号S4aのいずれかの信号を選択し、信号S7aとして出力する。
第2の加算器54bでは、第2のサンプル信号調整回路52bの出力信号S2bと第2のAC結合回路53bの出力信号S3bとを加算し、信号S4bとして出力する。
第2の一定電圧AGC57bは、第1の一定電圧AGC57aと同様に、VCA回路68b、フィルタ回路69b、DC検出回路70b、ゲイン設定回路71b、目標電圧設定回路72b、及び速度設定回路73b(いずれも図示省略)などから構成され、第2の信号選択回路56bの出力信号S6bに対して、その平均DC電圧レベルが目標電圧と一致するように信号レベルを調整し、信号S7bとして出力する。なお、第2の一定電圧AGC57bにおける目標電圧及び応答速度は、それぞれ第1の一定電圧AGC57aにおける目標電圧及び応答速度と同じ値に設定されている。
第2の信号選択回路56bは、CPU40によって制御され、それによって、第2の一定電圧AGC57bの出力信号S6b及び第2の加算器54bの出力信号S4bいずれかの信号を選択し、信号S7bとして出力する。
第2の減算器58aでは、第1の信号選択回路56aの出力信号S7aと第2の信号選択回路56bの出力信号S7bとの差を信号S8aとして出力する。ここでは、第1の信号選択回路56aの出力信号S7aに含まれるウォブル信号成分と、第2の信号選択回路56bの出力信号S7bに含まれるウォブル信号成分とは逆相であるため、実質的にウォブル信号成分は増幅されることになる。
第3の減算器58bでは、信号S3aと信号S3bとの差を出力する。
第4の減算器58cでは、信号S2aと信号S2bとの差を出力する。
第3の加算器54cでは、第3の減算器58bの出力信号と第4の減算器58cの出力信号とを加算し、信号S8bとして出力する。
切替器55aでは、レーザコントロール回路24からのタイミング信号に同期して、マーク時は第3の減算器58bの出力信号を、スペース時は第4の減算器58cの出力信号を選択し、信号S8cとして出力する。
信号セレクタ55bは、CPU40によって制御され、それによって、第2の減算器58aの出力信号S8a、第3の加算器54cの出力信号S8b及び切替器55aの出力信号S8cのうちいずれか1つの信号を選択し、信号S9aとして出力する。
なお、第1の一定電圧AGC57aの代わりに、図8(B)に示されるように、VCA回路68a’、フィルタ回路69a’、振幅検出回路70a’、ゲイン設定回路71a’、目標振幅設定回路72a’及び速度設定回路73a’などを備えた第3の一定振幅AGC57a’を用いても良い。
目標振幅設定回路72a’は、CPU40によって制御され、それによって、目標振幅を設定する。ここでは、再生時の目標振幅と記録時の目標振幅とがそれぞれ個別に設定される。速度設定回路73a’は、CPU40によって制御され、それによって、入力信号に対する応答速度を設定する。ここでは、第1の一定電圧AGC57aの場合と同様に、再生から記録あるいは記録から再生に切り替わる直後の応答速度は、それ以外での応答速度よりも速くなるように設定される。フィルタ回路69a’では、VCA回路68a’の出力信号に含まれる高周波成分を除去する。振幅検出回路70a’では、フィルタ回路69a’の出力信号の振幅を検出する。ゲイン設定回路71a’では、振幅検出回路70a’で検出された振幅と目標振幅設定回路72a’にて設定された目標振幅とが一致するように、VCA回路68a’のゲインを設定する。VCA回路68a’では、ゲイン設定回路71a’にて設定されたゲインに基づいて第1の信号選択回路56aの出力信号S6aを、速度設定回路73a’にて設定された応答速度で調整する。すなわち、目標振幅を調整することにより、第3の一定振幅AGC57a’の出力信号S6a’を第1の一定電圧AGC57aの場合の出力信号S6aと同様な波形の信号とすることができる。同様に第2の一定電圧AGC57bの代わりに、VCA回路68b’、フィルタ回路69b’、振幅検出回路70b’、ゲイン設定回路71b’、目標振幅設定回路72b’及び速度設定回路73b’(いずれも図示省略)などを備えた第4の一定振幅AGC57b’を用いても良い。
次に、前述のようにして構成されたウォブル信号検出回路部30におけるウォブル信号の検出処理動作について説明する。
先ず、ウォブル信号検出回路部30は、ウォブル信号の検出に先立って、CPU40により各種設定が行われる。ここで、図9のフローチャートを用いてウォブル信号検出回路部30の設定処理について説明する。図9のフローチャートはCPU40によって実行される一連の処理アルゴリズムに対応している。
ステップ401では、光ディスク15が色素型メディアであるか否かを判断し、色素型メディアでなければ、ここでの判断は否定されステップ403に移行する。なお、光ディスク15の記録面からの反射光の強度から、色素型メディアと相変化型メディアとを区別することができる。例えばDVD+Rなどの色素型メディアの反射率は約80%であるのに対し、DVD+RWなどの相変化型メディアの反射率は約30%である。
ステップ403では、回路セレクタ61に対して、第1の減算器60の出力信号S9bを選択するように指示する。そして、設定処理を終了する。
一方、ステップ401において、光ディスク15が色素型メディアであれば、ステップ401での判断は肯定されステップ405に移行する。
ステップ405では、回路セレクタ61に対して、演算処理回路90の出力信号S9aを選択するように指示する。
ステップ407では、光ディスク15へのアクセスの目的が情報の記録であるか否かを判断し、記録でなければ、ここでの判断は否定されステップ409に移行する。
ステップ409では、振幅調整回路64a、64bに対して、ゲインをG1に設定するように指示する。
ステップ411では、目標電圧設定回路72a、72bに対して、目標電圧をVsに設定するように指示する。
ステップ413では、出力信号切替スイッチ67aに対して、振幅調整回路64aの出力信号が第1のサンプル信号調整回路52aの出力信号S2aとなるように指示する。また、出力信号切替スイッチ67bに対して、振幅調整回路64bの出力信号が第2のサンプル信号調整回路52bの出力信号S2bとなるように指示する。
ステップ415では、第1の信号選択回路56aに対して、第1の一定電圧AGC57aの出力信号S6aを選択するように指示する。そして、第2の信号選択回路56bに対して、第2の一定電圧AGC57bの出力信号S6bを選択するように指示する。
ステップ419では、信号セレクタ55bに対して、第2の減算器58aの出力信号S8aを選択するように指示する。そして、設定処理を終了する。
一方、ステップ407において、光ディスク15へのアクセスの目的が情報の記録であれば、ステップ407での判断は肯定されステップ421に移行する。
ステップ421では、振幅調整回路64a、64bに対して、ゲインをG2に設定するように指示する。
ステップ423では、目標電圧設定回路72a、72bに対して、目標電圧をVkに設定するように指示する。
ステップ425では、スペース時の信号のみに基づいてウォブル信号を検出するか否かを判断する。ホストからの指示により、スペース時の信号のみに基づいてウォブル信号を検出する場合は、ここでの判断は肯定されステップ427に移行する。
ステップ427では、出力信号切替スイッチ67aに対して、振幅調整回路64aの出力信号が第1のサンプル信号調整回路52aの出力信号S2aとなるように指示する。そして、出力信号切替スイッチ67bに対して、振幅調整回路64bの出力信号が第2のサンプル信号調整回路52bの出力信号S2bとなるように指示する。
ステップ429では、第1の信号選択回路56aに対して、第1の一定電圧AGC57aの出力信号S6aを選択するように指示する。そして、第2の信号選択回路56bに対して、第2の一定電圧AGC57bの出力信号S6bを選択するように指示する。
ステップ433では、信号セレクタ55bに対して、第2の減算器58aの出力信号S8aを選択するように指示する。そして、設定処理を終了する。
一方、ステップ425において、ホストからの指示により、スペース時の信号とマーク時の信号との両方に基づいてウォブル信号を検出する場合は、ステップ425での判断は肯定されステップ435に移行する。
ステップ435では、出力信号切替スイッチ67aに対して、DC成分除去回路66aの出力信号が第1のサンプル信号調整回路52aの出力信号S2aとなるように指示する。また、出力信号切替スイッチ67bに対して、DC成分除去回路66bの出力信号が第2のサンプル信号調整回路52bの出力信号S2bとなるように指示する。
ステップ437では、スペース時の信号とマーク時の信号を切り替えるか否かを判断する。ホストからの指示により、スペース時の信号とマーク時の信号を切り替える場合は、ここでの判断は肯定されステップ439に移行する。
ステップ439では、信号セレクタ55bに対して、切替器55aの出力信号S8cを選択するように指示する。そして、設定処理を終了する。
一方、ステップ437において、ホストからの指示により、スペース時の信号とマーク時の信号を切り替えないで、それぞれの信号を加算する場合は、ステップ437での判断は肯定されステップ441に移行する。
ステップ441では、信号セレクタ55bに対して、第2の減算器58aの出力信号S8aを選択するか否かを判断する。ホストからの指示により、第2の減算器58aの出力信号S8aを選択しない場合には、ここでの判断は否定されステップ443に移行する。
ステップ443では、信号セレクタ55bに対して、第3の加算器54cの出力信号S8bを選択するように指示する。そして、設定処理を終了する。
一方、ステップ441において、ホストからの指示により、第2の減算器58aの出力信号S8aを選択する場合は、ステップ441での判断は肯定され、信号セレクタ55bに対して、第2の減算器58aの出力信号S8aを選択するように指示し、ステップ445に移行する。
ステップ445では、第1の信号選択回路56aに対して、第1の加算器54aの出力信号S4aを選択するように指示する。そして、第2の信号選択回路56bに対して、第2の加算器54bの出力信号S4bを選択するように指示する。そして、設定処理を終了する。
なお、速度設定回路73a、73bに対しては、CPU40は、記録中に設定速度を指示する。
次に、ウォブル信号検出回路部30での処理動作について説明する。なお、図9に示されるように、レーザ光出力の変化の影響を全く受けない場合に検出されるウォブル信号を理想ウォブル信号とする。
[色素型メディアに情報を記録する際のウォブル信号検出処理]
(A).ホストからの指示により、スペース時の信号のみに基づいてウォブル信号を検出する場合について説明する。なお、それに対応した上記ウォブル信号検出回路部30の設定はCPU40によってすでになされているものとする。また、レーザ光出力は、実際には複雑な形状を呈するが、ここでは便宜上、図10に示されるように、記録データに対応した矩形パルス形状を呈するものとする。
第1のスペースサンプル回路51aでは、レーザコントロール回路24からのタイミング信号に同期して、信号Scにおけるスペース時の信号成分をサンプリングし、第1のサンプル信号調整回路52aに出力する。また、第2のスペースサンプル回路51bでは、レーザコントロール回路24からのタイミング信号に同期して、信号Sdにおけるスペース時の信号成分をサンプリングし、第2のサンプル信号調整回路52bに出力する。
第1のサンプル信号調整回路52aでは、第1のスペースサンプル回路51aの出力信号(信号S1a)に対して、振幅調整回路64aにてゲインG2で振幅調整を行い、一例として図10に示される波形の信号(信号S2a)を出力信号切替スイッチ67aを介して出力する。同様に、第2のサンプル信号調整回路52bでは、第2のスペースサンプル回路51bの出力信号(信号S1b)に対して、振幅調整回路64bにてゲインG2で振幅調整を行い、一例として図10に示される波形の信号(信号S2b)を出力信号切替スイッチ67bを介して出力する。
第1の一定電圧AGC57aでは、信号S2aに対し平均DC電圧レベルが目標電圧Vkと一致するように調整し、一例として図10に示される波形の信号(信号S6a)を第1の信号選択回路56aに出力する。第2の一定電圧AGC57bでは、信号S2bに対し平均DC電圧レベルが目標電圧Vkと一致するように調整し、一例として図10に示される波形の信号(信号S6b)を第2の信号選択回路56bに出力する。
第1の信号選択回路56aでは、第1の一定電圧AGC57aの出力信号S6aを選択し、第2の減算器58aに出力する。第2の信号選択回路56bでは、第2の一定電圧AGC57bの出力信号S6bを選択し、第2の減算器58aに出力する。
第2の減算器58aでは、第1の信号選択回路56aの出力信号S7a(S6aと同一)から第2の信号選択回路56bの出力信号S7b(S6bと同一)を減算し、一例として図10に示される波形の信号(信号S8a)を信号セレクタ55bに出力する。
信号セレクタ55bは、第2の減算器58aの出力信号S8aを選択し、信号S9aとして出力する。回路セレクタ61では、信号セレクタ55bの出力信号S9aを選択し、信号S10として出力する。帯域制限回路62では、信号S10からウォブル信号成分を抽出する。そして、このウォブル信号成分は、二値化回路72にて二値化され、ウォブル信号としてデコーダ31に出力される。
(B).ホストからの指示により、スペース時の信号とマーク時の信号との両方に基づいてウォブル信号を検出する場合について説明する。また、ホストからの指示により、スペース時の信号とマーク時の信号との信号切替は行わず、信号セレクタ55bは信号S8bを選択しないものとする。また、それに対応した上記ウォブル信号検出回路部30の設定はCPU40によってすでになされているものとする。
第1のスペースサンプル回路51aでは、レーザコントロール回路24からのタイミング信号に同期して、信号Scにおけるスペース時の信号成分をサンプリングし、第1のサンプル信号調整回路52aに出力する。また、第2のスペースサンプル回路51bでは、レーザコントロール回路24からのタイミング信号に同期して、信号Sdにおけるスペース時の信号成分をサンプリングし、第2のサンプル信号調整回路52bに出力する。
第1のサンプル信号調整回路52aでは、第1のスペースサンプル回路51aの出力信号(信号S1a)をAMP65aにて増幅し、さらにDC成分除去回路66aにてDC成分を除去した後、一例として図11に示される波形の信号(信号S2a)を出力信号切替スイッチ67aを介して出力する。同様に第2のサンプル信号調整回路52bでは、AMP65bにて信号S1bを増幅し、DC成分除去回路66bにてDC成分を除去し、一例として図11に示される波形の信号(信号S2b)を出力信号切替スイッチ67bを介して出力する。
第1のAC結合回路53aでは、信号Scに含まれるDC成分を除去し、一例として図11に示される波形の信号(信号S3a)を出力する。また、第2のAC結合回路53bでは、信号Sdに含まれるDC成分を除去し、一例として図11に示される波形の信号(信号S3b)を出力する。
第3の減算器58bでは、信号S3aと信号S3bとの差を出力する。第4の減算器58cでは、信号S2aと信号S2bとの差を出力する。
第3の加算器54cでは、第3の減算器58bの出力信号と第4の減算器58cの出力信号とを加算し、信号S8bとして出力する。
信号セレクタ55bは、第3の加算器54cの出力信号S8bを選択し、信号S9aとして出力する。回路セレクタ61では、信号セレクタ55bの出力信号S9aを選択し、信号S10として出力する。帯域制限回路62では、信号S10からウォブル信号成分を抽出する。そして、このウォブル信号成分は、二値化回路72にて二値化され、ウォブル信号としてデコーダ31に出力される。
(C).ホストからの指示により、スペース時の信号とマーク時の信号との両方に基づいてウォブル信号を検出する場合について説明する。また、ホストからの指示により、スペース時の信号とマーク時の信号との信号切替は行わず、信号セレクタ55bは信号S8bを選択するものとする。そして、それに対応した上記ウォブル信号検出回路部30の設定はCPU40によってすでになされているものとする。
なお、演算処理回路90での処理以外は、上述した(B)の場合と同一であるので、ここでは、演算処理回路90での処理についてのみ説明する。
第1の加算器54aでは、信号S2aと信号S3aとを加算し、信号S4aとして第1の信号選択回路56aに出力する。第2の加算器54bでは、信号S2bと信号S3bとを加算し、信号S4bとして第2の信号選択回路56bに出力する。
第1の信号選択回路56aでは、第1の加算器54aの出力信号S4aを選択し、信号S7aとして第2の減算器58aに出力する。また、第2の信号選択回路56bでは、第2の加算器54bの出力信号S4bを選択し、信号S7bとして第2の減算器58aに出力する。
第2の減算器58aでは、出力信号S7aと出力信号S7bとの差を信号S8aとして回路セレクタ61に出力する。回路セレクタ61は、第2の減算器58aの出力信号S8aを選択し、信号S9aとして出力する。
(D).ホストからの指示により、スペース時の信号とマーク時の信号とに基づいてウォブル信号を検出する場合について説明する。また、ホストからの指示により、スペース時の信号とマーク時の信号との信号切替は行うものとする。なお、それに対応した上記ウォブル信号検出回路部30の設定はCPU40によってすでになされているものとする。
なお、演算処理回路90での処理以外は、上述した(B)の場合と同一であるので、ここでは、演算処理回路90での処理についてのみ説明する。
第3の減算器58bでは、信号S3aと信号S3bとの差を出力する。第4の減算器58cでは、信号S2aと信号S2bとの差を出力する。
切替器55aでは、レーザコントロール回路24からのタイミング信号に同期して、マーク時には第3の減算器58bの出力信号を選択し、スペース時には第4の減算器58cの出力信号を選択し、信号S8cとして信号セレクタ55bに出力する。
信号セレクタ55bでは、切替器55aの出力信号S8cを選択し、信号S9aとしてする。
[相変化型メディアに記録する際のウォブル信号検出処理]
ここでは、上記ウォブル信号検出回路部30の設定はCPU40によってすでになされているものとする。すなわち、第2の信号抽出回路30bが選択されている。
第1の一定振幅AGC59aでは、信号Scに対して振幅が所定のレベルとなるように振幅調整した後、第2の減算器60に出力する。第2の一定振幅AGC59bでは、信号Sdに対して振幅が所定のレベルとなるように振幅調整した後、第2の減算器60に出力する。
第2の減算器60では、第1の一定振幅AGC59aの出力信号S1cから第2の一定振幅AGC59bの出力信号S1dを減算し、回路セレクタ61に出力する。回路セレクタ61では、第2の減算器60の出力信号S8bを帯域制限回路62に出力する。帯域制限回路62では、信号S8bからウォブル信号成分を抽出する。そして、このウォブル信号成分は、二値化回路72にて二値化され、ウォブル信号としてデコーダ31に出力される。
[色素型メディアから情報を再生する際のウォブル信号検出処理]
ここでは、上記ウォブル信号検出回路部30の設定はCPU40によってすでになされているものとする。
第1のスペースサンプル回路51aでは、信号Scをそのまま第1のサンプル信号調整回路52aに出力する。また、第2のスペースサンプル回路51bでは、信号Sdをそのまま第2のサンプル信号調整回路52bに出力する。
第1のサンプル信号調整回路52aでは、第1のスペースサンプル回路51aの出力信号S1a(Scと同じ)に対して、振幅調整回路64aにてゲインG1で振幅調整を行い、信号S2aとして出力信号切替スイッチ67aを介して出力する。同様に、第2のサンプル信号調整回路52bでは、第2のスペースサンプル回路51bの出力信号S1b(Sdと同じ)に対して、振幅調整回路64bにてゲインG1で振幅調整を行い、信号S2bとして出力信号切替スイッチ67bを介して出力する。
第1の一定電圧AGC57aでは、第1のサンプル信号調整回路52aの出力信号S2aに対し、平均DC電圧レベルが目標電圧Vsと一致するように調整し、図12に示される波形の信号(信号S6a)を第1の信号選択回路56aに出力する。第2の一定電圧AGC57bでは、第2のサンプル信号調整回路52bの出力信号S2bに対し、平均DC電圧レベルが目標電圧Vsと一致するように調整し、図13に示される波形の信号(信号S6b)を第2の信号選択回路56bに出力する。
第1の信号選択回路56aでは、第1の一定電圧AGC57aの出力信号S6aを選択し、第2の減算器58aに出力する。第2の信号選択回路56bでは、第2の一定電圧AGC57bの出力信号S6bを選択し、第2の減算器58aに出力する。
第2の減算器58aでは、第1の一定電圧AGC57aの出力信号S7aから第2の一定電圧AGC57bの出力信号S7bを減算し、図12に示される波形の信号(信号S8a)を信号セレクタ55bに出力する。
信号セレクタ55bでは、第2の減算器58aの出力信号S8aを選択し、信号S9aとして出力する。回路セレクタ61では、信号セレクタ55bの出力信号S9aを選択し、信号S10として出力する。帯域制限回路62では、信号S10からウォブル信号成分を抽出する。そして、このウォブル信号成分は、二値化回路72にて二値化され、ウォブル信号としてデコーダ31に出力される。
次に、前述の光ディスク装置20を用いて、光ディスク15にデータを記録する場合の処理動作について説明する。
CPU40は、ホストからインターフェース38を介して記録要求を受信すると、ホストから指定された記録速度に基づいて、スピンドルモータ22の回転を制御するための制御信号をモータドライバ27に出力する。
ウォブル信号検出回路部30は、光ピックアップ装置23からの出力信号Sc、Sdに基づいて、上述の如くしてウォブル信号を検出し、デコーダ31に出力する。デコーダ31では、ウォブル信号からADIP情報を抽出し、CPU40に通知する。ここで、デコーダ31では、例えばADIP情報に付加されているエラー検出コード等によりADIP情報にエラーが含まれていると判断される場合は、ADIP情報の検出エラーとしてCPU40に通知する。CPU40は、ADIP情報の検出エラー率を計測し、所定の値以上になると、データの記録動作を中止するとともに、ホストにその旨を通知する。
エラー信号検出回路83では、光ピックアップ装置23からの出力信号に基づいてフォーカスエラー信号及びトラックエラー信号を検出し、サーボコントローラ33に出力する。サーボコントローラ33は、エラー信号検出回路83からのフォーカスエラー信号及びトラックエラー信号に基づいて、モータドライバ27を介して光ピックアップ装置23のフォーカシングアクチュエータ及びトラッキングアクチュエータを駆動し、フォーカスずれ及びトラックずれを補正する。
CPU40は、ホストからデータを受信すると、バッファマネージャ37を介してバッファRAM34に蓄積する。バッファRAM34に蓄積されたデータ量が所定の値を超えると、バッファマネージャ37は、CPU40に通知する。
CPU40は、バッファマネージャ37からの通知を受け取ると、エンコーダ25に書き込みデータの作成を指示する。エンコーダ25では、バッファRAM34からデータを取り出し、エラー訂正コードの付加等を行い、書き込みデータを作成する。
そして、CPU40は、デコーダ31からのADIP情報に基づいて、所定の書き込み開始地点に光ピックアップ23が位置するように光ピックアップ23のシーク動作を指示する信号をモータドライバ27に出力する。
CPU40は、ADIP情報に基づいて、光ピックアップ23の位置が書き込み開始地点であると判断すると、エンコーダ25に通知する。そして、エンコーダ25では、レーザコントロール回路24及び光ピックアップ23を介して、書き込みデータを光ディスク15に記録する。なお、エンコーダ25では、デコーダ31からの同期信号によってスピンドルモータ22の回転速度と同期をとっている。それによって正確な位置での書き込みが行なわれる。
また、CPU40は、記録と再生が切り替わる際に、一定電圧AGC57a、57bの応答速度がVRfとなるように速度設定回路73a、73bに指示する。これによって、一定電圧AGC57a、57bでの応答速度が速くなる。また、記録及び再生中は、CPU40は、一定電圧AGC57a、57bの応答速度がVRsとなるように速度設定回路73a、73bに指示する。これによって、一定電圧AGC57a、57bでの応答速度が遅くなる。なお、速度設定回路73a、73bへの指示は、CPU40からではなく、エンコーダ25から行っても良い。
また、前述した光ディスク装置20を用いて、光ディスク15に記録されているデータを再生する場合の処理動作について説明する。
CPU40は、ホストから再生要求を受信すると、再生速度に基づいてスピンドルモータ22の回転を制御するための制御信号をモータドライバ27に出力する。
ウォブル信号検出回路部30は、光ピックアップ装置23からの出力信号Sc、Sdに基づいて、上述の如くしてウォブル信号を検出し、デコーダ31に出力する。デコーダ31では、ウォブル信号からADIP情報を抽出し、CPU40に通知する。デコーダ31では、例えばADIP情報に付加されているエラー検出コード等によりADIP情報にエラーが含まれていると判断される場合は、ADIP情報の検出エラーとしてCPU40に通知する。CPU40は、ADIP情報の検出エラー率を計測し、所定の値以上になると、データの再生動作を中止するとともに、ホストにその旨を通知する。
エラー信号検出回路83では、光ピックアップ装置23からの出力信号に基づいてフォーカスエラー信号及びトラックエラー信号を検出し、サーボコントローラ33に出力する。サーボコントローラ33は、エラー信号検出回路83からのフォーカスエラー信号及びトラックエラー信号に基づいて、モータドライバ27を介して光ピックアップ装置23のフォーカシングアクチュエータ及びトラッキングアクチュエータを駆動し、フォーカスずれ及びトラックずれを補正する。
CPU40は、ADIP情報に基づいて、所定の読み込み開始地点に光ピックアップ装置23が位置するようにシーク動作を指示する信号をモータドライバ27に出力する。
CPU40は、ADIP情報に基づいて、読み込み開始地点であるか否かをチェックし、光ピックアップ装置23の位置が読み込み開始地点であると判断すると、RF信号検出回路82に通知する。そして、RF信号検出回路82では、光ピックアップ装置23の出力信号に基づいてRF信号を検出し、デコーダ31に出力する。デコーダ31では、RF信号に対して、誤り訂正処理等を行なう。
光ディスク15に記録されているデータが音楽データの場合には、デコーダ31の出力信号はD/Aコンバータ36にてアナログデータに変換され、オーディオ機器等に出力される。
一方、光ディスク15に記録されているデータが音楽データ以外の場合には、デコーダ31では、さらにエラーチェック及びエラー訂正処理等が行なわれ、バッファRAM34に蓄積される。
バッファマネージャ37は、バッファRAM34に蓄積されたデータがセクタデータとして揃ったときに、インターフェース38を介してホストに転送する。
以上の説明から明らかなように、本実施形態に係るウォブル信号検出回路部では、第1のスペースサンプル回路51aによって第1サンプル回路が構成され、第2のスペースサンプル回路51bによって第2サンプル回路が構成されている。また、第2の減算器58aによって減算回路が構成されている。AMP65aによって第1増幅回路が構成され、AMP65bによって第2増幅回路が構成されている。第1の加算器54aによって第1加算回路が構成され、第2の加算器54bによって第2加算回路が構成されている。第3の減算器58bによって第1減算回路が構成され、第4の減算器58cによって第2減算回路が構成されている。第3の加算器54cによって加算回路が構成され、切替器55aによって信号切り替え回路が構成されている。第1のAC結合回路53a、第2のAC結合回路53b及びDC成分除去回路66a、66bによってDC成分除去回路が構成されている。回路セレクタ61によって選択回路が構成されている。
本実施形態に係る光ディスク装置では、CPU40、エンコーダ25及びレーザコントロール回路24によって処理装置が構成されている。
以上説明したように、本実施形態に係るウォブル信号検出回路部によると、光ディスク15に情報を記録する際に、第1のスペースサンプル回路51aでは、レーザコントロール回路からのタイミング信号に同期して第3の受光素子80cからの光電変換信号に応じた電圧信号Scをサンプリングすることにより、電圧信号Scからスペース記録期間の信号が抽出される。同様に第2のスペースサンプル回路51bでは、タイミング信号に同期して第4の受光素子80dからの光電変換信号に応じた電圧信号Sdをサンプリングすることにより、電圧信号Sdからスペース記録期間の信号が抽出される。すなわち、レーザ光出力が小さくて安定している時の信号が抽出される。第1の一定電圧AGC57aでは、第1のスペースサンプル回路51aの出力信号の平均電圧レベルが目標電圧に一致するように信号レベルを調整する。同様に第2の一定電圧AGC57bでは、第2のスペースサンプル回路51bの出力信号の平均電圧レベルが目標電圧に一致するように信号レベルを調整する。サンプリングされた信号の平均電圧レベルは、目標電圧に比べて非常に小さいために、大きなゲインでレベル調整される。すなわち、ウォブル信号成分は大きく増幅される。これにより、例えば、従来の振幅一定AGC回路による信号調整ではノイズ成分に埋もれていたスペース記録期間のウォブル信号成分を精度良く抽出することが可能となる。第2の減算器58aでは、第1の一定電圧AGC57aの出力信号と第2の一定電圧AGC57bの出力信号との差をウォブル信号として出力する。ウォブル信号成分が増幅されているために、スペース時の信号のみを利用した場合であっても、ウォブル信号を精度良く検出することができる。また、スペース記録期間のウォブル信号成分を抽出してウォブル信号を検出しているために、例えば、DVD+Rに情報を記録する場合のように、マーク時のレーザ光出力がスペース時のレーザ光出力よりもかなり大きくても、レーザ光出力の影響を受けることがない。勿論、マーク時のレーザ光出力とスペース時のレーザ光出力との差があまり大きくない書き換え可能型の光ディスクに対しても、高品質のウォブル信号を得ることが可能である。すなわち、複数種類の光記録媒体に対して、ウォブル信号を精度良く検出することが可能である。さらに、第1の一定電圧AGC57a及び第2の一定電圧AGC57bでは、それぞれ同一の目標電圧が設定されているために、光ディスク15の記録面からの反射光が受光素子の受光面の中央部からずれて受光される場合であっても精度良くウォブル信号を検出することができる。
また、本実施形態では、スペースサンプル回路の出力信号に対して、再生時と記録時とで異なるゲインで振幅調整を行っている。再生時のレーザ光出力と記録時のレーザ光出力とは、大きく異なっているために、再生時のスペースサンプル回路の出力信号の振幅と、記録時のスペースサンプル回路の出力信号の振幅とは大きく異なっている。従って、再生時及び記録時ともに、スペースサンプル回路の出力信号の振幅が、所定のレベルとなるようにそれぞれのゲインを設定することにより、第1の一定電圧AGC57a及び第2の一定電圧AGC57bのダイナミックレンジを有効に活用することができ、再生時及び記録時ともに、精度良くウォブル信号を検出することができる。なお、振幅調整回路64a、64bは、それぞれスペースサンプル回路51a、51bの前段に配置しても良い。
さらに、本実施形態では、CPU40は、一定電圧AGCの目標電圧設定回路に対して、記録時と再生時とで異なる目標電圧を設定するように指示している。通常、再生時の光ピックアップ装置23からの出力信号(以下、「再生時の出力信号」という)の振幅は、記録時の光ピックアップ装置23からの出力信号(以下、「記録時の出力信号」という)の振幅に比べて大きいために、例えば、記録時と再生時とで同一の目標電圧が設定されている場合には、一定電圧AGCにおいて記録時の出力信号の方が再生時の出力信号よりも大きく増幅される。すなわち、ウォブル信号成分の振幅は、記録時の方が再生時よりも大きくなる。ウォブル信号成分の振幅は大きければよいというものではなく、ADIP情報などの付帯情報を精度良く抽出するには所定の振幅で検出されなければならない。そこで、本実施形態では、ウォブル信号成分の振幅が、記録時と再生時とでほぼ等しくなるように記録時と再生時とで異なる目標電圧を設定している。従って、記録時及び再生時において、ウォブル信号を精度良く検出することができる。また、記録時に検出されるウォブル信号の信号レベルが、再生時に検出されるウォブル信号の信号レベルとほぼ一致するように、記録時の目標電圧を設定しているために、記録と再生の切替直後におけるウォブル信号の誤検出を防止することができる。すなわち、ウォブル信号を精度良く安定して検出することが可能となる。
また、本実施形態では、CPU40は、一定電圧AGCの目標速度設定回路に対して、記録時と再生時との切り替わり直後に目標速度VRfを設定し、記録及び再生が開始されると目標速度VRs(<VRf)を設定するように指示している。これにより、記録時に検出されるウォブル信号の信号レベルが、再生時に検出されるウォブル信号の信号レベルと異なっていても、記録と再生の切替直後においてウォブル信号を安定して検出することができる。また、記録中は遅い応答速度が設定されているために、本来追従すべきでない光ディスク15の傷などによる信号振幅の変化に対して追従することを防止できる。従って、ウォブル信号を精度良く安定して検出することが可能となる。
また、本実施形態では、光ディスク15に情報を記録する際に、スペースサンプル回路51a、51bの出力信号に含まれるウォブル信号の信号レベルがマーク時のウォブル信号の信号レベルと同一となるように、スペースサンプル回路51a、51bの出力信号の振幅をAMP65a、65bでそれぞれ増幅している。そして、AMP65aにて増幅された信号と第3の受光素子80cからの電圧信号Scを第1の加算器54aで加算し、AMP65bにて増幅された信号と第4の受光素子80dからの電圧信号Sdを第2の加算器54bで加算している。これにより、スペース記録期間のウォブル信号成分とマーク記録期間のウォブル信号成分とがほぼ同一信号レベルで加算される。そして、第2の減算器58aにて、第1の加算器54aの出力信号と第2の加算器54bの出力信号との差を出力している。従って、第2の減算器58aからは、高精度のウォブル信号が安定して出力される。
また、本実施形態では、光ディスク15に情報を記録する際に、第3の減算器58bにて、AMP65aにて増幅された信号とAMP65bにて増幅された信号との差を出力している。これにより、スペース記録期間でのウォブル信号が出力されることとなる。そして、第4の減算器58cにて、第3の受光素子80cからの電圧信号Scと第4の受光素子80dからの電圧信号Sdとの差を出力している。これにより、マーク記録期間でのウォブル信号が出力されることとなる。そして、第3の加算器では54cでは、第3の減算器58bの出力信号と第4減算器58cの出力信号とを加算している。すなわち、スペース記録期間でのウォブル信号とマーク記録期間でのウォブル信号とが加算されることとなる。従って、第3の加算器では54cからは、高精度のウォブル信号が安定して出力される。
また、本実施形態では、光ディスク15に情報を記録する際に、切替器55aでは、レーザコントロール回路からのタイミング信号に同期して、スペース記録期間は第3の減算器58bの出力信号を選択し、マーク記録期間は第4の減算器58cの出力信号を選択して出力する。すなわち、スペース記録期間でのウォブル信号とマーク記録期間でのウォブル信号とが合成されることとなる。これにより、マークとスペースの変わり目で、回路の遅延や波形のなまりなどに起因するノイズが発生するのを防止することができる。従って、切替器55aからは、高精度のウォブル信号が安定して出力される。
また、本実施形態において、演算処理回路90に入力される信号の平均電圧が基準電圧から大きくずれている場合には、演算処理回路90では非常に広いダイナミックレンジが必要となる。また、光ピックアップ装置23からの出力信号ScとSdの信号レベルが大きく異なっている場合には、検出されるウォブル信号にオフセットが生じる。しかしながら、本実施形態では、演算処理回路90の前段にAC結合回路53a、53b及びDC成分除去回路66a、66bを配置し、信号に含まれるDC成分を除去しているために、演算処理回路90でのダイナミックレンジは特に広くする必要はない。また、光ピックアップ装置23からの出力信号ScとSdの信号レベルが大きく異なっている場合であっても、検出されるウォブル信号にオフセットが生じることはない。従って、演算処理回路90は、大量に生産され一般に市販されている電子部品等を用いて安価に構成することができる。
また、本実施形態では、回路セレクタ61は、光ディスク15が色素型メディアの場合に、第1の信号抽出回路30aを選択し、光ディスク15が色素型メディア以外の場合に、第2の信号抽出回路30bを選択している。これにより、光ディスク15の種類に応じて最適の回路構成が選択されるため、複数種類の光ディスクに対応して、精度良くウォブル信号を検出することができる。
また、本実施形態では、第1の一定電圧AGC57aの代わりに、第3の一定振幅AGC57a’を、第2の一定電圧AGC57bの代わりに、第4の一定振幅AGC57b’を用いることができる。目標振幅設定回路72a’、72b’では、一定振幅AGC57a’、57b’の目標振幅を個別に設定する。例えば記録時に検出されるウォブル信号の信号レベルが、再生時に検出されるウォブル信号の信号レベルとほぼ一致するように、記録時の目標振幅を設定することにより、記録と再生の切替直後におけるウォブル信号の誤検出を防止することができる。すなわち、ウォブル信号を精度良く安定して検出することが可能となる。速度設定回路73a’、73b’では、入力信号に対する応答速度を、制御信号に応じて記録と再生の切替直後の応答速度が記録中の応答速度よりも大きくなるように個別に設定する。そのために、記録時に検出されるウォブル信号の信号レベルが、再生時に検出されるウォブル信号の信号レベルと異なっていても、記録と再生の切替直後においてウォブル信号を安定して検出することができる。また、記録中は遅い応答速度が設定されているために、光ディスク15の傷などによる信号変化に対しては追従しない。従って、ウォブル信号を精度良く安定して検出することが可能となる。
本実施形態に係る光ディスク装置によると、光ディスク15に対して情報の記録を行なう際に、複数種類の光ディスクに対して、ウォブル信号検出回路部30によりウォブル信号を精度良く検出することができるため、結果的に、複数種類の光ディスクに対して、信頼性の高い良好な記録を安定して行なうことが可能である。
なお、上記実施形態では、スペースサンプル回路51a、51bの出力信号を振幅調整回路64a、64bでそれぞれ調整しているが、スペースサンプル回路51a、51bの出力信号が所定のレベルであれば、振幅調整回路64a、64bは、必ずしも必要ではない。
また、上記実施形態では、AC結合回路53a、53b及びDC成分除去回路66a、66bにてDC成分の除去を行っているが、演算処理回路90に入力される信号の平均電圧が基準電圧からあまりずれていない場合には、AC結合回路53a、53b及びDC成分除去回路66a、66bは、必ずしも必要ではない。
さらに、上記実施形態では、一定電圧AGC55a、55bでは、CPU40の指示により、目標電圧設定回路72a、72bにて記録時と再生時とで異なる目標電圧をそれぞれ設定しているが、記録時と再生時の目標電圧が同じであっても、所定のレベルの信号が得られる場合は、目標電圧設定回路72a、72bは、必ずしも必要ではない。
なお、上記実施形態では、一定電圧AGC55a、55bが、目標電圧設定回路72a、72bと速度設定回路73a、73bの両方を備える場合について説明しているが、これに限らず、いずれか一方のみを備えていても良い。同様に、一定振幅AGC55a’、55b’が、目標振幅設定回路72a’、72b’と速度設定回路73a’、73b’の両方を備える場合について説明しているが、これに限らず、いずれか一方のみを備えていても良い。
また、上記実施形態では、光ディスク15の種類に応じて第1の信号抽出回路30a及び第2の信号抽出回路30bのいずれかが選択されるが、これに限らず、3種類以上の信号抽出回路を備え、その中から1つの回路を選択しても良い。さらに、第1の信号抽出回路30aのみであっても良い。このときは、回路セレクタ61は不要であり、光ディスク15の種類に関係なく、第1の信号抽出回路30aによって、ウォブル信号が検出される。
さらに、上記実施形態では、スペース時のみの信号からウォブル信号を検出する回路と、スペース時とマーク時の両方の信号からウォブル信号を検出する回路とを含んでいるが、いずれかの回路のみを含んでいても良い。例えば、常にスペース時のみの信号からウォブル信号を検出する場合には、第1の信号抽出回路30aには、スペースサンプル回路51a、51b、振幅調整回路64a、64b、一定電圧AGC57a、57b及び第2の減算器58aが含まれていれば良い。また、スペース時とマーク時の両方の信号からウォブル信号を検出する際に、常にマーク時とスペース時とで切り替えを行う場合には、第3の加算器54cは不要である。また、常にマーク時とスペース時とで切り替えを行わない場合には、切替器55aは不要である。
なお、上記実施形態では、スペース時とマーク時の両方の信号からウォブル信号を検出する際に、信号S2aと信号S3aとを加算した加算信号と、信号S2bと信号S3bとを加算した加算信号との差からウォブル信号を検出する回路と、信号S2aから信号S2bを減算した減算信号と、信号S3aから信号S3bを減算した減算信号とを加算した加算信号からウォブル信号を検出する回路とを備えているが、いずれかの回路のみを備えていても良い。
また、上記実施形態では、スペースサンプル回路51a、51bによって光ピックアップ装置23からの出力信号Sc、Sdに対して、スペース時の信号成分を抽出しているが、スペースサンプル回路51a、51bの代わりに、サンプルホールド回路を用いて、スペース時の信号成分を抽出しても良い。
なお、上記実施形態では、光ディスク15としてDVDの場合について説明したが、これに限定されるものではなく、ウォブル信号が記録されている光記録媒体であれば良い。
また、上記実施形態では、ウォブル信号からADIP情報を抽出する場合について説明したが、これに限定されるものではなく、例えば、CDの場合には、ウォブル信号からATIP(Absolute Time In Pregroove)情報を抽出しても良い。
なお、上記実施形態では、振幅調整回路64a、64bにおいて、CPU40の指示により2種類のゲインのうちいずれか一方が選択される場合について説明したが、これに限定されるものではなく、3種類以上のゲインの中から一つを選択しても良い。また、予め設定されているゲインの中から選択するのではなく、CPU40から任意の値のゲインを設定しても良い。
また、上記実施形態に係る光ディスク装置20は、ホストと同一の筐体内に配置される、いわゆる内蔵タイプであっても良いし、ホストとは別の筐体内に配置される、いわゆる外付けタイプであっても良い。
15…光ディスク(光記録媒体)、20…光ディスク装置、30…ウォブル信号検出回路部(ウォブル信号検出装置)、30a…第1の信号抽出回路30a(ウォブル信号検出回路)、30b…第2の信号抽出回路(ウォブル信号検出回路)、40…CPU、51a…第1のスペースサンプル回路(第1サンプル回路)、51b…第2のスペースサンプル回路(第2サンプル回路)、53a…第1のAC結合回路(DC成分除去回路)、53b…第2のAC結合回路(DC成分除去回路)、54a…第1の加算器(第1加算回路)、54b…第2の加算器(第2加算回路)、54c…第3の加算器(加算回路)、55a…切替器(信号切り替え回路)、58a…第2の減算器(減算回路)、58b…第3の減算器(第1減算回路)、58c…第4の減算器(第2減算回路)、61…回路セレクタ(選択回路)、65a…AMP(第1増幅回路)、65b…AMP(第2増幅回路)、66a,66b…DC成分除去回路(DC成分除去回路)、90…演算処理回路(演算回路)。