JP4100680B2

JP4100680B2 - 炭化珪素半導体装置およびその製造方法

Info

Publication number: JP4100680B2
Application number: JP2003129244A
Authority: JP
Inventors: 広幸藤澤; 俊介和泉; 武志俵
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-05-07
Filing date: 2003-05-07
Publication date: 2008-06-11
Anticipated expiration: 2023-05-07
Also published as: JP2004335720A

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素（ＳｉＣ）半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
炭化珪素は、シリコンと比較して、バンドギャップが大きい、飽和ドリフト速度が大きい、熱伝導度が高い、絶縁破壊電界強度が１桁程度大きいなどの特徴を有している。そのため、炭化珪素は、シリコンの限界を超える特性をもつパワーデバイス用材料として期待されている。
【０００３】
図１２は、半導体材料として炭化珪素を用いた従来の半導体装置（ｐｎダイオード）の構成を示す断面図である。図１２に示すように、基板１上に、炭化珪素よりなるｎ型エピタキシャル層２が積層され、さらにその上に、炭化珪素よりなるｐ型半導体領域３が積層されている。そして、基板１の裏面およびｐ型半導体領域３の表面には、それぞれオーミック電極６，７が設けられている。表面オーミック電極７の外側は、酸化珪素膜５により被覆されている。
【０００４】
図１２に示す構成のｐｎダイオードは、次のようにして製造される。まず、表面の面方位が（０００１）Ｓｉ面であり、＜１１−２０＞方向のオフ角度が８°であり、厚さが３００〜４００μｍであり、抵抗率が０．０２Ωｃｍ程度である四周期六方晶（４Ｈ）のｎ型炭化珪素単結晶よりなる基板１を用意する。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する。
【０００５】
この基板１の上に、減圧化学的気相堆積法により、ｎ型炭化珪素よりなるエピタキシャル層２およびｐ型炭化珪素よりなるｐ型半導体領域３を積層する。その際、使用するガスは、シラン、プロパンおよび水素である。ｎ型のドーピングガスは窒素であり、ｐ型のドーピングガスはトリメチルアルミニウムを気化したものを用いる。
【０００６】
また、基板温度は１５５０℃であり、圧力は４２Ｔｏｒｒである。ｎ型エピタキシャル層２のキャリア濃度は１×１０¹⁶ｃｍ^-3であり、その厚さは９μｍである。ｐ型半導体領域３のキャリア濃度は１０¹⁷〜１０¹⁹ｃｍ^-3であり、その厚さは１μｍである。
【０００７】
ついで、ｐ型半導体領域３の表面に、スパッタ法により金属製のマスクを形成し、このマスクのパターニングをおこなう。このマスクを用いてＲＩＥ（反応性イオンエッチング法）により、ｐ型半導体領域３とｎ型エピタキシャル層２の一部（図１２の左右の肩部）をエッチングして除去する。その後、化学的エッチング法により、ｐ型半導体領域３の表面を覆うマスクを除去する。ついで、１１００℃で５時間の熱酸化をおこない、酸化珪素膜５を形成する。そして、この酸化珪素膜５をフッ酸を用いて除去することにより、ＲＩＥによるエッチングダメージ層を除去する。
【０００８】
ついで、化学的堆積法により酸化珪素膜５を形成する。あるいは、１１００℃で５時間の熱酸化をおこない、つづいて、化学的気相堆積法により４０ｎｍほどの酸化珪素膜５を形成する。この酸化珪素膜５をパターニングする。ここまでの状態が図１３に示されている。ついで、基板１の裏面およびｐ型半導体領域３の表面に、スパッタ法により電極膜を積層し、パターニングした後、熱処理をおこなう。この熱処理によって、裏面の電極膜および表面の電極膜がそれぞれ基板１およびｐ型半導体領域３にオーミック接触し、裏面オーミック電極６および表面オーミック電極７となる。このようにして、ｐｎダイオードが完成する。
【０００９】
ところで、半導体材料として炭化珪素を用いたｐｎダイオードに関して、順方向電圧を長時間印加すると、順方向電圧が増大し、電界発光像に三角形の暗い領域が生じるということが知られている（非特許文献１参照。）。そして、この三角形は積層欠陥であるということが報告されている（非特許文献２参照。）。さらに、積層欠陥は、炭化珪素単結晶基板からエピタキシャル層の表面にまで広がっており、積層欠陥と、基板をスライスする前の結晶塊との間に何らかの関係があるという報告がある（非特許文献３参照。）。
【００１０】
また、炭化珪素よりなるｎ型基板にｐ型エピタキシャル層を積層し、ｐ型エピタキシャル層の表面から基板に達する分離溝を形成し、この分離溝で分割された一方の領域にｎチャネルＭＯＳＦＥＴを形成し、他方の領域にｐチャネルＭＯＳＦＥＴを形成した相補形ＭＯＳＦＥＴが公知である（特許文献１参照。）。また、マイクロパイプ欠陥を有する炭化珪素基板にエピタキシャル層を積層する際に、マイクロパイプ欠陥がエピタキシャル層に継承されるのを抑制することができる炭化珪素単結晶の製造方法が公知である（特許文献２参照。）。
【００１１】
【特許文献１】
特開平８−８８２８３号公報
【特許文献２】
特開２００２−１７９４９８号公報
【非特許文献１】
エッチ・レンデンマン（H.Lendenmann）ら、「マテリアルズサイエンスフォーラムボリュームズ３３８−３４２（Materials Science Forum Volumes 338-342）」、２０００年、ｐ．１４２３
【非特許文献２】
ジェイ・ピー・バーグマン（J.P.Bergman）ら、「マテリアルズサイエンスフォーラムボリュームズ３５３−３５６（Materials Science Forum Volumes 353-356）」、２００１年、ｐ．２９９
【非特許文献３】
エッチ・レンデンマン（H.Lendenmann）ら、「マテリアルズサイエンスフォーラムボリュームズ３８９−３９３（Materials Science Forum Volumes 389-393）」、２００２年、ｐ．１２５９
【００１２】
【発明が解決しようとする課題】
上述したように、半導体材料として炭化珪素を用いたｐｎダイオードに順方向電圧を長時間印加すると、順方向電圧が増大する。このことは、本発明者らが図１２に示す構成のｐｎダイオードを用いておこなった順方向電圧の印加実験によっても確認された。この実験において、順方向電圧が増大したｐｎダイオードの裏面オーミック電極に穴をあけて電界発光像を観察したところ、図１４に示す平面図のように、直角三角形状の暗い領域が観察された。
【００１３】
この直角三角形の＜１１−２０＞方向の長さは、エピタキシャル層の厚さの約７倍であった。ここで、１／ｔａｎ８°は約７であり、＜１１−２０＞方向のオフ角度が８°であることから、図１５に断面図を示すように、積層欠陥８が、ｎ型エピタキシャル層２と基板１との界面近傍からｃ面に沿ってｐ型半導体領域３の表面まで斜めに成長したと考えられる。
【００１４】
このように、炭化珪素でできたｐｎダイオードには、順方向電圧を印加し続けると、エピタキシャル層中の積層欠陥が成長し、それによって順方向電圧が増大して信頼性が低下するという問題点がある。
【００１５】
本発明は、上記問題点に鑑みてなされたものであって、エピタキシャル層中の積層欠陥の成長を防止し、それによって順方向電圧の増大を防いで、信頼性を向上させることができる炭化珪素半導体装置およびその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる炭化珪素半導体装置は、炭化珪素単結晶よりなる基板と、前記基板の上に積層された炭化珪素よりなる第１導電型エピタキシャル層と、前記第１導電型エピタキシャル層の上に、前記第１導電型エピタキシャル層に接して形成された炭化珪素よりなる第２導電型半導体領域と、前記第２導電型半導体領域の表面から、前記第１導電型エピタキシャル層と前記基板との界面にまで達し、積層欠陥の成長を停止させる欠陥停止領域と、を具備し、前記第１導電型エピタキシャル層および前記第２導電型半導体領域は、前記欠陥停止領域によって複数の島状の領域に分離されていることを特徴とする。
【００１７】
この発明によれば、第１導電型エピタキシャル層中の積層欠陥の成長を欠陥停止領域で停止させることができる。
【００１８】
この発明において、前記欠陥停止領域は、前記第１導電型エピタキシャル層および前記第２導電型半導体領域に形成された、前記第２導電型半導体領域の表面から前記第１導電型エピタキシャル層と前記基板との界面にまで達する溝内に埋め込まれた絶縁体によりできていてもよい。この場合には、溝を形成し、その中を絶縁体で埋めることにより、欠陥停止領域を形成することができる。
【００１９】
また、前記絶縁体は酸化珪素であってもよい。この場合には、熱酸化法または化学的気相堆積法により容易に溝を酸化珪素で埋めることができる。
【００２０】
また、前記島状領域の平面形状は、前記第１導電型エピタキシャル層と前記第２導電型半導体領域を合わせた厚さの７倍以下の長さの辺を長辺とする矩形状であってもよい。この場合には、第１導電型エピタキシャル層中の積層欠陥の成長を欠陥停止領域で停止させることができる。
【００２１】
また、好ましくは、前記島状領域の平面形状は、前記第１導電型エピタキシャル層と前記第２導電型半導体領域を合わせた厚さと同じか、それよりも短い長さの辺を長辺とする矩形状であるとよい。この場合には、順方向電圧の増大を最小限に抑えることができる。
【００２２】
また、上記目的を達成するため、本発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素単結晶よりなる基板の上に、炭化珪素よりなる第１導電型エピタキシャル層を積層する工程と、前記第１導電型エピタキシャル層の上に炭化珪素よりなる第２導電型半導体領域を、前記第１導電型エピタキシャル層に接して形成する工程と、積層欠陥の成長を停止させる欠陥停止領域を、前記第２導電型半導体領域の表面から、前記第１導電型エピタキシャル層と前記基板との界面にまで達し、かつ前記第１導電型エピタキシャル層および前記第２導電型半導体領域を複数の島状の領域に分離するように形成する工程と、を含むことを特徴とする。
【００２３】
この発明によれば、欠陥停止領域を備えた炭化珪素半導体装置を製造することができる。
【００２４】
この発明において、前記第２導電型半導体領域を形成する工程と、前記欠陥停止領域を形成する工程との間に、前記第１導電型エピタキシャル層および前記第２導電型半導体領域に溝を、前記第２導電型半導体領域の表面から、前記第１導電型エピタキシャル層と前記基板との界面にまで達し、かつ前記第１導電型エピタキシャル層および前記第２導電型半導体領域を複数の島状の領域に分離するように形成する工程と、前記溝を含む領域を熱酸化する工程と、前記熱酸化により生成された酸化珪素膜を化学的エッチング法により除去する工程と、を有するようにしてもよい。このようにすれば、溝を形成する際にできたエッチングダメージ層を除去することができる。
【００２５】
また、前記溝内に絶縁体を埋め込むことにより前記欠陥停止領域を形成するようにしてもよい。このようにすれば、欠陥停止領域を絶縁体で形成することができる。
【００２６】
また、前記溝内に前記絶縁体を埋め込んだ後、その埋め込みの際に表面に積層された前記絶縁体を、前記第２導電型半導体領域が露出するまで機械的研磨法または化学機械的研磨法により研磨する工程をさらに有するようにしてもよい。あるいは、前記溝内に前記絶縁体を埋め込んだ後、その埋め込みの際に表面に積層された前記絶縁体の一部をマスクで覆い、前記第２導電型半導体領域が露出するまでエッチングをおこなう工程をさらに有するようにしてもよい。いずれによっても、表面に積層された絶縁体を除去して、第２導電型半導体領域を露出させることができる。
【００２７】
また、前記溝を含む領域を熱酸化することによって前記絶縁体として酸化珪素を形成するようにしてもよいし、化学的気相堆積法により前記絶縁体として酸化珪素を形成するようにしてもよい。いずれによっても、溝内を酸化珪素で埋めることができる。
【００２８】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図１は、本発明にかかる炭化珪素半導体装置（ｐｎダイオード）の構成を示す平面図であり、図２は、その断面図である。図１および図２に示すように、この炭化珪素半導体装置は、炭化珪素単結晶よりなる基板１上に、炭化珪素よりなるｎ型エピタキシャル層２が積層されている。ｎ型エピタキシャル層２の上には、炭化珪素よりなるｐ型半導体領域３が設けられている。
【００２９】
ｎ型エピタキシャル層２およびｐ型半導体領域３は、平面形状が格子状をなす欠陥停止領域１０により、複数の島状領域１１に分割されている。欠陥停止領域１０は、ｐ型半導体領域３の表面から、ｎ型エピタキシャル層２と基板１との界面にまで達している。欠陥停止領域１０は、絶縁体、たとえば酸化珪素でできており、ｎ型エピタキシャル層２およびｐ型半導体領域３に形成した溝内を酸化珪素で埋め込むことにより形成される。各島状領域１１は、特に限定しないが、たとえば矩形状の平面形状をしている。
【００３０】
基板１の裏面には、裏面オーミック電極６が設けられている。ｐ型半導体領域３の表面には、表面オーミック電極７が設けられている。表面オーミック電極７の外側は、酸化珪素膜５により被覆されている。
【００３１】
ここで、特に限定はしないが、基板１の特性や各部の寸法などの一例を示す。基板１は、その表面の面方位が（０００１）Ｓｉ面であり、その＜１１−２０＞方向のオフ角度が８°である四周期六方晶（４Ｈ）のｎ型炭化珪素単結晶でできている。基板１の厚さは３００〜４００μｍであり、抵抗率は０．０２Ωｃｍ程度である。ｎ型エピタキシャル層２の厚さは９μｍであり、そのキャリア濃度は１×１０¹⁶ｃｍ^-3である。ｐ型半導体領域３の厚さは１μｍであり、そのキャリア濃度は１０¹⁷〜１０¹⁹ｃｍ^-3である。
【００３２】
また、島状領域１１の長辺の寸法Ｗｓは、ｎ型エピタキシャル層２とｐ型半導体領域３を合わせた厚さの７倍以下の長さである。すなわち、ｎ型エピタキシャル層２とｐ型半導体領域３を合わせた厚さが１０μｍ（９μｍ＋１μｍ）であるから、島状領域１１の長辺の長さＷｓは７０μｍ以下である。また、欠陥停止領域１０の幅Ｗｔは１μｍである。
【００３３】
これは、本発明者らが、図１および図２に示す構成で、Ｗｓ＝７０μｍでＷｔ＝１μｍであるｐｎダイオードを作製しておこなった実験結果に基づいている。この作製したｐｎダイオードに順方向電圧を印加し続けたところ、図８および図９に示すように、積層欠陥１８が一部の島状領域１１のｎ型エピタキシャル層２と基板１との界面近傍に形成されていた。しかし、この積層欠陥１８の成長は欠陥停止領域１０で停止しており、積層欠陥１８が基板１からｐ型半導体領域３の表面まで広がるのを防ぐことができていた。
【００３４】
また、望ましくは、島状領域１１の長辺の寸法Ｗｓは、ｎ型エピタキシャル層２とｐ型半導体領域３を合わせた厚さ以下の長さ、すなわち１０μｍ以下であるとよい。これは、本発明者らが、図１および図２に示す構成で、島状領域１１の平面形状を、一辺の長さＷｓが９μｍである正方形とし、かつＷｔ＝１μｍであるｐｎダイオードを作製し、これに順方向電圧を印加し続けたところ、順方向電圧の増加を最小限に抑えることができたからである。
【００３５】
Ｗｓ＝９μｍでＷｔ＝１μｍのとき、欠陥停止領域１０を形成するための溝の幅が１μｍであり、溝の深さが１０μｍであるから、溝の埋込絶縁膜のアスペクト比は１０倍となる。そして、この溝の面積を除いた半導体領域の有効面積は、８１％（＝（９×９）／（１０×１０）×１００）である。
【００３６】
つぎに、上述した構成のｐｎダイオードの製造方法について説明する。図３〜図７は、第１の製造方法による製造途中の構成を示す断面図である。まず、表面の面方位が（０００１）Ｓｉ面であり、＜１１−２０＞方向のオフ角度が８°であり、厚さが３００〜４００μｍであり、抵抗率が０．０２Ωｃｍ程度である四周期六方晶（４Ｈ）のｎ型炭化珪素単結晶よりなる基板１を用意する。
【００３７】
この基板１の上に、減圧化学的気相堆積法により、ｎ型炭化珪素よりなるｎ型エピタキシャル層２を、そのキャリア濃度が１×１０¹⁶ｃｍ^-3であり、厚さが９μｍとなるように積層する。つづいて、ドーピングガスを切り換えて、ｎ型エピタキシャル層２の上に、ｐ型炭化珪素よりなるｐ型半導体領域３を、そのキャリア濃度が１０¹⁷〜１０¹⁹ｃｍ^-3であり、厚さが１μｍとなるように積層する。
【００３８】
このエピタキシャル成長時に使用するガスは、シラン、プロパンおよび水素と、ｎ型のドーピングガスとして窒素と、ｐ型のドーピングガスとしてトリメチルアルミニウムである。エピタキシャル成長時の基板温度は１５５０℃であり、圧力は４２Ｔｏｒｒである。
【００３９】
ついで、ｐ型半導体領域３の表面に、スパッタ法により金属膜を積層し、この金属膜をパターニングしてマスク４を形成する（図３）。このマスク４を用いてＲＩＥ（反応性イオンエッチング法）により、ｐ型半導体領域３とｎ型エピタキシャル層２の一部をエッチングして除去する（図４）。その後、化学的エッチング法により、マスク４を除去する。
【００４０】
再びスパッタ法により、ｐ型半導体領域３の表面に金属膜を積層し、この金属膜をパターニングしてマスク１４を形成する。そして、このマスク１４を用いてＲＩＥ（反応性イオンエッチング法）により、ｐ型半導体領域３およびｎ型エピタキシャル層２に、ｐ型半導体領域３の表面から、ｎ型エピタキシャル層２と基板１との界面にまで達し、かつ平面形状が格子状をなす溝１２を形成する（図５）。この溝１２により、ｐ型半導体領域３およびｎ型エピタキシャル層２は、複数の島状領域１１に分離される。
【００４１】
その後、化学的エッチング法により、マスク１４を除去する。ついで、１１００℃で５時間の熱酸化をおこなう。このとき、ＲＩＥ（反応性イオンエッチング法）により溝１２の側面および底面に形成されたエッチングダメージ層が酸化され、酸化珪素膜となる。そして、この酸化珪素膜をフッ酸を用いて除去することにより、ＲＩＥによるエッチングダメージ層を除去する。これによって、リーク電流等を抑制することができる。
【００４２】
ついで、化学的堆積法により酸化珪素膜５を形成する。あるいは、１１００℃で５時間の熱酸化をおこない、つづいて、化学的気相堆積法により酸化珪素膜５を形成する。溝１２は、酸化珪素膜５により埋め込まれる（図６）。ついで、機械的研磨法または化学機械的研磨法により、酸化珪素膜５を研磨し、ｐ型半導体領域３を露出させる。溝１２内の酸化珪素膜５は欠陥停止領域１０として残る（図７）。
【００４３】
ついで、基板１の裏面およびｐ型半導体領域３の表面に、スパッタ法により電極膜を積層し、パターニングした後、熱処理をおこなう。この熱処理によって、裏面の電極膜および表面の電極膜がそれぞれ基板１およびｐ型半導体領域３にオーミック接触し、裏面オーミック電極６および表面オーミック電極７となる。このようにして、図２示す構成のｐｎダイオードが完成する。
【００４４】
つぎに、別の製造方法について説明する。図１０は、第２の製造方法による製造途中の構成を示す断面図であり、図１１は、第２の製造方法により製造された半導体装置の構成を示す断面図である。基板１上にｎ型エピタキシャル層２およびｐ型半導体領域３を積層し、溝１２を形成して、その溝１２を酸化珪素膜５で埋め込むまで（図３〜図６）は、上述した第１の製造方法と同じである。
【００４５】
溝１２を酸化珪素膜５で埋め込んだ後、酸化珪素膜５の表面に、ｐ型半導体領域３を露出させるためのパターンを有する図示しないレジストマスクを形成する。そして、このレジストマスクを用いて、フッ酸により酸化珪素膜５をエッチングして、ｐ型半導体領域３を露出させる。このとき、溝１２の上方はレジストマスクにより被覆されているため、溝１２内の酸化珪素膜５は欠陥停止領域１０として残る（図１０）。ついで、上述した第１の製造方法と同様に、基板１の裏面およびｐ型半導体領域３の表面に電極膜を積層し、熱処理をおこなって裏面オーミック電極６および表面オーミック電極７を形成し、ｐｎダイオードが完成する（図１１）。
【００４６】
上述した実施の形態によれば、ｎ型エピタキシャル層２中の積層欠陥１８が欠陥停止領域１０で停止するので、順方向電圧を印加し続けても、積層欠陥１８が表面まで成長するのを防ぐことができる。したがって、順方向電圧の増大を防止でき、それによって信頼性が向上する。
【００４７】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。たとえば、欠陥停止領域１０は、窒化珪素など、酸化珪素以外の絶縁体でできていてもよいし、島状領域１１の平面形状は矩形状に限らない。また、各部の寸法、抵抗率およびキャリア濃度は上述した値に限らないし、製造時の温度や圧力、ガス種なども上述したものに限らない。また、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。
【００４８】
また、上述した実施の形態では、ｐｎダイオードを例に挙げて説明したが、本発明は、ｐｎ接合を有するショットキーダイオードやトランジスタ等の他の半導体装置にも適用することができる。また、ｎ型エピタキシャル層２が２層以上の多層膜で構成されていてもよいし、ｐ型半導体領域３が２層以上の多層膜で構成されていてもよい。また、絶縁耐圧を向上させるために、ｐｎダイオードの表面オーミック電極７の周辺に終端構造が形成されることもある。
【００４９】
【発明の効果】
本発明によれば、第１導電型エピタキシャル層中の積層欠陥が欠陥停止領域で停止するので、積層欠陥が表面まで成長するのを防ぐことができる。したがって、順方向電圧の増大を防止でき、それによって信頼性が向上する。
【図面の簡単な説明】
【図１】本発明にかかる炭化珪素半導体装置の構成の一例を示す平面図である。
【図２】本発明にかかる炭化珪素半導体装置の構成の一例を示す断面図である。
【図３】本発明にかかる炭化珪素半導体装置の第１の製造方法を説明する図である。
【図４】本発明にかかる炭化珪素半導体装置の第１の製造方法を説明する図である。
【図５】本発明にかかる炭化珪素半導体装置の第１の製造方法を説明する図である。
【図６】本発明にかかる炭化珪素半導体装置の第１の製造方法を説明する図である。
【図７】本発明にかかる炭化珪素半導体装置の第１の製造方法を説明する図である。
【図８】本発明にかかる炭化珪素半導体装置において積層欠陥の成長が停止することを説明する図である。
【図９】本発明にかかる炭化珪素半導体装置において積層欠陥の成長が停止することを説明する図である。
【図１０】本発明にかかる炭化珪素半導体装置の第２の製造方法を説明する図である。
【図１１】本発明にかかる炭化珪素半導体装置の第２の製造方法を説明する図である。
【図１２】従来の炭化珪素半導体装置の構成を示す断面図である。
【図１３】従来の炭化珪素半導体装置の製造途中の構成を示す断面図である。
【図１４】従来の炭化珪素半導体装置において積層欠陥が成長することを説明する図である。
【図１５】従来の炭化珪素半導体装置において積層欠陥が成長することを説明する図である。
【符号の説明】
１炭化珪素単結晶基板
２ｎ型エピタキシャル層
３ｐ型半導体領域
５酸化珪素膜
１０欠陥停止領域
１１島状領域
１２溝
１８積層欠陥

Claims

炭化珪素単結晶よりなる基板と、
前記基板の上に積層された炭化珪素よりなる第１導電型エピタキシャル層と、
前記第１導電型エピタキシャル層の上に、前記第１導電型エピタキシャル層に接して形成された炭化珪素よりなる第２導電型半導体領域と、
前記第２導電型半導体領域の表面から、前記第１導電型エピタキシャル層と前記基板との界面にまで達し、積層欠陥の成長を停止させる欠陥停止領域と、
を具備し、
前記第１導電型エピタキシャル層および前記第２導電型半導体領域は、前記欠陥停止領域によって複数の島状の領域に分離されており、
前記欠陥停止領域は、前記第１導電型エピタキシャル層および前記第２導電型半導体領域に形成された、前記第２導電型半導体領域の表面から前記第１導電型エピタキシャル層と前記基板との界面にまで達する溝内に埋め込まれた絶縁体によりできていることを特徴とする炭化珪素半導体装置。
前記絶縁体は酸化珪素であることを特徴とする請求項１に記載の炭化珪素半導体装置。
前記島状領域の平面形状は、前記第１導電型エピタキシャル層と前記第２導電型半導体領域を合わせた厚さの７倍以下の長さの辺を長辺とする矩形状であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
前記島状領域の平面形状は、前記第１導電型エピタキシャル層と前記第２導電型半導体領域を合わせた厚さと同じか、それよりも短い長さの辺を長辺とする矩形状であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
炭化珪素単結晶よりなる基板の上に、炭化珪素よりなる第１導電型エピタキシャル層を積層する工程と、
前記第１導電型エピタキシャル層の上に炭化珪素よりなる第２導電型半導体領域を、前記第１導電型エピタキシャル層に接して形成する工程と、
積層欠陥の成長を停止させる欠陥停止領域を、前記第２導電型半導体領域の表面から、前記第１導電型エピタキシャル層と前記基板との界面にまで達し、かつ前記第１導電型エピタキシャル層および前記第２導電型半導体領域を複数の島状の領域に分離するように形成する工程と、
を含み、
前記欠陥停止領域は、前記第１導電型エピタキシャル層および前記第２導電型半導体領域に形成された、前記第２導電型半導体領域の表面から前記第１導電型エピタキシャル層と前記基板との界面にまで達する溝内に埋め込まれた絶縁体によりできてることを特徴とする炭化珪素半導体装置の製造方法。
前記第２導電型半導体領域を形成する工程と、前記欠陥停止領域を形成する工程との間に、
前記第１導電型エピタキシャル層および前記第２導電型半導体領域に溝を、前記第２導電型半導体領域の表面から、前記第１導電型エピタキシャル層と前記基板との界面にまで達し、かつ前記第１導電型エピタキシャル層および前記第２導電型半導体領域を複数の島状の領域に分離するように形成する工程と、
前記溝を含む領域を熱酸化する工程と、
前記熱酸化により生成された酸化珪素膜を化学的エッチング法により除去する工程と、
を有することを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
前記溝内に絶縁体を埋め込むことにより前記欠陥停止領域を形成することを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
前記溝内に前記絶縁体を埋め込んだ後、その埋め込みの際に表面に積層された前記絶縁体を、前記第２導電型半導体領域が露出するまで機械的研磨法または化学機械的研磨法により研磨する工程をさらに有することを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。
前記溝内に前記絶縁体を埋め込んだ後、その埋め込みの際に表面に積層された前記絶縁体の一部をマスクで覆い、前記第２導電型半導体領域が露出するまでエッチングをおこなう工程をさらに有することを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。
前記溝を含む領域を熱酸化することによって前記絶縁体として酸化珪素を形成することを特徴とする請求項７〜９のいずれか一つに記載の炭化珪素半導体装置の製造方法。
化学的気相堆積法により前記絶縁体として酸化珪素を形成することを特徴とする請求項７〜９のいずれか一つに記載の炭化珪素半導体装置の製造方法。