JP4098442B2 - 銅被膜の選択形成方法および半導体装置の製造方法 - Google Patents
銅被膜の選択形成方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4098442B2 JP4098442B2 JP20305299A JP20305299A JP4098442B2 JP 4098442 B2 JP4098442 B2 JP 4098442B2 JP 20305299 A JP20305299 A JP 20305299A JP 20305299 A JP20305299 A JP 20305299A JP 4098442 B2 JP4098442 B2 JP 4098442B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- substrate
- thin film
- hydrophilic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、銅被膜の選択形成方法に関する。
【０００２】
【従来の技術】
アルミニウム（Ａｌ）は、ＬＳＩや液晶表示装置の配線材料として主に用いられている。しかしながら、Ａｌは銅（Ｃｕ）に比べて抵抗が高いために、Ａｌ配線は信号の遅延、発熱による消費電力の増大という問題を有する。このため、Ｃｕは、次世代の配線材料として注目されている。
【０００３】
Ａｌ配線は、ＬＳＩの場合にはＣｌ2，ＢＣｌ3などの塩素系ガスによるドライエッチング技術、液晶表示装置の場合にはウェットエッチング技術により形成されることが多い。しかしながら、Ｃｕのドライエッチングは高温雰囲気のみでしか実現されておらず、現段階では実用的ではない。一方、Ｃｕをウェットエッチングすることは可能であるものの、微細加工を行なうことが困難である。
【０００４】
上述したようにＣｕは、エッチングによる配線形成が困難であるため、ＬＳＩの製造においてはＣＭＰ(Chemical Mechanical Polishing)によりＣｕ配線を形成することが一部実用化されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＣＭＰを液晶表示装置の配線形成に適用した場合、液晶表示装置の基板が大面積であるため、実用上、ＣＭＰでＣｕ配線を形成することが困難である。また、液晶表示装置においてＣｕのエッチングまたはＣＭＰが可能であっても、Ｃｕ配線の面積がガラス基板の面積に比べて小さいため、ガラス基板上に成膜されたＣｕ膜の大部分が除去される。その結果、原料的に高価なＣｕの使用効率が非常に低くなり、液晶表示装置の価格が高騰する問題があった。
【０００６】
本発明は、金属、絶縁材料等の任意の材料からなる下地の必要とする領域に銅を選択的に堆積して原料コストの低減等を達成することが可能な銅被膜の選択形成方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係わる銅被膜の選択形成方法は、基板上の下地膜表面にシランカップリング剤または界面活性剤からなる疎水性の薄膜を形成する工程と、
前記疎水性の薄膜の銅被膜形成予定領域を親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅被膜を選択的に成膜する工程と
を具備したことを特徴とするものである。
【０００８】
本発明に係わる別の銅被膜の選択形成方法は、基板上の下地膜表面にプラズマＣＶＤにより疎水性のフロロカーボン薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射して親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅被膜を選択的に成膜する工程と
を具備したことを特徴とするものである。
本発明に係わる半導体装置の製造方法は、基板上の下地膜表面にシランカップリング剤または界面活性剤からなる疎水性の薄膜を形成する工程と、
前記疎水性の薄膜の銅被膜形成予定領域を親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅配線を選択的に成膜する工程と
を具備したことを特徴とするものである。
本発明に係わる別の半導体装置の製造方法は、基板上の下地膜表面にプラズマＣＶＤにより疎水性のフロロカーボン薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射して親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅配線を選択的に成膜する工程と
を具備したことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下、本発明に係わる銅被膜の選択形成方法を詳細に説明する。
【００１０】
（第１工程）
まず、基板上の下地膜表面にシランカップリング剤または界面活性剤の薄膜を形成する。
【００１１】
前記基板としては、例えばシリコン基板、化合物半導体基板またはガラス基板等を用いることができる。
【００１２】
前記下地膜は、単結晶シリコン、多結晶シリコン、非晶質シリコン、酸化ケイ素、窒化ケイ素等の絶縁物を始めとし、Ｃｕ，Ｔｉなどの金属等の任意の材料から形成される。
【００１３】
前記シランカップリング剤としては、例えばヘキサメチルジシラザン、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリス（βメトキシエトキシ）シラン、γ−グリシドキシプロピルトリメトキシシラン、γ−メタクリロキシプロピルメチルジメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、ビス（３−トリエトキシシリルプロピル）テトラスルファン等を挙げることができる。
【００１４】
前記界面活性剤としては、長鎖アルキルスルホン酸、長鎖アルキルカルボン酸等を用いることができる。
【００１５】
前記シランカップリング剤または界面活性剤の薄膜は、例えば蒸気吸着法または塗布法により形成される。このような薄膜は、後述するＵＶ照射により分解除去する観点から、分子レベルの厚さにすることが好ましい。
【００１６】
（第２工程）
次いで、前記薄膜の銅被膜形成予定領域を親水性にする。
【００１７】
前記薄膜の銅被膜形成予定領域を親水性にするには、例えば前記薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射する方法を採用することができる。
【００１８】
前記ＵＶ光は、波長が３６５ｎｍの場合、３００ｍＪ／ｃｍ2以上の出力で前記被膜に選択的に照射することが好ましい。
【００１９】
（第３工程）
次いで、銅のＣＶＤを行なって、前記下地膜の銅被膜形成予定領域に銅被膜を選択的に堆積する。
【００２０】
銅のＣＶＤの原料ガスとしては、トリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパー、トリメチルホスフィン添加ヘキサフルオロアセチルアセナトカッパー、１，５−シクロオククダジエン添加ヘキサフルオロアセチルアセナトカッパー等を用いることができる。この原料ガスは、窒素等のキャリアガスにより希釈して使用することを許容する。
【００２１】
前記銅のＣＶＤは、基板温度を２２０℃以下、より好ましくは１５０〜２００℃で前記銅の原料ガスを吸着分解反応を行なうことが望ましい。
【００２２】
以上説明したように基板上の下地膜表面にシランカップリング剤または界面活性剤の薄膜を形成すると、疎水性になる。この疎水性を示す被膜の銅被膜形成予定領域に例えばＵＶ光を選択的に照射してその照射領域を親水性にする。つまり、下地膜の表面に疎水／親水の差が生じる。このような状態で１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記親水性の領域（銅被膜形成予定領域）に銅が選択的に堆積されて例えば銅配線のような銅被膜（銅パターン）を形成することができる。
【００２３】
すなわち、本発明者らは銅の原料ガスとしてトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、次のような図１に示す構造のＣＶＤ装置で基板周囲の雰囲気温度を１５０〜２２０℃にすることにより気相中での前記原料ガスの分解が起きないか、殆ど無視できる程度の堆積速度になることを確認した。
【００２４】
このＣＶＤ装置は、一端（右端）に原料ガス供給管１を有する内径５０ｍｍの石英製反応管２を具備する。基板ホルダ３は、前記供給管１と反対側の端部（左端）から前記反応管２内に挿入されている。このホルダ３は、先端面が基板の保持部として機能し、かつ冷却水が内部に循環されるとともに、前記反応管２の外部に位置する側壁に冷却水の排出部４を有する筐体５と、この筐体５の後端部から挿入され、冷却水を導入するための冷却水導入管６とから構成されている。ヒータ７は、前記基板ホルダ３の先端付近から前記原料ガス供給管１に向かう約１ｍの長さに亘る前記反応管２の外周に巻装されている。真空ポンプ８は、前記ガス供給管１と反対側の前記反応管２の端部付近に可変バルブ９を通して連結されている。熱電対を装填したシーリド管１０は、前記ガス供給管１と反対側の前記反応管２の端部からその内部に先端が前記ホルダ３の先端面付近に位置するように挿入されている。
【００２５】
図１に示すＣＶＤ装置において基板ホルダ３先端面に所望の材料からなる基板１１を保持するとともに、冷却水を冷却水導入管６を通して筐体５内に導入し、排出部４から排出することにより前記基板ホルダ３先端面に保持した基板１１を冷却する。つづいて、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーをガス供給管１を通して反応管２内に導入するとともに、真空ポンプ８を作動して前記反応管２内のガスを可変バルブ９を通して排気する。この時、前記可変バルブ９により前記反応管２内の圧力が１００Ｐａ、管１内での流速が８ｃｍ／ｓｅｃになるように制御する。真空排気が安定した状態でヒータ７に通電して加熱する。前記ヒータ７の加熱によりガス供給管１から供給された前記原料ガスが暖められる。原料ガスが暖められることは、シーリド管１０に装填された熱電対により確認した。また、この時の基板１１は３０℃以下の温度に保たれていることを図示しない基板温度測定用熱電対により確認した。
【００２６】
前述した条件の下で前記シーリド管１０に装填された熱電対で測定される温度が変化するように基板ホルダによる基板の冷却およびヒータ７による加熱温度を制御して２４時間の成膜操作時の温度とＣｕの堆積膜厚の関係を求めた。その結果を図２に示す。
【００２７】
図２から前記基板近傍の熱電対で測定された雰囲気温度が２００℃以下において有為なＣｕの堆積が認められないことがわかる。この事実から２００℃（場合によっては２２０℃以下）のＣｕの堆積の条件では、原料ガスの分解が気相で起こらず、専ら基板表面の吸着分解反応であることがわかる。したがって、このような条件の下でのＣｕの堆積は原料ガスが吸着される親水性を示す箇所でなされ、原料ガスの吸着が阻害される疎水性の箇所ではＣｕの堆積がなされないという選択的な堆積を遂行できることがわかる。
【００２８】
事実、単結晶シリコン基板、多結晶シリコン基板、非晶質シリコン基板、表面にＳｉＯ膜が被覆された単結晶シリコン基板にシランカップリング剤（例えばヘキサメチルジシラザン）の飽和蒸気を室温（２５℃）で５分間程度吸着させた。なお、この吸着時間の長短は特に以後の特性に影響を与えない。つづいて、前記シランカップリング剤が吸着された表面に例えば３６５ｎｍのＵＶ光を１５００ｍＪ／ｃｍ2の出力で照射した。照射後は、カップリング剤がＳｉ−Ｏ結合が支配的であるものに変化していることがＸＰＳ分析により確認した。
【００２９】
次いで、前記シランカップリング剤の処理前の各基板、シランカップリング剤の処理後の各基板、およびＵＶ光照射後の各基板を前述した図１に示す基板ホルダに保持し、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、１５０℃、原料ガス圧１ｔｏｒｒの条件の下でのＣＶＤによりＣｕ膜を堆積した。
【００３０】
各基板上でのＣｕ膜の厚さ（２分間）を図３に示す。この図３は、重要なプロセス上の利点を示唆している。それは、下地材料を問わず、シランカップリング剤が吸着された面とＵＶ光照射面との間に多大なＣｕの膜厚差が生じ、ＵＶ照射のみが蒸着領域を制御することである。
【００３１】
以上のように、本発明によれば基板上の下地膜表面にシランカップリング剤または界面活性剤の薄膜を形成して表面を疎水性とし、この疎水性を示す被膜の銅被膜形成予定領域にＵＶ光を選択的に照射してその照射領域を親水性とした後、１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記親水性の領域（銅被膜形成予定領域）に銅が選択的に堆積できる。その結果、エッチングやＣＭＰのような無駄な銅の消費がなされることなく例えば銅配線のような銅被膜（銅パターン）を下地の所望領域に選択的に形成することができる。
【００３２】
次に、本発明に係わる別の銅被膜の選択形成方法を詳細に説明する。
【００３３】
（第１工程）
まず、基板上の下地膜表面にプラズマＣＶＤによりフロロカーボン薄膜を形成する。
【００３４】
前記基板、下地膜としては、前述したのと同様なものが用いられる。
【００３５】
（第２工程）
次いで、前記フロロカーボン薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射する。つづいて、銅のＣＶＤを行なって、前記下地膜の銅被膜形成予定領域に銅被膜を選択的に堆積する。
【００３６】
銅のＣＶＤの原料ガスとしては、前述したのと同様なものが用いられる。
【００３７】
前記銅のＣＶＤは、基板温度を２２０℃以下、より好ましくは１５０〜２００℃で前記銅の原料ガスを吸着分解反応を行なうことが望ましい。
【００３８】
以上説明したように基板上の下地膜表面に疎水性のフロロカーボン薄膜を形成し、この被膜の銅被膜形成予定領域にＵＶ光を選択的に照射すると、その照射領域が親水性にする。つまり、下地膜の表面に疎水／親水の差が生じる。このような状態で１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記親水性の領域（銅被膜形成予定領域）に銅が選択的に堆積されて例えば銅配線のような銅被膜（銅パターン）を形成することができる。
【００３９】
【実施例】
以下、本発明の好ましい実施例を図４、図５を参照して詳細に説明する。
【００４０】
（実施例１）
まず、図４の（ａ）に示すように表面に汚染防止を目的としたＳｉＯ２膜（図示せず）がコートされた５００ｍｍ×６００ｍｍガラス基板２１上に基板温度４２０℃の条件下で減圧ＣＶＤ法により厚さ５０ｎｍの非晶質シリコン（ａ−Ｓｉ）薄膜２２を堆積した。なお、ＳｉＯ２膜の代わりに窒化シリコン（ＳｉＮx）膜または窒化シリコンと酸化シリコンの混合物からなる膜を用いてもよい。つづいて、図４の（ｂ）に示すようにＴＦＴの閾値制御を目的としてａ−Ｓｉ膜２２に不純物（例えばボロン）をドーピングした。ひきつづき、ボロンドープａ−Ｓｉ膜にエキシマレーザアニールを施して結晶化させることによりボロンドープ多結晶シリコン（ｐ−Ｓｉ）薄膜２３とした。なお、このエキシマレーザアニールに代えてランプアニールを施してもよい。
【００４１】
次いで、前記ｐ−Ｓｉ薄膜２３表面にスピンコート法によりレジストを塗布し、乾燥し、露光した後、現像することによりレジストパターン２４，２５を形成した。つづいて、これらレジストパターン２４，２５をマスクとしてＣＦ4およびＯ2ガスを用いたＣＤＥ(Chemical Dry Etching)により前記ｐ−Ｓｉ薄膜２３を選択的に除去することにより図４の（ｃ）に示す島状のｐ−Ｓｉ薄膜２６，２７を形成した。
【００４２】
次いで、レジストパターンを灰化して除去した後、図４の（ｄ）に示すように島状のｐ−Ｓｉ薄膜２６，２７を含むガラス基板２１上にＴＥＯＳを原料ガスとして用いた減圧プラズマＣＶＤ法により厚さ２００ｎｍのＳｉＯ2薄膜２８を堆積し、さらにこのＳｉＯ2薄膜２８上に減圧プラズマＣＶＤ法により厚さ５０ｎｍの窒化シリコン（ＳｉＮx）薄膜２９を堆積した。つづいて、前記窒化シリコン薄膜２９表面にスピンコート法によりレジストを塗布し、乾燥し、露光した後、現像することによりレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして前記窒化シリコン薄膜２９を選択的にエッチング除去し、さらにレジストパターンを除去することにより図４の（ｅ）に示す拡散バリア膜３０を形成した。
【００４３】
次いで、前記拡散バリア膜３０を含むＳｉＯ薄膜２８上にシランカップリング剤であるヘキサメチルジシラザンの飽和蒸気を室温（２５℃）で５分間程度吸着させた。シランカップリング剤が吸着された前記拡散バリア膜３０表面に３６５ｎｍのＵＶ光を１５００ｍＪ／ｃｍ2の出力で選択的に照射して前記シランカップリング剤を光分解した。つづいて、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、基板温度２００℃、原料ガス圧１ｔｏｒｒの条件の下での選択ＣＶＤにより前記拡散バリア膜３０上にＣｕ膜を堆積した。その後、熱処理を施すことにより図５の（ｆ）に示すようにＣｕからなるゲート電極３１を形成した。この熱処理は、ＣＶＤ工程で吸着された水分を除去するためになされるが省略してもよい。
【００４４】
次いで、ゲート電極３１の検査、つまりＣｕ膜の抵抗値と断線の発生有無を電気的に検査するとともに、ゲート電極３１の輪郭と予め記憶させたパターンとを比較して断線または短絡を検査した。この検査で良品として判定された基板を選び、図５の（ｇ）に示すようにゲート電極３１およびその下の拡散バリア膜３０をマスクとして不純物、例えばリンを前記島状のｐ−Ｓｉ薄膜２６，２７に選択的にドーピングして各島状のｐ−Ｓｉ薄膜２６，２７にｎ+型のソース、ドレイン領域３２，３３およびｐ型チャンネル領域３４をそれぞれ形成した。
【００４５】
次いで、全面に減圧ＣＶＤ法により層間絶縁膜としての窒化シリコン（ＳｉＮx）膜３５を堆積した。つづいて、前記窒化シリコン（ＳｉＮx）膜３５上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして前記窒化シリコン（ＳｉＮx）膜３５およびＳｉＯ薄膜２８を選択的にウェットエッチングすることにより、図５の（ｈ）に示すように底部が前記ソース、ドレイン領域３２，３３にそれぞれ達するコンタクトホール３６を開口した。つづいて、これらコンタクトホール３６を含む前記窒化シリコン（ＳｉＮx）膜３５上にソース、ドレイン電極配線用のＡｌ−Ｎｄ合金膜をスパッタリングにより堆積した。この後、このＡｌ−Ｎｄ合金膜上に図示しないレジストパターンを形成し、このレジストパターンをマスクとしてＣｌ2およびＢＣｌ3のガスを用いるリアクティブイオンエッチングにより前記Ａｌ−Ｎｄ合金膜を選択的にエッチング除去することにより、図５の（ｉ）に示すようにコンタクトホール３６を通して前記ソース領域３２に接続されるソース電極配線３７、コンタクトホール３６を通して前記ドレイン領域３３に接続されるドレイン電極配線３８を形成して複数のＴＦＴを有するアレイ基板を製造した。
【００４６】
このような実施例１によれば少ないＣｕの消費量のＣｕ選択堆積技術により形成されたゲート電極を有するアレイ基板を製造することができた。
【００４７】
なお、実施例１ではソース、ドレインの電極配線をＡｌ−Ｎｄ合金膜のスパッタリング蒸着、パターニングにより形成したが、Ｃｕのゲート電極の形成とほぼ同様なＣｕ膜の選択堆積技術により形成してもよい。
【００４８】
（実施例２）
まず、表面に１００ｎｍの厚さの熱酸化膜が形成されたシリコンウェハを真空チャンバ内に設置し、このチャンバ内にＣＨＦ3ガスを１０ｓｃｃｍの流量で導入し、チャンバ圧力を２０ｍｔｏｒｒにした後、８００Ｗの高周波電力を印加して誘導結合型ＲＦプラズマを生成した。このようなプラズマに前記シリコンウェハを３０秒間曝すことにより厚さ２０ｎｍのフロロカーボン薄膜を前記ウェハの熱酸化膜上に堆積した。
【００４９】
次いで、前記フロロカーボン薄膜の銅被膜形成予定領域に波長３６５ｎｍのＵＶ光を２００００ｍＪ／ｃｍ2の出力で照射した。つづいて、このウェハを反応管内に設置し、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを０．１ｃｃ／ｍｉｎ、キャリアガス（窒素ガス）を１００ｓｃｃｍの条件で導入し、同時に前記反応管内のガスを排気して原料ガス圧２ｔｏｒｒ、基板温度１８０℃の条件の下での選択ＣＶＤを行なった。
【００５０】
その結果、前記ＵＶ光の照射領域にＣｕ膜を選択的に堆積することができた。
【００５１】
【発明の効果】
以上説明したように、本発明によれば金属、絶縁材料等の任意の材料からなる下地の必要とする領域に銅を選択的に堆積して原料コストの低減等を達成でき、ＬＳＩ、液晶表示装置の低抵抗配線として有効な銅被膜の選択形成方法を提供できる。
【図面の簡単な説明】
【図１】本発明のＣｕ薄膜の選択形成に用いられる減圧ＣＶＤ装置を示す概略図。
【図２】図１の減圧ＣＶＤ装置でＣｕ薄膜を堆積した時の温度と堆積Ｃｕ薄膜の厚さの関係を示すグラフ。
【図３】各種基板、表面にシランカップリング剤を蒸着させた各種基板、および表面にシランカップリング剤を蒸着させ、さらにＵＶ光を照射した各種基板のＣｕ堆積膜厚（２分間）を示すグラフ。
【図４】本発明の実施例１におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【図５】本発明の実施例１におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【符号の説明】
１…ガス供給管、
２…反応管、
３…基板ホルダ、
７…ヒータ、
１１…基板、
２１…ガラス基板、
２３…ｐ−Ｓｉ薄膜、
３０…拡散バリア膜、
３１…ゲート電極、
３２…ソース領域、
３３…ドレイン領域、
３６…コンタクトホール
３７…ソース電極配線、
３８…ドレイン電極配線。
【発明の属する技術分野】
本発明は、銅被膜の選択形成方法に関する。
【０００２】
【従来の技術】
アルミニウム（Ａｌ）は、ＬＳＩや液晶表示装置の配線材料として主に用いられている。しかしながら、Ａｌは銅（Ｃｕ）に比べて抵抗が高いために、Ａｌ配線は信号の遅延、発熱による消費電力の増大という問題を有する。このため、Ｃｕは、次世代の配線材料として注目されている。
【０００３】
Ａｌ配線は、ＬＳＩの場合にはＣｌ2，ＢＣｌ3などの塩素系ガスによるドライエッチング技術、液晶表示装置の場合にはウェットエッチング技術により形成されることが多い。しかしながら、Ｃｕのドライエッチングは高温雰囲気のみでしか実現されておらず、現段階では実用的ではない。一方、Ｃｕをウェットエッチングすることは可能であるものの、微細加工を行なうことが困難である。
【０００４】
上述したようにＣｕは、エッチングによる配線形成が困難であるため、ＬＳＩの製造においてはＣＭＰ(Chemical Mechanical Polishing)によりＣｕ配線を形成することが一部実用化されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＣＭＰを液晶表示装置の配線形成に適用した場合、液晶表示装置の基板が大面積であるため、実用上、ＣＭＰでＣｕ配線を形成することが困難である。また、液晶表示装置においてＣｕのエッチングまたはＣＭＰが可能であっても、Ｃｕ配線の面積がガラス基板の面積に比べて小さいため、ガラス基板上に成膜されたＣｕ膜の大部分が除去される。その結果、原料的に高価なＣｕの使用効率が非常に低くなり、液晶表示装置の価格が高騰する問題があった。
【０００６】
本発明は、金属、絶縁材料等の任意の材料からなる下地の必要とする領域に銅を選択的に堆積して原料コストの低減等を達成することが可能な銅被膜の選択形成方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係わる銅被膜の選択形成方法は、基板上の下地膜表面にシランカップリング剤または界面活性剤からなる疎水性の薄膜を形成する工程と、
前記疎水性の薄膜の銅被膜形成予定領域を親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅被膜を選択的に成膜する工程と
を具備したことを特徴とするものである。
【０００８】
本発明に係わる別の銅被膜の選択形成方法は、基板上の下地膜表面にプラズマＣＶＤにより疎水性のフロロカーボン薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射して親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅被膜を選択的に成膜する工程と
を具備したことを特徴とするものである。
本発明に係わる半導体装置の製造方法は、基板上の下地膜表面にシランカップリング剤または界面活性剤からなる疎水性の薄膜を形成する工程と、
前記疎水性の薄膜の銅被膜形成予定領域を親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅配線を選択的に成膜する工程と
を具備したことを特徴とするものである。
本発明に係わる別の半導体装置の製造方法は、基板上の下地膜表面にプラズマＣＶＤにより疎水性のフロロカーボン薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射して親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅配線を選択的に成膜する工程と
を具備したことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下、本発明に係わる銅被膜の選択形成方法を詳細に説明する。
【００１０】
（第１工程）
まず、基板上の下地膜表面にシランカップリング剤または界面活性剤の薄膜を形成する。
【００１１】
前記基板としては、例えばシリコン基板、化合物半導体基板またはガラス基板等を用いることができる。
【００１２】
前記下地膜は、単結晶シリコン、多結晶シリコン、非晶質シリコン、酸化ケイ素、窒化ケイ素等の絶縁物を始めとし、Ｃｕ，Ｔｉなどの金属等の任意の材料から形成される。
【００１３】
前記シランカップリング剤としては、例えばヘキサメチルジシラザン、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリス（βメトキシエトキシ）シラン、γ−グリシドキシプロピルトリメトキシシラン、γ−メタクリロキシプロピルメチルジメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、ビス（３−トリエトキシシリルプロピル）テトラスルファン等を挙げることができる。
【００１４】
前記界面活性剤としては、長鎖アルキルスルホン酸、長鎖アルキルカルボン酸等を用いることができる。
【００１５】
前記シランカップリング剤または界面活性剤の薄膜は、例えば蒸気吸着法または塗布法により形成される。このような薄膜は、後述するＵＶ照射により分解除去する観点から、分子レベルの厚さにすることが好ましい。
【００１６】
（第２工程）
次いで、前記薄膜の銅被膜形成予定領域を親水性にする。
【００１７】
前記薄膜の銅被膜形成予定領域を親水性にするには、例えば前記薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射する方法を採用することができる。
【００１８】
前記ＵＶ光は、波長が３６５ｎｍの場合、３００ｍＪ／ｃｍ2以上の出力で前記被膜に選択的に照射することが好ましい。
【００１９】
（第３工程）
次いで、銅のＣＶＤを行なって、前記下地膜の銅被膜形成予定領域に銅被膜を選択的に堆積する。
【００２０】
銅のＣＶＤの原料ガスとしては、トリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパー、トリメチルホスフィン添加ヘキサフルオロアセチルアセナトカッパー、１，５−シクロオククダジエン添加ヘキサフルオロアセチルアセナトカッパー等を用いることができる。この原料ガスは、窒素等のキャリアガスにより希釈して使用することを許容する。
【００２１】
前記銅のＣＶＤは、基板温度を２２０℃以下、より好ましくは１５０〜２００℃で前記銅の原料ガスを吸着分解反応を行なうことが望ましい。
【００２２】
以上説明したように基板上の下地膜表面にシランカップリング剤または界面活性剤の薄膜を形成すると、疎水性になる。この疎水性を示す被膜の銅被膜形成予定領域に例えばＵＶ光を選択的に照射してその照射領域を親水性にする。つまり、下地膜の表面に疎水／親水の差が生じる。このような状態で１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記親水性の領域（銅被膜形成予定領域）に銅が選択的に堆積されて例えば銅配線のような銅被膜（銅パターン）を形成することができる。
【００２３】
すなわち、本発明者らは銅の原料ガスとしてトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、次のような図１に示す構造のＣＶＤ装置で基板周囲の雰囲気温度を１５０〜２２０℃にすることにより気相中での前記原料ガスの分解が起きないか、殆ど無視できる程度の堆積速度になることを確認した。
【００２４】
このＣＶＤ装置は、一端（右端）に原料ガス供給管１を有する内径５０ｍｍの石英製反応管２を具備する。基板ホルダ３は、前記供給管１と反対側の端部（左端）から前記反応管２内に挿入されている。このホルダ３は、先端面が基板の保持部として機能し、かつ冷却水が内部に循環されるとともに、前記反応管２の外部に位置する側壁に冷却水の排出部４を有する筐体５と、この筐体５の後端部から挿入され、冷却水を導入するための冷却水導入管６とから構成されている。ヒータ７は、前記基板ホルダ３の先端付近から前記原料ガス供給管１に向かう約１ｍの長さに亘る前記反応管２の外周に巻装されている。真空ポンプ８は、前記ガス供給管１と反対側の前記反応管２の端部付近に可変バルブ９を通して連結されている。熱電対を装填したシーリド管１０は、前記ガス供給管１と反対側の前記反応管２の端部からその内部に先端が前記ホルダ３の先端面付近に位置するように挿入されている。
【００２５】
図１に示すＣＶＤ装置において基板ホルダ３先端面に所望の材料からなる基板１１を保持するとともに、冷却水を冷却水導入管６を通して筐体５内に導入し、排出部４から排出することにより前記基板ホルダ３先端面に保持した基板１１を冷却する。つづいて、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーをガス供給管１を通して反応管２内に導入するとともに、真空ポンプ８を作動して前記反応管２内のガスを可変バルブ９を通して排気する。この時、前記可変バルブ９により前記反応管２内の圧力が１００Ｐａ、管１内での流速が８ｃｍ／ｓｅｃになるように制御する。真空排気が安定した状態でヒータ７に通電して加熱する。前記ヒータ７の加熱によりガス供給管１から供給された前記原料ガスが暖められる。原料ガスが暖められることは、シーリド管１０に装填された熱電対により確認した。また、この時の基板１１は３０℃以下の温度に保たれていることを図示しない基板温度測定用熱電対により確認した。
【００２６】
前述した条件の下で前記シーリド管１０に装填された熱電対で測定される温度が変化するように基板ホルダによる基板の冷却およびヒータ７による加熱温度を制御して２４時間の成膜操作時の温度とＣｕの堆積膜厚の関係を求めた。その結果を図２に示す。
【００２７】
図２から前記基板近傍の熱電対で測定された雰囲気温度が２００℃以下において有為なＣｕの堆積が認められないことがわかる。この事実から２００℃（場合によっては２２０℃以下）のＣｕの堆積の条件では、原料ガスの分解が気相で起こらず、専ら基板表面の吸着分解反応であることがわかる。したがって、このような条件の下でのＣｕの堆積は原料ガスが吸着される親水性を示す箇所でなされ、原料ガスの吸着が阻害される疎水性の箇所ではＣｕの堆積がなされないという選択的な堆積を遂行できることがわかる。
【００２８】
事実、単結晶シリコン基板、多結晶シリコン基板、非晶質シリコン基板、表面にＳｉＯ膜が被覆された単結晶シリコン基板にシランカップリング剤（例えばヘキサメチルジシラザン）の飽和蒸気を室温（２５℃）で５分間程度吸着させた。なお、この吸着時間の長短は特に以後の特性に影響を与えない。つづいて、前記シランカップリング剤が吸着された表面に例えば３６５ｎｍのＵＶ光を１５００ｍＪ／ｃｍ2の出力で照射した。照射後は、カップリング剤がＳｉ−Ｏ結合が支配的であるものに変化していることがＸＰＳ分析により確認した。
【００２９】
次いで、前記シランカップリング剤の処理前の各基板、シランカップリング剤の処理後の各基板、およびＵＶ光照射後の各基板を前述した図１に示す基板ホルダに保持し、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、１５０℃、原料ガス圧１ｔｏｒｒの条件の下でのＣＶＤによりＣｕ膜を堆積した。
【００３０】
各基板上でのＣｕ膜の厚さ（２分間）を図３に示す。この図３は、重要なプロセス上の利点を示唆している。それは、下地材料を問わず、シランカップリング剤が吸着された面とＵＶ光照射面との間に多大なＣｕの膜厚差が生じ、ＵＶ照射のみが蒸着領域を制御することである。
【００３１】
以上のように、本発明によれば基板上の下地膜表面にシランカップリング剤または界面活性剤の薄膜を形成して表面を疎水性とし、この疎水性を示す被膜の銅被膜形成予定領域にＵＶ光を選択的に照射してその照射領域を親水性とした後、１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記親水性の領域（銅被膜形成予定領域）に銅が選択的に堆積できる。その結果、エッチングやＣＭＰのような無駄な銅の消費がなされることなく例えば銅配線のような銅被膜（銅パターン）を下地の所望領域に選択的に形成することができる。
【００３２】
次に、本発明に係わる別の銅被膜の選択形成方法を詳細に説明する。
【００３３】
（第１工程）
まず、基板上の下地膜表面にプラズマＣＶＤによりフロロカーボン薄膜を形成する。
【００３４】
前記基板、下地膜としては、前述したのと同様なものが用いられる。
【００３５】
（第２工程）
次いで、前記フロロカーボン薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射する。つづいて、銅のＣＶＤを行なって、前記下地膜の銅被膜形成予定領域に銅被膜を選択的に堆積する。
【００３６】
銅のＣＶＤの原料ガスとしては、前述したのと同様なものが用いられる。
【００３７】
前記銅のＣＶＤは、基板温度を２２０℃以下、より好ましくは１５０〜２００℃で前記銅の原料ガスを吸着分解反応を行なうことが望ましい。
【００３８】
以上説明したように基板上の下地膜表面に疎水性のフロロカーボン薄膜を形成し、この被膜の銅被膜形成予定領域にＵＶ光を選択的に照射すると、その照射領域が親水性にする。つまり、下地膜の表面に疎水／親水の差が生じる。このような状態で１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記親水性の領域（銅被膜形成予定領域）に銅が選択的に堆積されて例えば銅配線のような銅被膜（銅パターン）を形成することができる。
【００３９】
【実施例】
以下、本発明の好ましい実施例を図４、図５を参照して詳細に説明する。
【００４０】
（実施例１）
まず、図４の（ａ）に示すように表面に汚染防止を目的としたＳｉＯ２膜（図示せず）がコートされた５００ｍｍ×６００ｍｍガラス基板２１上に基板温度４２０℃の条件下で減圧ＣＶＤ法により厚さ５０ｎｍの非晶質シリコン（ａ−Ｓｉ）薄膜２２を堆積した。なお、ＳｉＯ２膜の代わりに窒化シリコン（ＳｉＮx）膜または窒化シリコンと酸化シリコンの混合物からなる膜を用いてもよい。つづいて、図４の（ｂ）に示すようにＴＦＴの閾値制御を目的としてａ−Ｓｉ膜２２に不純物（例えばボロン）をドーピングした。ひきつづき、ボロンドープａ−Ｓｉ膜にエキシマレーザアニールを施して結晶化させることによりボロンドープ多結晶シリコン（ｐ−Ｓｉ）薄膜２３とした。なお、このエキシマレーザアニールに代えてランプアニールを施してもよい。
【００４１】
次いで、前記ｐ−Ｓｉ薄膜２３表面にスピンコート法によりレジストを塗布し、乾燥し、露光した後、現像することによりレジストパターン２４，２５を形成した。つづいて、これらレジストパターン２４，２５をマスクとしてＣＦ4およびＯ2ガスを用いたＣＤＥ(Chemical Dry Etching)により前記ｐ−Ｓｉ薄膜２３を選択的に除去することにより図４の（ｃ）に示す島状のｐ−Ｓｉ薄膜２６，２７を形成した。
【００４２】
次いで、レジストパターンを灰化して除去した後、図４の（ｄ）に示すように島状のｐ−Ｓｉ薄膜２６，２７を含むガラス基板２１上にＴＥＯＳを原料ガスとして用いた減圧プラズマＣＶＤ法により厚さ２００ｎｍのＳｉＯ2薄膜２８を堆積し、さらにこのＳｉＯ2薄膜２８上に減圧プラズマＣＶＤ法により厚さ５０ｎｍの窒化シリコン（ＳｉＮx）薄膜２９を堆積した。つづいて、前記窒化シリコン薄膜２９表面にスピンコート法によりレジストを塗布し、乾燥し、露光した後、現像することによりレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして前記窒化シリコン薄膜２９を選択的にエッチング除去し、さらにレジストパターンを除去することにより図４の（ｅ）に示す拡散バリア膜３０を形成した。
【００４３】
次いで、前記拡散バリア膜３０を含むＳｉＯ薄膜２８上にシランカップリング剤であるヘキサメチルジシラザンの飽和蒸気を室温（２５℃）で５分間程度吸着させた。シランカップリング剤が吸着された前記拡散バリア膜３０表面に３６５ｎｍのＵＶ光を１５００ｍＪ／ｃｍ2の出力で選択的に照射して前記シランカップリング剤を光分解した。つづいて、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、基板温度２００℃、原料ガス圧１ｔｏｒｒの条件の下での選択ＣＶＤにより前記拡散バリア膜３０上にＣｕ膜を堆積した。その後、熱処理を施すことにより図５の（ｆ）に示すようにＣｕからなるゲート電極３１を形成した。この熱処理は、ＣＶＤ工程で吸着された水分を除去するためになされるが省略してもよい。
【００４４】
次いで、ゲート電極３１の検査、つまりＣｕ膜の抵抗値と断線の発生有無を電気的に検査するとともに、ゲート電極３１の輪郭と予め記憶させたパターンとを比較して断線または短絡を検査した。この検査で良品として判定された基板を選び、図５の（ｇ）に示すようにゲート電極３１およびその下の拡散バリア膜３０をマスクとして不純物、例えばリンを前記島状のｐ−Ｓｉ薄膜２６，２７に選択的にドーピングして各島状のｐ−Ｓｉ薄膜２６，２７にｎ+型のソース、ドレイン領域３２，３３およびｐ型チャンネル領域３４をそれぞれ形成した。
【００４５】
次いで、全面に減圧ＣＶＤ法により層間絶縁膜としての窒化シリコン（ＳｉＮx）膜３５を堆積した。つづいて、前記窒化シリコン（ＳｉＮx）膜３５上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして前記窒化シリコン（ＳｉＮx）膜３５およびＳｉＯ薄膜２８を選択的にウェットエッチングすることにより、図５の（ｈ）に示すように底部が前記ソース、ドレイン領域３２，３３にそれぞれ達するコンタクトホール３６を開口した。つづいて、これらコンタクトホール３６を含む前記窒化シリコン（ＳｉＮx）膜３５上にソース、ドレイン電極配線用のＡｌ−Ｎｄ合金膜をスパッタリングにより堆積した。この後、このＡｌ−Ｎｄ合金膜上に図示しないレジストパターンを形成し、このレジストパターンをマスクとしてＣｌ2およびＢＣｌ3のガスを用いるリアクティブイオンエッチングにより前記Ａｌ−Ｎｄ合金膜を選択的にエッチング除去することにより、図５の（ｉ）に示すようにコンタクトホール３６を通して前記ソース領域３２に接続されるソース電極配線３７、コンタクトホール３６を通して前記ドレイン領域３３に接続されるドレイン電極配線３８を形成して複数のＴＦＴを有するアレイ基板を製造した。
【００４６】
このような実施例１によれば少ないＣｕの消費量のＣｕ選択堆積技術により形成されたゲート電極を有するアレイ基板を製造することができた。
【００４７】
なお、実施例１ではソース、ドレインの電極配線をＡｌ−Ｎｄ合金膜のスパッタリング蒸着、パターニングにより形成したが、Ｃｕのゲート電極の形成とほぼ同様なＣｕ膜の選択堆積技術により形成してもよい。
【００４８】
（実施例２）
まず、表面に１００ｎｍの厚さの熱酸化膜が形成されたシリコンウェハを真空チャンバ内に設置し、このチャンバ内にＣＨＦ3ガスを１０ｓｃｃｍの流量で導入し、チャンバ圧力を２０ｍｔｏｒｒにした後、８００Ｗの高周波電力を印加して誘導結合型ＲＦプラズマを生成した。このようなプラズマに前記シリコンウェハを３０秒間曝すことにより厚さ２０ｎｍのフロロカーボン薄膜を前記ウェハの熱酸化膜上に堆積した。
【００４９】
次いで、前記フロロカーボン薄膜の銅被膜形成予定領域に波長３６５ｎｍのＵＶ光を２００００ｍＪ／ｃｍ2の出力で照射した。つづいて、このウェハを反応管内に設置し、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを０．１ｃｃ／ｍｉｎ、キャリアガス（窒素ガス）を１００ｓｃｃｍの条件で導入し、同時に前記反応管内のガスを排気して原料ガス圧２ｔｏｒｒ、基板温度１８０℃の条件の下での選択ＣＶＤを行なった。
【００５０】
その結果、前記ＵＶ光の照射領域にＣｕ膜を選択的に堆積することができた。
【００５１】
【発明の効果】
以上説明したように、本発明によれば金属、絶縁材料等の任意の材料からなる下地の必要とする領域に銅を選択的に堆積して原料コストの低減等を達成でき、ＬＳＩ、液晶表示装置の低抵抗配線として有効な銅被膜の選択形成方法を提供できる。
【図面の簡単な説明】
【図１】本発明のＣｕ薄膜の選択形成に用いられる減圧ＣＶＤ装置を示す概略図。
【図２】図１の減圧ＣＶＤ装置でＣｕ薄膜を堆積した時の温度と堆積Ｃｕ薄膜の厚さの関係を示すグラフ。
【図３】各種基板、表面にシランカップリング剤を蒸着させた各種基板、および表面にシランカップリング剤を蒸着させ、さらにＵＶ光を照射した各種基板のＣｕ堆積膜厚（２分間）を示すグラフ。
【図４】本発明の実施例１におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【図５】本発明の実施例１におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【符号の説明】
１…ガス供給管、
２…反応管、
３…基板ホルダ、
７…ヒータ、
１１…基板、
２１…ガラス基板、
２３…ｐ−Ｓｉ薄膜、
３０…拡散バリア膜、
３１…ゲート電極、
３２…ソース領域、
３３…ドレイン領域、
３６…コンタクトホール
３７…ソース電極配線、
３８…ドレイン電極配線。
Claims (5)
- 基板上の下地膜表面にシランカップリング剤または界面活性剤からなる疎水性の薄膜を形成する工程と、
前記疎水性の薄膜の銅被膜形成予定領域を親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅被膜を選択的に成膜する工程と
を具備したことを特徴とする銅被膜の選択形成方法。 - 前記薄膜の銅被膜形成予定領域を親水性にする工程は、前記薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射することによりなされることを特徴とする請求項１記載の銅被膜の選択形成方法。
- 基板上の下地膜表面にプラズマＣＶＤにより疎水性のフロロカーボン薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射して親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅被膜を選択的に成膜する工程と
を具備したことを特徴とする銅被膜の選択形成方法。 - 基板上の下地膜表面にシランカップリング剤または界面活性剤からなる疎水性の薄膜を形成する工程と、
前記疎水性の薄膜の銅被膜形成予定領域を親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅配線を選択的に成膜する工程と
を具備したことを特徴とする半導体装置の製造方法。 - 基板上の下地膜表面にプラズマＣＶＤにより疎水性のフロロカーボン薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域にＵＶ光を選択的に照射して親水性にする工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、前記下地膜の親水性の銅被膜形成予定領域に銅配線を選択的に成膜する工程と
を具備したことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20305299A JP4098442B2 (ja) | 1999-07-16 | 1999-07-16 | 銅被膜の選択形成方法および半導体装置の製造方法 |
| TW089113800A TW464980B (en) | 1999-07-09 | 2000-07-07 | Method for selectively forming copper film |
| US09/612,237 US6506675B1 (en) | 1999-07-09 | 2000-07-07 | Copper film selective formation method |
| KR10-2000-0039061A KR100419535B1 (ko) | 1999-07-09 | 2000-07-08 | 동피막의 선택형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20305299A JP4098442B2 (ja) | 1999-07-16 | 1999-07-16 | 銅被膜の選択形成方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035811A JP2001035811A (ja) | 2001-02-09 |
| JP4098442B2 true JP4098442B2 (ja) | 2008-06-11 |
Family
ID=16467556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20305299A Expired - Lifetime JP4098442B2 (ja) | 1999-07-09 | 1999-07-16 | 銅被膜の選択形成方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4098442B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4752186B2 (ja) * | 2004-03-22 | 2011-08-17 | セイコーエプソン株式会社 | 成膜方法 |
| JP4860954B2 (ja) * | 2005-07-15 | 2012-01-25 | 株式会社リコー | コンタクトホール／層間絶縁膜の形成方法、表示素子、表示装置、半導体演算素子およびコンピュータ |
| JP4919501B2 (ja) * | 2007-05-16 | 2012-04-18 | メック株式会社 | シランカップリング剤皮膜の分析方法 |
-
1999
- 1999-07-16 JP JP20305299A patent/JP4098442B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035811A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6706334B1 (en) | Processing method and apparatus for removing oxide film | |
| KR100316721B1 (ko) | 실리사이드막을 구비한 반도체소자의 제조방법 | |
| JP2559030B2 (ja) | 金属薄膜の製造方法 | |
| JP2007088454A (ja) | 制御可能な空間的変化を有する層を形成する方法及びシステム | |
| KR100419535B1 (ko) | 동피막의 선택형성방법 | |
| JP3297291B2 (ja) | 半導体装置の製造方法 | |
| EP1542262B1 (en) | Processing method and apparatus for removing oxide film | |
| JP3992588B2 (ja) | 成膜方法 | |
| US20040185664A1 (en) | Method of and apparatus for manufacturing a semiconductor device using a polysilicon hard mask | |
| JP4098442B2 (ja) | 銅被膜の選択形成方法および半導体装置の製造方法 | |
| JP4138166B2 (ja) | 銅被膜の選択形成方法および半導体装置の製造方法 | |
| JP4955848B2 (ja) | 電子素子用基板製造方法 | |
| JP4334070B2 (ja) | 銅被膜の選択形成方法 | |
| JP4366805B2 (ja) | 埋め込み方法 | |
| JP3263132B2 (ja) | 半導体装置の製造方法 | |
| JP2002170820A (ja) | 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置 | |
| JPH0492423A (ja) | 半導体集積回路装置の製造方法 | |
| JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100329787B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| JP2523558B2 (ja) | 処理方法 | |
| JP3225696B2 (ja) | 成膜方法 | |
| JP3327994B2 (ja) | 半導体装置の製造方法 | |
| JPH10135136A (ja) | 結晶性半導体作製方法 | |
| JPH1041513A (ja) | 半導体素子の製造方法およびその装置 | |
| JPH0869994A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |