JP4083246B2

JP4083246B2 - ビデオサーバ

Info

Publication number: JP4083246B2
Application number: JP10575194A
Authority: JP
Inventors: バート・フラン・ボーテン; クリストフ・ダニエル・ジスラン・フェルムーラン; フランク・オクターフ・ファン・デル・プッテン; フランク・シリエル・ミシェル・デフォールト
Original assignee: Alcatel NV
Current assignee: Alcatel Lucent NV
Priority date: 1993-05-19
Filing date: 1994-05-19
Publication date: 2008-04-30
Anticipated expiration: 2023-04-30
Also published as: US5528282A; CA2123760A1; EP0625857A1; DE69319327T2; JPH07147674A; EP0625857B1; ES2118216T3; DE69319327D1; AU6192694A; AU674063B2

Description

【０００１】
【産業上の利用分野】
本発明は利用者局により送信される制御信号の受信に応答して利用者局にビデオ信号を送信し、複数のメモリ制御装置により制御される複数のメモリと、前記制御信号に基づいて複数の前記メモリ制御装置を制御するサーバ制御手段とを含んだビデオサーバに関する。
【０００２】
【従来の技術】
このようなビデオサーバは例えば文献（Proc.ICC ´91、1991年６月、842 〜846 頁）に記載されているようにこの技術分野では既に知られており、情報貯蔵所と呼ばれている。
【０００３】
ビデオサーバとして、提案され上記文献の図３で示されている構造はサーバ制御手段の使用を必要とし、各ビデオ信号の送信の個々の制御と共に総合的な制御、即ち呼出し処理、経路設定、料金処理等も行わなければならないので比較的複雑なＩＷＨサービスプロセッサにより構成される。上記文献は従って、より詳細に後述するような理由で後者の制御が非常に困難であることを考慮していない。
【０００４】
【発明が解決しようとする課題】
第１に実現可能なビデオサーバでは各ビデオ信号の蓄積は複数の分離した制御メモリにわたって分散される。一方では現在の技術的水準のメモリとデジタルビデオ符号化技術はある長さを越えるビデオ信号が単一のこのようなメモリに蓄積されることを可能にしない。他方では“要求による近距離ビデオ”では待ち時間の少ないより良好なサービスは複数のこのようなメモリにわたってビデオ信号の蓄積を拡大することによってのみ可能であることが文献（Computer Networks and ISDN Systems 22 、1991年、155 〜162 頁）から証明されている。
【０００５】
第２に、最初に参照した文献で限定されているような相互対話ビデオ・オン・ディマンド”サービスを提供するために、既知のビデオサーバのサーバ制御手段は比較的多数の“相互対話”制御信号を処理することを必要とするだけでなく、対応してメモリ制御装置を制御することによりそれらに対拠することが必要である。前述したように含まれるビデオ信号の蓄積が種々のメモリにわたって分散され、既知のサーバ制御手段はさらに前述の制御信号をビデオサーバで使用する正確なメモリ形態に配置する必要がある場合に、この制御は特に複雑である。
【０００６】
前述のことから既知のビデオサーバでサーバ制御手段が比較的簡単な構成でよいときビデオ信号の蓄積がメモリにわたって分配される自由度が制限され、そのため明らかに機能の損失を誘発することが結論として得られる。
【０００７】
従って本発明の目的は、前述の既知のタイプであるが、ビデオ信号がメモリに蓄積され、比較的簡単なサーバ制御手段の使用を可能にする方法にほとんど制限がないビデオサーバを提供することである。
【０００８】
【課題を解決するための手段】
この目的は、前記サーバ制御手段が前記複数のメモリのサブセットと前記複数のメモリ制御装置にサブセットにそれぞれ関連される複数のプログラム制御モジュールを備え、メモリの関連するサブセットに蓄積されているビデオ信号を送信するため前記プログラム制御モジュールを付勢し、前記プログラム制御モジュールは前記送信を行うために少なくとも１つの前記関連するメモリ制御装置を動作する。
【０００９】
このようにしてサーバ制御手段は中心化となるサーバ制御装置と、分散されたプログラム制御モジュールの層で分割され、この層は各ビデオ信号の前述の送信制御、即ち相互対話制御を含んだメモリ制御装置を制御する必要がある全ての低レベルメモリ処理段階を行う。各ビデオ信号の蓄積がメモリの１つのサブセット内に分配されるならば、中心のサーバ制御装置はビデオサーバの前述の総合的な制御即ちプロフィル制御モジュールの付勢を含む高レベル呼処理段階を行う必要があるだけである。
【００１０】
前述のことを考慮すると、本発明は前述の方法でモジュールサーバ制御手段上にビデオサーバの仕事をマッピングするとき、後者の制御手段は多数のメモリにわたって分散されるビデオ信号の蓄積による複雑さがなくなると言う考察に基づいて理解されることができる。このような分配が同一のプログラム制御モジュールに関連するメモリのサブセット内で行われる限り、これらのプログラム制御モジュールに影響するだけであり、これらのプログラム制御モジュールはビデオサーバ機能を提供するのに十分な大きさのメモリのこれらのサブセットの寸法に困難なく適合することができる。
ビデオサーバに提供されるメモリ位置にビデオ信号が割当てられることができる前述の自由度が可能な限りサーバメモリの浪費を少なくして使用されることもできる。
【００１１】
本発明のさらに別の特徴は前記サーバ制御装置が、メモリの前記サブセットの１つに蓄積される前記各ビデオ信号を特定化する翻訳表を含み、前記制御信号は前記１つの利用者局への１つの前記ビデオ信号の送信を要求する要求信号を含み前記サーバ制御装置は前記要求されたビデオ信号が蓄積されるメモリのサブセットを前記翻訳表から得て、このサブセットに関連するプログラム制御モジュールに送信することにより前記各要求信号を処理し、付勢信号は前記要求されたビデオ信号の識別子と前記要求された利用者局の識別子とを含んでいる。
【００１２】
このようにすることで、サーバ制御手段内の作業の前記分散がサーバ制御装置に関して有効な方法で特定化される。事実前述のことから明らかなように翻訳表の使用を通してサーバ制御装置はビデオ信号がメモリのサブセット内に物理的に分散される方法から完全に分離される。サーバ制御装置が正確な付勢信号を得た後、即ち特定の利用者局に送られる特定のビデオ信号用のリソースを保有した後、送信処理の残りは適切なプログラム制御モジュールにより完全に制御される。
【００１３】
本発明のさらに別の特徴は前記各プログラム制御モジュールが、この前記ビデオ信号のこのサブセットの各部分が蓄積されているメモリの前記関連するサブセットに蓄積されている各ビデオ信号用に特定化されるメモリ割当て表を含み、前記各プログラム制御モジュールが前記要求されたビデオ信号の前記部分が蓄積されるメモリをメモリ割当て表から得て、前記部分の特定の１つがこれらのメモリ制御装置により検索されるように前記関連するメモリ制御装置にプレイバック信号を送信することによって前記付勢信号を処理する。
【００１４】
このようにすることで前述の分散はプログラム制御モジュールに関して有効な方法で特定化されることができる。事実プログラム制御モジュールが割当て表の使用によりビデオ信号が物理的にメモリ内に蓄積される方法から分離されるので仕事のこの分散はさらに分散される。適切なプレイバック信号が得られると、即ち分離したメモリ制御装置がアドレスされなければならないシ−ケンスが決定されると、検索処理は分離したメモリ制御装置により完全に処理されることができる。
【００１５】
本発明の別の特徴は前記制御信号がさらに前記要求されたビデオ信号が前記要求された利用者局に送信されるシ−ケンスを変更するための相互対話信号を含み、前記プログラム制御モジュールは前記相互対話信号と前記メモリ割当て表の両者の機能で前記要求されたビデオ信号用の前記プレイバック信号を変更することにより前記相互対話信号を処理する。
【００１６】
相互対話信号は従って前記プログラム制御モジュールにより直接処理され、前述したようにサーバ制御手段の設計を複雑にしない。前述の特徴は作業のこのような分散が割当て表で相互対話信号に応答する必要のある情報を蓄積するプログラム制御モジュールにより最適に適応されることができることを示している。
【００１７】
さらにサーバ制御手段の有効な構造を示す特徴は前記メモリで新しいビデオ信号を負荷するために、
前記サーバ制御装置は前記翻訳表に基づいて前記新しいビデオ信号を蓄積するためメモリの前記サブセットの１つを選択し、従って前記選択されたサブセットに関連するプログラム制御モジュールに上方向負荷信号を送信しこのプログラム制御モジュールに前記新しいビデオ信号を導くように構成され、
前記プログラム制御モジュールは前記上方向負荷信号を受信するとき前記新しいビデオ信号を前記メモリ制御装置に提供し、前記割当て表に基づいて前記プレイバック信号を得るように構成され、これらの制御装置は適切なメモリ位置に前記新しいビデオ信号を書込むように制御される。
【００１８】
“Video on demand network （Verbiest 10 ）”と題する別出願の欧州特許明細書から明白なようにこのような上方向の負荷処理は分配されたサーバとして使用されるとき本発明のビデオサーバの動作に対して致命的である。
【００１９】
前述の特徴はサーバ制御手段の設計を再度複雑にしないのでこの上方向負荷処理が有効な方法で実行されることを可能にする。最適のメモリ位置を新しいビデオ信号に割当てることからなるこの処理の最も重要な部分は割当て表によりメモリにわたって新しいビデオ信号を物理的に分散するのに最良の方法を決定するのに適したプログラム制御モジュールにより行われる。サーバ制御装置は新しいビデオ信号が蓄積されるプログラムユニットを決定しなければならないだけであり、新しいビデオ信号の負荷をさらに実行することにより複雑にされることはない。
【００２０】
前述の上方向負荷段階のさらに別の利点はこのような方法で新しいビデオ信号源がメモリが実際にビデオ信号の特定部を蓄積する機能として導かれた情報を更新することなくこの信号を送ることができるのでビデオ信号がプログラム制御モジュールによりメモリに導かれることである。また上方向負荷処理の総合的な制御は信号源が通信パートナーとして１つのプログラム制御モジュールを考慮しさえすればよいことから簡単にされる。
【００２１】
本発明のさらに別の特徴は前記ビデオ信号が複数のデ−タパケットとして蓄積され、前記メモリ制御装置はそれぞれ前記デ−タパケットの１つと前記要求された利用者局の前記識別子とを含む連続的な情報パケットとして前記要求されたビデオ信号を送信するように構成され、前記利用者局と前記ビデオサーバは制御情報が循環されるとき前記識別子を使用してパケットスイッチングネットワークを介して相互接続されている点である。
【００２２】
前述のように、分離したメモリ制御装置がメモリからビデオ信号を検索するときこれらのパケットを直接パケットのスイッチングネットワークの入力ポートに送信することができるので検索処理はプログラム制御モジュールから独立されることができる。
【００２３】
それ故、プログラム制御モジュールは同様にビデオ信号を実際に処理することなく分離したメモリ制御装置を制御しさえすればよい。これはさらにビデオサーバの仕事の分散を設計しやすくする。
【００２４】
本発明の別の特徴は、前記ビデオサーバがさらに前記パケットスイッチングネットワークの入力ポート上で許容されたビット速度まで前記情報パケットを多重化し、前記スイッチングネットワークにより切換え可能なパケットに前記情報を変換する媒体アダプタを介して前記入力ポートへ前記多重化された情報パケットを供給する多重化装置を含むことである。
【００２５】
これは、媒体アダプタの置換を必要とするだけなので、ビデオサーバが前述の特徴によりどのような種類のパケットフォーマットも切換えることができるパケットスイッチングネットワークを容易に構成することができることは前述の説明から明らかである。特にビデオサーバとして説明されている要求によるビデオネットワークで有効な前述の別出願特許明細書から困難なくどのようなタイプのアクセスネットワークにも適用されることができることが認められる。
【００２６】
本発明のビデオサーバで使用されるのに適したメモリを提供するために、これらのメモリは前記メモリ制御装置が各小さいコンピュ−タシステムバスにより、それぞれ蓄積されたデ−タ検索用の単一の出力を有する複数のランダムアクセスメモリを含んだ前記各メモリに結合されることを特徴とする。
【００２７】
このようにして例えば別出願の欧州特許明細書で説明されているメモリの最適化は大部分ビデオ信号を多数の分離したメモリ制御装置の協同を必要とすることなく多数のランダムアクセスメモリにわたってビデオ信号を分散することにより達成される。
【００２８】
これはさらにこの装置の改良においてコンピュ−タ産業により行われる研究から利点が得られるように有効なコンピュ−タ技術即ち既知の小型コンピュ−タシステムインタ−フェイスＳＣＳＩと、これらの既知のバスとハードディスク用のメモリ制御装置によるバスを使用することにより達成される。
【００２９】
本発明のさらに別の特徴はメモリの前記サブセットの１つ内に蓄積される複数の前記ビデオ信号が１つの前記メモリサブセットに関連する前記プログラム制御モジュールの１つの前記メモリ割当て表で連結され、前記１つのプログラム制御モジュールが、少なくとも１つの前記相互対話制御信号に応答して前記プレイバック信号を変更するように構成され、その結果、前記連結されたビデオ信号の１つの前記要求された利用者局に対する検索が前記連結された別のビデオ信号の検索により置換される。
【００３０】
要求する各ビデオ信号の新たな呼を設定することなく利用者局は前述の複数の結合されたビデオ信号内で動きまわることにより調整して作られた新しい部分を形成するので、ビデオ信号の前述の連結は例えば多数の短く新しいフラッシュまたはビデオクリップを連結するのに有効である。
【００３１】
前述の方法でメモリの単一のサブセット内でビデオ信号の連結が行われるのでこのようなサービスは特に有効に提供され、サーバ制御手段の設計を過度に複雑にすることなく相互対話信号の新しいタイプの処理を可能にするプログラム制御モジュールを使用して設けられることができる。
【００３２】
前述のサーバの原理はさらに本発明の後述の特徴、即ち前記各連結されたビデオ信号が同一のプログラムの異なったディスプレイ形式に関連し、前記メモリ割当て表で前記プログラムの同一部分のディスプレイに関連するこれらの連結されたビデオ信号の特定点が連結され、前記１つのプログラム制御モジュールが前記プレイバック信号を変更し、他方の前記連結されたビデオ信号の前記検索が前記ビデオ信号の１つの現在のものの検索が停止される特定点に連結することによって、同一のプログラム、例えば運動画像に関する要求されたサービスで相互対話ビデオを改良することに使用される。
【００３３】
前述の他のディスプレイ形式は例えば可視の高速の早送りと可視の巻戻しのような通常入手可能なＶＣＲ−特性に対応する。基本的なビデオ信号の検索処理に適合させることによってこれらの特性を提供することはこのビデオ信号と検索が通常のディスプレイタイプのビデオ信号の検索に特に適合されるとき実行可能ではない。
【００３４】
このように前述の特性は特定のビデオ信号を提供するとき通常の検索処理が利用者局で特定のこのディスプレイタイプに関連し、これらのビデオ信号を前述の方法で連結するとき十分なＶＣＲ特性がビデオサーバの制御をより複雑にせずに提供される考察に基づいて理解されることができる。
【００３５】
【実施例】
本発明の前述および他の目的は添付図面を参照にした実施例の後述の説明によりさらに明白になり、本発明は理解されるであろう。このビデオサーバＤＳは欧州特許明細書で説明されているように要求によるビデオネットワークの分散されたサーバとして使用されている。
【００３６】
ビデオサーバＤＳは広帯域スイッチＢＢＳと、ネットワークアダプタＤＮＡを介してスイッチＢＢＳの入力ポートに接続されているサーバ制御装置ＤＳＣと、出力ポートが欧州特許明細書で示されている利用者局（図示せず）に結合されているスイッチＢＢＳの他の入力ポートに接続されているＮ個のプログラムユニットＰＵ１〜ＰＵＮとを含む。各プログラムユニットＰＵ１〜ＰＵＮは複数の媒体アダプタモジュールＭＡＭ１１〜ＭＡＭ１Ｍ乃至ＭＡＭＮ１〜ＭＡＭＮＭと、関連するプログラム制御モジュールＰＣＭ１〜ＰＣＭＮと、複数のハードディスクＨＤＡの関連するサブセット、ＨＤＡ１〜ＨＤＡＮを含む。これらのハードディスクではビデオ信号は図４を参照して詳細に後述するフォーマットによって蓄積される。
【００３７】
プログラムユニットＰＵ１〜ＰＵＮの複数の各アダプタモジュールＭＡＭ１１〜１Ｎ乃至ＭＡＭＮ１〜ＮＭはハードディスクＨＤＡ１〜ＨＤＡＮの関連するサブセットからビデオ信号を読み取るため各プログラム制御ラインＰＣ１〜ＰＣＮによりこのプログラムユニットＰＵ１〜ＰＵＮの関連するプログラム制御モジュールＰＣＭ１〜ＰＣＭＮにより制御され、さらにこのスイッチＢＢＳにより切換えられることができるフォーマットに検索されたビデオ信号を変換するように構成される。同様の変換がサーバ制御装置ＤＳＣが広帯域スイッチＢＢＳを介して通信することを可能にするためネットワークアダプタＤＮＡにより行われることに注意すべきである。
【００３８】
前述の説明によりビデオサーバＤＳの動作は分散されたサーバ制御装置ＤＳＣにより行われる高レベル制御に関して説明されることができる。以後詳細に説明するように、この制御は主に利用者局（図示せず）で呼を設定し、ビデオサーバＤＳ内と同様にスイッチＢＢＳ内で信号源をこのような呼に割当てることからなる。ＤＳＣの他の関連する機能は本発明の技術的範囲と直接関係はないが前述の欧州特許明細書により詳細に説明されている。
【００３９】
ビデオサーバＤＳに蓄積された１つのビデオ信号の送信を要求した制御信号がこの制御装置ＤＳＣによりこの利用者局から受信された後、ＤＳＣは利用者局の１つに呼を設定する。この要求をサービスするために後者の制御装置ＤＳＣはこれらのビデオ信号をプログラムユニットＰＵ１〜ＰＵＮに分配する翻訳表（図示せず）を含み、このプログラムユニットＰＵ１〜ＰＵＮでこれらは全体として蓄積され、ＤＳＣは従ってこれらの翻訳表から、要求されたビデオ信号が蓄積されているプログラムユニットＰＵ１〜ＰＵＮの識別子を得て、このプログラムユニットから要求されたビデオ信号を検索するために利用できる信号源に関する情報も得る。広帯域スイッチＢＢＳが例えば非同期伝送モードまたはＡＴＭネットワークであるならば、一定量のこの呼の帯域幅を保有し、この技術でよく知られているように仮想接続識別子ＶＣＩの形態下で経路制御情報を決定することにより制御装置ＤＳＣはさらにこのスイッチＢＢＳの信号源を割当てる。
【００４０】
これらの動作を行った後、サーバ制御装置ＤＳＣは要求された利用者局を示す割当てられたＶＣＩを含んだ付勢信号と要求されたビデオ信号の識別子を広帯域スイッチＢＢＳを介してそのビデオ信号が蓄積されるプログラムユニットＰＵ１〜ＰＵＮのプログラム制御モジュールＰＣＭ１〜ＰＣＭＮへ送信する。その後、呼は後者が端部で“呼出し終了”信号をサーバ制御装置ＤＳＣに送信するまで後者のプログラム制御モジュールにより処理され、このサーバ制御装置ＤＳＣは応答して全ての割当てた信号源を解放する。
【００４１】
プログラム制御モジュールＰＣＭ１〜ＰＣＭＮが前述の付勢信号を受信するときビデオ信号の送信を行う方法を明白にするために、まず、前述の媒体アダプタモジュールＭＡＭ１１〜ＭＡＭＮＭの通常の構造ＭＡＭを示す図２をより詳細に説明する。
【００４２】
各媒体アダプタモジュールＭＡＭ、即ちＭＡＭ１１〜ＭＡＭＮＭはＴ個の複数の媒体制御ボードＭＣＢ１〜ＭＣＢＴを含み、それぞれ図３で示されているような同様の印刷回路板に取付けられている複数の回路と、印刷回路板に取付けられているネットワークアダプタＮＡとを有する。ボードＭＣＢ１〜ＭＣＢＴとＮＡは図１のプログラム制御モジュールＰＣＭ１〜ＰＣＭＮと同様にラック（図示せず）で差込まれ、ここでデ−タラインＤＬは全ての後者の印刷回路板との間にバスタイプの相互接続を提供し、プログラム制御ラインＰＣ即ち、ＰＣ１〜ＰＣＮはＭＣＢ１〜ＭＣＢＴとＮＡと対応するプログラムユニットＰＵ１〜ＰＵＮのプログラム制御モジュールＰＣＭ１〜ＰＣＭＮとの間の同様のバスタイプの相互接続を提供する。
【００４３】
丁度ＤＮＡがフォーマット変換を提供するネットワークアダプタＮＡはこの入力ポートで許容される最大のビット速度にできるだけ近接するビット速度でビット流を処理することができるようにＤＬを介して媒体制御ボードＭＣＢ１〜ＭＣＢＴへの接続と同様に広帯域スイッチＢＢＳの入力ポートに接続される。図３を参照してより詳細に説明されるように、媒体制御ボードＭＣＢ１〜ＭＣＢＴはまたさらにＨＤＡＳＡとＨＤＡＳＢのような複数のハードディスクにそれぞれ接続されている。
【００４４】
媒体アダプタモジュールＭＡＭ１１〜ＭＡＭＮＭの構造ＭＡＭに関して、要求されたビデオ信号の送信を行うため必要とされＤＳＣからの前述の付勢信号の受信に続いて行われるプログラム制御モジュールＰＣＭ１〜ＰＣＭＮの動作について後述する。
このような付勢信号を受信するプログラム制御モジュールＰＣＭ１〜ＰＣＭＮは最初に対応するプログラムユニットＰＵ１〜ＰＵＮに蓄積された各ビデオ信号をこのビデオ信号が蓄積されている対応する複数のハードディスクＨＤＡ１〜ＨＤＡＮ内のメモリ位置にマッピングするメモリ割当てテーブル（図示せず）を考慮する。このプログラム制御モジュールＰＣＭ１〜ＰＣＭＮはプレイバック信号を対応するプログラム制御ラインＰＣ１〜ＰＣＮに供給することにより送信処理を開始する。これらのプレイバック信号はハードディスクに接続される媒体制御ボードＭＣＢ１〜ＭＣＢＴの少なくとも１つのアドレスを含み、このハードディスク上に、要求されたビデオ信号の第１の部分が広帯域スイッチＢＢＳにより使用される前述のＶＣＩ経路情報および、ビデオ信号の前述の第１の部分が蓄積される後者のハードディスクの位置に関する他の情報と共に蓄積される。この他の情報は図４を参照してビデオ信号がハードディスクで蓄積されるフォーマットを説明した後詳細に説明する。
【００４５】
前述のプレイバック信号を受信する時、媒体制御ボードＭＣＢ１〜ＭＣＢＴは要求されたビデオ信号のこの第１の部分の検索を開始し、ＶＣＩ経路情報を付加するように検索情報を変換した後、デ−タラインＤＬを介して得られた情報をＮＡに供給する。アダプタＮＡは後者の情報を広帯域スイッチＢＢＳにより使用されるフォーマットに変換し、変換された情報をこのスイッチＢＢＳに供給する。この第１の部分の送信がこのようにして行われた後、プログラム制御モジュールＰＣＭ１〜ＰＣＭＮに対して媒体制御ボードＭＣＢ１〜ＭＣＢＴはこのことを信号し、ＰＣＭはビデオ信号の第２の部分に関してプログラム制御ラインＰＣ１〜ＰＣＮに新しいプレイバック信号を供給することによって前述の処理を繰返す。この処理は完全なビデオ信号が広帯域スイッチＢＢＳを介して送信されるまで、または要求された利用者局が送信中、プログラム制御モジュールＰＣＭ１〜ＰＣＭＮへの送信を取消す制御信号を送信するまで反復される。両者の場合、これらの後者の制御装置ＰＣＭ１〜ＰＣＭＮは前述の“呼終了”の信号をサーバ制御装置ＤＳＣに送信する。
【００４６】
要求されたビデオ信号の送信の相互対話制御が要求利用者局により得られる場合、プログラム制御モジュールＰＣＭ１〜ＰＣＭＮも後者の利用者局によりこのことに関して送られた相互対話制御信号を処理する機能も行う。前述の“要求”制御信号と異なるこれらの相互対話制御信号は送信中、プログラム制御モジュールＰＣＭ１〜ＰＣＭＮに直接導かれる。このためにサーバ制御装置ＤＳＣはまた要求している利用者局からこの制御装置に呼を設定する。
【００４７】
例えば高速の早送りのようなこのような相互対話の制御信号を受信するとき、プログラム制御モジュールは要求されたビデオ信号を現在送信している媒体制御ボードＭＣＢ１〜ＭＣＢＴからの実際の送信状態を検索し、メモリ割当て表に基づいてそこからこの送信の相互対話制御信号のインパクトを得、即ちビデオ信号送信が新しくなる点を決定する。これが達成されると前述の処理は再度適切なプレイバック信号をプログラム制御ラインＰＣ１〜ＰＣＮに供給することによりビデオ信号の上記の識別された点から開始される。
【００４８】
相互対話の制御信号が予め定められた速度で要求されたビデオ信号の可視的な早送りまたは可視的な巻戻しを要求するとき特殊なケースが生じる。特定の本発明の特徴によると、これらの要求は利用者局により要求される異なったディスプレイ形式と正確に対応する特別なビデオ信号が同じプログラムユニットＰＵ１〜ＰＵＮ内に提供されることにより処理される。これらの特別なビデオ信号は他のビデオ信号と同様の方法でこれらを検索するとき利用者局のテレビジョンセット（図示せず）が要求されたディスプレイ形式で正確にビデオ信号を表示するようにされている。
【００４９】
後者の特別なビデオ信号は図４を参照してより詳細に後述され、制御装置ＰＣＭ１〜ＰＣＭＮはこの特別なビデオ信号内の適切な点で開始する適切な特殊のビットデータ信号の送信を指令するディスプレイバック信号を供給することによりこのような相互対話ビデオ信号に応答することに注意すれば十分であろう。このためにメモリ割当て表も各ビデオ信号に連結され、このビデオ信号では異なったディスプレイ形式に対してこれらの異なったディスプレイの形式に対応する複数の特別なビデオ信号が支持され、さらに例えばこのビデオ信号により表される運動画像の同様の瞬間の表示に対応するこれらの結合されたビデオ信号の連結点に連結される。この特別な特徴は本発明の詳細な説明を使用することによって当業者により行われることができる。
【００５０】
新しいビデオ信号が対応するプログラムユニットＰＵ１〜ＰＵＮ中に負荷されなければならないときプログラム制御モジュールＰＣＭ１〜ＰＣＭＮの別の機能がさらに生じる。サーバ制御装置ＤＳＣは最初にこの新しいビデオ信号源をプログラム制御モジュールＰＣＭ１〜ＰＣＭＮの１つに結合し、このプログラム制御モジュールは翻訳表の補助によって選択され、即ち、ＤＳＣが信号源と選択されたプログラム制御モジュールとの間の接続にＶＣＩを割当てることにより呼を設定する。
【００５１】
新しいビデオ信号がプログラムユニットＰＵ１〜ＰＵＮで負荷されなければならない選択されたプログラム制御モジュールを示す上方向の負荷信号をサーバ制御装置ＤＳＣから受信するとき、後者の制御装置ＰＣＭ１〜ＰＣＭＮはメモリ割当て表からその新しいビデオ信号が蓄積されている関連する複数のハードディスクＨＤＡ１〜ＨＤＡＮのメモリ位置の識別子を得る。選択された制御装置ＰＣＭ１〜ＰＣＭＮはプログラム制御ラインＰＣ１〜ＰＣＮ上で、計算されたメモリ位置でこのビデオ信号を蓄積するためにプログラムユニットＰＵ１〜ＰＵＮの媒体制御ボードＭＣＢ１〜ＭＣＢＴを指示するプレイバック信号と同様に、例えばこのスイッチＢＳＢのポートで許容された最大のビット速度で広帯域スイッチＢＢＳにより受信されたビデオ信号を供給する。
【００５２】
新しいビデオ信号が蓄積される位置も“Video server memory management method ”（Voeten 6）と題する欧州特許明細書で説明されているように新しいビデオ信号が利用者局に提供されるタイプのサービスに依存することに留意すべきである。
【００５３】
図３により、プレイバック信号を受信するとき媒体制御ボードＭＣＢ１〜ＭＣＢＴにより行われる書込みおよび検索処理の詳細な説明を行う。
この図面に示されているように、各媒体制御ボードＭＣＢ１〜ＭＣＢＴの構造ＭＣＢでは、各これらのボードが２つのハードディスクアレイＨＤＡＳＡ、ＨＤＡＳＢに結合され、それぞれ最大の80Ｍビット／秒のビット速度を支持する既知の小型コンピュ−タシステムインターフェイス標準ＳＣＳＩー２に対応する各バスＳＣＳＩ−Ａ〜ＳＣＳＩ−Ｂを介して１〜７のハードディスクと結合されている。
【００５４】
ハードディスクアレイＨＤＡＳＡ〜ＨＤＡＳＢからビデオ信号を検索するために、媒体制御ボードＭＣＢはバスＳＣＳＩ−Ａ〜ＳＣＳＩ−Ｂの１つを介してこれらのアレイに結合されている２つの別々の制御装置ＳＣＳＩＣ−Ａ、ＳＣＩＳＩＣ−Ｂを含む。ＳＣＳＩＣ−ＡおよびＳＣＳＩＣ−Ｂの両者は２対１のマルチプレクサＭＵＸＡおよびＭＵＸＢにさらに接続され、これらの出力は１対16のデマルチプレクサＤＥＭＵＸＡおよびＤＥＭＵＸＢの入力に接続されている。ＤＥＭＵＸＡおよびＤＥＭＵＸＢの出力のセットはそれぞれ16の読取りバッファのセットＢＵ１〜16とＢＵ17〜32の入力に接続され、これらのバッファＢＵ１〜32の出力は32対１のマルチプレクサＭＵＸの入力に接続されている。この出力を通ってＭＵＸはペース制御回路ＰＣＭの制御下で情報をパケット化装置ＰＡＣＫに供給する。ペース制御回路ＰＣＭは内部クロック信号を内部タイマＩＴから受信し、パケット化装置ＰＡＣＫの動作を制御する。最後にパケット化装置ＰＡＣＫはＭＵＸを介してそこに供給される関連するメモリＲＡＭの内容から得られた情報をデ−タラインＤＬ上に出力する。
【００５５】
ハードディスクアレイＨＤＡＳＡ、ＨＤＡＳＢに新しい信号を書込むために、パケット分解装置ＤＥＰＡＣＫが媒体制御ボードＭＣＢに含まれ、この入力はプログラム制御ラインＰＣに結合され、ＰＣを介して受信された情報を１対２のデマルチプレクサＤＥＭＵＸの入力に供給する。このデマルチプレクサＤＥＭＵＸの２つの出力は２つの書込みバッファＢＵＡ、ＢＵＢの入力に結合され、それらの出力は各メモリ制御装置ＳＣＳＩＣ−Ａ、ＳＣＳＩＣ−Ｂの１つにそれぞれ結合される。
【００５６】
最後に媒体制御ボードＭＣＢはプログラム制御ラインＰＣに接続されたボード上の制御装置ＯＢＣを含み、図示されていない方法で前述のブロックＭＣＢ全体を制御する。後者の制御装置ＯＢＣの主な機能は標準メモリ制御装置ＳＣＳＩＣ−Ａ、ＳＣＳＩＣ−Ｂが正確に動作するように関連するプログラム制御モジュールＰＣＭ１〜ＰＣＭＮから受信するプレイバック信号を判断することである。
【００５７】
このようなボードをアドレスするプレイバック信号を受信するときの媒体制御ボードＭＣＢ１〜ＭＣＢＴの動作を詳細に説明する。
第１に、これらのプレイバック信号がハードディスクアレイＨＤＡＳＡ、ＨＤＡＳＢからのデ−タの検索に関連されるならばボード上の制御装置はこれらの信号を関連した個々のメモリ制御装置ＳＣＳＩＣ−ＡまたはＳＣＳＩＣ−Ｂの適切な指令に翻訳し、これは必要なデ−タを検索する。このデ−タはＭＵＸＡまたはＭＵＸＢとＤＥＭＵＸＡまたはＤＥＭＵＸＢとを介してこのデ−タが検索される呼にＯＢＣにより割当てられたバッファＢＵ１−32の１つに供給される。これらの各バッファはＯＢＣによりＭＵＢ中で発生する特定の呼に対して割当てられ、検索処理に渡って相互対話制御を有する単一の利用者局のチャンネルまたは検索処理にわたって制御せずに複数の利用者局にマルチキャストされる“要求されている近接ビデオ”チャンネルに対応する。各バッファＢＵ１〜32に対してはこのバッファに割当てられるＲＡＭのメモリ位置で蓄積された特定のＶＣＩが対応する。
【００５８】
媒体制御ボードＭＣＢでは各このようなチャンネルのハードディスクＨＤＡＳＡ、ＨＤＡＳＢからのデ−タの検索がバスＳＣＳＩ−Ａ、ＳＣＳＩ−Ｂにより提供される限定された量の帯域幅の予め定められた部分を消費するのでこのようなチャンネルの数は32に制限されることに注意すべきである。
【００５９】
バッファＢＵ１〜32で蓄積されるデ−タはＭＵＸによりパケット化装置ＰＡＣＫに供給され、これはこのデ−タからメモリＲＡＭに蓄積されバッファＢＵ１〜32に関連するＶＣＩ識別子を含む情報パケットを得て、バッファＢＵ１〜32から後者のデ−タが発生し、この情報パケットをデ−タラインＤＬに供給する。ＰＡＣＫの動作と、ＰＡＣＫおよびＭＵＸ上のペース制御回路ＰＣＭにより実行される制御を図４を参照して後述する。
【００６０】
第２にこれらのプレイバック信号がハ−ドディスクＨＤＡＳＡ、ＨＤＡＳＢに対する新しいビデオ信号の負荷に関連するならばボード上の制御装置ＯＢＣはパケット分解装置ＤＥＰＡＣＫを動作し、このパケット分解装置ＤＥＰＡＣＫはプログラム制御ラインＰＣを介してそれに供給される適切な情報についてパケット化装置ＰＡＣＫと逆の動作を行う。ＤＥＰＡＣＫにより生成される出力情報は図４で示され後述されているビデオ信号フォーマットを有し、このデ−タが関連するプレイバック信号に応じて蓄積されるハードディスクアレイＨＤＡＳＡまたはＨＤＡＳＢＢに応じてＢＵＡまたはＢＵＢの一方にＤＥＭＵＸを経て供給される。これらのプレイバック信号に基づいてボード上の制御装置ＯＢＣはさらに関連した個々のメモリ制御装置ＳＣＳＩＣ−ＡまたはＳＣＳＩＣ−Ｂの指令を生成し、この関連した個々の制御装置はこれらの指令に応じてプログラム制御モジュールＰＣＭ１〜ＰＣＭＮにより計算されるような適切なメモリ位置にＢＵＡまたはＢＵＢの一方からのデ−タを書込む。
【００６１】
前述の検索と書込み処理の詳細な説明を可能にするために、ビデオ信号ＶＳのフォーマットについて図４を参照して説明する。
この図面で示されているデジタルビデオ信号は運動画像専門グル−プＭＰＥＧにより提案されたコード化方法によってコード化され、国際標準組織ＩＳＯにより標準化されたいわゆるＭＰＥＧビット流から得られる。このコード化方法は約1.5 Ｍビット／秒までの送信速度を目標とするが、現在の技術水準で既に可能である４Ｍビット／秒のようなコード化速度で使用されることもできる。
【００６２】
示されているフォーマットを得るためにＭＰＥＧコード化ビット流は例えばリ−ドソロモン（Reed Solomon）コードのような専用コードによりさらにコード化される。ＡＴＭ適応層バイトＡＡＬと共に、コード化されたビット流の47の連続的バイトＢ２〜48の各セットは時間スタンプＴＳと伝送次ブロックビットＴＮＢとを含むタイミング情報ＴＩを含んでいるデ−タパケットパケット分解装置の有効荷重を構成する。Ｒ個のデ−タパケットパケットＤＰ１〜ＤＰＲはブロックＢＬを構成し、Ｑ個のこれらのブロックＢＬ１〜ＢＬＱはセグメントヘッダＳＨと共にセグメントＳＥを形成する。最後にビデオ信号ＶＳはＰ個のセグメントまたは部分ＳＥ１〜ＳＥＰからなり、後者の数Ｐはビデオ信号ＶＳの長さの関数である。
【００６３】
このようなビデオ信号ＢＳの各セグメントＳＥはＨＤＡＳＡとＨＤＡＳＢのような単一のハードディスクアレイのハードディスク中に蓄積され、最後に述べた特許明細書（Voeten 6）で説明されている特定のビデオサーバのメモリ管理方法の１つに応じて、このようなセグメントを蓄積するのに使用される特殊な方法はセグメントヘッダＳＨにより提供される。ビデオ信号セグメントをハードディスクＨＤＡＳＡ、ＨＤＡＳＢに負荷するとき、プレイバック信号は従ってこのセグメントヘッダＳＨと、ビデオ信号ＶＳが蓄積されなければならない位置を特定するために必要な情報とを含む。ボード上の制御装置ＯＢＣはＰＣを介して供給されるデ−タからのＢＬ１〜ＢＬＱの情報を除いて全ての情報をストリップするため、および正位置にセグメントヘッダＳＨを付加するためにＤＥＰＡＣＫを制御する。この情報はプレイバック信号からＯＢＣにより得られる指令に応じてＨＤＡＳＡ〜ＨＤＡＳＢに蓄積される。
【００６４】
ハードディスクアレイＨＤＡＳＡ、ＨＤＡＳＢからのビデオ信号ＶＳの検索はブロックをベ−スに行われ、各ブロックＢＬは使用されるハードディスクの貯蔵バッファ（図示せず）の大きさより小さい長さ、典型的には１Ｍバイトを有する。各ブロックＢＬはこれらのバスの多重化効果を開発するため最大の検索速度即ち、バスＳＣＳＩ−ＡとＳＣＳＩ−Ｂにより課されるように80Ｍビット／秒で前述の貯蔵バッファから検索され、各ハードディスクは20Ｍビット／秒速度で最大の持続可能な伝送速度を提供する。
この速度は実時間送信速度よりも高速度であり、それ故実時間速度でビデオ信号ＶＳを期待する利用者局へのオンライン送信には不適切である。それ故送信速度の変換はブロックＢＬがＰＡＣＫにより送信される前に行われなければならない。これはまず適切なバッファＢＵ１〜32中に検索ブロックＢＬを蓄積し、ペース制御回路ＰＣＭの制御下で実時間速度でこのバッファからこれらを読取ることにより達成される。実時間速度は各デ−タパケットＤＰに含まれ、後述説明されるようにＰＣＭにより使用されるタイミング情報ＴＩにより限定される。
【００６５】
ペース制御回路ＰＣＭの動作はビデオ信号ＶＳの第１のセグメントＳＥ１の第１のブロックＢＬ１が読取りバッファＢＵ１〜32の１つ、例えばＢＵ１で読取られるときについてまず考察されなければならない。ペース制御回路ＰＣＭはＢＵ１の第１のデ−タパケットＤＰ１ができるだけ早くパケット化装置ＰＡＣＫに通過されることを可能にされるようにＭＵＸを制御する。このパケット化装置ＰＡＣＫはさらにこのパケットのタイミング情報をＢＵ１に割当てられたＲＡＭの位置に蓄積する第１のデ−タパケットＤＰ１の有効負荷ＤＣを処理する。セグメントＳＥ１内の全ての別のデ−タパケットＤＰ２−Ｒに対してＰＣＭはＲＡＭの最後に述べたメモリ位置で蓄積された時間スタンプＴＳと内部タイマＩＴによりそこに供給された値を比較し、比較された値があるしきい値範囲内である場合にのみＭＵＸがさらにデ−タパケットＤＰ２−Ｒを転送することを可能にする。パケット化装置ＰＡＣＫはこのようなデ−タパケットＤＰ２−Ｒｌをさらに受信するときこのデ−タパケットＤＰ２−Ｒに含まれる値ＴＳを前の値ＴＳに重書きする。
【００６６】
前述の処理は伝送次ブロックビットＴＮＢを分析するときこれが１に設定されることをパケット化装置ＰＡＣＫが発見するまでセグメントＳＥ１の連続したブロックＢＬ１〜Ｑに対して反復される。このことは対応するデ−タパケットＤＰが第１のセグメントＳＥ１のＢＬＱの最後のデ−タパケットＤＰＲであり、セグメント完了信号がＰＡＣＫによりＯＢＣに送信されることを意味する。ビデオ信号ＶＳのより多くのセグメントＳＥが同一のＭＣＢに蓄積されていることを前のプレイバック信号が示すならば、ＯＢＣは次のセグメントがＢＵ１に導かれることを確実にするため適切な手段をとる。パケット化装置ＰＡＣＫとペース制御回路ＰＣＭは前のようにこの次のセグメントＳＥのデ−タパケットＤＰのために動作し続ける。このＭＣＢ上の最後のセグメントＳＥに関するＴＮＢが発見されるならば、他の媒体制御ボードＭＣＢ上のこのビデオ信号ＶＳの別のセグメントＳＥの検索を開始し、ＲＡＭを適切に初期化することにより後者の検索を同期することができる方法でボード上の制御装置ＯＢＣはＰＣによって制御信号をプログラム制御モジュールＰＣＭ１〜ＰＣＭＮに送信する。
【００６７】
パケット化装置ＰＡＣＫはさらに後者のデ−タパケットＤＰの有効負荷ＤＣと前述したようにＲＡＭに蓄積されたＶＣＩ識別子を組み合わせることにより処理される各デ−タパケットＤＰの情報パケット（図示せず）を形成し、この情報パケットをデ−タラインＤＬに供給する。
【００６８】
最後に可視的な早送りまたは巻戻し方法が本発明のビデオサーバに与えられる方法およびビデオ信号デ−タフォーマットが説明される。前述したようにこれはビデオサーバの基本的原理に反するので、これはビデオ信号ＶＳを高速度で検索しても異なったシ−ケンスで検索しても達成されない。事実バスＳＣＳＩ−ＡとＳＣＳＩ−Ｂの一方で有効なビット速度の予め定められた部分、例えば４Ｍビット／秒が各チャンネル用に保留されるので、このビット速度の増加はこのようなバスから得られるチャンネル数の減少または両者とも除外できない別のチャンネルのビット速度の減少の一方を意味する。またビデオ信号ＶＳが複数のハードディスクＨＤＡから読取られるシ−ケンスを反転するとき前述の送信速度の変換は適用できない。
【００６９】
それ故、実時間ビデオ信号ＶＳに結合され、例えば10倍の可視的な早送り信号速度である特別なビデオ信号は同一のプログラムユニットＰＵ１〜ＰＵＮ内に蓄積され、相互対話信号はこのような可視的な早送りを要求し、この特別なビデオ信号の要求された点にジャンプすることにより前述したように処理される。例えばＭＰＥＧビット流に含まれる内部フレ−ムコード化デ−タを省略することにより特別なビデオ信号は必要とされた送信速度がビデオ信号の送信速度よりも高速にならない方法で得られる。例えば可視的な巻戻しに対応する特別なビデオ信号では内部フレ−ムコード化デ−タも省略される。それはＭＰＥＧデ−タがプレイバックされ、時間スタンプが前述した理由で新しく計算されるためである。
【００７０】
このような結合が同じプログラムユニット内で行われることができるため、ビデオ信号ＶＳへの連結がこのビデオサーバＤＳを複雑にすることなく達成されるので、前述の特別なビデオ信号は本発明のビデオサーバＤＳの構造を使用するとき特に有効であることに留意すべきである。
【００７１】
本発明の原理は特別な装置を伴った前述されたがこの説明は単なる例示として行われたものであり、本発明の技術的範囲を制限するものではない。
【図面の簡単な説明】
【図１】本発明によるビデオサーバのブロック図。
【図２】図１のサーバの媒体アダプタモジュールの構造の詳細図。
【図３】図２の媒体アダプタモジュールで使用される媒体制御ボードの構造の詳細図。
【図４】図１のビデオサーバのメモリで蓄積されているビデオ信号のフォーマット図。

Claims

利用者局により送信された制御信号の受信に応答して前記利用者局へビデオ信号（ＶＳ）を送信するビデオサーバ（ＤＳ）であって、
前記ビデオサーバ（ＤＳ）は複数のメモリ制御装置（ＯＢＣ，ＳＣＳＩＣ−Ａ／Ｂ）によって制御される複数のメモリ（ＨＤＡ、ＨＤＡＳＡ，ＨＤＡＳＢ）と、前記制御信号に基づき前記複数のメモリ制御装置を制御するためのサーバ制御手段（ＤＳＣ，ＰＣＭ１／ＰＣＭＮ）とを含み、
前記サーバ制御手段（ＤＳＣ，ＰＣＭ１／ＰＣＭＮ）は複数のプログラム制御モジュール（ＰＣＭ１／ＰＣＭＮ）と１つのサーバ制御装置（ＤＳＣ）を含み、
前記複数のプログラム制御モジュールの各々は、前記複数のメモリ（ＨＤＡ）のうち１つのサブセット（ＨＤＡ１／ＨＤＡＮ）および前記複数のメモリ制御装置（ＯＢＣ，ＳＣＳＩＣ−Ａ／Ｂ）のうちの１つのサブセットに結合され、
ビデオ信号（ＶＳ）の各々は、１つのプログラム制御モジュール（ＰＣＭ１／ＰＣＭＮ）に結合されたメモリのサブセット（ＨＤＡ１／ＨＤＡＮ）内に分配蓄積され、
そして
前記サーバ制御装置（ＤＳＣ）は、前記プログラム制御モジュールに結合されているメモリのサブセットに蓄積されているビデオ信号（ＶＳ）を送信するように、前記プログラム制御モジュールを付勢し、
そして
前記プログラム制御モジュールは、前記結合されたメモリ制御装置を動作させて前記送信を達成するように構成されている、
ことを特徴とするビデオサーバ。
前記サーバ制御装置（ＤＳＣ）は前記メモリのサブセット（ＨＤＡ１／ＨＤＡＮ）の１つに蓄積される前記ビデオ信号（ＶＳ）の各々を特定する翻訳表を含み、
前記制御信号は前記利用者局の１つへ前記ビデオ信号（ＶＳ）のうちの１つのビデオ信号（ＶＳ）を送信することを要求するための要求信号を含み、
前記サーバ制御装置は、前記翻訳表から前記要求されたビデオ信号が蓄積されているメモリのサブセットを引き出すことにより、そしてこのサブセットと結合されているプログラム制御モジュール（ＰＣＭ１／ＰＣＭＮ）に前記要求されたビデオ信号の識別子と前記要求している利用者局の識別子とを含む付勢信号を送信することにより、前記各要求信号を処理する
ことを特徴とする請求項１記載のビデオサーバ（ＤＳ）。
前記各プログラム制御モジュール（ＰＣＭ１／ＰＣＭＮ）は、メモリ（ＨＤＡ、ＨＤＡＳＡ，ＨＤＡＳＢ）の前記結合されているサブセット（ＨＤＡ１／ＨＤＡＮ）に蓄積されている各ビデオ信号（ＶＳ）を特定するメモリ割当て表を含み、前記ビデオ信号の各部分がこのサブセット（ＨＤＡ１／ＨＤＡＮ）のメモリ（ＨＤＡＳＡ，ＨＲＡＳＢ）に蓄積されており、
前記各プログラム制御モジュールは、メモリ割当て表から前記要求されたビデオ信号の前記各部分が蓄積されているメモリを引き出すことにより、そして前記各部分がこれらのメモリ制御装置（ＯＢＣ，ＳＣＳＩＣ−Ａ／Ｂ）によって検索されるように前記結合されているメモリ制御装置（ＯＢＣ，ＳＣＳＩＣ−Ａ／Ｂ）に対してプレイバック信号（ＰＣ１／ＰＣＮ）を生成しそして送信することにより、前記付勢信号を処理することを特徴とする請求項２記載のビデオサーバ（ＤＳ）。
前記制御信号がさらに、前記要求する利用者局に送信される要求されたビデオ信号を特定のビデオ信号によって置き換える、相互対話信号を含み、
前記プログラム制御モジュール（ＰＣＭ１／ＰＣＭＮ）は、前記メモリから前記特定のビデオ信号を検索するために、前記相互対話信号と前記メモリ割当て表との両者の機能によって前記要求されたビデオ信号（ＶＳ）に関する前記プレイバック信号を変更することにより前記相互対話信号を処理することを特徴とする請求項３記載のビデオサーバ（ＤＳ）。
前記メモリ（ＨＤＡ）に、未だ前記メモリのサブセットの１つに記録されていないビデオ信号である所謂新しいビデオ信号（ＶＳ）を書き込むため、
前記サーバ制御装置（ＤＳＣ）は、前記翻訳表に基づいて前記新しいビデオ信号を蓄積するためのメモリの前記サブセット（ＨＤＡ１／ＨＤＡＮ）の１つを選択し、前記選択されたサブセットと結合されたプログラム制御モジュール（ＰＣＭ１／ＰＣＭＮ）に対し上方向負荷信号を生成しそして伝送し、そして前記新しいビデオ信号をこの選択されたプログラム制御モジュールに引き出すために適用され、そして、
前記プログラム制御モジュール（ＰＣＭ１／ＰＣＭＮ）は、前記サーバ制御装置（ＤＳＣ）からの前記上方向負荷信号を受信するとき前記新しいビデオ信号を前記メモリ制御装置（ＯＢＣ，ＳＣＳＩＣ−Ａ／Ｂ）に与え、
前記メモリ制御装置は、前記割当て表に基づいて前記プレイバック信号（ＰＣ１／ＰＣＮ）を生成しそして前記プレイバック信号および前記新しいビデオ信号を前記メモリ制御装置に送信するように適用され、そして前記メモリ制御装置は適切なメモリ位置に前記新しいビデオ信号を書き込むために制御されることを特徴とする請求項３記載のビデオサーバ（ＤＳ）。
前記ビデオ信号（ＶＳ）が複数のデ−タパケット（ＤＰ）として蓄積され、前記メモリ制御装置（ＯＢＣ，ＳＣＳＩＣ−Ａ／Ｂ）は連続した情報パケットとして前記要求されたビデオ信号を送信するように構成され、この連続した情報パケットはそれぞれ前記デ−タパケットの１つと前記要求された利用者局の前記識別子とを含み、前記利用者局と前記ビデオサーバ（ＤＳ）はパケットスイッチングネットワーク（ＢＢＳ）を介して制御情報の経路を定める前記識別子を使用して相互接続されていることを特徴とする請求項３記載のビデオサーバ（ＤＳ）。
前記ビデオサーバ（ＤＳ）がさらに前記パケットスイッチングネットワークの入力ポートで許容れるビット速度まで前記情報パケットを多重化する手段（ＯＡＣＫ，ＤＬ，ＮＡ）具備し、前記多重化された情報パケットを前記スイッチングネットワーク（ＢＢＳ）により切換え可能なパケットに前記情報パケットを変換する媒体アダプタ（ＮＡ）を介して前記入力ポートに供給するように構成されている請求項６記載のビデオサーバ（ＤＳ）。
前記メモリのサブセット（ＨＤＡ１／ＨＤＡＮ）の１つに蓄積されている複数の前記ビデオ信号（ＶＳ）が、前記メモリのサブセット（ＨＤＡ１／ＨＤＡＮ）の１つに関連する前記プログラム制御モジュール（ＰＣＭ１／ＰＣＭＮ）の１つに関する前記メモリ割当て表に結合され、
前記１つのプログラム制御モジュールは、少なくとも１つの前記相互対話制御信号に応答して前記プレイバック信号を変更するように適用され、現在要求されている前記結合されたビデオ信号の１つに関する前記要求している利用者局のための検索が、前記特定のビデオ信号を表す前記結合されたビデオ信号の別の１つの検索によって置換されることを特徴とする請求項４記載のビデオサーバ（ＤＳ）。
前記特定のビデオ信号が同一のプログラムの異なるディスプレイ形式に関連し、そして
前記メモリ割当て表において、同様に前記プログラムの同一部分のディスプレイに関連するこれらの結合されたビデオ信号の特定点が結合され、そして
前記１つのプログラム制御モジュール（ＰＣＭ１／ＰＣＭＮ）が前記プレイバック信号を変更し、従って、現在のビデオ信号の１つの検索が停止される特定点に結合された、前記別の１つのビデオ信号の特定点において、前記特定のビデオ信号の前記検索が行われることを特徴とする請求８記載のビデオサーバ（ＤＳ）。