JPH0779256A - セル受信バッファ装置及びセル受信方法 - Google Patents

Abstract

(57)【要約】 【目的】 セル受信バッファ装置のアドレス変換機構に
使用するハードウエア量を小さくすること。 【構成】 セル受信時、書込制御部６は受信バッファ部
４にセルデータを書込む実アドレスと、フレームデータ
全体で連続しかつ下位部分が実アドレスの下位部分ト一
致する論理アドレスを発生し、セルデータは実アドレス
で受信バッファ部４に記憶される。実アドレス及び論理
アドレスの両上位部分の関係はバッファアドレス変換部
７に記憶され、フレームデータをアクセスする際、上位
層は連続する論理アドレスを発生し、バッファアドレス
変換部は論理アドレスの上位部分を実アドレスの上位部
分に変換し、その実アドレスの上位部分と論理アドレス
の下位部分を連結して受信バッファ部をアドレスし、フ
レームデータを読出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＡＴＭ（非同期転送モー
ド）方式によるネットワークシステム等、セルをデータ
伝送単位とし複数の論理的なコネクションを多重して同
時にデータを伝送するデータ伝送システムに関し、特
に、受信したセルデータを格納し、フレームデータを再
構成するセル受信バッファ装置に関する。

【０００２】

【従来の技術】セルをデータ伝送単位とするリング状ネ
ットワークシステムは、伝送路となるリング状ネットワ
ークと、リング状ネットワークに接続された複数のノー
ド装置とから構成される。各ノード装置は、ユーザシス
テムを収容し、リング状ネットワークを介しユーザシス
テム間でデータの伝送を行なう。

【０００３】この種のリング状ネットワークシステムに
おいては、データの伝送のため、ユーザデータを運搬す
る複数のセルをリング状ネットワーク上を周回させてい
る。ユーザデータはセルのペイロード部分（データ格納
部）に格納され、リング状ネットワーク上を伝送され
る。ペイロード部分にユーザデータが格納されている状
態がセルの使用状態であり、ユーザデータが格納されて
いない状態がセルの未使用状態である。

【０００４】ユーザデータの伝送のため、送信側ノード
装置は未使用状態のセルをリング状ネットワークから捕
捉し、補足したセルのペイロード部分にユーザデータを
重畳（格納）して使用状態とし、再びリング状ネットワ
ークに戻す。受信側ノード装置は、使用状態のセルを捕
捉し、ペイロード部分からデータを取り出し、セルを再
度未使用状態に戻した上でリング状ネットワークに戻
す。

【０００５】ユーザデータがフレームデータであり、そ
の大きさが１つのセルのペイロード部分の大きさより大
きい場合、送信側ノード装置は上記の手順を繰り返すこ
とによりフレームデータを分割して伝送する。受信側ノ
ード装置は分割して伝送されたフレームデータをセル単
位に順次受信し、フレームデータを再構成する。

【０００６】ユーザデータの再構成のため、各セルは、
分割されたフレームデータの先頭部分を格納したセル
（先頭セル）、末尾部分を格納したセル（末尾セル）、
中間部分を格納したセル（中間セル）、全フレームデー
タを格納しているセル（単一セル）のいずれであるかを
示す情報（受信セル種別情報）も格納する。

【０００７】データの伝送は上記のようにして行われる
が、複数のノード装置間でデータの伝送を同時に行える
よう、リング状ネットワーク上では、ＡＴＭレイヤコネ
クションとその上位層に位置するＡＴＭアダプテーショ
ンレイヤ（ＡＡＬ）コネクションが論理的に設定され、
伝送にあたってのコネクションの識別を行なう。

【０００８】ＡＡＬ処理におけるこれらコネクションに
対する識別情報は、ＡＴＭレイヤコネクションについて
は、サービスアクセスポイント識別子（ＳＡＰ ＩＤ）
としてＡＴＭ層における受信処理において受信セルデー
タとともに与えられ、ＡＡＬコネクションについては多
重識別子（ＭＩＤ）としてセルのヘッダにビット列の情
報として付与される。

【０００９】ＣＣＩＴＴ勧告では、サービスアクセスポ
イント識別子（ＳＡＰ ＩＤ）としては、理論上２の２
４乗通りの空間が割り当て可能であり、また、多重識別
子（ＭＩＤ）としては、セルヘッダ内に１０ビットの領
域が定義されているので、２の１０乗通りの空間が割り
当て可能となる。

【００１０】上記のように、フレームデータは、同時に
複数のコネクションにより複数のセルに分割されてＡＴ
Ｍアダプテーションレイヤ（ＡＡＬ）に受信される。そ
のため、ＡＴＭアダプテーションレイヤにおいては、先
頭セル受信開始から末尾セル受信完了までの間、各コネ
クション毎に受信セルのペイロード部分の情報を順次バ
ッファへ格納し、末尾セル受信完了後、再構成されたフ
レームデータを上位層に通知し、通知が完了した時点で
そのバッファを他の受信のために解放する。

【００１１】受信セルのバッファリングの方法として
は、例えば、図２に示すように、メモリ中にセル単位で
受信データを格納する固定長のセルバッファを複数設
け、各セルバッファを受信セルを格納する部分と、受信
セルの連続性を示すために次に受信するセルが格納され
る位置情報を格納する部分とで構成し、受信セルの順序
性をセルバッファのリスト構造で保存する方法ある。こ
の方法の場合、フレームデータの再構成を管理するた
め、受信コネクション情報に対応させて、その受信コネ
クションから得られた最後尾にあたる中間セルが格納さ
れているセルバッファの位置情報を管理するテーブルを
設ける必要がある。

【００１２】図２の方法では、再構成されたフレームデ
ータはバッファ内においてセル単位で離散的な空間に格
納されることになる。このため、上位層はフレームデー
タの連続性を論理的に確立する処理が必要となる。

【００１３】そこで、図３に示すように、アドレス変換
機構を設け、上位層が出力した連続する論理アドレスを
セルバッファの実アドレスに変換し、バッファ内に離散
的に格納されているセルデータをその実アドレスに従っ
て順次読出し、フレームデータを再構成することが行わ
れている。

【００１４】次に、図３に基づき、上記のような従来の
アドレス変換機構を有するセル受信バッファ装置（又
は、セルデータ受信バッファ装置）の一例について説明
する。図３において、符号８は下位インタフェース部、
９は受信コネクション識別制御部、１０は受信コネクシ
ョン情報管理部、１１はデュアルポートメモリからなる
受信バッファ部、１２は上位インタフェース部、１３は
書込制御部、１４はデュアルポートメモリからなるバッ
ファアドレス変換部を示す。

【００１５】図３に示すアドレス変換機構はデュアルポ
ートメモリを用いて論理アドレスを実アドレスに変換す
るアドレス変換を行う。以下、その方法について説明す
る。まず、下位インタフェース部８が下位層よりセルを
受信すると、受信コネクション識別制御部９は受信セル
のヘッダ部分より受信コネクション識別子と受信セル種
別情報を得て受信コネクション情報管理部１０に通知す
る。

【００１６】受信セル種別情報が先頭セルまたは単一セ
ルを示す場合、受信コネクション情報管理部１０はその
受信コネクションに対する受信バッファリスト情報を新
たに登録し、受信バッファ部１１の空いているバッファ
メモリと、バッファアドレス変換部１４の空いている論
理アドレス空間を選択する。受信コネクション情報管理
部１０は空いているバッファメモリの先頭位置の実アド
レスを先頭実アドレスとし、空いている論理アドレス空
間の先頭アドレスを先頭論理アドレスとして、書込制御
部１３に通知する。

【００１７】受信セル種別情報が中間セルまたは末尾セ
ルを示す場合、受信コネクション情報管理部１０は、受
信コネクション識別子に基づき当該受信コネクションに
対する受信バッファリスト情報を検索し、書込制御部１
３は次に発生すべきものとして予め登録されている実ア
ドレスおよび論理アドレスを書込制御部１３へ通知す
る。

【００１８】受信コネクション情報管理部１０からの信
号に基づき、書込制御部１３は、下位インタフェース部
８がセルデータを受信バッファ部１１へ出力する間、書
込信号を発生する。また、書込制御部１３は論理アドレ
ス及び実アドレスを更新しつつ出力する。

【００１９】受信バッファ部１１は書込信号に従って実
アドレスの示す位置にペイロード部分のデータ（セルデ
ータ）をワード単位で順次格納し、バッファアドレス変
換部１４は書込信号に従って論理アドレスが示す位置に
実アドレスを順次格納する。

【００２０】セルデータの受信バッファ部１１への格納
後、受信セルが先頭セルまたは中間セルである場合は、
書込制御部１３はその時点における実アドレスと論理ア
ドレスを受信コネクション情報管理部１０へ通知する。
受信コネクション情報管理部１０は、その実アドレスお
よび論理アドレスを、書込制御部１３が当該受信コネク
ションについて次のデータ格納時に出力すべきものとし
て受信バッファリスト情報に登録する。

【００２１】また、受信セルが末尾セルまたは単一セル
である場合、受信コネクション情報管理部１０は、当該
受信コネクションの受信バッファリスト情報よりフレー
ムデータが格納されている論理空間の先頭アドレスであ
るフレーム先頭論理アドレスとフレームデータの大きさ
を求め、上位インタフェース部１２を介して上位層に通
知する。

【００２２】上位層は、フレームデータをアクセスする
際、フレーム先頭論理アドレスを先頭アドレスとする一
連の論理アドレスを順次上位インタフェース部１２に供
給して読出しアクセスを行なう。上位インタフェース部
１２は、上位層からの論理アドレスをバッファアドレス
変換部１４へ出力し、さらに、バッファアドレス変換部
１４および受信バッファ部１１に読出信号を供給する。
バッファアドレス変換部１４は論理アドレス位置から実
アドレスを読出し、受信バッファ部１１に与える。受信
バッファ部１１は供給された実アドレスにより指定され
た位置に記憶されているセルデータを読出し、上位イン
タフェース部１２を介して上位層に供給する。

【００２３】これにより、上位層が論理アドレスとして
連続したメモリ空間を指定しても、受信バッファ部１１
にセル単位で離散的に格納されているフレームデータへ
のアクセスが可能となる。上位層は、フレームデータに
対する処理が完了した時点で、上位インタフェース部１
２を介し受信コネクション情報管理部１０に対してその
フレームデータ領域の解放要求を出力する。受信コネク
ション情報管理部１０は、当該フレームデータの受信に
使用した受信バッファ部１１のバッファメモリとバッフ
ァアドレス変換部１４の論理アドレス空間とを解放し
て、次のセル受信の際に利用できるようにする。

【００２４】

【発明が解決しようとする課題】図３に示したセル受信
バッファ装置を用いる場合、バッファアドレス変換部１
４においては、受信バッファ部１１におけるバッファメ
モリの１ワードにつき１つの実アドレスの格納が必要で
ある。このため、バッファアドレス変換部１４を構成し
ているデュアルポートメモリの容量が大きくなり、ハー
ドウェアコストが大きくなる問題があった。

【００２５】本発明は上記の問題に鑑みてなされたもの
で、アドレス変換機構のバッファアドレス変換部１４を
構成しているデュアルポートメモリの容量を小さくし
て、ハードウエアのコストを低くすることを目的とす
る。

【００２６】

【課題を解決するための手段】本発明による受信装置
は、上記の目的を達成するため、セルを受信してセルデ
ータを出力する下位インタフェース部と、２のべき乗の
ワード数を格納する固定長容量のバッファメモリを複数
備え、１フレームデータに対して１つのリスト構造で複
数のバッファメモリを連結してフレームデータを格納す
る受信バッファ部と、リスト構造により連結された複数
のバッファメモリからなるフレームバッファからフレー
ムデータを読出すために、論理アドレスを出力する上位
インタフェース部と、受信したフレームデータのバッフ
ァメモリへの格納状況を示す受信バッファリスト情報を
作成し、管理する受信コネクション情報管理部と、受信
セルのセルデータをバッファメモリに格納するため実ア
ドレスと論理アドレス、実アドレスについては受信バッ
ファリスト情報により当該受信コネクションにおいてそ
れまでのフレームデータが格納されているバッファメモ
リの末尾の位置に続けてセルデータを格納し、当該バッ
ファメモリが満杯になった場合は空のバッファメモリを
新たに割り当てその先頭位置よりセルデータを続けて格
納するように発生し、論理アドレスについては個々のバ
ッファメモリ内のデータ位置を示す下位部分を除いた上
位論理アドレスを１フレームデータの受信が完了するま
でバッファメモリの切り替えごとに順次更新して発生す
る書込制御部と、書込制御部が出力する上位論理アドレ
スと実アドレスの上位部分を対応づけて記憶し、上位イ
ンタフェース部が出力する上位論理アドレスを受信バッ
ファ部の実アドレスの上位部分に変換し、変換された実
アドレスの上位部分と上位インタフェース部からの下位
論理アドレスを連結して受信バッファ部をアドレッシン
グし、フレームデータを読出すバッファアドレス変換部
と、から構成されることを特徴とする。

【００２７】また、本発明による受信方法は、上記の目
的を達成するため、受信セルに含まれるセルデータの記
憶領域の論理アドレスの所定の上位部分と実アドレスを
生成する生成工程と、生成工程により生成された論理ア
ドレスの所定の上位部分と実アドレスの所定の上位部分
を対応させて記憶するアドレス記憶工程と、生成工程に
おいて生成された実アドレスにより指定される記憶位置
に受信セルに含まれるセルデータを順次記憶するセルデ
ータ記憶工程と、フレームデータの再構成のため、フレ
ームデータの論理アドレスを発生し、アドレス記憶工程
において記憶したデータに基づいて該論理アドレスの所
定の上位部分を対応する実アドレスの所定の上位部分に
変換し、該実アドレスの所定の上位部分と論理アドレス
の所定の下位部分とを連結し、連結されたアドレスによ
り指定された記憶位置に記憶されたセルデータを読出す
工程と、を備えることを特徴とする。

【００２８】

【作用】本発明によるセル受信バッファ装置は、バッフ
ァアドレス変換部が論理アドレスの上位部分が示す位置
に実アドレスの上位部分を格納し、上位層が、フレーム
データをアクセスする場合、論理アドレスの上位部分を
バッファアドレス変換部に供給して実アドレスの上位部
分を読出し、読出した上位実アドレスと論理アドレスの
下位部分（バッファメモリ内の記憶位置を示す）とを連
結して受信バッファ部に与え、記憶データを読出すよう
に構成した。

【００２９】本発明は、上記のように構成したことによ
り、上位層が論理アドレスとして連続したメモリ空間を
指定しても、実際には受信バッファ部にバッファメモリ
単位で離散的に格納されたフレームデータへのアクセス
が可能となり、バッファアドレス変換部の各ワード位置
は実アドレスの上位部分を記憶する容量があればよく、
しかも、記憶ワード数は論理アドレスの上位部分のビッ
ト数により定まる容量のみで足りるため、バッファアド
レス変換部の記憶容量は従来に比して小さくすることが
できる。

【００３０】また、本発明によるセル受信方法は、セル
データの記憶位置の上位論理アドレスと上位実アドレス
を対応させて記憶し、セルデータの読出しの際は、この
記憶データに基づき、論理アドレスの上位部分に対応す
る実アドレスの上位部分を求め、この実アドレスの上位
部分と論理アドレスの下位部分とを連結し、連結したア
ドレスにより指定された位置に記憶されたセルデータが
読出すようにした。

【００３１】本発明は、上記のように構成したことによ
り、連続した論理アドレスを用いて離散的に格納された
フレームデータを読出すことができ、また、アドレス変
換のためには、実アドレスの上位部分と論理アドレスの
上位部分を対応させて記憶するので、アドレス変換のた
めに必要とされるメモリの記憶容量を従来に比して非常
に小さくすることができる。

【００３２】

【実施例】以下、添付図面図１及び図２に基づき、本発
明の一実施例によるセル受信バッファ装置について説明
する。図１において、符号１は下位インタフェース部、
２は受信コネクション識別制御部、３は受信コネクショ
ン情報管理部、４は受信バッファ部、５は上位インタフ
ェース部、６は書込制御部、７はバッファアドレス変換
部を示す。

【００３３】次に、図１に示す各構成部の基本機能及び
基本動作につき説明する。下位インタフェース部１は下
位層よりセル（セル情報）を受信し、受信セルのヘッダ
部分に付加されている受信コネクション情報を受信コネ
クション識別制御部２に供給し、受信セルのペイロード
部分に重畳されているセルデータを受信バッファ部４に
供給する。

【００３４】受信コネクション識別制御部２は受信コネ
クション情報より受信コネクション識別子と受信セル種
別情報を得て、これらを受信コネクション情報管理部３
へ通知する。

【００３５】受信コネクション情報管理部３は受信バッ
ファリスト情報を格納し、受信コネクション毎に受信バ
ッファ部４にバッファメモリ単位で離散的に格納された
フレームデータを１つのツリー構造で管理する。

【００３６】即ち、受信コネクション情報管理部３は、
受信セル種別情報に基づいて受信セルの種別を判別し、
受信セルが先頭セルまたは単一セルである場合、新規の
受信バッファリスト情報を登録すると共に受信バッファ
部４の空いているバッファメモリとバッファアドレス変
換部７の空いている論理アドレス空間を選択する。受信
コネクション情報管理部３は、選択したバッファメモリ
の先頭位置の実アドレスを先頭実アドレスとし、選択し
た論理アドレス空間の先頭位置の論理アドレスを先頭論
理アドレスとして、書込制御部６に通知する。

【００３７】一方、受信セルが中間セルまたは末尾セル
である場合、受信コネクション情報管理部３は受信コネ
クション識別子に基づいて当該受信コネクションに関す
る受信バッファリスト情報を検索し、次に発生すべきア
ドレスとして登録されている先頭実アドレスおよび先頭
論理アドレスを書込制御部６へ通知する。

【００３８】受信バッファ部４は、デュアルポートメモ
リから構成され、２のべき乗個のワードを格納するバッ
ファメモリを２のべき乗個備える。受信バッファ部４
は、書込信号に従って、第１アドレスポートに供給され
るアドレスの示す位置に下位インタフェース部１から第
１データポートに供給されるセルデータをワード単位で
格納する。さらに、受信バッファ部４は、読出信号に従
って、第２アドレスポートに供給されるアドレスの示す
位置からデータを読出して第２データポートから出力す
る。

【００３９】上位インタフェース部５は上位層を構成す
る中央処理装置（ＣＰＵ）にＣＰＵバスを介して接続さ
れ、上位層への情報の通知、上位層からの指示に従った
フレームデータの読出し等の処理を行う。

【００４０】書込制御部６は、受信コネクション情報管
理部３からの情報に基づいて、下位インタフェース部１
がセルデータを受信バッファ部４へ出力する間、書込信
号を発生する。さらに、書込制御部６は実アドレスを受
信バッファ部４の第１アドレスポートに供給し、実アド
レスの上位部分をバッファアドレス変換部７の第１デー
タポートに供給し、論理アドレスの上位部分をバッファ
アドレス変換部７の第１アドレスポートに供給する。こ
こで、上位実アドレスとは、受信バッファ部４におい
て、バッファメモリを指定するために必要な実アドレス
であり、下位実アドレスとは、バッファメモリ内の記憶
位置をワード単位で指定するための実アドレスであり、
上位論理アドレスはフレームデータ単位で付された論理
アドレスであり、下位実アドレスと下位論理アドレスと
は一致する。論理アドレスはフレームデータに対して連
続する値である。

【００４１】書込制御部６は受信コネクション情報管理
部３から供給された先頭実アドレスと先頭論理アドレス
の上位部分を、実アドレス及び上位論理アドレスとして
最初に出力する。以後、実アドレスを順次更新する。こ
れにより、受信バッファ部４にセルデータがワード単位
で順次記憶される。更新された実アドレスの下位部分が
当該バッファメモリの末尾を示す場合は、新たに空いて
いるバッファメモリを割り当てその先頭位置の実アドレ
スを出力する。また、書込制御部６はバッファメモリが
切り替わると、上位論理アドレスを更新する。

【００４２】バッファアドレス変換部７は、デュアルポ
ートメモリから構成され、書込信号に従って書込制御部
６から第１アドレスポートに供給される上位論理アドレ
スの示す位置に第１データポートに供給される実アドレ
スの上位部分を格納する。さらに、バッファアドレス変
換部７は、読出信号に従って、第２アドレスポートに供
給される上位論理アドレスの示す位置から上位実アドレ
スを読出し、第２データポートから出力する。

【００４３】受信セルが先頭セルまたは中間セルである
場合、セルデータを受信バッファ部４に格納した後、書
込制御部６はその時点における実アドレスと論理アドレ
スを受信コネクション情報管理部３へ通知する。受信コ
ネクション情報管理部３は、受信した実アドレスおよび
論理アドレスを、書込制御部６が当該受信コネクション
に対する次のデータ格納時に出力すべき先頭実アドレス
および先頭論理アドレスとして受信バッファリスト情報
を更新する。

【００４４】また、受信セルが末尾セルまたは単一セル
の場合、受信コネクション情報管理部３は、当該受信コ
ネクションの受信バッファリスト情報よりフレームデー
タの先頭論理アドレスであるフレーム先頭論理アドレス
とフレームデータの大きさを求め、上位インタフェース
部５を介して上位層にこれらの情報と共にフレームデー
タの受信を通知する。

【００４５】上位層は、フレームデータをアクセスする
場合、フレーム先頭論理アドレスと読出要求を上位イン
タフェース部５に供給する。上位インタフェース部５は
上位層により指定された論理アドレスの上位部分をバッ
ファアドレス変換部７の第２アドレスポートへ供給し、
下位論理アドレスを受信バッファ部４に供給すると共
に、バッファアドレス変換部７および受信バッファ部４
に読出信号を供給する。バッファアドレス変換部７の第
２データポートは実アドレスの上位部分を出力する。こ
の上位実アドレスと論理アドレスの下位部分を連結して
受信バッファ部４の第２アドレスポートに与える。

【００４６】受信バッファ部４は、第２データポートよ
り、ワード単位でフレームデータを出力し、上位インタ
フェース部５を介して上位層に供給する。上位インタフ
ェース部５は、下位論理アドレスを更新して１つのバッ
ファメモリ内のデータを読出し、１つのバッファメモリ
内のデータの読出しが終わると、上位論理アドレスを更
新して対応する上位実アドレスをバッファアドレス変換
部７から読出し、次のバッファメモリを指定して読出し
を行う。指定された分量のデータが受信バッファ部４か
ら読出された時点で、読出動作は終了する。

【００４７】上位層は、当該フレームデータに対する処
理を完了した時点において、上位インタフェース部５を
介し受信コネクション情報管理部３に対してフレームデ
ータ領域の解放要求を出力する。受信コネクション情報
管理部３は、当該フレームデータの受信に使用したバッ
ファメモリと論理アドレス空間を解放し、次回のセル受
信において再利用できるようにする。

【００４８】次に、フレームデータの受信及び再構成の
方法を、４つのセルデータに分割されたフレームデータ
を受信する場合を例に具体的に説明する。理解を容易に
するため、フレームデータを受信バッファ部４内に離散
的に位置するフレームメモリＢＡないしＢＤに記憶する
と仮定し、該フレームデータの受信コネクションを受信
コネクション１と仮定する。

【００４９】下位インタフェース部１は受信コネクショ
ン１の先頭セル（分割されたフレームデータの最初のデ
ータを含むセル）を受信すると、受信コネクション情報
を受信コネクション識別制御部２に供給し、セルデータ
を受信バッファ部４の第１データポートに供給する。

【００５０】受信コネクション識別制御部２は受信コネ
クション情報から受信コネクション識別子と受信セル種
別情報を得て、これらを受信コネクション情報管理部３
へ通知する。

【００５１】受信コネクション情報管理部３は、受信セ
ルが先頭セルであること、受信コネクションが受信コネ
クション１であることを判別し、受信コネクション１に
関する受信バッファリスト情報を新規に登録し、受信バ
ッファ部４の空バッファメモリＢＡを選択し、その先頭
実アドレスとバッファアドレス変換部７の空論理アドレ
ス空間を選択し、その先頭論理アドレスを書込制御部６
に通知する。

【００５２】書込制御部６は、受信コネクション情報管
理部３から供給されたアドレスに応答し、書込信号を発
生すると共に先頭実アドレスと先頭論理アドレスを出力
し、セルデータの最初の１ワードをバッファメモリＢＡ
の先頭位置に保存する。次に、実アドレスのうちのバッ
ファメモリ内の格納位置を示す下位部分を更新し、次の
１ワードをバッファメモリＢＡの次の位置に保存する。
以後、同様の動作を繰り返し、先頭セルのセルデータを
バッファメモリＢＡに順次ワード単位で格納する。

【００５３】セルデータのバッファメモリＢＡへの格納
が終了した時点で、実アドレスの下位部分は、バッファ
メモリＢＡの末尾を示しており、書込制御部６は、新た
に空バッファメモリＢＢを受信コネクション１に割り当
て、その先頭位置の実アドレスを発生し、さらに、上位
論理アドレスを更新する。

【００５４】受信コネクション情報管理部３は書込制御
部６から通知された実アドレスと論理アドレスを、書込
制御部６が受信コネクション１の第２セルを受信した際
に書込制御部６が発生すべき先頭実アドレス（バッファ
メモリＢＢの先頭実アドレス）と先頭論理アドレスとし
て登録する。

【００５５】一方、バッファアドレス変換部７は、上位
論理アドレスが指示する記憶位置にバッファメモリＢＡ
の位置を示す実アドレスの上位部分を格納する。

【００５６】受信セルが先頭セルなので、第１セルのセ
ルデータのバッファメモリＢＡへの格納後、書込制御部
６はその時点における実アドレス（バッファメモリＢＢ
の先頭実アドレス）と論理アドレスを受信コネクション
情報管理部３へ通知する。受信コネクション情報管理部
３は、受信した実アドレスおよび論理アドレスを、書込
制御部６が受信コネクション１について次のデータ格納
時に出力すべき先頭実アドレスおよび先頭論理アドレス
として受信バッファリスト情報に登録する。

【００５７】下位インタフェース部１は受信コネクショ
ン１の第２セルを受信すると、受信コネクション情報を
受信コネクション識別制御部２に供給し、セルデータを
受信バッファ部４に供給する。受信コネクション識別制
御部２は受信コネクション識別子と受信セル種別情報を
受信コネクション情報管理部３へ通知する。

【００５８】第２セルは中間セルであるので、受信コネ
クション情報管理部３は、受信コネクション１に関する
受信バッファリスト情報を参照し、受信コネクション１
に関し、書込制御部６が次に発生すべきものとして登録
されている先頭論理アドレスと先頭実アドレスを書込制
御部６に通知する。

【００５９】書込制御部６は、書込信号を発生すると共
に実アドレスと論理アドレスを出力し、第２セルのセル
データの最初の１ワードをバッファメモリＢＢの先頭位
置に保存する。以後、アドレスを順次更新し、セルデー
タをバッファメモリＢＢにワード単位で順次保存する。
第２セルのバッファメモリＢＢへの格納終了後、書込制
御部６は、空バッファメモリＢＣを受信コネクション１
に割り当て、その先頭位置の実アドレスを出力し、さら
に、上位論理アドレスを更新し、これらを書込制御部６
に通知する。

【００６０】受信コネクション情報管理部３は、受信し
た実アドレスおよび論理アドレスを、受信バッファリス
ト情報に登録する。一方、バッファアドレス変換部７
は、上位論理アドレスにより指示される位置にバッファ
メモリＢＢを指示する実アドレスの上位部分を格納す
る。

【００６１】第３セルについても同様の処理が行われ、
セルデータがバッファメモリＢＣに格納され、上位論理
アドレスと上位実アドレスの関係がバッファアドレス変
換部７に保存される。

【００６２】下位インタフェース部１が第４セル（末尾
セル）を受信すると、受信コネクション情報管理部３は
受信コネクション識別子に基づいて当該受信コネクショ
ンに対する受信バッファリスト情報を検索し、次に発生
すべきものとして登録されているバッファメモリＢＤの
先頭実アドレスおよび先頭論理アドレスを書込制御部６
へ通知する。

【００６３】書込制御部６は、書込信号を発生すると共
に実アドレスと論理アドレスを出力し、第４セルのセル
データをバッファメモリＢＤに保存する。この際、論理
アドレスの上位部分と実アドレスの上位部分の関係がバ
ッファアドレス変換部７に保存される。

【００６４】第４セルのセルデータのバッファメモリＢ
Ｄへの保存が終了すると、受信コネクション情報管理部
３は、受信コネクション１の受信バッファリスト情報か
らそのフレームデータが格納されている論理空間の先頭
論理アドレスとフレームデータのサイズを求める。受信
コネクション情報管理部３は、上位インタフェース部５
を介してこれらの情報と共にフレームデータの受信を上
位層に通知する。上位層はこのフレームデータをアクセ
スする場合、その先頭論理アドレス、データサイズ、読
出要求等を上位インタフェース部５に供給する。

【００６５】上位インタフェース部５は上位層により指
定された論理アドレスの上位部分をバッファアドレス変
換部７の第２アドレスポートへ供給し、バッファアドレ
ス変換部７および受信バッファ部４に読出信号を発生す
る。バッファアドレス変換部７の第２データポートは、
まず、バッファメモリＢＡの先頭実アドレスの上位部分
を出力する。この上位実アドレスと上位インタフェース
部５からの論理アドレスの下位部分とを連結して受信バ
ッファ部４の第２アドレスポートに与える。

【００６６】上位インタフェース部５は、下位論理アド
レスを順次更新して、バッファメモリＢＡに記憶されて
いる先頭セルのセルデータをワード単位で読出し、先頭
セルのセルデータの読出しが終了すると、上位論理アド
レスを更新して、対応する上位実アドレスをバッファア
ドレス変換部７から読出し、バッファメモリＢＢに記憶
されている第２セルのセルデータを読出す。以後、同様
にしてフレームデータを読出し、上位層から指示された
量のデータを読出した時点で読出しを終了する。上位イ
ンタフェース部５は読出したデータを上位層に供給す
る。

【００６７】上位層は、当該フレームデータに対する処
理を完了した時点で、上位インタフェース部５を介して
受信コネクション情報管理部３へフレームデータ領域の
解放要求を出力する。受信コネクション情報管理部３
は、当該フレームデータの受信に使用したバッファメモ
リＢＡないしＢＤと論理アドレス空間を解放する。

【００６８】なお、この発明は上記実施例に限定されな
い。例えば、上記実施例では受信バッファ部４、バッフ
ァアドレス変換部７としてデュアルポートメモリを使用
したが、シングルポートメモリを使用してもよい。ま
た、受信装置の構成も図１に示す構成に限定されない。
受信コネクション情報管理部３が管理する受信バッファ
リスト情報も特定の形式に限定されず、任意の形式を採
用しうる。また、上記実施例では、バッファメモリのサ
イズとセルのペイロード部分のサイズを一致させたが、
これらは異なってもよい。

【００６９】

【発明の効果】本発明によるセル受信バッファ装置は、
以上説明したように構成して、バッファアドレス変換部
の各記憶領域は実アドレスの上位部分のみを格納するよ
うにしたことにより、メモリ容量を小さくすることがで
き、さらに、そのアドレス空間は単に論理アドレスの上
位部分と実アドレスとの組み合わせを格納するようにし
たことにより、メモリ容量の大幅な削減が可能となり、
ハードウェアコストを相当低くすることができる。

【図面の簡単な説明】

【図１】本発明の一実施例にかかるセル受信バッファ装
置の構成図

【図２】従来の受信バッファ部の構成図

【図３】従来のセル受信バッファ装置の構成図

【符号の説明】

１ 下位インタフェース部 ２ 受信コネクション識別制御部 ３ 受信コネクション情報管理部 ４ 受信バッファ部 ５ 上位インタフェース部 ６ 書込制御部 ７ バッファアドレス変換部 ８ 下位インタフェース部 ９ 受信コネクション識別制御部 １０ 受信コネクション情報管理部 １１ 受信バッファ部 １２ 上位インタフェース部 １３ 書込制御部 １４ バッファアドレス変換部

Claims (3)

【特許請求の範囲】
1. 【請求項１】セルをデータ伝送単位とし、各セルに複数
   に分割されたフレームデータを重畳して送受信を行なう
   データ伝送装置の受信装置において、 書込用アドレスポートと書込用データポート及び読出用
   アドレスポートと読出用データポートを有する第１のメ
   モリと、 書込用アドレスポートと書込用データポート及び読出用
   アドレスポートと読出用データポートを有する第２のメ
   モリと、 セルを受信し、受信セルに含まれるセルデータを前記第
   ２のメモリの書込用データポートに供給する受信手段
   と、 前記受信手段によるセルの受信に応答して、前記セルデ
   ータの前記第２のメモリ内の記憶位置を示す論理アドレ
   スの所定の上位部分を発生して前記第１のメモリの書込
   用アドレスポートに供給し、前記セルデータの前記第２
   のメモリ内の記憶位置の実アドレスを生成し、前記実ア
   ドレスの所定の上位部分を前記第１のメモリの書込用デ
   ータポートに供給して、前記論理アドレスの上位部分に
   より指定される位置に前記実アドレスの上位部分を書込
   み、該実アドレスを第２のメモリの書込用アドレスポー
   トに供給して、第２のメモリの該実アドレス位置にセル
   データを書込む書込制御部と、 前記第２のメモリに記憶されたセルデータを再構成する
   べく、前記セルデータの論理アドレスを順次発生し、該
   論理アドレスの所定の上位部分を前記第１のメモリの読
   出用アドレスポートに供給して対応する実アドレスの所
   定の上位部分を前記第１のメモリの読出用データポート
   から読出して、前記論理アドレスの所定の下位部分と連
   結し、前記第２のメモリの読出用アドレスポートに供給
   してセルデータを順次読出す読出手段、とを備えること
   を特徴とする受信装置。
2. 【請求項２】セルをデータ伝送単位とし、各セルに複数
   に分割されたフレームデータを重畳して送受信を行なう
   データ伝送方法であって、 セルの受信に応答し、前記セルに含まれるセルデータの
   記憶領域の論理アドレスの所定の上位部分と実アドレス
   を生成する生成工程と、 前記生成工程により生成された前記論理アドレスの所定
   の上位部分と前記実アドレスの所定の上位部分を対応さ
   せて記憶するアドレス記憶工程と、 前記生成工程において生成された実アドレスにより指定
   される記憶位置に受信セルに含まれるセルデータを順次
   記憶するセルデータ記憶工程と、 前記フレームデータを再構成するべく、前記セルデータ
   の論理アドレスを発生し、前記アドレス記憶工程におい
   て対応させて記憶したアドレスに基づき前記論理アドレ
   スの所定の上位部分に対応する実アドレスの所定の上位
   部分を求め、該実アドレスの所定の上位部分と前記論理
   アドレスの所定の下位部分とを連結し、連結されたアド
   レスにより指定した記憶位置に記憶されているセルデー
   タを読出す工程、とを備えることを特徴とするセル受信
   方法。
3. 【請求項３】セルをデータ伝送単位とし、複数の論理的
   コネクションを多重し、各セルに前記コネクションを識
   別する受信コネクション識別子と複数に分割されたフレ
   ームデータを重畳して送受信を行なうデータ伝送装置の
   受信装置において、 １フレームデータが複数に分割されてペイロード部分に
   重畳されたセルを下位層より受信してセルデータを出力
   する下位インタフェース部と、 ２のべき乗のワード数を格納する固定長容量のバッファ
   メモリを複数備え、１フレームデータに対して１つのリ
   スト構造で複数のバッファメモリを連結してフレームバ
   ッファを構成し、受信セルのペイロード部分を格納する
   受信バッファ部と、 上位層からの要求に応答し、前記リスト構造により連結
   された複数のバッファメモリからなるフレームバッファ
   からフレームデータを読出すべく、論理アドレスと読出
   信号を出力する上位インタフェース部と、 受信セルから受信コネクション識別子と受信セルの種別
   を検出する受信コネクション識別制御部と、 前記受信コネクション識別子と受信セルの種別に対応づ
   けて、受信したフレームデータの前記バッファメモリへ
   の格納状況を示す受信バッファリスト情報を作成し、管
   理する受信コネクション情報管理部と、 受信セルのペイロード部分を前記バッファメモリに対す
   る格納を起動する書込信号と前記バッファメモリにおけ
   るデータの格納位置を示す実アドレスと論理アドレスを
   出力し、前記実アドレスは前記受信バッファリスト情報
   により当該受信コネクションにおけるそれまでのフレー
   ムデータが格納されている前記バッファメモリの末尾の
   位置に続けて後続するペイロード部分を格納する実アド
   レスを指定し、更に、当該バッファメモリが満杯になっ
   た場合は新たに空のバッファメモリを割り当てその先頭
   位置より前記ペイロード部分を続けて格納する実アドレ
   スを指定し、前記論理アドレスは前記バッファメモリ内
   の個々のデータ位置を示す下位部分を除いた上位論理ア
   ドレスを１フレームデータの受信完了までバッファメモ
   リの切替えごとに順次更新する書込制御部と、 前記書込制御部が出力する前記上位論理アドレスと前記
   実アドレスの上位部分を対応づけて記憶し、前記上位イ
   ンタフェースから出力された上位論理アドレスを前記受
   信バッファ部の実アドレスの上位部分に変換し、該実ア
   ドレスの上位部分と前記上位インタフェースから出力さ
   れた論理アドレスの下位部分とを連結して前記受信バッ
   ファ部をアドレスするバッファアドレス変換部と、から
   構成されることを特徴とするセル受信バッファ装置。