JP2000295227A - 逆多重通信におけるフレーム分割送信回路 - Google Patents

Abstract

(57)【要約】 【解決手段】 分割制御回路１は、受け入れたフレーム
Ｆｒからデータサイズを検出して回線データテーブルに
基づいて上記フレームＦｒを複数の回線に分割して割り
当てる。分割フレーム生成回路３［１］〜３［３］は、
フレームデータの全てを格納する複数のメモリ４［１］
〜４［３］から自己の回線に割り当てられたフレームデ
ータを読み出して分割フレームＦｄ［１］〜Ｆｄ［３］
を再構築する。 【効果】 受け入れるフレームのフレーム長が可変であ
り、かつ各回線の伝送容量が異なっていても、データ量
／伝送容量、に不均衡が発生しないため、伝送効率が向
上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の通信回線を
同時並列的に利用して大量の情報を短時間に転送するデ
ータ通信用のフレーム分割送信回路に関する。

【０００２】

【従来の技術】従来、複数の通信回線を同時並列的に利
用して、大量の情報を短時間に転送する方法として以下
に記す二つの方法が採用されていた。 １．フレーム単位で並列送信する方法 この方法では、送信側で送信処理部が、通信利用者から
複数のフレームを連続して受け入れる。この複数のフレ
ームをフレーム単位で複数の回線に分配して並列伝送す
る。受信側で受信処理部が、この複数のフレームを元の
順番に並べ替えて通信利用者へ転送する。

【０００３】２．セル単位で並列送信する方法 この方法では、送信側で送信処理部が、通信利用者から
複数のフレームを連続して受け入れる。この複数のフレ
ームをフレーム毎にＡＴＭ（Asynchronous Transfer Mo
de）セルに分割する。受信側では、並列伝送されてくる
複数のセルを受け入れる。受信処理部が、この複数のセ
ルから元のフレームを再生成する。再生成したフレーム
を順番に並べ替えて通信利用者へ転送する。詳細につい
ては、例えば［複数ＡＴＭ回線並列利用における高速通
信の実現法の一検討］（１９９６年電子情報通信学会総
合大会Ｂ―７７８ＮＴＴ通信網研究所）に記載されてい
る。

【０００４】

【発明が解決しようとする課題】ところで、上記のよう
な従来の技術には、次のような解決すべき課題があっ
た。上記１では、各回線の伝送容量を同じにしても、フ
レーム長が可変であれば、各回線で送信されるデータ量
に不均衡が発生する。その結果回線利用に無駄が発生す
る。上記２では、各回線の伝送容量が異なっている場合
に、データ量／伝送容量、に不均衡が発生する。その結
果回線利用に無駄が発生する。

【０００５】

【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。 〈構成１〉フレームデータと制御データとを含むフレー
ムを受け入れて、上記制御データの示す上記フレームデ
ータのデータサイズを検出し、複数の回線の回線容量に
応じて上記フレームデータを分割して割り当てる分割制
御情報を生成する分割制御回路と、いずれも上記フレー
ムデータの全体を格納する上記複数の回線のそれぞれの
ために配置される複数のメモリと、上記分割制御回路か
ら上記分割制御情報を受け入れて、この分割制御情報に
基づいて上記メモリから自己の回線に割り当てられたフ
レームデータを読み出して分割フレームを再構築する上
記複数の回線のそれぞれのために配置される分割フレー
ム生成回路を備えたことを特徴とする逆多重通信におけ
るフレーム分割送信回路。

【０００６】〈構成２〉構成１に記載のフレーム分割送
信回路において、上記分割制御回路は、上記複数の回線
それぞれの回線容量を格納する回線データテーブルを所
持し、この回線データテーブルに基づいて上記分割制御
情報を生成することを特徴とする逆多重通信におけるフ
レーム分割送信回路。

【０００７】〈構成３〉構成１に記載のフレーム分割送
信回路において、上記分割制御情報は、上記複数の回線
のそれぞれのために配置される複数のメモリから自己の
回線に割り当てられたフレームデータを読み出す位置と
その読み出すデータ量が書き込まれていることを特徴と
する逆多重通信におけるフレーム分割送信回路。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。分割制御回路は、受け入れたフレ
ームからデータサイズを検出して、そのデータを複数の
回線に分割して割り当てるための分割制御情報を生成す
る。この分割制御情報は、予め設定されている回線の伝
送容量に応じて生成される。同時に上記複数の回線にそ
れぞれ対応して配置されている複数のメモリのそれぞれ
に上記受け入れたフレームデータの全てが等しく格納さ
れる。各回線毎に配置されている分割フレーム生成回路
は、上記分割制御情報に書き込まれているデータ量と開
始アドレスに基づいて、そのデータを読み出して分割フ
レームを再構築する。以上の制御動作を実行するために
本発明によるフレーム分割送信回路は、以下のように構
成される。

【０００９】〈具体例の構成〉図１は、本発明によるフ
レーム分割送信回路のブロック図である。本発明による
フレーム分割送信回路は、分割制御回路１と、フレーム
記憶回路２と、分割フレーム生成回路３を備える。

【００１０】分割制御回路１は、フレーム分割送信回路
が通信利用者からフレームＦｒを受け入れたときに、そ
のフレームＦｒのデータサイズＤｓを検出する部分であ
る。このデータサイズＤｓから後に説明する分割制御情
報Ｄｃを生成して分割フレーム生成回路３へ送出する部
分でもある。この分割制御回路１は、内部に、予め設定
された回線の伝送容量、或いはその比を格納する回線デ
ータテーブル５を所持する。

【００１１】フレーム記憶回路２は、内部に各回線に対
応した回線毎のメモリ４を備える部分である。フレーム
分割送信回路が通信利用者からフレームＦｒを受け入れ
たときに、そのフレームＦｒのデータＤｄを全てのメモ
リ４に等しく格納する。更に、後に説明する分割フレー
ム生成回路３の要求に応じて指定されるアドレスのデー
タＤｒを読み出して送出する部分でもある。

【００１２】分割フレーム生成回路３は、各回線に対応
して回線毎に１個配置される。分割制御回路１が送出す
る分割制御情報Ｄｃを受け入れる。この分割制御情報Ｄ
ｃに基づいてフレーム記憶回路２内の自己の属する回線
に対応するメモリ４から指定されるアドレスのデータＤ
ｒを受け入れて分割フレームＦｄを再構築する部分であ
る。分割フレームＦｄを再構築するに当たって必要な制
御信号を追加する部分でもある。分割フレームＦｄは、
分割送信回路から送出されＡＡＬ処理回路１１及びＡＴ
Ｍ処理回路１２によって通常の処理がなされた後、各回
線へ送出される。

【００１３】〈具体例の動作〉図２は、本発明による分
割送信回路の動作説明図である。図２は、本発明による
分割送信回路の各構成部分の役割をイメージ的に表した
図である。動作説明の前提条件を以下のように定める。

【００１４】条件１．分割送信回路が受け入れるフレー
ムＦｒのデータサイズを１０００バイトとする。 条件２．回線１、回線２、回線３、それぞれの回線容量
比をそれぞれ２対１対１とする。 条件３．フレームＦｒのデータの先頭から回線１、回線
２、回線３の順番でデータ分配するものとする。 図２のステップＳ１〜ステップＳ５に従って本発明によ
る分割送信回路の動作について説明する。

【００１５】ステップＳ１ 分割制御回路１が、フレームＦｒのフレームサイズを検
出して分割制御情報Ｄｃを生成する。条件１及び条件２
よりデータサイズ１０００バイトのフレームＦｒを回線
１に５００バイト｛フレームサイズ・（回線１／回線全
体）｝、回線２に２５０バイト｛フレームサイズ・（回
線２／回線全体）｝、回線３に２５０バイト｛フレーム
サイズ・（回線３／回線全体）｝、に分配する。

【００１６】更に条件３より、回線１にフレームＦｒの
先頭から５００バイト分配する。即ち回線１のオフセッ
ト０とする。回線２にフレームＦｒの５０１バイト〜７
５０バイトを分配する。即ち、回線２のオフセットを５
００とする。回線３にフレームＦｒの７５１バイト〜１
０００を分配する。即ち、回線３のオフセットを７５０
とする。

【００１７】ステップＳ２ フレーム記憶回路２、フレームＦｒをメモリ４［１］〜
メモリ４［３］のそれぞれに１０００バイトのデータＤ
ｄを格納する。

【００１８】ステップＳ３ 分割フレーム生成回路３［１］〜分割フレーム生成回路
３［３］は、ステップＳ１で生成した分割制御情報Ｄｃ
を分割制御回路１から受け入れる。この分割制御情報Ｄ
ｃに基づいて分割フレーム生成回路３［１］は、メモリ
４［１］の先頭から５００バイト読み出し、その先頭に
ヘッダを追加して分割フレームＦｄ［１］を再構築す
る。

【００１９】同様にして分割フレーム生成回路３［２］
は、メモリ４［２］の５０１バイト〜７５０バイトを読
み出し、その先頭にヘッダを追加して分割フレームＦｄ
［２］を再構築する。更に、分割フレーム生成回路３
［３］は、メモリ４［３］の７５１バイト〜１０００バ
イトを読み出し、その先頭にヘッダを追加して分割フレ
ームＦｄ［３］を再構築する。

【００２０】ステップＳ４ ＡＡＬ処理回路１１［１］〜ＡＡＬ処理回路１１［３］
は、それぞれ分割フレーム生成回路３［１］〜分割フレ
ーム生成回路３［３］から分割フレームＦｄ［１］〜分
割フレームＦｄ［３］を受け入れてＡＡＬ５のフレーム
形式に変換する。ここで分割フレームＦｄ［１］〜分割
フレームＦｄ［３］の末尾に、フレームの後端を表すト
レーラが追加される。尚、ＡＡＬ（ＡＴＭアダプション
レイヤ）処理とは、さまざまな上位アプリケーションの
データ単位と、セルで統一的に扱われる４８バイトのユ
ーザ情報との整合／調整する処理である。

【００２１】ステップＳ５ ＡＴＭ処理回路１２［１］〜ＡＴＭ処理回路１２［３］
は、それぞれＡＡＬ処理回路１１［１］〜ＡＡＬ処理回
路１１［３］からＡＡＬ処理された分割フレームＦａ
［１］〜ＡＡＬ処理された分割フレームＦａ［３］を受
け入れてＡＴＭセルに分解して所定の回線へ送出する。

【００２２】以上本発明による分割送信回路の動作を各
構成要素の役割分担的な観点から説明した。ここで留意
すべき点は以下の通りである。分割制御回路１は、内部
に、予め設定された回線の伝送容量、或いはその比を格
納する回線データテーブル５に基づいて分割制御情報Ｄ
ｃを生成している。従って受け入れるフレームのフレー
ム長が可変であり、かつ各回線の伝送容量が異なってい
ても、データ量／伝送容量、に不均衡が発生しないとい
うことである。

【００２３】次に本発明による分割送信回路の動作を図
を用いて時系列的な観点から再度説明する。図３は、本
発明による分割送信回路の時系列動作説明図である。縦
軸に時間経過を、横軸に複数の回線を並べて記載してあ
る。縦軸の時刻Ｔ１〜時刻Ｔ５に沿って分割送信回路の
動作について説明する。動作説明の前提条件を上記各構
成要素の役割分担的な観点からの説明と同様に以下のよ
うに定める。

【００２４】条件１．分割送信回路が受け入れるフレー
ムＦｒのデータサイズを１０００バイトとする。 条件２．回線１、回線２、回線３、それぞれの回線容量
比をそれぞれ２対１対１とする。 条件３．フレームＦｒのデータの先頭から回線１、回線
２、回線３の順番でデータ分配するものとする。

【００２５】時刻Ｔ１ フレーム記憶回路２は、フレームＦｒを通信利用者から
受け入れてメモリ４［１］〜メモリ４［３］のそれぞれ
に１０００バイトのデータＤｄの格納を開始する。同時
に、分割制御回路１が、フレームＦｒのフレームサイズ
を検出して分割制御情報Ｄｃを生成する。分割制御回路
１は、回線データテーブルに基づいて各回線毎分割制御
情報Ｄｃを生成して各回線毎に分割フレーム生成回路３
［１］〜３［３］へ送出する。同時に分割フレームに追
加する再構築用ヘッダを生成する。以上の動作は、通
常、フレーム記憶回路２がデータＤｄの格納中に終了す
る。

【００２６】時刻Ｔ２ フレーム記憶回路２がデータＤｄを格納を終了する。分
割フレーム生成回路３［１］〜３［３］は、分割制御情
報Ｄｃに基づいて対応するメモリ４［１］〜メモリ４
［３］から自己に割り当てられた量読み出して上記再構
築用ヘッダを追加し、分割フレームを生成してＡＡＬ処
理回路１１［１］〜ＡＡＬ処理回路１１［３］へ送出す
る。

【００２７】時刻Ｔ３ ＡＡＬ処理回路１１［１］〜ＡＡＬ処理回路１１［３］
は、それぞれ分割フレーム生成回路３［１］〜分割フレ
ーム生成回路３［３］から分割フレームＦｄ［１］〜分
割フレームＦｄ［３］を受け入れてＡＡＬ５のフレーム
形式に変換する。ここで分割フレームＦｄ［１］〜分割
フレームＦｄ［３］の末尾に、フレームの後端を表すト
レーラが追加される。

【００２８】時刻Ｔ４ ＡＴＭ処理回路１２［１］〜ＡＴＭ処理回路１２［３］
は、それぞれＡＡＬ処理回路１１［１］〜ＡＡＬ処理回
路１１［３］からＡＡＬ処理された分割フレームＦａ
［１］〜ＡＡＬ処理された分割フレームＦａ［３］を受
け入れてＡＴＭセルに分解して所定の回線へ送出する。

【００２９】以上本発明による分割送信回路の動作を時
系列的な観点から説明した。ここで留意すべき点は以下
の通りである。フレーム記憶回路２には回線数（上記説
明では３）に等しいメモリ４［１］〜メモリ４［３］が
配置されているため時刻Ｔ２以降は、各回線毎の独立並
行処理が可能になる。即ち処理に要する時間は、最短に
なるということである。

【００３０】尚、以上の説明は、回線数を３に限定して
説明したが、本発明はこれに限定されるものではなく、
２以上の任意の回線数で適用可能である。又、上記説明
では、複数の回線に配分するデータ量を回線データテー
ブルに基づいて正確に配分したが、本発明は、これに限
定されるものではない。即ち、データの区切り等に応じ
て配分を変更してもよい。

【００３１】又、適用プロトコルに関してもＡＡＬ５を
用いたＡＴＭ回線に限定して説明したが、本発明は、こ
れに限定されるものではなく、可変長フレームの送信可
能なプロトコルの回線であればどんなプロトコルでも適
用可能である。又、コネクションについては特に限定し
なかったが、各コネクションは、必ずしも物理的に複数
の回線である必要はなく、１本の回線上に理論的に複数
のコネクションを確保するような場合にも適用できる。
更に、コネクションの媒体についても特に説明しなかっ
たが、これは有線、無線を問わず、有線、無線が混在し
ていてもよい。

【００３２】

【発明の効果】１．分割制御回路は、内部に、予め設定
された回線の伝送容量、或いはその比を格納するデータ
回線データテーブルに基づいて分割制御情報を生成す
る。この分割情報に基づいて複数の回線にデータが配分
されるため、受け入れられるフレームのフレーム長が可
変であり、かつ各回線の伝送容量が異なっていても、デ
ータ量／伝送容量、に不均衡が無くなるため回線利用に
無駄が発生しなくなり、伝送効率が向上する。 ２．フレーム記憶回路に回線数に等しいメモリが配置さ
れているため、データは、各回線毎に独立並行処理され
る。従って処理に要する時間は、最短になり伝送効率が
向上する。

【図面の簡単な説明】

【図１】本発明によるフレーム分割送信回路のブロック
図である。

【図２】本発明による分割送信回路の動作説明図であ
る。

【図３】本発明による分割送信回路の時系列動作説明図
である。

【符号の説明】

１ 分割制御回路 ２ フレーム記憶回路 ３［１］〜３［３］ 分割フレーム生成回路 ４［１］〜４［３］ メモリ ５ 回線データテーブル １１［１］〜１１［３］ ＡＡＬ処理回路 １２［１］〜１２［３］ ＡＴＭ処理回路 Ｆｄ［１］〜Ｆｄ［３］ 分割フレーム Ｆｒ フレーム Ｄｄ データ Ｄｃ 分割制御情報 Ｄｓ データサイズ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 雅喜 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 小沼 良平 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 中里 秀則 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 Ｆターム(参考） 5K030 GA01 GA08 HA10 HB11 HB29 JA01 JA05 JL04 KA04 MB11

Claims (3)

【特許請求の範囲】
1. 【請求項１】 フレームデータと制御データとを含むフ
   レームを受け入れて、前記制御データの示す前記フレー
   ムデータのデータサイズを検出し、複数の回線の回線容
   量に応じて前記フレームデータを分割して割り当てる分
   割制御情報を生成する分割制御回路と、 いずれも前記フレームデータの全体を格納する前記複数
   の回線のそれぞれのために配置される複数のメモリと、 前記分割制御回路から前記分割制御情報を受け入れて、
   この分割制御情報に基づいて前記メモリから自己の回線
   に割り当てられたフレームデータを読み出して分割フレ
   ームを再構築する前記複数の回線のそれぞれのために配
   置される分割フレーム生成回路を備えたことを特徴とす
   る逆多重通信におけるフレーム分割送信回路。
2. 【請求項２】 請求項１に記載のフレーム分割送信回路
   において、 前記分割制御回路は、 前記複数の回線それぞれの回線容量を格納する回線デー
   タテーブルを所持し、この回線データテーブルに基づい
   て前記分割制御情報を生成することを特徴とする逆多重
   通信におけるフレーム分割送信回路。
3. 【請求項３】 請求項１に記載のフレーム分割送信回路
   において、 前記分割制御情報は、 前記複数の回線のそれぞれのために配置される複数のメ
   モリから自己の回線に割り当てられたフレームデータを
   読み出す位置とその読み出すデータ量が書き込まれてい
   ることを特徴とする逆多重通信におけるフレーム分割送
   信回路。