JP4075257B2

JP4075257B2 - 誘導性負荷駆動装置

Info

Publication number: JP4075257B2
Application number: JP34486599A
Authority: JP
Inventors: 真一前田; 浩之川端; 初男岡田; 真秀梶川
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-12-03
Filing date: 1999-12-03
Publication date: 2008-04-16
Anticipated expiration: 2019-12-03
Also published as: JP2001160749A

Description

【０００１】
【発明の属する技術分野】
本発明は、誘導性負荷に流れる電流をフィードバック制御する誘導性負荷駆動装置に関する。
【０００２】
【従来の技術】
従来より、リニアソレノイド等の誘導性負荷の駆動装置として、誘導性負荷に実際に流れる電流を、誘導性負荷の通電経路に設けた電流検出抵抗を用いて電圧値として検出し、その検出電圧が、マイクロコンピュータから出力された制御信号（デューティ比が制御された信号）を電圧に変換する電圧変換回路からの出力（指令電圧）と同じになるように、誘導性負荷への通電電流をフィードバック制御するものが知られている。
【０００３】
そして、この種の誘導性負荷駆動装置は、例えば、図４に示すように構成され、次のように動作する。
図４に示す誘導性負荷駆動装置は、一端が、図示しないバッテリの正極側からバッテリ電圧＋Ｂが供給される電源ラインに接続され、他端が、電流検出用抵抗ＲＯ及び通電制御用スイッチング素子であるＮＰＮトランジスタＴ３を介して、バッテリの負極側と同電位のグランドラインＧＮＤに接続された、車両制御用のリニアソレノイドＬＯを通電制御するものである。
【０００４】
そして、この駆動装置では、電流検出抵抗ＲＯの両端電圧を、オペアンプＯＰ１と抵抗ＲＮ１，ＲＮ２，ＲＰ１，ＲＰ２とからなる差動増幅回路にて増幅し、更に、オペアンプＯＰ２と抵抗ＲＮ３，ＲＮ４とからなる非反転増幅回路にて増幅することにより、リニアソレノイドＬＯに流れた電流（ソレノイド電流）Ｉを、検出電圧ＶＯに変換する。
【０００５】
また、駆動装置には、リニアソレノイドＬＯに流すべき目標電流に応じてデューティ比を制御した制御信号（この例では、制御信号は、Low レベルでＯＮとなるように設定される）を発生するマイクロコンピュータ（以下単にＣＰＵという）１２が設けられている。そして、このＣＰＵ１２からは、リニアソレノイドＬＯの駆動周波数（例えば５００Ｈｚ）に対応した一定周期（例えば２ｍsec.）で、制御信号が出力され、これがＰＮＰトランジスタＴ１のベースに入力される。
【０００６】
ＰＮＰトランジスタＴ１のエミッタは、図示しない定電圧回路から電源供給を受ける＋５Ｖの電源ラインに接続され、コレクタは、抵抗Ｒ１及びＲ２を介してグランドＧＮＤに接地されている。このため、ＰＮＰトランジスタＴ１は、ＣＰＵ１２から出力される制御信号がLow レベルであるときにＯＮ状態となり、ＣＰＵ１２から出力される制御信号のデューティ比に応じて、抵抗Ｒ１及びＲ２への通電・非通電を切り換える。
【０００７】
また、抵抗Ｒ１及びＲ２の接続点は、一対の入力端子間にコンデンサＣ１が接続されたコンパレータＣＭＰ１の反転入力端子（−）に、抵抗Ｒ３を介して接続され、しかも、コンパレータＣＭＰ１の非反転入力端子（＋）には、上述した非反転増幅回路を構成するオペアンプＯＰ２の出力が接続されている。このため、ＰＮＰトランジスタＴ１のＯＮ時に抵抗Ｒ１，Ｒ２に印加された電源電圧（約５Ｖ）は、抵抗Ｒ１，Ｒ２にて分圧され、その分圧電圧は、抵抗Ｒ３及びコンデンサＣ１により、検出電圧ＶＯを基準として積分される。但し、抵抗Ｒ３の抵抗値は、抵抗Ｒ１，Ｒ２に比べて充分大きい値（Ｒ１，Ｒ２＜＜Ｒ３）に設定されている。
【０００８】
従って、コンパレータＣＭＰ１の反転入力端子（−）には、制御信号のデューティ比（換言すれば目標電流）に対応した電圧（指令電圧）が印加されることになり、コンパレータＣＭＰ１の出力は、この指令電圧が検出電圧ＶＯ以下であればHighレベル、指令電圧が検出電圧ＶＯよりも大きいときにLow レベルとなる。
【０００９】
尚、図４に示す誘導性負荷駆動装置では、ＰＮＰトランジスタＴ１、抵抗Ｒ１，Ｒ２，Ｒ３、及びコンデンサＣ１が、マイクロコンピュータから出力された制御信号を指令電圧に変換する電圧変換回路として機能する。
次に、コンパレータＣＭＰ１の出力は、抵抗Ｒ４及びＲ５を介して、＋５Ｖの電源ラインに接続されており、これら各抵抗Ｒ４，Ｒ５の接続点には、ＰＮＰトランジスタＴ２のベースが接続されている。また、ＰＮＰトランジスタＴ２のエミッタは、＋５Ｖの電源ラインに直接接続され、コレクタは、抵抗Ｒ６及びＲ７を介して、グランドラインＧＮＤに接地されている。そして、この抵抗Ｒ６，Ｒ７の接続点には、リニアソレノイドＬＯへの通電経路上に設けられたＮＰＮトランジスタＴ３のベースが接続されている。尚、ＮＰＮトランジスタＴ３は、コレクタが電流検出抵抗ＲＯを介してリニアソレノイドＬＯの一端に接続され、エミッタがグランドラインＧＮＤに接地されている。
【００１０】
従って、コンパレータＣＭＰ１の出力がLow レベルであれば、ＰＮＰトランジスタＴ２及びＮＰＮトランジスタＴ３がＯＮ状態となって、図示しないバッテリからリニアソレノイドＬＯへの通電経路が形成され、逆に、コンパレータＣＭＰ１の出力がHighレベルであれば、ＰＮＰトランジスタＴ２及びＮＰＮトランジスタＴ３がＯＦＦ状態となって、リニアソレノイドＬＯへの通電経路が遮断されることになる。
【００１１】
尚、ＮＰＮトランジスタＴ３のコレクタと、バッテリからの電源ラインとの間には、ＮＰＮトランジスタＴ３のコレクタ側をアノードとして、ダイオードＤ１が設けられているが、このダイオードＤ１は、ＮＰＮトランジスタＴ３がターンＯＦＦした際に、ソレノイド電流Ｉをバッテリの正極側に帰還させるためのものである。
【００１２】
上記のように構成された従来の誘導性負荷駆動装置においては、上述した各種回路素子の特性にばらつきがなく、設計時と同じ特性で動作させることができれば、ソレノイド電流Ｉを、ＣＰＵ１２から出力される制御信号のデューティ比に対応した目標電流に正確に制御することができる。しかし、実際には、回路素子にはばらつきがあることから、回路素子のばらつきに起因したソレノイド電流Ｉの制御誤差が生じる。
【００１３】
このため、従来では、こうした回路素子のばらつきによる制御誤差を低減するために、図４に示すように、ＣＰＵ１２からの制御信号に応じてＯＮ・ＯＦＦされるＰＮＰトランジスタＴ１からの出力電圧を分圧する分圧用抵抗Ｒ２を可変抵抗とし、その抵抗値を調整することにより、ソレノイド電流Ｉの制御誤差を低減するとか、或いは、図４に点線で示すように、ＣＰＵ１２がデータを読み出し可能な不揮発性の記憶媒体であるＥＥＰＲＯＭ１４を設け、このＥＥＰＲＯＭ１４内に、回路特性に応じて制御信号のデューティ比を補正するための補正データを格納しておき、ＣＰＵ１２が目標電流から制御信号のデューティ比を設定する際には、この補正データを用いることで、ソレノイド電流Ｉの制御誤差を低減する、といったことが考えられている。
【００１４】
そこで次に、こうした従来の制御誤差低減方法について説明する。
まず、抵抗Ｒ２の抵抗値を調整することにより制御誤差を低減する場合（以下、Ｒ２可変調整という）は、ＣＰＵ１２から出力される制御信号のデューティ比を一定（例えば、制御信号のデューティ範囲が３０％〜７０％であるとき中央の５０％とする）として、リニアソレノイドＬＯを実際に通電制御し、そのとき制御されたソレノイド電流Ｉが、デューティ比５０％に対応した目標電流よりも大きいときに、抵抗Ｒ２の抵抗値を下げる、といった手順で、抵抗Ｒ２の抵抗値を調整する。
【００１５】
そして、このように、ソレノイド電流Ｉが目標電流よりも大きいときに、抵抗Ｒ２の抵抗値を下げれば、図５に示すように、抵抗Ｒ１，Ｒ２による分割電圧が下がり、コンデンサＣ１の充電到達電位も下がり、ＮＰＮトランジスタＴ３のＯＮデューティも小さくなって、ソレノイド電流Ｉを目標電流に近づけることができる。
【００１６】
つまり、このＲ２可変調整では、図６（ａ）に示すように、ＣＰＵ１２が制御信号のデューティ比ＤＵＴＹを設定するのに用いるソレノイド電流Ｉ−デューティ比ＤＵＴＹ特性（以下、単に電流−ＤＵＴＹ特性という）を、図に実線で示す設計時の電流−ＤＵＴＹ特性に固定しておき、抵抗Ｒ２の抵抗値を調整することにより、図に点線で示す実際の電流−ＤＵＴＹ特性を、設計時の特性に近づけるのである。
【００１７】
但し、このＲ２可変調整では、制御信号のデューティ比ＤＵＴＹを一点（例えば、５０％）に固定して、抵抗Ｒ２の抵抗値を調整するため、実際の制御の際には、図６（ｂ）に点線で示すように、制御信号のデューティ比ＤＵＴＹが調整時と同じ（５０％）であれば、ソレノイド電流Ｉの制御誤差を充分小さくすることができるが、制御信号のデューティ比ＤＵＴＹが調整点（５０％）からずれるに従い制御誤差が大きくなるという問題がある。
【００１８】
一方、ＥＥＰＲＯＭ１４等の記憶媒体を用いてソレノイド電流Ｉの制御誤差を低減する方法（以下、ＥＥＰＲＯＭ調整という）では、例えば、設計時の制御信号のデューティ範囲が３０％〜７０％であるとすれば、ＣＰＵ１２から、その中央の２点である４０％と６０％のデューティ比で制御信号を出力させ、これら各制御信号でリニアソレノイドＬＯを実際に通電制御して、そのときのソレノイド電流Ｉを夫々測定する。そして、この測定結果から、図６（ｃ）に実線で示すように当該駆動装置における実際の電流−ＤＵＴＹ特性を表す計算式（Ｉ＝ａ×ＤＵＴＹ＋ｂ）を導出し、その特性パラメータであるゲインａ及びオフセット値ｂを、補正データとして、ＥＥＰＲＯＭ１４等の記憶媒体に格納する。
【００１９】
そして、リニアソレノイドＬＯを実際に通電制御する際には、ＣＰＵ１２において、ＥＥＰＲＯＭ１４等の記憶媒体から補正データ（ゲインａ及びオフセット値ｂ）を読み出し、この補正データ（ゲインａ及びオフセット値ｂ）と目標電流とに基づき、ソレノイド電流Ｉを目標電流に制御するための制御信号のデューティ比を、所定の計算式（例えば、デューティ比＝（目標電流−ｂ）／ａ）を用いて設定し、この設定したデューティ比の制御信号を出力する。
【００２０】
つまり、このＥＥＰＲＯＭ調整では、図６（ａ）に示すように、ＣＰＵ１２が制御信号のデューティ比ＤＵＴＹを設定するのに用いる電流−ＤＵＴＹ特性を、ＥＥＰＲＯＭ１４等の記憶媒体に格納された補正データを用いて、図に実線で示す設計時の電流−ＤＵＴＹ特性から、駆動装置の特性に対応した図に点線で示す電流−ＤＵＴＹ特性に変化させるのである。
【００２１】
そして、このＥＥＰＲＯＭ調整では、ＣＰＵ１２から、デューティ比が異なる２種類の制御信号を出力したときに、リニアソレノイドＬＯに実際に流れたソレノイド電流Ｉを測定し、その２点の測定結果に従い補正データを設定していることから、図６（ｃ）に点線で示すように、ソレノイド電流Ｉの制御誤差を、Ｒ２可変調整の場合に比べてより低減することができる。
【００２２】
従って、図４に示した従来の駆動装置において、ソレノイド電流Ｉの制御誤差を低減するには、上述のＥＥＰＲＯＭ調整を利用することが望ましく、このＥＥＰＲＯＭ調整により、負荷電流を高精度に制御できることが判る。
【００２３】
【発明が解決しようとする課題】
しかしながら、上記従来の駆動装置において、上記Ｒ２可変及びＥＥＰＲＯＭ調整により、ソレノイド電流Ｉの制御誤差を低減するようにした場合、図７（ａ）に示すように、リニアソレノイドＬＯの駆動に用いられる電源電圧（バッテリ電圧）＋Ｂが、補正データ（ゲインａ及びオフセット値ｂ）を設定した際のバッテリ電圧＋Ｂ（例えば１４Ｖ）と同じであれば、ソレノイド電流Ｉの制御誤差（詳しくは、図に実線で示す目標電流と図に点線で示す実電流との偏差）を充分小さくすることができるが、バッテリ電圧＋Ｂが、補正データ設定時に用いた電圧値（例えば１４Ｖ）からずれるに従い、制御誤差が大きくなることがあった。
【００２４】
そして、この原因は、主に、オペアンプＯＰ１からなる差動増幅回路とオペアンプＯＰ２からなる非反転増幅回路とにより構成される電流検出回路の回路素子のばらつきによるものであり、より詳しくは、オペアンプＯＰ１からなる差動増幅回路に、ゲインに加えてオフセット項が存在し、このオフセット項が、電源電圧（バッテリ電圧＋Ｂ）に依存するためであることが判った。
【００２５】
尚、こうした問題は、補正データ（ゲインａ及びオフセット値ｂ）を、電源電圧（バッテリ電圧＋Ｂ）を変えて設定し、ＥＥＰＲＯＭ１４等の記憶媒体には、各電源電圧毎に、設定した補正データ（ゲインａ及びオフセット値ｂ）を格納するようにしてもよいが、このように電源電圧毎に補正データを設定するには、製造時に工数がかかり、製造時の調整作業が繁雑になって、装置のコストアップにもつながるという問題がある。
【００２６】
本発明は、こうした問題に鑑みなされたものであり、ＥＥＰＲＯＭ等の記憶媒体に記憶された補正データを用いて制御信号のデューティ比を補正し、その補正後の制御信号を用いて誘導性負荷に流れる負荷電流をフィードバック制御する誘導性負荷駆動装置において、電源電圧の変動に伴い生じる負荷電流の制御誤差を、調整工数を増加させることなく、簡単な操作で低減できるようにすることを目的とする。
【００２７】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１記載の誘導性負荷駆動装置においては、図４に示した従来の駆動装置と同様、マイクロコンピュータから、誘導性負荷に流す目標電流に応じてデューティ比が制御された制御信号が出力され、電圧変換回路が、この制御信号を、目標電流に対応した指令電圧に変換する。そして、この指令電圧は、制御回路（図４に示した駆動装置ではコンパレータＣＭＰ１）に入力され、制御回路が、この指令電圧と電流検出回路から出力される負荷電流の検出電圧とを大小比較し、その比較結果に従い誘導性負荷への通電・非通電を切り換えることにより、負荷電流を目標電流に制御する。
【００２８】
また、電圧変換回路，制御回路，電流検出回路を構成する回路素子には特性のばらつきがあり、この特性ばらつきにより、負荷電流を目標電流に制御できないことがあることから、本発明の誘導性負荷駆動装置には、こうした各回路の特性誤差に起因した負荷電流の制御誤差を補正するためのデータとして、制御信号のデューティ比と負荷電流との関係を表すゲイン及びオフセット値が予め格納された補正データ記憶媒体（図４に示した駆動装置ではＥＥＰＲＯＭ１４）が設けられており、マイクロコンピュータが制御信号のデューティ比を設定する際には、誘導性負荷に流すべき目標電流と、補正データ記憶媒体に格納された補正データ（ゲイン及びオフセット値）とを用いるようにされている。
【００２９】
また更に、負荷電流の制御誤差は、回路特性のばらつきだけでなく、電源電圧の変動によっても生じることがあるため、本発明の誘導性負荷駆動装置には、更に、誘導性負荷への通電経路に電源供給を行う直流電源の電源電圧を検出してマイクロコンピュータに入力する電源電圧検出回路が設けられ、マイクロコンピュータ側では、補正データ記憶媒体に格納されたオフセット値に予め設定された係数を乗じることにより補正係数を求め、この補正係数と電源電圧検出回路にて検出された電源電圧の補正データ設定時からのずれ（電圧差）とに基づき目標電流又はデューティ比の補正量を求め、その補正量を用いて目標電流又はデューティ比を補正する。
【００３０】
つまり、既述したように、電源電圧の変動によって生じる負荷電流の制御誤差は、主として、電流検出回路を構成する検出電圧増幅用回路に電源電圧に依存するオフセット項が存在することに起因するものである。そして、補正データ記憶媒体に格納される補正データであるゲイン及びオフセット値の殆どが、電流検出回路を構成する検出電圧増幅用回路のゲインとオフセット値に依存することが判った。以下、この点について、図４に示した従来の誘導性負荷駆動装置を用いて説明する。
【００３１】
即ち、図４に示した従来の誘導性負荷駆動装置においては、オペアンプＯＰ１からなる差動増幅回路とオペアンプＯＰ２からなる非反転増幅回路とにより、電流検出回路の検出電圧増幅用回路が構成されているが、この電流検出回路から出力される検出電圧ＶＯは、ＮＰＮトランジスタＴ３のコレクタ電圧をＶＣとすると、各オペアンプＯＰ１，ＯＰ２に接続された抵抗ＲＮ１〜ＲＮ４，ＲＰ１，ＲＰ２及び電流検出抵抗ＲＯの抵抗値と、負荷電流（ソレノイド電流）Ｉとを用いて、次式のように記述することができる。
【００３２】
【数１】

【００３３】
そして、上記計算式［数１］において、差動増幅回路を構成する抵抗ＲＮ１，ＲＮ２，ＲＰ１，ＲＰ２の比である回路定数αは、理想的には「１」となるように設定されるが、実際には、上記各抵抗ＲＮ１，ＲＮ２，ＲＰ１，ＲＰ２には特性ばらつきがあることから、回路定数αは「１」からずれてしまう。そして、このように回路定数αが理想値「１」からずれると、負荷電流に対する検出電圧ＶＯが設計値とは異なる値になり、負荷電流の制御誤差が生じる。
【００３４】
また、この負荷電流の制御誤差は、補正データ記憶媒体に格納した補正データを用いて制御信号のデューティ比を設定することにより低減できるが、上記のように電源電圧が補正データ設定時の電源電圧からずれると、上記計算式［数１］においてＮＰＮトランジスタＴ３のコレクタ電圧ＶＣを含む項（オフセット項）が、補正データ設定時の値からずれてしまうので、電源電圧の変動に伴う制御誤差は、補正データ記憶媒体に格納された補正データだけでは低減することができなくなる。尚、これは、ＮＰＮトランジスタＴ３のＯＦＦ時に、コレクタ電圧ＶＣが電源電圧に応じて変化するためである。
【００３５】
従って、電源電圧の変動に伴う負荷電流の制御誤差を低減するには、電源電圧の変動を考慮して、補正データを各電源電圧毎に設定しておき、マイクロコンピュータ側で制御信号のデューティ比を設定する際には、そのときの電源電圧に対応した補正データを用いるようにするとよいが、このように、補正データを電源電圧毎に複数設定するには、補正データを設定する調整作業が煩雑になってしまう。
【００３６】
これに対して、本発明者が、上記計算式［数１］と補正データ記憶媒体に格納される補正データ（ゲイン及びオフセット値）とを比較検討したところ、補正データのゲイン及びオフセット値の殆どが、夫々、上記計算式［数１］において差動増幅回路の増幅特性を表す｛｝内の負荷電流Ｉを含む項（ゲイン項）と、コレクタ電圧ＶＣを含むオフセット項とに依存し、電源電圧の変動に伴う負荷電流の制御誤差は、補正データのオフセット値に略比例することが判った。
【００３７】
つまり、補正データ記憶媒体に記憶されるオフセット値は、上記計算式［数１］における回路定数αが理想値「１」からどれだけ離れているかを表す値となっており、図７（ｂ）に示すように、オフセット値から、電源電圧の補正データ設定時からの偏差（電源電圧差）に対する負荷電流の変化幅（電流変化幅）を求めることができるようになるのである。
【００３８】
そこで、本発明では、マイクロコンピュータが制御信号のデューティ比を設定する際に、設定後のデューティ比、若しくは、デューティ比の設定に用いる目標電流を、補正データに含まれるオフセット値を用いて、電圧補正するようにしているのである。
【００３９】
よって、本発明（請求項１）の誘導性負荷駆動装置によれば、回路特性のばらつきや電源電圧変動の影響を受けることなく、負荷電流を目標電流に高精度に制御することができる。また、本発明によれば、電源電圧の変動による負荷電流の制御誤差を低減するために、補正データ記憶媒体に複数の電源電圧に対応する補正データを格納する必要はなく、補正データ記憶媒体には、特定の電源電圧に対応した一種類の補正データ（ゲイン及びオフセット値）を格納しておけばよいので、制御誤差を低減するための調整作業を簡単に行うことができ、この調整作業によって装置のコストアップを招くこともない。
【００４０】
ところで、上記のように、マイクロコンピュータにおいて、補正データ記憶媒体に格納されたオフセット値を用いて、目標電流又はデューティ比を電圧補正するためには、補正データの設定時に誘導性負荷への通電に用いる電源電圧を、予め設定された電源電圧に設定し、マイクロコンピュータ側では、その電圧値を用いて補正量を求めるようにする必要がある。
【００４１】
しかし、補正データの設定時に、電源電圧を一定電圧にするには、バッテリ等の汎用の直流電源を使用することができず、電源電圧を一定に制御する定電圧回路を用いなければならず、補正データ設定時の調整作業が煩雑になる。
そこで、電圧補正の基準となる補正データ設定時の電源電圧については、請求項２に記載のように、補正データ（ゲイン及びオフセット値）と一緒に、補正データ記憶媒体に格納しておき、マイクロコンピュータ側で、目標電流又はデューティ比の電圧補正を行う際には、補正データ記憶媒体から基準となる電源電圧を読み出し、その読み出した電源電圧と電源電圧検出回路から入力された電源電圧との差に、オフセット値から求めた補正係数を乗じることにより、目標電流又はデューティ比の補正量を求めるようにするとよい。
【００４２】
つまり、このようにすれば、補正データ設定時の電源電圧が変動しても、その変動した実際の電源電圧を基準として、目標電流又はデューティ比の補正量を求めることができるので、負荷電流の制御精度をより向上することができる。
一方、電源電圧の変動に起因した負荷電流の制御誤差は、上記計算式［数１］で表される電流検出回路のオフセット項が無視できない値になることによって発生するのであるが、上記計算式［数１］のオフセット項において、ＮＰＮトランジスタＴ３のコレクタ電圧ＶＣが電源電圧によって変化するのは、ＮＰＮトランジスタＴ３がＯＦＦ状態になっているときであり、ＮＰＮトランジスタＴ３がＯＮ状態であれば、コレクタ電圧ＶＣは略グランド電位で安定する。
【００４３】
従って、電源電圧の変動に起因した負荷電流の制御誤差は、制御信号のデューティ比が小さく、通電制御用スイッチング素子であるＮＰＮトランジスタＴ３のＯＦＦ時間が長い程、大きくなることが判る。
そこで、マイクロコンピュータにおいて、補正データ記憶媒体に格納されたオフセット値を用いて、目標電流又はデューティ比を電圧補正する際には、請求項３に記載のように、オフセット値から補正係数を求める際にオフセット値に乗じる係数を、目標電流又はデューティ比に応じて、目標電流又はデューティ比が小さい程大きくなるように補正することが好ましい。
【００４４】
つまり、このようにすれば、制御信号のデューティ比が小さく、負荷電流の制御誤差が大きくなる制御条件下では、オフセット値に乗じる係数に大きな値が設定されて、目標電流又はデューティ比に対する電圧補正量が大きくなり、逆に、制御信号のデューティ比が大きく、負荷電流の制御誤差が小さくなる制御条件下では、オフセット値に乗じる係数に小さな値が設定されて、目標電流又はデューティ比に対する電圧補正量が小さくなる。
【００４５】
よって、請求項３に記載の誘導性負荷駆動装置によれば、電源電圧の変動に起因した負荷電流の制御誤差を、より最適に低減することができ、負荷電流の制御精度を向上することが可能となる。
【００４６】
【発明の実施の形態】
以下に本発明の一実施形態について説明する。
図１は、本発明が適用された実施例の誘導性負荷駆動装置全体の構成を表す概略構成図である。
【００４７】
本実施例の誘導性負荷駆動装置は、図４に示した従来の駆動装置と同様、車両制御用のリニアソレノイドＬＯを通電制御するものであり、基本構成は、図４に示したものと同じである。
即ち、本実施例の誘導性負荷駆動装置は、
(1) リニアソレノイドＬＯに流すべき目標電流に対応するデューティ比の制御信号を発生するマイクロコンピュータ（ＣＰＵ）２。
【００４８】
(2) ＣＰＵ２からの制御信号を指令電圧に変換する電圧変換回路として機能する、ＰＮＰトランジスタＴ１、抵抗Ｒ１〜Ｒ３、及びコンデンサＣ１。
(3) リニアソレノイドＬＯに流れる実電流を検出する電流検出回路として機能する、検出用抵抗ＲＯ、オペアンプＯＰ１，抵抗ＲＮ１，ＲＮ２，ＲＰ１，ＲＰ２からなる差動増幅回路、及び、オペアンプＯＰ２，抵抗ＲＮ３，ＲＮ４からなる非反転増幅回路。
【００４９】
(4) 目標電流を表す指令電圧と実際のソレノイド電流Ｉを表す検出電圧とを大小比較し、その比較結果に応じてリニアソレノイドＬＯを通電制御する制御回路として機能する、コンパレータＣＭＰ１、ＰＮＰトランジスタＴ２、ＮＰＮトランジスタＴ３、及びこれら各トランジスタバイアス用の抵抗Ｒ４〜Ｒ７。
【００５０】
(5) ＮＰＮトランジスタＴ３がターンＯＦＦした際に、ソレノイド電流Ｉをバッテリの正極側に帰還させる電流帰還用のダイオードＤ１。
等を備える。尚、上記各回路は、図４に示した従来装置と同様に構成され、同様に動作するので、詳しい説明は省略する。
【００５１】
また本実施例の誘導性負荷駆動装置には、
(6) 上記各回路の特性のばらつきによって生じるソレノイド電流Ｉの制御誤差を補正するために、前述した「ＥＥＰＲＯＭ調整」に従って予め設定された補正データ（ゲインａ及びオフセット値ｂ）が格納された、補正データ記憶媒体としてのＥＥＰＲＯＭ４。
【００５２】
(7) リニアソレノイドＬＯへの通電に用いられるバッテリ電圧＋Ｂを、抵抗Ｒ８及びＲ９にて分圧し、更に、その分圧した電圧値をＡ／Ｄ変換器（ＡＤＣ）６にてデジタルデータに変換して、ＣＰＵ２に入力する電源電圧検出回路。
が設けられている。
【００５３】
そして、本実施例の誘導性負荷駆動装置においては、ＣＰＵ２が制御信号を出力する際に、図２に示す制御信号出力処理を実行することにより、上記各回路を構成する回路素子のばらつき及び電源電圧の変動に伴い生じるソレノイド電流Ｉの制御誤差を低減するようにされている。
【００５４】
即ち、図２に示すように、ＣＰＵ２は、目標電流に対応したデューティ比の制御信号を出力するに当たって、まず、Ｓ１１０（Ｓはステップを表す）にて、ＥＥＰＲＯＭ４から、補正データとしてのゲインａ及びオフセット値ｂを読み込み、続くＳ１２０にて、この読み込んだゲインａ及びオフセット値ｂと、リニアソレノイドＬＯに流すべき目標電流Ｉｏとを用いて、予め設定された演算式「ＤＵＴＹ＝（Ｉｏ−ｂ）／ａ」に従い、制御信号のデューティ比ＤＵＴＹを演算する。
【００５５】
また続くＳ１３０では、ＥＥＰＲＯＭ４から読み込んだオフセット値ｂに予め設定された係数Ｋ１を乗じることにより、デューティ比に対する電圧補正係数Ｋｄを算出する。
そして、Ｓ１４０にて、Ａ／Ｄ変換器６からバッテリ電圧＋ＢのＡ／Ｄ変換値ＶADを読み込み、この値ＶADと、Ｓ１３０で求めた電圧補正係数Ｋｄと、補正データ設定時のバッテリ電圧＋Ｂを表す基準電圧Ｖｏとを用いて、バッテリ電圧＋Ｂの基準電圧Ｖｏからの変化量（Ｖｏ−ＶAD）に対するデューティ比ＤＵＴＹの補正量△Ｄ（但し、△Ｄ＝Ｋｄ×（Ｖｏ−ＶAD））を算出する。
【００５６】
そしてこのように、デューティ比の補正量△Ｄが算出されると、Ｓ１５０に移行して、Ｓ１２０で求めた制御信号のデューティ比ＤＵＴＹを、この補正量△Ｄにて補正し（ＤＵＴＹ←ＤＵＴＹ＋△Ｄ）、Ｓ１６０にて、その補正後のデューティ比に従い制御信号を出力する。
【００５７】
このように、本実施例の誘導性負荷駆動装置においては、従来技術の項にて詳細に説明した「ＥＥＰＲＯＭ調整」方法に従って、ＥＥＰＲＯＭ４に格納された補正データ（ゲインａ及びオフセット値ｂ）と目標電流Ｉｏとに基づき制御信号のデューティ比ＤＵＴＹを設定するだけではなく、ＥＥＰＲＯＭ４に格納されたオフセット値ｂと、予め設定された係数Ｋ１と、バッテリ電圧＋Ｂの補正データ設定時（基準電圧Ｖｏ）からのずれとに基づき、バッテリ電圧＋Ｂの基準電圧Ｖｏからの変化量に対応したデューティ比ＤＵＴＹの補正量△Ｄを求め、この補正量△Ｄにて、制御信号のデューティ比ＤＵＴＹを補正するようにされている。
【００５８】
よって、本実施例の誘導性負荷駆動装置によれば、駆動装置を構成する回路素子の特性のばらつきに伴うソレノイド電流Ｉの制御誤差を低減できるだけでなく、バッテリ電圧＋Ｂの変動に伴うソレノイド電流Ｉの制御誤差をも低減することができるようになり、ソレノイド電流Ｉを目標電流に高精度に制御することが可能となる。
【００５９】
また、本実施例では、バッテリ電圧＋Ｂの変動に伴うソレノイド電流Ｉの制御誤差を低減するために、補正データ記憶媒体としてのＥＥＰＲＯＭ４に、複数の電源電圧に対応する補正データ（ゲインａ及びオフセット値ｂ）を格納するのではなく、ＥＥＰＲＯＭ４に格納されたオフセット値ｂを用いて、電圧変動に対するデューティ比ＤＵＴＹの補正係数Ｋｄを設定し、この補正係数Ｋｄとバッテリ電圧＋Ｂの基準電圧Ｖｏからの変化量とから、デューティ比ＤＵＴＹの補正量△Ｄを求めるようにしているので、制御誤差を低減するための調整作業を簡単に行うことができ、この調整作業によって装置のコストアップを招くことはない。
【００６０】
尚、オフセット値ｂを用いて、電圧変動に伴う制御誤差を吸収するためのデューティ比ＤＵＴＹの補正量△Ｄを求めることができる理由は、「課題を解決するための手段」の項にて詳細に説明しているので、ここでは説明を省略する。
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様を採ることができる。
【００６１】
例えば、上記実施例では、バッテリ電圧＋Ｂの変動に伴うソレノイド電流Ｉの制御誤差を補正するために、ＥＥＰＲＯＭ４に格納されたオフセット値ｂを用いて、制御信号のデューティ比ＤＵＴＹに対する補正量△Ｄを求め、この補正量△Ｄにて、制御信号のデューティ比ＤＵＴＹを補正するものとして説明したが、例えば、図３に示すように、ＥＥＰＲＯＭ４に格納されたオフセット値ｂに係数Ｋ２を乗じることにより、目標電流Ｉｏに対する補正係数Ｋｉを求め（Ｓ２２０）、この補正係数Ｋｉとバッテリ電圧＋Ｂの基準電圧Ｖｏからのずれ（Ｖｏ−ＶAD）とから、目標電流Ｉｏの補正量△Ｉを求め（Ｓ２３０）、この電流補正量△Ｉにて目標電流Ｉｏを補正（Ｓ２４０）した後、その補正後の目標電流Ｉｏと、ＥＥＰＲＯＭ４に格納された補正データ（ゲインａ及びオフセット値ｂ）とを用いて、制御信号のデューティ比ＤＵＴＹを演算する（Ｓ２５０）ようにしてもよい。尚、図３において、Ｓ２１０は、図２に示したＳ１１０と同様、ＥＥＰＲＯＭ４から補正データを読み出す処理を表し、Ｓ２６０は、図２に示したＳ１６０と同様、設定されたデューティ比ＤＵＴＹに従い制御信号を出力する処理を表す。
【００６２】
また上記実施例では、Ｓ１２０にて、制御信号のデューティ比ＤＵＴＹを演算するに当たって、補正データとしてのゲインａ及びオフセット値ｂと目標電流Ｉｏとをパラメータとする演算式「ＤＵＴＹ＝（Ｉｏ−ｂ）／ａ」を用いるものとして説明したが、例えば、「１／ａ」をゲインα、「ｂ／ａ」をオフセット値βとする補正データを、ＥＥＰＲＯＭ４に記憶しておくようにしてもよい。そして、このようにすれば、Ｓ１２０では、演算式「ＤＵＴＹ＝Ｉｏ×α−β」を用いて、乗算と減算の処理だけでデューティ比ＤＵＴＹを求めることができ、ＣＰＵ２では割算処理を行う必要がないので、ＣＰＵ２での処理負荷を低減できる。
【００６３】
尚、このようにした場合、補正係数Ｋｄ（若しくはＫｉ）を求めるのに使用されるオフセット値βは「ｂ／ａ」となるが、このオフセット値βは、電流−ＤＵＴＹ特性を表す計算式におけるオフセット値ｂに比例するので、このオフセット値βを用いて、補正係数Ｋｄ（若しくはＫｉ）を求めるようにしても、上記実施例と同様に、バッテリ電圧＋Ｂの変動に伴い生じるソレノイド電流Ｉの制御誤差を低減することができる。
【００６４】
また、次に、上記実施例では、図４に示した従来装置と同様、電流検出回路の一つとして、差動増幅回路（オペアンプＯＰ１）からの出力を更に増幅する非反転増幅回路（オペアンプＯＰ２）を設けるようにしているが、このオペアンプＯＰ２からなる非反転増幅回路は、前段の差動増幅回路を構成するオペアンプＯＰ１の動作入力電圧規格から、差動増幅回路のゲインを余り大きくできないことにより設けたものであり、差動増幅回路だけで所望レベルの検出電圧ＶＯが得られるのであれば、特に設ける必要はない。
【００６５】
また、更に、上記実施例では、補正データ設定時のバッテリ電圧＋Ｂについては、基準電圧Ｖｏとして、予めＣＰＵ２内に格納されているものとして説明したが、ＥＥＰＲＯＭ４内に、補正データ（ゲインａ及びオフセット値ｂ）と共に、補正データ設定時のバッテリ電圧＋Ｂを格納しておき、ＣＰＵ２側で、Ｓ１１０又はＳ２１０の処理実行時に、ＥＥＰＲＯＭ４から補正データ（ゲインａ及びオフセット値ｂ）と一緒に、補正データ設定時のバッテリ電圧＋Ｂを読み込み、これを基準電圧Ｖｏとして、制御信号のデューティ比又は目標電流を補正するようにしてもよい。そして、このようにすれば、補正データ設定時のバッテリ電圧＋Ｂが設計時の値からずれていたとしても、バッテリ電圧＋Ｂの補正データ設定時からの変化量を正確に求めることができ、バッテリ電圧＋Ｂの変動に伴い生じるソレノイド電流Ｉの制御誤差を、より良好に低減することが可能となる。
【００６６】
また、既述したように、バッテリ電圧＋Ｂの変動に起因した負荷電流の制御誤差は、通電制御用スイッチング素子であるＮＰＮトランジスタＴ３のＯＦＦ時間が長くなるほど、大きくなるので、前述のＳ１３０又はＳ２２０にて、ＥＥＰＲＯＭ４に格納されたオフセット値ｂから補正係数Ｋｄ又はＫｉを求める際に使用する係数Ｋ１又はＫ２を、補正前のデューティ比ＤＵＴＹ若しくは目標電流Ｉｏに応じて、これら各値が小さいほど大きくなるように設定するようにしてもよい。
【図面の簡単な説明】
【図１】実施例の誘導性負荷駆動装置全体の構成を表す構成図である。
【図２】マイクロコンピュータ（ＣＰＵ）にて実行される制御信号出力処理を表すフローチャートである。
【図３】図２の制御信号出力処理に対する変形例を表すフローチャートである。
【図４】従来の誘導性負荷駆動装置の構成を表す構成図である。
【図５】従来装置において抵抗Ｒ２の抵抗値を調整することによって生じる各部の信号波形の変化を説明するタイムチャートである。
【図６】従来の制御誤差低減方法である「Ｒ２可変調整」及び「ＥＥＰＲＯＭ調整」を説明する説明図である。
【図７】電源電圧の変動に伴い生じる制御誤差及びその制御誤差とオフセット値との関係を表す説明図である。
【符号の説明】
２…ＣＰＵ（マイクロコンピュータ）、４…ＥＥＰＲＯＭ（補正データ記憶媒体）、６…Ａ／Ｄ変換器、ＣＭＰ１…コンパレータ、ＯＰ１…オペアンプ（差動増幅回路）、ＯＰ２…オペアンプ（非反転増幅回路）、Ｔ１，Ｔ２…ＰＮＰトランジスタ、Ｔ３…ＮＰＮトランジスタ、ＬＯ…リニアソレノイド（誘導性負荷）。

Claims

誘導性負荷に流す目標電流に対応したデューティ比の制御信号を発生するマイクロコンピュータと、
該マイクロコンピュータからの制御信号を、前記目標電流に対応した指令電圧に変換する電圧変換回路と、
前記誘導性負荷に流れる実電流を検出し、該実電流に対応した検出電圧を発生する電流検出回路と、
前記電圧変換回路からの指令電圧と前記電流検出回路からの検出電圧とを大小比較し、該比較結果に従い前記誘導性負荷への通電・非通電を切り換えることにより、前記誘導性負荷に流れる負荷電流を前記目標電流に制御する制御回路と、前記各回路の特性誤差に起因した前記負荷電流の制御誤差を補正する補正データとして、前記制御信号のデューティ比と前記負荷電流との関係を表すゲイン及びオフセット値が予め格納された補正データ記憶媒体と、
を備え、前記マイクロコンピュータが、前記目標電流と前記補正データとに基づき前記制御信号のデューティ比を設定するように構成された誘導性負荷駆動装置において、
更に、前記誘導性負荷への通電経路に電源供給を行う直流電源の電源電圧を検出して前記マイクロコンピュータに入力する電源電圧検出回路を設け、
前記マイクロコンピュータでは、
前記電源電圧検出回路にて検出された電源電圧の前記補正データ設定時からのずれに起因した前記負荷電流の制御誤差を補正するために、
前記補正データ記憶媒体に格納されたオフセット値に予め設定された係数を乗じることにより補正係数を求め、該補正係数と前記電源電圧のずれに基づき前記目標電流又は前記デューティ比の補正量を求め、該補正量に基づき前記目標電流又は前記デューティ比を補正することを特徴とする誘導性負荷駆動装置。
前記補正データ記憶媒体には、前記補正データとして、前記ゲイン及びオフセット値に加えて、該ゲイン及びオフセット値の設定時に用いた前記直流電源の電源電圧が格納され、
前記マイクロコンピュータは、前記補正データ記憶媒体から前記直流電源の電源電圧を読み出し、該電源電圧と前記電源電圧検出回路から入力された電源電圧との差に、前記オフセット値から求めた補正係数を乗じることにより、前記目標電流又は前記デューティ比の補正量を求めることを特徴とする請求項１記載の誘導性負荷駆動装置。
前記マイクロコンピュータは、前記補正係数を求める際に前記オフセット値に乗じる係数を、前記目標電流又は前記デューティ比に応じて、目標電流又はデューティ比が小さい程大きくなるように補正することを特徴とする請求項１又は請求項２記載の誘導性負荷駆動装置。