JP4066022B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4066022B2 JP4066022B2 JP2003099860A JP2003099860A JP4066022B2 JP 4066022 B2 JP4066022 B2 JP 4066022B2 JP 2003099860 A JP2003099860 A JP 2003099860A JP 2003099860 A JP2003099860 A JP 2003099860A JP 4066022 B2 JP4066022 B2 JP 4066022B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- annealing
- semiconductor device
- impurity
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のソース領域及びドレイン領域やその他の不純物拡散領域に於ける抵抗値を低減するのに好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳ半導体装置の微細化が進行するにつれ、ショート・チャネル効果に対する耐性を向上する為、ソース領域及びドレイン領域などの不純物拡散領域は、高不純物濃度で、且つ、浅い接合が得られるようにする傾向にある。
【０００３】
また、前記ソース領域及びドレイン領域に限られず、半導体装置に於ける各不純物拡散領域を低抵抗化して電流値を増加させようとしている。
【０００４】
一般に、不純物拡散領域をイオン注入法を適用して形成する場合、半導体に不純物イオンを打ち込んでから、アニールを行って不純物を活性化しなければ実用にならないことは良く知られている。
【０００５】
通常、不純物活性化アニールは、１０００〔℃〕〜１０２５〔℃〕の高温を適用すると共に短時間で実施されるのが普通であるが、それに依って得られる不純物拡散領域の抵抗値は、充分に低いとは言い難い。
【０００６】
従来、不純物拡散領域のシート抵抗を低減する為には種々な方法が試みられていて、例えば、特許文献１には、ゲート、ソース領域、ドレイン領域の表面にチタンシリサイド膜を形成する際、二段階イオン注入に依って不純物拡散領域表面を非晶質化した後、選択的にチタンシリサイドを堆積してシート抵抗を低減することが開示されている。
【０００７】
然しながら、特許文献１に開示された発明では、最終的な不純物濃度分布が非晶質層におさまらず、浅い接合を形成することができない。
【０００８】
【特許文献１】
特開２０００−５８８２２号公報
【０００９】
【発明が解決しようとする課題】
本発明では、簡単な手段を適用することで、ソース領域、ドレイン領域、その他不純物拡散領域の抵抗値を低減させようとする。
【００１０】
【課題を解決するための手段】
本発明者等は、イオン注入したことでアモルファス化した半導体をアニールに依って再結晶化するメカニズムに着目し、多くの実験を行った結果、アニール条件を適切に制御すれば不純物拡散領域の抵抗値を大きく低減できることを見出した。
【００１１】
前記したところから、本発明に依る半導体装置の製造方法に於いては、Ｓｉ基板のオーミック・コンタクト領域形成予定部分に不純物イオンを注入した後、不純物活性化アニールを実施してオーミック・コンタクト領域を形成する工程に於いて、不純物イオンを注入することで生成されたアモルファス領域が再結晶化され次いで熱平衡状態に遷移するまでの間の状態となり且つ前記不純物の拡散長が０．５〔ｎｍ〕を越えない範囲の熱処理条件で不純物活性化アニールを実施してオーミック・コンタクト領域を実現する工程が含まれてなることが基本になっている。
【００１２】
前記手段を採ることに依り、半導体装置に於けるソース領域及びドレイン領域やその他のオーミック・コンタクト領域などの不純物拡散領域に於ける抵抗を低減することが可能であって、半導体装置の動作電流を増大させることができるので、トランジスタ特性を向上させることができる。特に、本発明をＭＯＳトランジスタのソース領域及びドレイン領域に於けるエクステンション領域の形成に適用した場合には、当該領域の抵抗値を低減できるばかりでなく、不純物拡散を制御して濃度プロファイルを急峻なものとすることができるので、半導体装置の微細化に伴う短チャネル効果を抑制するのに卓効がある。
【００１３】
【発明の実施の形態】
図１は本発明を実施してエクステンション領域をもつＭＯＳ電界効果半導体装置を製造する場合について説明する為の工程要所に於けるＭＯＳ電界効果半導体装置を表す要部切断側面図であり、以下、図を参照しつつ説明する。
【００１４】
図１（Ａ）参照
（１） 面指数が（１００）であるＳｉ基板１に通常の技法を適用して素子間分離絶縁膜（図示せず）を形成してから、熱酸化法を適用することに依り、ＳｉＯ2 からなるゲート絶縁膜２を形成し、次いで、ＣＶＤ法を適用することに依り、多結晶Ｓｉ膜を形成する。
【００１５】
（２） リソグラフィ技術を適用することに依り、多結晶Ｓｉ膜及びゲート絶縁膜２をゲート・パターンにパターニングする。尚、多結晶Ｓｉ膜はパターニングされてゲート電極３を構成する。
【００１６】
図１（Ｂ）参照
（３） ＣＶＤ法を適用することに依り、全面にＳｉＯ2 からなる絶縁膜を形成してから、ドライ・エッチング法を適用することに依り、前記絶縁膜の異方性エッチングを行ってサイド・ウォール４を形成する。
【００１７】
（４） イオン注入法を適用することに依り、ゲート電極３及びサイド・ウォール４をマスクとしてＳｉ基板１にＰを加速エネルギ２０〔ｋｅＶ〕、ドーズ量２×１０15〔cm-2〕として打ち込み、ソース領域５及びドレイン領域６を形成する。
【００１８】
（５） ソース領域５並びにドレイン領域６に於ける不純物の活性化アニールを行う。
【００１９】
図１（Ｃ）参照
（６） サイド・ウォール４を除去してから、イオン注入法を適用することに依り、ゲート電極３をマスクとしてＳｉ基板１にＳｂを加速エネルギ５〔ｋｅＶ〕、ドーズ量５×１０14〔cm-2〕として打ち込み、エクステンション領域５Ａ及びエクステンション領域６Ａを形成する。
【００２０】
（７） エクステンション領域５Ａ並びにエクステンション領域６Ａに於ける不純物の活性化アニールを行う。尚、この場合のアニールについては後に説明する。
【００２１】
この後、通常の技法を適用することに依り、層間絶縁膜や電極・配線などを形成して完成させる。
【００２２】
図２はシート抵抗のアニール温度依存性を表す線図であり、縦軸にはシート抵抗を、また、横軸にはアニール温度をそれぞれ採ってある。
【００２３】
図２のデータは、アニール時間を１〔秒〕、１２０〔秒〕、２４０〔秒〕としてアニールを行い、シート抵抗を測定して得たものであり、１〔秒〕のアニールでは、６００〔℃〕〜９００〔℃〕に於いてシート抵抗は低抵抗のまま一定であり、１２０〔秒〕、２４０〔秒〕のアニールでは、５００〔℃〕〜７００〔℃〕で低抵抗になっている。
【００２４】
前記したアニールを実施した場合に於いて、不純物拡散領域が低抵抗となるメカニズムを説明すると以下のようである。
【００２５】
即ち、高濃度のイオン注入を行なった場合、半導体表面には結晶性が崩れて多数の結晶欠陥が生成された領域、即ち、アモルファス領域が存在する。
【００２６】
そのアモルファス領域がアニールに依って再結晶化する際には、熱平衡状態に比較して大量の不純物が結晶格子に流れ込み、その為、固溶限界よりも多量の不純物が活性化することになって抵抗値は低くなる。
【００２７】
ところが、前記状態は不安定であることから、安定状態、即ち、熱平衡状態に戻ろうとして不純物はクラスターを生成するので、この時、抵抗値は増大する。
【００２８】
前記説明で、再結晶化とは、半導体表面がイオン注入に依って結晶性が崩れた状態が元の結晶格子に戻ることを言い、そして、熱平衡状態とは、注入された不純物の活性化濃度がその温度に於ける固溶限界濃度と等しくなっている状態、即ち、格子間不純物とクラスター生成不純物の濃度のバランスが安定している状態を言い、固溶限界は温度に依って決まる。
【００２９】
図３は６００〔℃〕以下の低温領域でアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図であり、縦軸にはシート抵抗を、また、横軸にはアニール時間をそれぞれ採ってある。
【００３０】
再結晶化のスピードには温度依存性があり低温では遅くなる。ここでは、再結晶化が進行する様子が抵抗値として表されていて、アニール時間の増加と共に抵抗値は減少している。６００〔℃〕では、再結晶化が一瞬で終了する為、抵抗値は低いままである。
【００３１】
図４は７００〔℃〕以上の温度領域でアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図であり、縦軸にはシート抵抗を、また、横軸にはアニール時間をそれぞれ採ってある。
【００３２】
再結晶化は一瞬で終了し、抵抗値は低い状態から時間と共に増加している。これは、再結晶化後の状態から熱平衡状態に戻る様子が抵抗値に現れているのである。この抵抗値増加が始まる時間には温度依存性がある。
【００３３】
前記したところから、アニールを行なって再結晶化が起こった後、熱平衡状態に遷移するまでの間は抵抗値は低い状態に維持されることが看取でき、従って、この状態となるような熱処理条件で活性化アニールを行なうことで、低抵抗を実現することができる。
【００３４】
さて、ここでＳｂの拡散係数をＤSbとすると下記式１が成立し、また、Ｓｂの拡散長をＬD とすると、拡散長ＬD と拡散係数ＤSbとの関係は下記式２となる。
【００３５】
【数１】
【００３６】
【数２】
【００３７】
尚、式１に於いて、
ｋB ：ボルツマン定数 ８．６２×１０-5〔ｅＶ／Ｋ〕
Ｔ：温度〔Ｋ〕
式２に於いて、
ｔ：アニール時間
をそれぞれ示している。
【００３８】
図５は６００〔℃〕から１０００〔℃〕の温度に於ける拡散長のアニール時間依存性を式１及び式２から求めて表した線図であり、縦軸に拡散長を、また、横軸にアニール時間をそれぞれ採ってある。
【００３９】
図４に見られる実験結果から、シート抵抗が４００〔Ω〕から６００〔Ω〕に増加する際のアニール時間ｔを式１及び２に適用することで、そのときの不純物の拡散長は略０．５〔ｎｍ〕になることがわかる（９００〔℃〕で１０〔秒〕、８００〔℃〕で約２００〜３００〔秒〕）。
【００４０】
従って、不純物の拡散長を前記以下に抑える条件であれば、熱平衡状態への遷移過程であっても、熱平衡状態に比較すれば抵抗値は低くなる。
【００４１】
また、不純物の種類が異なった場合であっても、同様な結果を得ることができるので、ホウ素（Ｂ）を例に採って、実験結果と比較する。
【００４２】
図６はＢ及びＧｅをイオン注入してアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図であり、縦軸にシート抵抗を、また、横軸にはアニール時間をそれぞれ採ってある。
【００４３】
このデータが得られた条件は、Ｂを加速エネルギ１〔ｋｅＶ〕、ドーズ量１×１０15〔cm-2〕とし、そして、Ｇｅを加速エネルギ４０〔ｋｅＶ〕、ドーズ量２×１０14〔cm-2〕としてイオン注入してから８００〔℃〕でアニールした。
【００４４】
Ｂの拡散係数をＤB とすると下記式３が成立し、また、Ｂの拡散長をＬD とすると、拡散長ＬD と拡散係数をＤB との関係は下記式４となる。
【００４５】
【数３】
【００４６】
【数４】
【００４７】
尚、式３及び式４中で用いているｋB 、Ｔ、ｔに関しては式１及び式２の場合と同じである。
【００４８】
式３並びに式４からすれば、Ｂの拡散長が０．５〔ｎｍ〕となる時間ｔは１５〔秒〕であって、図６に示された結果と一致している。
【００４９】
【発明の効果】
本発明に依る半導体装置の製造方法に於いては、Ｓｉ基板のオーミック・コンタクト領域形成予定部分に不純物イオンを注入した後、不純物活性化アニールを実施してオーミック・コンタクト領域を形成する工程に於いて、不純物イオンを注入することで生成されたアモルファス領域が再結晶化され次いで熱平衡状態に遷移するまでの間の状態となり且つ前記不純物の拡散長が０．５〔ｎｍ〕を越えない範囲の熱処理条件で不純物活性化アニールを実施してオーミック・コンタクト領域を実現する工程が含まれてなることが基本になっている。
【００５０】
前記構成を採ることに依り、半導体装置に於けるソース領域及びドレイン領域やその他のオーミック・コンタクト領域などの不純物拡散領域に於ける抵抗を低減することが可能であって、半導体装置の動作電流を増大させることができるので、トランジスタ特性を向上させることができる。特に、本発明をＭＯＳトランジスタのソース領域及びドレイン領域に於けるエクステンション領域の形成に適用した場合には、当該領域の抵抗値を低減できるばかりでなく、不純物拡散を制御して濃度プロファイルを急峻なものとすることができるので、半導体装置の微細化に伴う短チャネル効果を抑制するのに卓効がある。
【図面の簡単な説明】
【図１】本発明を実施してエクステンション領域をもつＭＯＳ電界効果半導体装置を製造する場合について説明する為の工程要所に於けるＭＯＳ電界効果半導体装置を表す要部切断側面図である。
【図２】シート抵抗のアニール温度依存性を表す線図である。
【図３】６００〔℃〕以下の低温領域でアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図である。
【図４】７００〔℃〕以上の温度領域でアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図である。
【図５】６００〔℃〕から１０００〔℃〕の温度に於ける拡散長のアニール時間依存性を式１及び式２から求めて表した線図である。
【図６】Ｂ及びＧｅをイオン注入してアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図である。
【符号の説明】
１ Ｓｉ基板
２ ゲート絶縁膜
３ ゲート電極
４ サイド・ウォール
５ ソース領域
６ ドレイン領域
５Ａ エクステンション領域
６Ａ エクステンション領域
【発明の属する技術分野】
本発明は、半導体装置のソース領域及びドレイン領域やその他の不純物拡散領域に於ける抵抗値を低減するのに好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳ半導体装置の微細化が進行するにつれ、ショート・チャネル効果に対する耐性を向上する為、ソース領域及びドレイン領域などの不純物拡散領域は、高不純物濃度で、且つ、浅い接合が得られるようにする傾向にある。
【０００３】
また、前記ソース領域及びドレイン領域に限られず、半導体装置に於ける各不純物拡散領域を低抵抗化して電流値を増加させようとしている。
【０００４】
一般に、不純物拡散領域をイオン注入法を適用して形成する場合、半導体に不純物イオンを打ち込んでから、アニールを行って不純物を活性化しなければ実用にならないことは良く知られている。
【０００５】
通常、不純物活性化アニールは、１０００〔℃〕〜１０２５〔℃〕の高温を適用すると共に短時間で実施されるのが普通であるが、それに依って得られる不純物拡散領域の抵抗値は、充分に低いとは言い難い。
【０００６】
従来、不純物拡散領域のシート抵抗を低減する為には種々な方法が試みられていて、例えば、特許文献１には、ゲート、ソース領域、ドレイン領域の表面にチタンシリサイド膜を形成する際、二段階イオン注入に依って不純物拡散領域表面を非晶質化した後、選択的にチタンシリサイドを堆積してシート抵抗を低減することが開示されている。
【０００７】
然しながら、特許文献１に開示された発明では、最終的な不純物濃度分布が非晶質層におさまらず、浅い接合を形成することができない。
【０００８】
【特許文献１】
特開２０００−５８８２２号公報
【０００９】
【発明が解決しようとする課題】
本発明では、簡単な手段を適用することで、ソース領域、ドレイン領域、その他不純物拡散領域の抵抗値を低減させようとする。
【００１０】
【課題を解決するための手段】
本発明者等は、イオン注入したことでアモルファス化した半導体をアニールに依って再結晶化するメカニズムに着目し、多くの実験を行った結果、アニール条件を適切に制御すれば不純物拡散領域の抵抗値を大きく低減できることを見出した。
【００１１】
前記したところから、本発明に依る半導体装置の製造方法に於いては、Ｓｉ基板のオーミック・コンタクト領域形成予定部分に不純物イオンを注入した後、不純物活性化アニールを実施してオーミック・コンタクト領域を形成する工程に於いて、不純物イオンを注入することで生成されたアモルファス領域が再結晶化され次いで熱平衡状態に遷移するまでの間の状態となり且つ前記不純物の拡散長が０．５〔ｎｍ〕を越えない範囲の熱処理条件で不純物活性化アニールを実施してオーミック・コンタクト領域を実現する工程が含まれてなることが基本になっている。
【００１２】
前記手段を採ることに依り、半導体装置に於けるソース領域及びドレイン領域やその他のオーミック・コンタクト領域などの不純物拡散領域に於ける抵抗を低減することが可能であって、半導体装置の動作電流を増大させることができるので、トランジスタ特性を向上させることができる。特に、本発明をＭＯＳトランジスタのソース領域及びドレイン領域に於けるエクステンション領域の形成に適用した場合には、当該領域の抵抗値を低減できるばかりでなく、不純物拡散を制御して濃度プロファイルを急峻なものとすることができるので、半導体装置の微細化に伴う短チャネル効果を抑制するのに卓効がある。
【００１３】
【発明の実施の形態】
図１は本発明を実施してエクステンション領域をもつＭＯＳ電界効果半導体装置を製造する場合について説明する為の工程要所に於けるＭＯＳ電界効果半導体装置を表す要部切断側面図であり、以下、図を参照しつつ説明する。
【００１４】
図１（Ａ）参照
（１） 面指数が（１００）であるＳｉ基板１に通常の技法を適用して素子間分離絶縁膜（図示せず）を形成してから、熱酸化法を適用することに依り、ＳｉＯ2 からなるゲート絶縁膜２を形成し、次いで、ＣＶＤ法を適用することに依り、多結晶Ｓｉ膜を形成する。
【００１５】
（２） リソグラフィ技術を適用することに依り、多結晶Ｓｉ膜及びゲート絶縁膜２をゲート・パターンにパターニングする。尚、多結晶Ｓｉ膜はパターニングされてゲート電極３を構成する。
【００１６】
図１（Ｂ）参照
（３） ＣＶＤ法を適用することに依り、全面にＳｉＯ2 からなる絶縁膜を形成してから、ドライ・エッチング法を適用することに依り、前記絶縁膜の異方性エッチングを行ってサイド・ウォール４を形成する。
【００１７】
（４） イオン注入法を適用することに依り、ゲート電極３及びサイド・ウォール４をマスクとしてＳｉ基板１にＰを加速エネルギ２０〔ｋｅＶ〕、ドーズ量２×１０15〔cm-2〕として打ち込み、ソース領域５及びドレイン領域６を形成する。
【００１８】
（５） ソース領域５並びにドレイン領域６に於ける不純物の活性化アニールを行う。
【００１９】
図１（Ｃ）参照
（６） サイド・ウォール４を除去してから、イオン注入法を適用することに依り、ゲート電極３をマスクとしてＳｉ基板１にＳｂを加速エネルギ５〔ｋｅＶ〕、ドーズ量５×１０14〔cm-2〕として打ち込み、エクステンション領域５Ａ及びエクステンション領域６Ａを形成する。
【００２０】
（７） エクステンション領域５Ａ並びにエクステンション領域６Ａに於ける不純物の活性化アニールを行う。尚、この場合のアニールについては後に説明する。
【００２１】
この後、通常の技法を適用することに依り、層間絶縁膜や電極・配線などを形成して完成させる。
【００２２】
図２はシート抵抗のアニール温度依存性を表す線図であり、縦軸にはシート抵抗を、また、横軸にはアニール温度をそれぞれ採ってある。
【００２３】
図２のデータは、アニール時間を１〔秒〕、１２０〔秒〕、２４０〔秒〕としてアニールを行い、シート抵抗を測定して得たものであり、１〔秒〕のアニールでは、６００〔℃〕〜９００〔℃〕に於いてシート抵抗は低抵抗のまま一定であり、１２０〔秒〕、２４０〔秒〕のアニールでは、５００〔℃〕〜７００〔℃〕で低抵抗になっている。
【００２４】
前記したアニールを実施した場合に於いて、不純物拡散領域が低抵抗となるメカニズムを説明すると以下のようである。
【００２５】
即ち、高濃度のイオン注入を行なった場合、半導体表面には結晶性が崩れて多数の結晶欠陥が生成された領域、即ち、アモルファス領域が存在する。
【００２６】
そのアモルファス領域がアニールに依って再結晶化する際には、熱平衡状態に比較して大量の不純物が結晶格子に流れ込み、その為、固溶限界よりも多量の不純物が活性化することになって抵抗値は低くなる。
【００２７】
ところが、前記状態は不安定であることから、安定状態、即ち、熱平衡状態に戻ろうとして不純物はクラスターを生成するので、この時、抵抗値は増大する。
【００２８】
前記説明で、再結晶化とは、半導体表面がイオン注入に依って結晶性が崩れた状態が元の結晶格子に戻ることを言い、そして、熱平衡状態とは、注入された不純物の活性化濃度がその温度に於ける固溶限界濃度と等しくなっている状態、即ち、格子間不純物とクラスター生成不純物の濃度のバランスが安定している状態を言い、固溶限界は温度に依って決まる。
【００２９】
図３は６００〔℃〕以下の低温領域でアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図であり、縦軸にはシート抵抗を、また、横軸にはアニール時間をそれぞれ採ってある。
【００３０】
再結晶化のスピードには温度依存性があり低温では遅くなる。ここでは、再結晶化が進行する様子が抵抗値として表されていて、アニール時間の増加と共に抵抗値は減少している。６００〔℃〕では、再結晶化が一瞬で終了する為、抵抗値は低いままである。
【００３１】
図４は７００〔℃〕以上の温度領域でアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図であり、縦軸にはシート抵抗を、また、横軸にはアニール時間をそれぞれ採ってある。
【００３２】
再結晶化は一瞬で終了し、抵抗値は低い状態から時間と共に増加している。これは、再結晶化後の状態から熱平衡状態に戻る様子が抵抗値に現れているのである。この抵抗値増加が始まる時間には温度依存性がある。
【００３３】
前記したところから、アニールを行なって再結晶化が起こった後、熱平衡状態に遷移するまでの間は抵抗値は低い状態に維持されることが看取でき、従って、この状態となるような熱処理条件で活性化アニールを行なうことで、低抵抗を実現することができる。
【００３４】
さて、ここでＳｂの拡散係数をＤSbとすると下記式１が成立し、また、Ｓｂの拡散長をＬD とすると、拡散長ＬD と拡散係数ＤSbとの関係は下記式２となる。
【００３５】
【数１】
【数２】
尚、式１に於いて、
ｋB ：ボルツマン定数 ８．６２×１０-5〔ｅＶ／Ｋ〕
Ｔ：温度〔Ｋ〕
式２に於いて、
ｔ：アニール時間
をそれぞれ示している。
【００３８】
図５は６００〔℃〕から１０００〔℃〕の温度に於ける拡散長のアニール時間依存性を式１及び式２から求めて表した線図であり、縦軸に拡散長を、また、横軸にアニール時間をそれぞれ採ってある。
【００３９】
図４に見られる実験結果から、シート抵抗が４００〔Ω〕から６００〔Ω〕に増加する際のアニール時間ｔを式１及び２に適用することで、そのときの不純物の拡散長は略０．５〔ｎｍ〕になることがわかる（９００〔℃〕で１０〔秒〕、８００〔℃〕で約２００〜３００〔秒〕）。
【００４０】
従って、不純物の拡散長を前記以下に抑える条件であれば、熱平衡状態への遷移過程であっても、熱平衡状態に比較すれば抵抗値は低くなる。
【００４１】
また、不純物の種類が異なった場合であっても、同様な結果を得ることができるので、ホウ素（Ｂ）を例に採って、実験結果と比較する。
【００４２】
図６はＢ及びＧｅをイオン注入してアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図であり、縦軸にシート抵抗を、また、横軸にはアニール時間をそれぞれ採ってある。
【００４３】
このデータが得られた条件は、Ｂを加速エネルギ１〔ｋｅＶ〕、ドーズ量１×１０15〔cm-2〕とし、そして、Ｇｅを加速エネルギ４０〔ｋｅＶ〕、ドーズ量２×１０14〔cm-2〕としてイオン注入してから８００〔℃〕でアニールした。
【００４４】
Ｂの拡散係数をＤB とすると下記式３が成立し、また、Ｂの拡散長をＬD とすると、拡散長ＬD と拡散係数をＤB との関係は下記式４となる。
【００４５】
【数３】
【数４】
尚、式３及び式４中で用いているｋB 、Ｔ、ｔに関しては式１及び式２の場合と同じである。
【００４８】
式３並びに式４からすれば、Ｂの拡散長が０．５〔ｎｍ〕となる時間ｔは１５〔秒〕であって、図６に示された結果と一致している。
【００４９】
【発明の効果】
本発明に依る半導体装置の製造方法に於いては、Ｓｉ基板のオーミック・コンタクト領域形成予定部分に不純物イオンを注入した後、不純物活性化アニールを実施してオーミック・コンタクト領域を形成する工程に於いて、不純物イオンを注入することで生成されたアモルファス領域が再結晶化され次いで熱平衡状態に遷移するまでの間の状態となり且つ前記不純物の拡散長が０．５〔ｎｍ〕を越えない範囲の熱処理条件で不純物活性化アニールを実施してオーミック・コンタクト領域を実現する工程が含まれてなることが基本になっている。
【００５０】
前記構成を採ることに依り、半導体装置に於けるソース領域及びドレイン領域やその他のオーミック・コンタクト領域などの不純物拡散領域に於ける抵抗を低減することが可能であって、半導体装置の動作電流を増大させることができるので、トランジスタ特性を向上させることができる。特に、本発明をＭＯＳトランジスタのソース領域及びドレイン領域に於けるエクステンション領域の形成に適用した場合には、当該領域の抵抗値を低減できるばかりでなく、不純物拡散を制御して濃度プロファイルを急峻なものとすることができるので、半導体装置の微細化に伴う短チャネル効果を抑制するのに卓効がある。
【図面の簡単な説明】
【図１】本発明を実施してエクステンション領域をもつＭＯＳ電界効果半導体装置を製造する場合について説明する為の工程要所に於けるＭＯＳ電界効果半導体装置を表す要部切断側面図である。
【図２】シート抵抗のアニール温度依存性を表す線図である。
【図３】６００〔℃〕以下の低温領域でアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図である。
【図４】７００〔℃〕以上の温度領域でアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図である。
【図５】６００〔℃〕から１０００〔℃〕の温度に於ける拡散長のアニール時間依存性を式１及び式２から求めて表した線図である。
【図６】Ｂ及びＧｅをイオン注入してアニールした場合に於けるシート抵抗のアニール時間依存性を表す線図である。
【符号の説明】
１ Ｓｉ基板
２ ゲート絶縁膜
３ ゲート電極
４ サイド・ウォール
５ ソース領域
６ ドレイン領域
５Ａ エクステンション領域
６Ａ エクステンション領域
Claims (1)
- Ｓｉ基板のオーミック・コンタクト領域形成予定部分に不純物イオンを注入した後、不純物活性化アニールを実施してオーミック・コンタクト領域を形成する工程に於いて、
不純物イオンを注入することで生成されたアモルファス領域が再結晶化され次いで熱平衡状態に遷移するまでの間の状態となり且つ前記不純物の拡散長が０．５〔ｎｍ〕を越えない範囲の熱処理条件で不純物活性化アニールを実施してオーミック・コンタクト領域を実現する工程
が含まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003099860A JP4066022B2 (ja) | 2003-04-03 | 2003-04-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003099860A JP4066022B2 (ja) | 2003-04-03 | 2003-04-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311543A JP2004311543A (ja) | 2004-11-04 |
| JP4066022B2 true JP4066022B2 (ja) | 2008-03-26 |
Family
ID=33464155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003099860A Expired - Fee Related JP4066022B2 (ja) | 2003-04-03 | 2003-04-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4066022B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4923419B2 (ja) * | 2005-03-15 | 2012-04-25 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-04-03 JP JP2003099860A patent/JP4066022B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004311543A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297115B1 (en) | Cmos processs with low thermal budget | |
| TW560069B (en) | Groove gate field-effect transistor and method of manufacturing the same | |
| JP5195747B2 (ja) | 半導体装置の製造方法 | |
| JP2002329864A (ja) | 半導体装置及びその製造方法 | |
| KR20020075189A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP5332947B2 (ja) | 半導体装置の製造方法 | |
| JP3149414B2 (ja) | 浅い接合部を有する半導体デバイスを製作する方法 | |
| JP3545526B2 (ja) | 半導体装置の製造方法 | |
| JP2005136198A (ja) | 半導体装置の製造方法 | |
| JP5010589B2 (ja) | 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ | |
| JP4066022B2 (ja) | 半導体装置の製造方法 | |
| JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
| WO2004114413A1 (ja) | 半導体装置及びその製造方法 | |
| JP3607684B2 (ja) | 半導体装置の製造方法 | |
| JP2002176172A (ja) | Ｍｏｓトランジスタの製造方法 | |
| US7211489B1 (en) | Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal | |
| JP2000349039A (ja) | 浅い拡散層を有する半導体装置の製造方法 | |
| JPH07249763A (ja) | 半導体装置の製造方法 | |
| JP3628292B2 (ja) | 半導体装置の製造方法 | |
| JP3684520B2 (ja) | 半導体装置及びその製造方法 | |
| JP2768995B2 (ja) | 半導体装置の製造方法 | |
| JP2005056900A (ja) | 半導体装置の製造方法 | |
| JP2001148482A (ja) | 電界効果型半導体装置の製造方法 | |
| JP3805917B2 (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |