JP3684520B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3684520B2 JP3684520B2 JP02023497A JP2023497A JP3684520B2 JP 3684520 B2 JP3684520 B2 JP 3684520B2 JP 02023497 A JP02023497 A JP 02023497A JP 2023497 A JP2023497 A JP 2023497A JP 3684520 B2 JP3684520 B2 JP 3684520B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- impurity
- insulating film
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、ゲート長やゲート幅などの寸法にばらつきがあっても、電気的特性が影響を受け難い構造のMOS(metal oxide semiconductor)電界効果トランジスタを含む半導体装置及びその製造方法に関する。
【0002】
一般に、MOS電界効果トランジスタを含む半導体装置を高集積化する為、MOS電界効果トランジスタのゲート長やゲート幅を縮小することが行われているが、この際、寸法のばらつきに依って、しきい値電圧や飽和電流などデバイス特性にばらつきを生ずるので、この問題を解消しなければならない。
【0003】
【従来の技術】
通常、MOS電界効果トランジスタ、例えばnチャネルMOS電界効果トランジスタに於けるゲート構造を形成する場合、概略、次のようなプロセスをとっている。
【0004】
(1) 窒化膜を耐酸化性マスクとする選択酸化(local oxidation of silicon:LOCOS)法を適用し、シリコン基板にフィールド絶縁膜を形成する。
(2) 耐酸化性マスクを除去してから、硼素イオンを注入してチャネル・ストップ層を形成する。尚、チャネル・ストップ層は図示されていない。
(3) チャネル領域に硼素イオンを注入してしきい値電圧の調整を行う。
(4) ゲート絶縁膜及びゲート電極を形成する。
【0005】
図5は前記のようにして作製したMOS電界効果トランジスタを表す要部説明図であり、(A)は(B)に見られる線X−Xに沿った側断面、(B)は要部平面、1はシリコン半導体基板、2はSiO2 からなるフィールド絶縁膜、3はチャネル注入領域、4はSiO2 からなるゲート絶縁膜、5は不純物含有多結晶シリコンからなるゲート電極、6はn+ ソース領域、7はn+ ドレイン領域、WC はチャネル領域の幅をそれぞれ示している。
【0006】
図5から明らかであるが、ゲート電極5の直下には、均一にチャネル領域(反転層)が存在することになり、このチャネル領域の幅WC は、フィールド絶縁膜2を形成した際の耐酸化性マスクである窒化膜の幅で決まる。
【0007】
【発明が解決しようとする課題】
MOS電界効果トランジスタを含む半導体装置を高集積化する為、ゲート長やゲート幅などのパターンを縮小した場合、そのパターン寸法のばらつきは、パターンを縮小した程度に対応して小さくはならない。
【0008】
また、前記したところから明らかなように、チャネル領域の幅は、耐酸化性マスクの幅で決まるので、結局、その耐酸化性マスクの幅がしきい値電圧やドレイン電流など、デバイスの電気的特性を決めていることになり、従って、耐酸化性マスクの幅が変動するとデバイスの電気的特性が変動する。
【0009】
従って、微細化されたMOS電界効果トランジスタを含む半導体装置では、窒化膜などの耐酸化性マスクの寸法ばらつきがデバイスの電気的特性に大きな影響を与えることになり、この電気的特性のばらつきが大きくなると、製造歩留りが低下することは勿論であり、また、そのばらつきを考慮した特殊な回路が必要になったりする。
【0010】
本発明は、MOS電界効果トランジスタに於けるチャネル領域の幅がフィールド絶縁膜を形成する際の選択酸化に用いる耐酸化性マスクの幅に依存しない構成にすることで、耐酸化性マスクの幅が変動しても、デバイスの電気的特性が変動することがないようにする。
【0011】
【課題を解決するための手段】
本発明では、チャネル領域を素子の周辺部分、即ち、活性領域のエッジにのみ形成し、チャネル領域の幅がフィールド絶縁膜を形成する選択酸化のマスクとなる窒化膜の幅に依存しないようにすることが基本になっている。
【0012】
そのようなチャネル領域を形成するには、選択酸化法でフィールド絶縁膜を形成した際に用いた窒化膜をマスクとして自己整合的に素子の周辺部分、即ち、活性領域の周辺部分にチャネル注入ドーパントとは反対導電型の不純物、例えば、nチャネルMOS電界効果トランジスタの場合、燐(P)或いは砒素(As)を導入し、チャネル注入ドーパントと前記反対導電型の不純物との間で不純物濃度を補償(compensate)することで実効的に不純物濃度を低下させれば良い。
【0013】
ところで、選択酸化法でフィールド絶縁膜を形成した後、窒化膜をマスクとしてイオン注入を行なう技術として、特開平5−283404号公報に開示された発明が知られている。
【0014】
この公知発明では、選択酸化でフィールド絶縁膜を形成後、窒化膜をマスクとしてフィールド絶縁膜と活性領域との界面近傍にチャネル・ストップ注入、例えばnチャネルMOS電界効果トランジスタの場合には硼素の注入を行ない、次いで、前記窒化膜を除去し、チャネル注入、即ち、nチャネルMOS電界効果トランジスタの場合には同じく硼素の注入を行ない、その後、ゲート絶縁膜の形成及びゲート電極の形成を行なっている。
【0015】
このように、公知発明では、窒化膜をマスクとしてチャネル・ドーパントと同一導電型の不純物導入を行なっていて、チャネル領域の幅は、従来のMOS電界効果トランジスタと同じく、フィールド絶縁膜を形成する為の選択酸化のマスクとして用いる窒化膜の幅で規定されているものであるから、窒化膜の幅が変動することでMOS電界効果トランジスタの電気的特性も影響を受けるものであり、本発明とは全く別の発明であることに留意する必要がある。
【0016】
前記したところから、本発明に依る半導体装置及びその製造方法に於いては、
(1)
MOS電界効果トランジスタに於ける活性領域が、耐酸化性マスクを用いた選択酸化法を適用して半導体基板上に形成されたフィールド絶縁膜に依り画定されてなる半導体装置であって、前記MOS電界効果トランジスタのチャネル領域のチャネル幅方向に於けるフィールド絶縁膜との境界部全体に、チャネル不純物の導電型と反対導電型の不純物が導入されチャネル不純物を相殺して形成された、前記チャネル不純物の導電型と反対導電型の領域を備え、前記領域が前記MOS電界効果トランジスタのしきい値電圧を規定し実質的チャネルとして作用することを特徴とするか、又は、
(2)
耐酸化性マスク(例えば窒化膜13)を用いる選択酸化法(例えばLOCOS法)を適用してフィールド絶縁膜(例えばフィールド絶縁膜14)を形成する工程と、次いで、耐酸化性マスクを残した状態で活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物(nチャネルMOS電界効果トランジスタであればp型不純物、pチャネルMOS電界効果トランジスタであればn型不純物)を導入して領域(例えばn型不純物導入領域15)を形成する工程と、次いで、耐酸化性マスクを除去してからチャネル不純物(例えばホウ素)を導入する工程と、次いで、ゲート絶縁膜(例えばゲート絶縁膜17)及びゲート電極(例えばゲート電極18G)からなるゲートを形成する工程と、次いで、ソース領域(例えばソース領域19)及びドレイン領域(例えばドレイン領域20)を形成する工程とが含まれてなることを特徴とするか、又は、
(3)
前記(2)に於いて、耐酸化性マスクを残した状態で活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を基板に対して斜め方向からイオン注入して領域を形成する工程が含まれてなることを特徴とするか、又は、
(4)
前記(2)に於いて、耐酸化性マスクを残した状態で不純物含有被膜を形成してから固相−固相拡散に依って活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を導入して領域を形成する工程が含まれてなることを特徴とする。
【0020】
前記手段を採ることに依り、チャネル領域の幅はゲートの幅と無関係に定まるので、フィールド絶縁膜形成時の窒化膜に寸法のばらつきが存在しても、面内の各MOS電界効果トランジスタのチャネル領域の幅は均一に維持され、電気的特性は揃ったものとなるから、微細化されて高い集積度をもつ半導体装置を高い歩留りで製造することが可能である。
【0021】
【発明の実施の形態】
図1乃至図3は本発明の実施の形態1を説明する為の工程要所に於けるMOS電界効果トランジスタを表す要部説明図であり、図1〜図3(A)までは要部切断側面、図3(B)は要部平面を示し、図1〜図3(A)に見られるMOS電界効果トランジスタは、図3(B)に見られる線X−Xに沿って切断されたと見てて良い。尚、ここではnチャネル・トランジスタを対象にしたが、導電型を反転することでpチャネル・トランジスタにも適用できることは勿論である。
【0022】
図1(A)参照
1−(1)
熱酸化法並びに化学気相堆積(chemical vapor deposition:CVD)法を適用することに依り、シリコン半導体基板11上にSiO2 からなるパッド絶縁膜12及び耐酸化性マスクとなる窒化膜13を形成する。
【0023】
1−(2)
リソグラフィ技術を適用することに依り、パッド絶縁膜12及び窒化膜13のパターニングを行なって、活性領域を覆うものを残し、他を除去する。
【0024】
1−(3)
LOCOS法を適用することに依り、窒化膜13をマスクとする選択的熱酸化を行なって、厚さが例えば0.1〔μm〕乃至0.3〔μm〕のSiO2 からなるフィールド絶縁膜14を形成する。
【0025】
図1(B)参照
1−(4)
イオン注入法を適用することに依り、イオン加速エネルギを例えば20〔keV〕、ドーズ量を例えば1×1014〔cm-2〕なる条件でAsイオンの打ち込みを行なう。
【0026】
前記のようにすると、窒化膜13とフィールド絶縁膜14との界面近傍、即ち、活性領域のエッジにn型不純物導入領域15が形成される。
【0027】
ここでイオン注入されるn型不純物はAsに限られず、例えばPであっても良く、その場合、イオン加速エネルギは例えば10〔keV〕、ドーズ量は例えば1×1014〔cm-2〕なる条件に変える。
【0028】
この場合のイオン注入条件は、イオン加速エネルギを10〔keV〕〜50〔keV〕の範囲、ドーズ量を1×1013〔cm-2〕〜1×1015〔cm-2〕の範囲でそれぞれ選択することができ、それ等は、フィールド絶縁膜の膜厚、しきい値電圧の設定値などを考慮して調整する。
【0029】
イオン注入の角度は、シリコン半導体基板11に対して垂直或いは斜め方向から行なうものとし、斜め方向から行なった場合、n型不純物導入領域15の不純物濃度や幅を調節することが可能であり、これは、しきい値電圧やドレイン電流を制御するのに有用である。
【0030】
また、このイオン注入後、不純物の活性化を目的とする熱処理を行なっても良い。熱処理を行なった場合、不純物が熱拡散し、不純物濃度分布が変化するので、この熱処理に依っても、n型不純物導入領域15の不純物濃度や幅を調整することができる。
【0031】
図2(A)参照
2−(1)
全体を窒化物のエッチング液中に浸漬して窒化膜13を除去する。
【0032】
2−(2)
イオン注入法を適用することに依り、イオン加速エネルギを例えば40〔keV〕、ドーズ量を例えば2×1012〔cm-2〕としてBイオンの打ち込みを行なってチャネル・ストップ注入領域(破線で図示)を形成する。
【0033】
図2(B)参照
2−(3)
イオン注入法を適用することに依り、イオン加速エネルギを例えば20〔keV〕、ドーズ量を例えば1×1013〔cm-2〕としてBイオンの打ち込みを行なってチャネル注入領域16を形成する。
【0034】
前記したように、Bイオンのチャネル注入を行なうと、n型不純物導入領域15はBイオンに依ってコンペンセイトされるので実質的に低濃度化され、従って、そこでのしきい値電圧は低くなり、その上にゲートを形成すれば、電界効果トランジスタのチャネルとして動作可能な領域となるものである。尚、低濃度化されたn型不純物導入領域15を低不純物濃度領域15Aとする。
【0035】
図3参照
3−(1)
パッド絶縁膜12を除去してから、熱酸化法を適用することに依り、温度を800〔℃〕とした湿性酸化雰囲気中で厚さ例えば4〔nm〕のSiO2 からなるゲート絶縁膜17を形成する。
【0036】
3−(2)
CVD法を適用することに依り、厚さ例えば150〔nm〕の多結晶シリコン膜18を形成する。
【0037】
3−(3)
リソグラフィ技術に於けるレジスト・プロセス、及び、エッチング・ガスをHBr(多結晶シリコン用)、CHF3 +CF4 (SiO2 用)とする反応性イオン・エッチング(reactive ion etching:RIE)法を適用することに依り、多結晶シリコン膜18及びゲート絶縁膜17のエッチングを行なってゲートを形成する。尚、図3(B)では、多結晶シリコンからなるゲート電極を記号18Gで指示してあり、また、ゲート電極18Gの直下に在る低不純物濃度領域15Aはチャネル領域として動作するので、特に記号15Cを付与してある。
【0038】
3−(4)
イオン注入法を適用することに依り、イオン加速エネルギを例えば10〔keV〕、ドーズ量を例えば4×1013〔cm-2〕としてAsイオンの打ち込みを行なって、LDD(lightly doped drain)構造を実現する為のソース領域及びドレイン領域を形成する。
【0039】
3−(5)
CVD法を適用することに依り、厚さ例えば40〔nm〕のSiO2 膜を形成する。
【0040】
3−(6)
エッチング・ガスをCHF3 +CF4 とするRIE法を適用することに依って、前記工程3−(5)で形成したSiO2 膜の異方性エッチングを行ない、ゲート側面にサイド・ウォールを形成する。尚、サイド・ウォールは図示しない。
【0041】
3−(7)
イオン注入法を適用することに依り、イオン加速エネルギを例えば10〔keV〕、ドーズ量を例えば1×1015〔cm-2〕としてAsイオンの打ち込みを行なって、電極をコンタクトさせるソース領域19及びドレイン領域20を形成する。
【0042】
3−(8)
この後、通常の技法を適用することに依り、層間絶縁膜、電極・配線、保護膜などを形成して完成する。
【0043】
前記説明した実施の形態1では、n型不純物導入領域15を形成する際、イオン注入法を適用したが、これは他の技法、例えば固相−固相拡散法を適用しても良い。
【0044】
図4は本発明の実施の形態2を説明する為の工程要所に於けるMOS電界効果トランジスタを表す要部切断側面図であり、図1乃至図3に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【0045】
図4は図1について説明した工程に対応する工程を説明する為の図であり、この実施の形態2では、窒化膜13をマスクとする選択的熱酸化を行なって、フィールド絶縁膜14を形成した次の段階で、CVD法を適用することに依り、As或いはPを含む例えば多結晶シリコン膜21を形成し、熱処理を行なうことで、As或いはPなどをシリコン半導体基板11中に固相−固相拡散し、n型不純物導入領域15を形成するものである。
【0046】
この場合の熱処理は、例えば温度を900〔℃〕〜1000〔℃〕とし、時間を10〔秒〕〜1〔分〕程度とすることで達成され、その後、多結晶シリコン膜21は除去する。尚、不純物を含有させる被膜としては、多結晶シリコン膜に限られることなく、アモルファス・シリコン膜やSiO2 膜を用いることも可能である。
【0047】
【発明の効果】
本発明に依る半導体装置及びその製造方法に於いては、MOS電界効果トランジスタに於ける活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を導入してチャネル不純物をコンペンセイトし、それに依って、しきい値電圧が規定され、実質的チャネルとして作用する領域が実現される。
【0048】
前記構成を採ることに依り、チャネル領域の幅はゲートの幅と無関係に定まるので、フィールド絶縁膜形成時の窒化膜に寸法のばらつきが存在しても、面内の各MOS電界効果トランジスタのチャネル領域の幅は均一に維持され、電気的特性は揃ったものとなるから、微細化されて高い集積度をもつ半導体装置を高い歩留りで製造することが可能である。
【図面の簡単な説明】
【図1】本発明の実施の形態1を説明する為の工程要所に於けるMOS電界効果トランジスタを表す要部説明図である。
【図2】本発明の実施の形態1を説明する為の工程要所に於けるMOS電界効果トランジスタを表す要部説明図である。
【図3】本発明の実施の形態1を説明する為の工程要所に於けるMOS電界効果トランジスタを表す要部説明図である。
【図4】本発明の実施の形態2を説明する為の工程要所に於けるMOS電界効果トランジスタを表す要部切断側面図である。
【図5】従来の技術に依って作製したMOS電界効果トランジスタを表す要部説明図である。
【符号の説明】
11 シリコン半導体基板
12 パッド絶縁膜
13 窒化膜(耐酸化性マスク)
14 フィールド絶縁膜
15 n型不純物導入領域
15A 低不純物濃度領域
15C チャネル領域
16 チャネル注入領域
17 ゲート絶縁膜
18 多結晶シリコン膜
18G ゲート電極
19 ソース領域
20 ドレイン領域
21 (不純物含有)多結晶シリコン膜
Claims (4)
- MOS電界効果トランジスタに於ける活性領域が、耐酸化性マスクを用いた選択酸化法を適用して半導体基板上に形成されたフィールド絶縁膜に依り画定されてなる半導体装置であって、
前記MOS電界効果トランジスタのチャネル領域のチャネル幅方向に於けるフィールド絶縁膜との境界部全体に、チャネル不純物の導電型と反対導電型の不純物が導入されチャネル不純物を相殺して形成された、前記チャネル不純物の導電型と反対導電型の領域を備え、
前記領域が前記MOS電界効果トランジスタのしきい値電圧を規定し実質的チャネルとして作用すること
を特徴とする半導体装置。 - 耐酸化性マスクを用いる選択酸化法を適用してフィールド絶縁膜を形成する工程と、
次いで、耐酸化性マスクを残した状態で活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を導入して領域を形成する工程と、
次いで、耐酸化性マスクを除去してからチャネル不純物を導入する工程と、
次いで、ゲート絶縁膜及びゲート電極からなるゲートを形成する工程と、
次いで、ソース領域及びドレイン領域を形成する工程と
が含まれてなることを特徴とする半導体装置の製造方法。 - 耐酸化性マスクを残した状態で活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を基板に対して斜め方向からイオン注入して領域を形成する工程
が含まれてなることを特徴とする請求項2記載の半導体装置の製造方法。 - 耐酸化性マスクを残した状態で不純物含有被膜を形成してから固相−固相拡散に依って活性領域の周辺部分にチャネル不純物の導電型と反対導電型の不純物を導入して領域を形成する工程
が含まれてなることを特徴とする請求項2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02023497A JP3684520B2 (ja) | 1997-02-03 | 1997-02-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02023497A JP3684520B2 (ja) | 1997-02-03 | 1997-02-03 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10223769A JPH10223769A (ja) | 1998-08-21 |
JP3684520B2 true JP3684520B2 (ja) | 2005-08-17 |
Family
ID=12021505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02023497A Expired - Lifetime JP3684520B2 (ja) | 1997-02-03 | 1997-02-03 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3684520B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724053B1 (en) * | 2000-02-23 | 2004-04-20 | International Business Machines Corporation | PMOSFET device with localized nitrogen sidewall implantation |
-
1997
- 1997-02-03 JP JP02023497A patent/JP3684520B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10223769A (ja) | 1998-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6559017B1 (en) | Method of using amorphous carbon as spacer material in a disposable spacer process | |
US5082794A (en) | Method of fabricating mos transistors using selective polysilicon deposition | |
US6214681B1 (en) | Process for forming polysilicon/germanium thin films without germanium outgassing | |
JPH10326891A (ja) | 半導体装置およびその製造方法 | |
JPH09232445A (ja) | 半導体装置およびその製造方法 | |
TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
US6656810B1 (en) | Semiconductor device capable of reducing dispersion in electrical characteristics and operating at high speed and method for fabricating the same | |
JPH05267331A (ja) | Mos型半導体装置の製造方法 | |
KR19980018188A (ko) | 비정질화된 폴리실리콘을 사용하는 서브미크론 마이크로일렉트로닉스 응용을 위한 자기 정렬 POCl₃제조 방법 | |
JP3684520B2 (ja) | 半導体装置及びその製造方法 | |
JPH07283400A (ja) | 半導体装置及びその製造方法 | |
KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
KR19980060621A (ko) | 반도체소자의 제조방법 | |
JPH09213941A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3038740B2 (ja) | 半導体装置の製造方法 | |
JPH09181313A (ja) | Mosfetの製造方法 | |
JP2729169B2 (ja) | 半導体装置の製造方法 | |
KR100247811B1 (ko) | 반도체장치의 제조방법 | |
JP3311082B2 (ja) | 半導体装置の製造方法 | |
JPH11354650A (ja) | 半導体装置およびその製造方法 | |
JPH05291573A (ja) | 半導体装置およびその製造方法 | |
JPS61101077A (ja) | 半導体装置の製造方法 | |
JPH05102181A (ja) | 高耐圧半導体装置の製法 | |
JPS61156883A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050519 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |