JP4053461B2 - パターン評価方法及びデバイス製造方法 - Google Patents
パターン評価方法及びデバイス製造方法 Download PDFInfo
- Publication number
- JP4053461B2 JP4053461B2 JP2003144689A JP2003144689A JP4053461B2 JP 4053461 B2 JP4053461 B2 JP 4053461B2 JP 2003144689 A JP2003144689 A JP 2003144689A JP 2003144689 A JP2003144689 A JP 2003144689A JP 4053461 B2 JP4053461 B2 JP 4053461B2
- Authority
- JP
- Japan
- Prior art keywords
- stripe
- chip
- image data
- pattern
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【産業上の利用分野】
本発明はパターンの評価方法及びデバイス製造方法に関し、詳しくは、最小線幅が0.1μm以下のパターンを有するチップの欠陥検査等の評価を、安価に、フットプリントを小さくし、かつ高いスループットで行う方法、及びその方法を使用してデバイスを製造する方法に関する。
【0002】
【従来技術】
評価装置として電子線装置を使用してパターンの欠陥検査等の評価を行う方法は知られている(例えば、特許文献1参照)。従来では少なくとも2つのチップ分の画像を記憶するメモリーを備えた評価装置を使用し、一つのチップに形成されたパターンの全体を記憶させ、別のチップに形成されたパターンの全体と比較して欠陥を検出するという方法が行われていた。また、欠陥検出のためのプローブは一本の電子ビームを使用するものであった。
【特許文献1】
特開平7−249393号公報
【0003】
【発明が解決しようとする課題】
しかしながら、従来の方法では、画像データを記憶するメモリーが極めて大きくなるという問題点と、プローブとして一本の電子ビームを使用するためスループットが極端に小さいという問題点とがあった。
【0004】
本発明が解決しようとする一つの課題は、評価装置の画像データを記憶するメモリーを小さいものとすることができるパターン評価方法を提供することである。
本発明が解決しようとする他の課題は、マルチビームを使用してパターン評価することによりスループットを大きくできる方法を提供することである。
本発明が解決しようとする更に別の課題は、上記のような方法を用いてプロセス途中の試料を評価するデバイスの製造方法を提供することである。
【0005】
【課題を解決するための手段】
上記課題は以下の手段により解決される。即ち、本願の発明は、ウェーハ上の複数のチップに形成されたパターンを評価する方法において、(a)ウェーハ上の被評価領域を、評価装置の電子光学系の視野の寸法より小さい幅を有する一軸方向に平行な複数のストライプに分割するステップであって、ストライプの長手方向をy軸方向及びストライプの横断方向をX方向としたとき、Y方向に並んだ異なるチップにおいて同一のパターンが形成されている領域が同じストライプの列として並ぶようにし、X方向に並んだ異なるチップにおいて同一のパターンが形成されている領域が、各々のチップのX方向端部から数えて同じ番目となるストライプに含まれるように、分割するステップと、(b)評価しようとするストライプを選んだ後、評価装置のステージを移動させて前記電子光学系の光軸を一つのストライプのX方向略中央線上に一致させるステップと、(c)前記ステージを、前記一つのストライプのy軸方向に連続移動させるステップと、(d)前記光軸の位置が前記一つのストライプのy軸方向一端部に一致したとき、電子ビームをX方向に走査し、走査点から放出された二次電子を検出しパターンの画像を形成するステップと、(e)前記光軸の位置が前記一つのストライプのY方向他端部に達して前記一つのストライプの画像形成が終了したとき、若しくは近々終了すると判断したとき、Y方向移動の速度を減速するステップと、(f)前記ステージをX方向に移動させて、前記光軸の位置が、隣接するチップにおいて前記画像が取得された一つのストライプと同じパターンが形成されているストライプの略中央線上に一致するようにするステップと、(g)前記eないしgのステップを繰り返すステップと、(h)所定の被評価領域の全てが評価されたことを確認してステージの移動を停止するステップと、を備えている。このように、チップ全体のパターンを比較して欠陥の有無を検出するのではなく、チップをストライプ状に分割して画像データを取得し、ストライプごとに欠陥の有無を検出するため、画像データを記憶するメモリーを小さいものとすることができる。
【0006】
また、本願の発明の別の態様において、評価装置の電子光学系は、マルチビームをチップに照射する一次光学系と、各々のビームからの照射により放出された二次電子群の相互の間隔を拡大する二次光学系とを備え、チップ表面上での各ビーム間の最小間隔は、前記二次光学系におけるチップ表面上での分解能より大きくされている。このような構成により、マルチビーム間のクロストークを防止し、明瞭な画像を得ることができる。
本願の発明の別の態様において、前記評価装置は少なくとも一つのチップ内の二つのストライプ分を記憶するメモリーを有し、前記d項に記載のステップで取得された画像データと、異なるチップにおいて同じパターンを有するストライプの画像データとを比較して、欠陥を検出するステップを更に備えている。従って、評価装置の記憶容量は少なくとも一つのチップ内の二つのストライプ分を記憶するだけの容量で足りる。
本願の発明の別の態様において、前記評価しようとするストライプを選ぶステップが、一つのチップの端部から順番に選ぶか、あるいは欠陥が多く予想されるストライプを選択的に選ぶようにすることができる。
本願の発明の更に別の態様において、前記マルチビームは、ストライプのY方向に投影したビーム間隔が相互に等間隔となっている。それにより、マルチビームの照射領域の重複ないしは非照射領域が発生しないようにすることができる。
【0007】
本願の別の発明は、前記パターン評価方法を利用して、プロセス途中のウエハーの評価を行ってデバイスの製造を行うようにしている。
【0008】
【発明の実施の形態】
以下図面を参照して本発明によるパターン評価方法の実施形態を説明する。図1(a)はウェーハに形成された試料としてのチップをストライプ状に分割する形態を示す平面図であり、図1(b)は図1(a)のF部を拡大して示す図である。また、図2はストライプ状に分割する形態を拡大して示す平面図である。
図1(a)において、ウェーハWの表面(紙面)の法線に平行にZ軸を取り、紙面に平行に左右方向にX軸を、紙面に平行に上下方向にY軸を取る。本図の実施形態においては、ウェーハWの略全面に多数のチップCがX方向に10列、Y方向に4行あるいは2行形成されている。ここで説明を容易にするため、本図において縦方向に行の番地(1ないし4)を、横方向に列の番地(1ないし10)を示す。従って、各々のチップは、例えば、X方向最も左側に配置された2つのチップをY方向上側から、2行1列目のチップC21及び3行1列目のチップC31という具合に表示する。
評価装置は符号Gで示された視野幅だけ電子ビームをX方向に走査することができる。全てのチップCは、上記視野幅Gよりも狭くかつチップCのY方向の長さに等しい小領域(以下、ストライプと呼ぶ)Sに分割されている。この分割は、異なるチップにおいて同一のパターンが形成されている領域が互いに同じ順序で並んだストライプとなるように、即ち、それぞれのチップCにおいて、各チップのX方向端部から同じ番目にあるストライプには同じパターンが形成されているような態様となっている。例えば、図2において、Y方向に配列された4つのチップ(1行2列目のチップC12、2行2列目のチップC22、3行2列目のチップC32及び4行2列目のチップC42)のそれぞれに形成された同一パターン領域が、各チップのX方向端部から数えて同じ番目(ここでは2番目)にあるストライプS2として分割されている。従って、4つのチップそれぞれの同一パターン領域がY方向に直線状に並んだ同じストライプの列として配列されることとなる。X方向についても同様に、各チップの同一パターンが形成されている領域が、各チップのX方向端部から数えて同じ番目となるストライプに分割されている。従って、例えばチップC42に隣接する4行3列目のチップC43の同一パターン領域が、上記チップC42のストライプS2と同じ番目(ここでは2番目)のストライプS2’に含まれることとなる。
図1(b)において、ストライプSの一部を拡大して示すように、パターンの全領域が完全に評価されるために、ストライプSを相互に少し重複(S’部分)させてもよく、又は、二重照射を避ける場合にはストライプ間に空隙(S’’部分)を設けてもよい。
【0009】
上記のように分割されたチップのストライプについて以下の手順で評価が行われる。
(1)評価しようとするストライプを選ぶべく、レジストレーション作業によりステージ(図示されていない)を移動させて、評価装置の一次光学系の光軸Pが、ウェーハの被評価領域の内で評価しようとするチップのストライプのX方向中心位置に略一致するように位置決めする。例えば、2列目に配列された4個のチップ(C12,C22,C32及びC42)のストライプS2を評価しようとする場合、まず、光軸PがストライプS2のX方向中心位置Dに略一致するように、ステージを位置決めする(図3a)。
(2)次に、ステージをY方向に連続移動させて(図3b)、光軸PがストライプS2上で符号Lで示される軌跡を描くようにする。
(3)光軸PがストライプS2の一端E1に達したとき、電子ビームをX方向に走査させ、走査点から放出された二次電子を検出しパターンの二次元画像データを取得する(図3c)。
(4)電子ビームをX方向に走査しながらステージをY方向に連続移動させ、1番目のチップC12の画像データを連続的に取得する(図3d、図2)。1番目のチップC12の一つのストライプ分の画像データの取得が終ると、その画像データを第1のメモリ(図4(a)の符号46)に格納する。この場合、ステージをY方向に連続移動しながら電子ビームをX方向に走査させると電子ビームはストライプを斜め方向に横切って走査することとなるが、これは電子ビームの走査方向をY方向(ステージの移動方向)にやや偏向させることにより相殺することができる。従って、実質的に電子ビームはストライプを斜め方向に横切ることはない。
(5)光軸Pが2番目のチップC22に入ると、チップC22のストライプ分の画像データ取得を開始し、光軸PがチップC22の端部に達するとそのストライプ分の画像データを第2のメモリーに格納する(図3d、図2)。
(6)第1のメモリー内の画像データと第2のメモリー内の画像データとを比較することにより2つのチップのパターン評価が行われる。その結果、両者の間にパターンの差が検出された場合、その差が検出された座標とその場所の画像データが別の第3のメモリーに格納される。
(7)次に、3番目のチップC32の画像データを第1のメモリーに上書きして格納する。チップC32の画像データの対応する場所での画像データと比較することにより、どちらのチップが欠陥を有するかを決定できる。
(8)光軸PがストライプS2のY方向他端部に近接した位置E2に達すると、ステージを減速する(図3e)。
(9)ステージを一つのチップのX方向寸法分T1だけX方向に移動させる。従って、電子光学系の光軸Pは画像取得済みのストライプS2から、X方向に、次の列のチップ(C43からC13まで)のストライプS2’の端部に移動することとなる(図3e、図2)。
(10)ステージをY方向に連続移動させて上記(4)から(8)までと同様な手順で、チップC19までの対応するストライプのパターンの評価を行う。この一連の評価が終了すると、符号T2で示すように、同じチップC19内の次に評価しようとするストライプS3のX方向中心位置に光軸Pが略一致するように、ステージを位置決めし、続いて当該ストライプの評価を行う(図3f)。
(11)光軸PがチップC49のストライプS3のY方向端部に近接した位置に達するとステージを減速し、光軸PをX方向寸法分T3だけX方向逆方向に移動させ、チップC49に隣接するチップC48において同じ番目のストライプS3’の中心に合わせた後、当該ストライプの評価を行う(図3f)。
以上の方法で残りのストライプについても継続して評価を行う。
なお、各チップにおいて1番目のストライプ(即ち、最も左側のストライプS1)については、この領域はメモリーチップの周辺回路であって評価の優先度が低いため、評価を省略してもよい。更に、両端のチップ(C21,C31,C210,C310)についても評価を省略してもよい。即ち、評価しようとするストライプを選ぶ上記(1)の手順において、一つのチップの端部から順番に選ぶか、あるいは欠陥が多く予想されるストライプを選択的に選ぶかを任意に決定することができる。
【0010】
次に、図4(a)には、本発明によるパターン評価方法に使用することのできる電子線による評価装置1が模式的に示されている。この装置1は、一次光学系10と、二次光学系30と、検出装置40とを備えている。一次光学系10は、電子線を試料としてのチップCのパターン上に照射する光学系で、電子線を放出する電子銃11と、電子銃から放出された電子線を偏向する静電レンズ12と、二次元的に配列された複数の小孔が形成されていて電子線をマルチビームに形成する開口板13と、NA開口14と、NA開口を通過した電子ビームを偏向する静電レンズ15と、静電偏向器16と、電磁偏向器17と、E×B分離器18,19と、静電対物レンズ20とを備え、それらは、図4に示すように電子銃11を最上部にして順に、かつ電子銃から放出される電子線の光軸PがチップCの表面に垂直になるように配置されている。開口板13の複数の小孔はY方向に投影した間隔が互いに等しくなるような態様で形成されている。
二次光学系30は、E×B分離器18,19の近くで光軸Pに対して傾斜している光軸Qに沿って配置された2枚の静電拡大レンズ31、32とを備えている。チップ表面上での各電子ビーム間の最小間隔は、二次光学系におけるチップ表面上での分解能より大きくなっている。
検出装置40は開口板13の各小孔に対応するチャンネルを有するマイクロチャンネルプレート(MCP)41と、マルチアノード42と、抵抗43と、A/Dコンバータ44と、画像形成回路45と、メモリー46を備えている。
上記各構成要素は公知のものであってもよく、それらの構造の詳細説明は省略する。
【0011】
次に上記構成の評価装置1の動作について説明する。
単一の電子銃11から放出された電子線は静電レンズ12で収束され、開口板13を照射する。電子線は開口板13に形成された複数の小孔を通過して複数の電子ビーム(マルチビーム)Mにされる。これら複数の電子ビームMはNA開口14でクロスオーバーM1を形成する。クロスオーバーした電子ビームはチップCに向かって進み、静電レンズ16及び静電対物レンズ20により収束され、チップC上に照射される。電子ビームは、図1(a)の軌跡Lに沿って前述の評価手順に従って、分割された各ストライプを走査する。この場合、静電偏向器16とE×B分離器の静電偏向器18とを使用して電子ビームを同時にX方向に走査する。図4(b)に示すように全ての電子ビームがチップ上の視野Gの全体をカバーするように走査する。それと同時に、電子ビームは、軌道M2に沿って進むように、電磁偏向器17とE×B分離器18,19とによってY方向に偏向される。この場合、電磁偏向器17でY方向右側へα度偏向され、E×B分離器18,19でy方向左側へ2α度偏向されるので、差し引きα度だけY方向左側に偏向される。従って、電子ビームMは一次光学系の光軸Pからα×l(対物レンズの主面からチップの表面までの距離)に相当する距離だけ離れたY方向座標上を走査することとなる。しかしながら、このような光軸Pからのずれは小さいので特に不都合はなく、しかも電子ビームは静電対物レンズ20の中心を通るので収差を小さく抑えることができる。E×B分離器をこのように使用することによりE×B分離器による偏向色収差を小さく抑えることができる。
【0012】
チップから放出された二次電子は、静電対物レンズ20とチップCとの間に印加された、二次電子に対する加速電界で加速、集束され、静電対物レンズ20により曲げられかつE×B分離器18,19により3α度以上曲げられる。従って、αの値を非常に小さくしても、また二次光学系を大きい角度で取り付けることができ、静電拡大レンズ31と一次光学系との機械的な干渉を避けることができる。
E×B分離器18,19により曲げられた二次電子群は、光軸Qに沿って進み、静電拡大レンズ31、32により拡大されMCP41に入る。MCP41で各ビーム毎に電子数が増加され、マルチアノード42に入り、抵抗43で電圧に変換され、A/Dコンバータ44でデジタル信号に変換され、画像形成回路45で2次元画像にされ、次にマルチビーム間の画像が接続され、一つのチップの一つのストライプ分の画像データがメモリー46に格納される。メモリー46は、一つのチップの一つのストライプ分のメモリーを3組備えており、従って、3つのチップの各々一つのストライプ分の画像を記憶できる。これら3組の画像データの内任意の2組の画像データの差を算出し、他の1組の画像と比較することにより、どちらの画像データに欠陥が有るかを判断することも可能である。4番目に取得された画像データは最も古い画像データに上書きされる。それに換えて、2組のメモリー間の画像データの差のみを別の小さいメモリーに格納するようにすれば、上記3組のメモリーを2組にする事も可能である。
図4(b)は、チップ上におけるマルチビームの配置と、ストライプ幅と、座標との関係を示している。本図において、各ビームMをY軸に投影した場合の間隔Rは全て等しく、これらのビームは、X方向にストライプを全てカバーするように走査され、この間、ステージはY方向に連続して移動する。
上記とは別の実施形態として、評価しようとする1番目のチップにおける一つのストライプの画像データをメモリーに格納し、後の画像データは常に上記格納された画像データとの比較を行うようにしてもよい。このようにすればメモリーを更に小さくすることができる。
【0013】
図5において、本発明によるパターン評価方法に使用することのできる電子線による評価装置の別の実施形態が模式的に示されている。
この評価装置100は、電子銃から放出された電子線を所定の形状(例えば、長方形又は線状)に成形し、成形された電子ビームを検査されるべき試料(即ち、ウェーハW又はチップC)の表面上に照射する一次光学系110と、ウェーハ等から放出された二次電子を検出器に照射する二次光学系130と、二次電子を受けてチップのパターンの画像を形成する検出系140とを備えている。
一次光学系110は、電子線を放出する電子銃111と、電子線を集束する二段の静電レンズ112と,E×B分離器113と、二段の静電対物レンズ114と、軸対称電極115及びその電源116とを備え、それらは、図5に示すように、ウェーハ表面に垂直な方向に対し一定の角度を有する光軸P’に沿って、電子銃111を最上部にして順に配置されている。
二次光学系130は、チップCからの二次電子の光軸Q’に沿って、ウェーハの表面に対して垂直な方向に配置されており、二段の静電拡大レンズ131を備えている。
検出系140は、検出器141と、画像形成回路142とを備えている。
【0014】
上記構成において、電子銃111から放出された電子線は、静電レンズ112で集束されかつ所定の形状に成形され、E×B分離器113でウェーハ上に垂直に入射するように偏向され、二段の静電対物レンズ114でウェーハ上に照射される。ウェーハにはビアーbが埋め込まれていて、軸対称電極115に電源116から電圧を付与することにより、放電し易いウェーハに対してはウェーハに印加される電界を弱めるようにすることができる。ウェーハWから放出された二次電子は静電対物レンズ114を通過して二次光学系130に入射し、静電拡大レンズ131を通って検出系140の検出器141に結像される。検出器141で結像された二次電子は画像形成回路142により二次元画像が形成される。
【0015】
次に、図6及び図7を参照して、本発明によるパターン評価方法に使用される評価装置を用いて半導体デバイスを製造する方法を説明する。
図6は半導体デバイスの製造方法の一実施例を示すフローチャートである。この実施例の工程は以下の主工程を含んでいる。
(1)ウェハを製造するウェハ製造工程(又はウェハを準備するウェハ準備工程)
(2)露光に使用するマスクを製造するマスク製造工程(又はマスクを準備するマスク準備工程)
(3)ウェハに必要な加工処理を行うウェハプロセッシング工程
(4)ウェハ上に形成されたチップを一個づつ切り出し、動作可能にならしめるチップ組立工程
(5)できたチップを検査するチップ検査工程
なお、上記のそれぞれの主工程は更に幾つかのサブ工程からなっている。
【0016】
これらの主工程の中で、半導体デバイスの性能に決定的な影響を及ぼすのが(3)のウェハプロセッシング工程である。この工程では、設計された回路パターンをウェハ上に順次積層し、メモリーやMPUとして動作するチップを多数形成する。このウェハプロセッシング工程は以下の各工程を含んでいる。
(1)絶縁層となる誘電体薄膜や配線部、或いは電極部を形成する金属薄膜等を形成する薄膜形成工程(CVDやスパッタリング等を用いる)
(2)この薄膜層やウェハ基板を酸化する酸化工程
(3)薄膜層やウェハ基板を選択的に加工するためにマスク(レチクル)を用いてレジストパターンを形成するリソグラフィー工程
(4)レジストパターンに従って薄膜層や基板を加工するエッチング工程(例えばドライエッチング技術を用いる)
(5)イオン・不純物注入拡散工程
(6)レジスト剥離工程
(7)加工されたウェハを検査する工程
なお、ウェハプロセッシング工程は必要な層数だけ繰り返し行い、設計通り動作する半導体デバイスを製造する。
【0017】
図7は、図6のウェハプロセッシング工程の中核をなすリソグラフィー工程を示すフローチャートである。リソグラフィー工程は以下の各工程を含む。
(1)前段の工程で回路パターンが形成されたウェハ上にレジストをコートするレジスト塗布工程
(2)レジストを露光する工程
(3)露光されたレジストを現像してレジストのパターンを得る現像工程
(4)現像されたレジストパターンを安定化するためのアニール工程
上記の半導体デバイス製造工程、ウェハプロセッシング工程、及びリソグラフィー工程については、周知のものでありこれ以上の説明を要しないであろう。
上記(7)の検査工程に本発明に係る評価方法、評価装置を用いると、微細なパターンを有する半導体デバイスでも、スループット良く検査できるので、全数検査が可能となり、製品の歩留まりの向上、欠陥製品の出荷防止が可能となる。
【0018】
【発明の効果】
本発明によれば、以下のような効果を奏することが可能である。
(1)全てのチップにおいて同一のパターンが形成された領域をストライプ状に分割し、評価するべきストライプを選んで評価を行うため、画像データを記憶するメモリーの容量を小さくすることができる。
(2)複数の電子ビームを使うのでスループットが向上する。
【図面の簡単な説明】
【図1】aは、ウェーハに形成された試料としてのチップをストライプ状に分割する形態を示す平面図である。
bは、図1(a)のF部を拡大して示す図である。
【図2】チップをストライプ状に分割する形態を拡大して示す平面図である。
【図3】ストライプに分割されたチップについてパターン評価を行う手順を示す図である。
【図4】aは、本発明によるパターン評価方法に使用される評価装置の光学系を模式的に示した説明図である。
bは、チップ上におけるマルチビームの配置と、ストライプ幅と、座標との関係を示す図である。
【図5】本発明によるパターン評価方法に使用される評価装置の別の実施形態を模式的に示した説明図である。
【図6】デバイス製造工程を示すフローチャートである。
【図7】リソグラフィー工程を示すフローチャートである。
【符号の説明】
1:評価装置 10:一次光学系
30:二次光学系 40:検査装置
45:画像形成回路 46:メモリー
C:チップ G:視野幅
S:ストライプ W:ウェーハ
Claims (5)
- ウェーハ上の複数のチップに形成されたパターンを評価する方法において、
(a)ウェーハ上の被評価領域を、評価装置の電子光学系の視野の寸法より小さい幅を有する一軸方向に平行な複数のストライプに分割するステップであって、ストライプの長手方向をY方向及びストライプの横断方向をX方向としたとき、Y方向に並んだ異なるチップにおいて同一のパターンが形成されている領域が同じストライプの列として並ぶようにし、X方向に並んだ異なるチップにおいて同一のパターンが形成されている領域が、各々のチップのX方向端部から数えて同じ番目となるストライプに含まれるように、分割するステップと、
(b)評価しようとするストライプを選んだ後、評価装置のステージを移動させて前記電子光学系の光軸を一つのストライプのX方向略中央線上に一致させるステップと、
(c)前記ステージを、前記一つのストライプのY方向に連続移動させるステップと、
(d)前記光軸の位置が前記一つのストライプのY方向一端部に一致したとき、電子ビームを複数孔を有する開口板に通過させることによりマルチビームとし、該マルチビームをX方向に走査し、走査点から放出された二次電子を検出し、前記マルチビーム間の画像を接続して、一つのチップの一つのストライプ分の画像データの複数組をメモリーに格納するステップと、
(e)前記光軸の位置が前記一つのストライプのY方向他端部に達して前記一つのストライプの画像形成が終了したとき、若しくは近々終了すると判断したとき、Y方向移動の速度を減速するステップと、
(f)前記ステージをX方向に移動させて、前記光軸の位置が、隣接するチップにおいて前記画像が取得された一つのストライプと同じパターンが形成されているストライプの略中央線上に一致するようにするステップと、
(g)前記eないしgのステップを繰り返すステップと、
(h)前記メモリーに格納された前記一つのチップの一つのストライプ分の画像データの内2組の画像データの差を算出するステップと、
(i)前記画像データの差と他の1組の前記一つのチップの一つのストライプ分の画像データを比較することにより、いずれの画像データに欠陥があるかを判断するステップと、
(j)前記2組のメモリー間の画像データの差のみを別のメモリーに格納するステップと、
(k)所定の被評価領域の全てが評価されたことを確認してステージの移動を停止するステップと、
を備えていることを特徴とする、パターン評価方法。 - 請求項1に記載の方法において、前記マルチビームのチップ表面上での各ビーム間の最小間隔は、前記二次光学系におけるチップ表面上での分解能より大きいことを特徴とする、パターン評価方法。
- 請求項1又は2に記載の方法において、前記評価しようとするストライプを選ぶステップが、一つのチップの端部から順番に選ぶか、あるいは欠陥が多く予想されるストライプを選択的に選ぶステップを含むことを特徴とする、パターン評価方法。
- 請求項1ないし3の何れかに記載の方法において、前記マルチビームは、ストライプのY方向に投影したビーム間隔が相互に等間隔であることを特徴とする、パターン評価方法。
- 請求項1ないし4の何れかに記載の方法を利用して、プロセス途中のウェーハの評価を行うことを特徴とする、デバイス製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003144689A JP4053461B2 (ja) | 2003-05-22 | 2003-05-22 | パターン評価方法及びデバイス製造方法 |
US10/850,432 US7012251B2 (en) | 2003-05-22 | 2004-05-21 | Electron beam apparatus, a pattern evaluation method and a device manufacturing method using the electron beam apparatus or pattern evaluation method |
US11/319,648 US7244933B2 (en) | 2003-05-22 | 2005-12-29 | Electron beam apparatus, a pattern evaluation method and a device manufacturing method using the electron beam apparatus or pattern evaluation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003144689A JP4053461B2 (ja) | 2003-05-22 | 2003-05-22 | パターン評価方法及びデバイス製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004349465A JP2004349465A (ja) | 2004-12-09 |
JP4053461B2 true JP4053461B2 (ja) | 2008-02-27 |
Family
ID=33532082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003144689A Expired - Fee Related JP4053461B2 (ja) | 2003-05-22 | 2003-05-22 | パターン評価方法及びデバイス製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4053461B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4634236B2 (ja) * | 2005-06-24 | 2011-02-16 | 株式会社日立ハイテクノロジーズ | 電子式パターン検査装置 |
JP6152281B2 (ja) | 2013-02-25 | 2017-06-21 | 株式会社ニューフレアテクノロジー | パターン検査方法及びパターン検査装置 |
-
2003
- 2003-05-22 JP JP2003144689A patent/JP4053461B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004349465A (ja) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7244933B2 (en) | Electron beam apparatus, a pattern evaluation method and a device manufacturing method using the electron beam apparatus or pattern evaluation method | |
US10727026B2 (en) | Charged particle beam inspection method | |
JP2006502526A (ja) | スポット格子アレー電子像形成システム | |
KR102375499B1 (ko) | 멀티 전자 빔 검사 장치 | |
KR20190085863A (ko) | 검사 방법 및 검사 장치 | |
JP4053461B2 (ja) | パターン評価方法及びデバイス製造方法 | |
JP4308504B2 (ja) | 電子線装置及びその装置を用いたデバイス製造方法 | |
WO2021250997A1 (ja) | マルチ電子ビーム画像取得装置及びマルチ電子ビーム画像取得方法 | |
KR20220142360A (ko) | 멀티 전자 빔 화상 취득 방법, 멀티 전자 빔 화상 취득 장치 및 멀티 전자 빔 검사 장치 | |
JP2019114377A (ja) | マルチビーム画像取得装置及びマルチビーム画像取得方法 | |
JP3907943B2 (ja) | 欠陥検査方法及びその方法を用いたデバイス製造方法 | |
JPH1062149A (ja) | 欠陥検査装置 | |
JP2002352763A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
JP2002141010A (ja) | 電子線装置及びその電子線装置を用いたデバイスの製造方法 | |
JP4230280B2 (ja) | 欠陥検査方法及びその検査方法を用いたデバイス製造方法 | |
JP2003188221A (ja) | 電子線装置及びその電子線装置を用いたデバイスの製造方法 | |
JP2001133234A (ja) | 欠陥検査方法、欠陥検査装置及びそれらを用いた半導体デバイスの製造方法 | |
JP3723106B2 (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
JP2003132834A (ja) | 電子線装置及びこの装置を用いたデバイス製造方法 | |
JP2002141009A (ja) | 電子線装置及びその電子線装置を用いたデバイスの製造方法 | |
JP2003142020A (ja) | 電子線装置及びその装置を用いたデバイスの製造方法 | |
JP2023009875A (ja) | 電子ビーム立体形状データ取得装置及び電子ビーム立体形状データ取得方法 | |
JP2002139465A (ja) | 欠陥検査装置および該欠陥検査装置を用いたデバイス製造方法 | |
KR20220085718A (ko) | 수차 보정기 | |
JP2005085618A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |