JP4046727B2 - 通信速度制御回路、通信速度制御基板、及び、情報処理装置 - Google Patents
通信速度制御回路、通信速度制御基板、及び、情報処理装置 Download PDFInfo
- Publication number
- JP4046727B2 JP4046727B2 JP2004504485A JP2004504485A JP4046727B2 JP 4046727 B2 JP4046727 B2 JP 4046727B2 JP 2004504485 A JP2004504485 A JP 2004504485A JP 2004504485 A JP2004504485 A JP 2004504485A JP 4046727 B2 JP4046727 B2 JP 4046727B2
- Authority
- JP
- Japan
- Prior art keywords
- communication speed
- communication
- data
- received
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/28—Flow control; Congestion control in relation to timing considerations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
- H04L47/266—Stopping or restarting the source, e.g. X-on or X-off
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
- H04L2012/445—Star or tree networks with switching in a hub, e.g. ETHERNET switch
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
技術分野
本発明は、外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する回路、基板、及び、それらを搭載した情報処理装置に関し、特に、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）システムにおいて、リンクスピード／回路の動作に着目し、消費電流の低減を図る技術に関する。
背景技術
従来、ＬＡＮシステムにおいては、外部通信装置と情報処理装置（又はその情報処理装置に搭載されたチップ等の通信速度制御回路やボード等の通信速度制御基板）との間でネゴシエーションを行い、通信速度を決定する技術（オートネゴシエーション）が知られている。
このオートネゴシエーションによって一旦リンクスピード（例えば、最速のリンクスピード）が確定すると、次にリンクがＯＦＦ／ＯＮするまでその確定したリンクスピードは変化しなかった。これに対して、コンピュータが省電力モードになったときに、最も遅い通信速度に切り換えることによって、ＬＡＮボードの消費電力の低減を実現する技術が提案されている（特開２００１−１５４７６３公報）。
発明の開示
従来のＬＡＮシステムにおいては、コンピュータが省電力モードの場合には最も遅い通信速度に切り換えられて消費電力の低減が図られるが、送受信すべきデータが無い場合やアンダーランが発生している場合等には確定したリンクスピードは変化しないため、消費電力の低減を図ることができないという問題があった。
本発明の課題は、送受信すべきデータが無と判定された場合やアンダーランが発生している場合等に、ダイナミックにリンクスピード／回路の動作をコントロールすることにより、消費電流の低減を実現することにある。
本発明は、上記の課題を解決するために、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する通信速度制御回路であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、送受信すべきデータの有無を判定する判定部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記判定部によって送受信すべきデータが無と判定された場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを受信する通信部とを備える構成とした。
本発明によれば、送受信すべきデータが無と判定された場合、外部通信装置との間で現在の通信速度（例えば１Ｇｂｐｓ）よりも低速の通信速度（例えば１０Ｍｂｐｓ）でデータを受信することが可能になる。つまり、送受信すべきデータが無と判定された場合、より消費電流の少ない低速の通信速度でデータを受信するようになるため、消費電流の低減を実現できることになる。
上記通信速度制御回路においては、例えば、前記通信速度決定部は、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度を決定する。
このようにすれば、送受信すべきデータが無として低速の通信速度でデータを受信するようになっている場合であっても、再度、元の通信速度でデータを送受信することが可能となる。
上記通信速度制御回路においては、例えば、前記判定部は、前記情報処理装置からデータ送信要求を取得した場合、送受信すべきデータが有と判定し、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、送受信すべきデータが無と判定する。
このようにすれば、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、外部通信装置との間で現在の通信速度（例えば１Ｇｂｐｓ）よりも低速の通信速度（例えば１０Ｍｂｐｓ）でデータを受信することが可能になる。つまり、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、より消費電流の少ない低速の通信速度でデータを受信するようになるため、消費電流の低減を実現できることになる。
また、本発明は、上記の課題を解決するために、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する通信速度制御回路であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置との間でデータを送信している間、アンダーランの回数を測定する測定部と、前記測定部によって測定されたアンダーランの回数に基づいてアンダーランの発生率を算出する算出部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記算出部によって算出された発生率が予め定められた値よりも大きくなった場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部とを備える構成とした。
本発明によれば、算出部によって算出されたアンダーランの発生率が予め定められた値（例えば、０．１％又は１％）よりも大きくなった場合、外部通信装置との間の通信速度として現在の通信速度（例えば、１Ｇｂｐｓ）よりも低速の通信速度（例えば、１００Ｍｂｐｓ又は１０Ｍｂｐｓ）を決定する。つまり、算出部によって算出されたアンダーランの発生率が予め定められた値よりも大きくなった場合、より消費電流の少ない低速の通信速度でデータを送受信するようになるため、消費電流の低減を実現できることになる。
また、本発明は、上記の課題を解決するために、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する通信速度制御回路であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、送受信すべきデータ無の時間を計時する計時部と、前記計時部によって計時された時間が予め定められた値に達した場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部とを備える構成とした。
本発明によれば、送受信すべきデータが一定時間無と判定された場合、外部通信装置との間で現在の通信速度（例えば、１Ｇｂｐｓ）よりも低速の通信速度（例えば、１０Ｍｂｐｓ）でデータを送受信することが可能になる。つまり、送受信すべきデータが一定時間無と判定された場合、より消費電流の少ない低速の通信速度でデータを送受信するようになるため、消費電流の低減を実現できることになる。
なお、上記の通信速度制御回路は情報処理装置に搭載されていてもよい。
本発明は、通信速度制御基板として次のように特定することができる。第１に、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する基板であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、送受信すべきデータの有無を判定する判定部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記判定部によって送受信すべきデータが無と判定された場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを受信する通信部とを備える、通信速度制御基板。
上記の通信速度制御基板においては、例えば、前記通信速度決定部は、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度を決定する。
上記の通信速度制御基板においては、例えば、前記判定部は、前記情報処理装置からデータ送信要求を取得した場合、送受信すべきデータが有と判定し、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、送受信すべきデータが無と判定する。
第２に、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する基板であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置との間でデータを送信している間、アンダーランの回数を測定する測定部と、前記測定部によって測定されたアンダーランの回数に基づいてアンダーランの発生率を算出する算出部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記算出部によって算出された発生率が予め定められた値よりも大きくなった場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部とを備える、通信速度制御基板。
第３に、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する基板であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、送受信すべきデータ無の時間を計時する計時部と、前記計時部によって計時された時間が予め定められた値に達した場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部とを備える、通信速度制御基板。
なお、上記の通信速度制御基板は情報処理装置に搭載されていてもよい。
発明を実施するための最良の形態
以下、本発明の第１の実施の形態である通信速度制御回路が適用されるＬＡＮシステムについて図面を参照しながら説明する。図１は、本発明の通信速度制御回路が適用されるＬＡＮシステムの概略構成を説明するための図である。図２は、本発明の通信速度制御回路のハード構成を説明するための図である。
図１に示すように、ＬＡＮシステムは、サーバ等の情報処理装置１００、パーソナルコンピュータ等のクライアント２００、及び、これらがＬＡＮケーブルを介してスター状に接続される、スイッチングＨＵＢ等の外部通信装置３００を備えている。
情報処理装置１００は、ワークステーションなどの比較的高性能のコンピュータ（サーバ等）であり、中央処理装置（ＣＰＵ）、ハードディスク装置等の記憶装置、及び、本発明の通信速度制御回路１１０等を備えている。キーボードやマウス等の入力部、ＣＲＴディスプレイや液晶ディスプレイ等の画像表示装置を備えていることもある。
通信速度制御回路１１０は、外部通信装置３００と情報処理装置１００との間に設けられ、その外部通信装置３００と情報処理端末１００との間でＬＡＮ等のネットワークを介して送受信されるデータの通信速度を制御する回路（チップともいう）である。
通信速度制御回路１１０は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスインタフェース回路１１１、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）回路１１２、ネゴシエーション回路１１３、リンクパルス送信回路１１４、データ送信回路１１５、データ受信回路１１６、電源制御回路１１７、受信データ監視回路１１８、及び、送信要求検知回路１１９等を備えている。
ＰＣＩバスインタフェース回路１１１は、情報処理装置１００内のＰＣＩバスとの間のインタフェースを図るための回路である。ＰＣＩバスインタフェース回路１１１は、通信速度制御回路１１０全体の動作を司るＣＰＵを含んでいる。通信速度制御回路１１０は、情報処理装置１００との間でＰＣＩバスインタフェース回路１１１を介してデータの送受信を行う。ＰＣＩバスインタフェース回路１１１は、送信要求検知回路１１９を含んでいる。
送信要求検知回路１１９は、情報処理装置１００から送信すべきデータの有無を判定（又は検知）する判定部（又は検知部）として機能する（判定部）。ＦＩＦＯ回路１１２は、バッファとして機能する回路である。
ネゴシエーション回路１１３は、複数の通信速度（例えば、１Ｇｂｐｓ、１００Ｍｂｐｓ、１０Ｍｂｐｓ）の中から外部通信装置３００との間の通信速度を決定するための回路である（通信速度決定部）。ネゴシエーション回路１１３は、外部通信装置３００との間でオートネゴシエーションを行うことによって通信速度を決定する。なお、外部通信装置３００もネゴシエーション回路１１３を備えているので、外部通信装置３００との間の通信速度としては通常、複数の通信速度の中の最速の通信速度が決定されることになる。
リンクパルス送信回路１１４は、電源がＯＮにされると、固定のリンクパルス（１０Ｍｂｐｓのリンクパルス）を定期的にＬＡＮ上に送出するようになっている。
データ送信回路１１５及びデータ受信回路１１６は、外部通信装置３００との間でデータを送受信するための回路（通信部）である。通信部１１５、１１６は通常、ネゴシエーション回路１１３によって決定された最速の通信速度（例えば１Ｇｂｐｓ）で外部通信装置３００との間でデータを送受信する。
なお、判定部としての送信要求検知回路１１９（又は受信データ監視回路１１８）によって送受信すべきデータが無と判定された場合、電源制御回路１１７は、ネゴシエーション回路１１３によって決定された通信速度（例えば１Ｇｂｐｓ）よりも低速の通信速度（例えば１０Ｍｂｐｓ）を決定する。これによって、通信部１１６は、ネゴシエーション回路１１３によって決定された通信速度よりも低速の通信速度で外部通信装置３００との間でデータを受信することが可能になる。
電源制御回路１１７は、主に、通信速度制御回路１１０を構成する各要素に対する電源のＯＮ／ＯＦＦを制御するための回路である。電源制御回路１１７によって電源のＯＮ／ＯＦＦが制御される要素としては、例えば、ＰＣＩバスインタフェース回路１１１、ＦＩＦＯ回路１１２、ネゴシエーション回路１１３、リンクパルス送信回路１１４、データ送信回路１１５、データ受信回路１１６がある。受信データ監視回路１１８は、ＬＡＮ上を流れるパケットが自己宛のものか否か等を監視するための回路である。受信データ監視回路１１８は、受信すべきデータの有無を判定する判定部として機能する（判定部）。
クライアント２００は、パーソナルコンピュータ等の情報処理装置であり、中央処理装置（ＣＰＵ）、ハードディスク装置等の記憶装置、キーボードやマウスやタッチパネル等の入力部、ＣＲＴディスプレイや液晶ディスプレイなどの画像表示装置、及び、ＬＡＮカード等の通信装置等を備えている。
外部通信装置３００は、ＬＡＮ上を流れるパケットを受信し、その受信したパケットの宛先アドレスを参照し、その宛先アドレスの端末（情報処理端末１００やクライアント２００等）が接続されているポートからパケットを送出するための中継装置である。外部通信装置３００としては例えばスイッチングＨＵＢを用いることが可能である。
外部通信装置３００は、少なくとも、ネゴシエーション回路１１３、リンクパルス送信回路１１４、データ送信回路１１５、データ受信回路１１６、及び、受信データ監視回路１１８等を備えている。これらについては、情報処理端末１００が備えているものと同じであるので、その説明は省略する。
次に、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作について図面を参照しながら説明する。図３及び図４は、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
本フローチャートは、情報処理装置１００の電源スイッチをオンにした場合に開始する。電源スイッチがオンにされると、電源制御回路１１７は、ネゴシエーション回路１１３等にも電源を供給する。電源が供給されたネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として最速の通信速度（例えば、１Ｇｂｐｓ）を決定する（Ｓ１００）。これにより、通信速度制御回路１１０の通信部１１５、１１６は、その決定された最速の通信速度で外部通信装置３００との間でデータを送受信することが可能になる。即ち、通信速度制御回路１１０は最速の通信速度でリンクすることになる。
外部通信装置３００との間の通信速度が決定すると、判定部としての送信要求検知回路１１９は、送信すべきデータの有無（例えば、情報処理装置１００からデータ送信要求を取得したか否か）を判定する（Ｓ１０１）。
送信すべきデータが無（例えば、情報処理装置１００からデータ送信要求を取得していない）と判定されると（Ｓ１０１：Ｎｏ）、ＰＣＩバスインタフェース回路１１１は、前回のデータ送信要求の取得後一定時間が経過したか否かを判定する（Ｓ１０２）。一定時間が経過したと判定されると（Ｓ１０２：Ｙｅｓ）、受信データ監視回路１１８は、受信すべきデータの有無（例えば、受信要求を検出したか否か）を判定する（Ｓ１０３）。受信すべきデータが無（例えば、受信要求を検出していない）と判定されると（Ｓ１０３：Ｎｏ）、電源制御回路１１７は、ＰＣＩバスインタフェース１１１、ＦＩＦＯ回路１１２、ネゴシエーション回路１１３、及び、データ送信回路１１５に対する電源をＯＦＦにする（Ｓ１０４）。
また、電源制御回路１１７は、判定部１１８、１１９によって送受信すべきデータが無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、外部通信装置３００との間の通信速度として現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）を決定する。なお、この低速の通信速度は予め設定されているものとする。
次に、電源制御回路１１７は、リンクパルス送信回路１１４の電源をＯＮにする。電源がＯＮにされたリンクパルス送信回路１１４は、現在の通信速度よりも低速の通信速度を示すリンクパルス（１０Ｍｂｐｓのリンクパルス）をＬＡＮ上に送出する（Ｓ１０５）。外部通信装置３００はそのリンクパルスに反応して情報処理装置１００（詳細には通信速度制御回路１１０）との間の通信速度として１０Ｍｂｐｓを決定する。これにより、通信部１１６は、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを受信することが可能になる。即ち、通信速度制御回路１１０は低速の通信速度でリンクすることになる。
以上のように、送受信すべきデータが無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを受信することが可能になる。つまり、送受信すべきデータが無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、より消費電流の少ない低速の通信速度でデータを受信するようになるため、消費電流の低減を実現できることになる。
低速の通信速度（１０Ｍｂｐｓ）でデータを受信することが可能な状態の下（Ｓ１０６）、判定部１１８、１１９によって、送受信すべきデータが有（例えば、受信データ監視回路１１８が受信要求を検出した）と判定された場合（Ｓ１０７：Ｙｅｓ、Ｓ１０８：Ｙｅｓ）、電源制御回路１１７は、リンクパルス送信回路１１４に対する電源をＯＦＦにする（Ｓ１０９）。また、電源制御回路１１７は、ＰＣＩバスインタフェース１１１、ＦＩＦＯ回路１１２、ネゴシエーション回路１１３、及び、データ送信回路１１５に対する電源をＯＮにする（Ｓ１１０）。
電源が供給されたネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介して再度オートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として現在の低速の通信速度よりも高速の（最速の）通信速度（例えば、１Ｇｂｐｓ）を決定する（Ｓ１１１）。これにより、通信速度制御回路１１０の通信部１１５、１１６は、外部通信装置３００との間でその決定された最速の通信速度でデータを送受信することが可能になる。即ち、通信速度制御回路１１０は再度、最速の通信速度でリンクすることになる。
次に、本発明の第２の実施形態である通信速度制御回路が適用されるＬＡＮシステムについて説明する。
本実施の形態の通信速度制御回路は、アンダーラン（又はオーバーラン）の回数を測定する測定部、及び、アンダーラン（又はオーバーラン）の発生率を算出する算出部をさらに備えている点が第１の実施形態の通信速度制御回路１００と相異する。その他の構成については第１の実施形態と同様であるので同一の符号を用いて説明する。
測定部及び算出部は例えばＦＩＦＯ回路１１２に含まれる。測定部は、情報処理装置１００から送信すべきデータ（又は受信すべきデータ）に対するアンダーラン（又はオーバーラン）の回数を測定する。アンダーランが生ずると、ＦＩＦＯバッファが空になることがある。即ち、アンダーランは、情報処理端末１００から供給されてＦＩＦＯ回路１１２に蓄積されるデータの速度よりも、ＦＩＦＯ回路１１２から読み出されてＬＡＮ上に送出されるデータの速度の方が速い場合等に生ずる。オーバーランが生ずると、ＬＡＮから受信されたデータがＦＩＦＯバッファからあふれることがある。即ち、オーバーランは、ＬＡＮから受信されてＦＩＦＯ回路１１２に蓄積されるデータの速度よりも、ＦＩＦＯ回路１１２から読み出されて情報処理端末１００に供給されるデータの速度の方が遅い場合等に生ずる。
算出部は、測定部によって測定されたアンダーラン（又はオーバーラン）の回数及び送信すべきデータ（又は受信すべきデータ）に基づいてアンダーラン（又はオーバーラン）の発生率を算出する。具体的には、アンダーランの発生率は、アンダーランの回数／総送信フレーム数によって算出される。オーバーランの発生率は、オーバーランの回数／総受信フレーム数によって算出される。
次に、本発明の第２の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作について図面を参照しながら説明する。図５は、本発明の第２の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
まず、アンダーランの発生率を低減させる動作について説明する。本フローチャートは、情報処理装置１００の電源スイッチをオンにした場合に開始する。電源スイッチがオンにされると、電源制御回路１１７は、ネゴシエーション回路１１３等にも電源を供給する。電源が供給されたネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として最速の通信速度（例えば、１Ｇｂｐｓ）を決定する（Ｓ２００）。これにより、通信速度制御回路１１０の通信部１１５、１１６は、その決定された最速の通信速度で外部通信装置３００との間でデータを送受信することが可能になる。即ち、通信速度制御回路１１０は最速の通信速度でリンクすることになる。
測定部は、その決定された最速の通信速度で外部通信装置３００との間でデータを送受信している間（一定期間）、アンダーランの回数を測定する。そして、算出部は、測定部によって測定されたアンダーランの回数及び総送信フレーム数（送信すべきデータ）に基づいてアンダーランの発生率を算出する（Ｓ２０１）。
算出部によって算出された発生率が予め定められた値０．１％又は１％よりも大きくなった場合、ネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ又は１０Ｍｂｐｓ）を決定する（Ｓ２０２）。
具体的には、算出部によって算出された発生率が予め定められた値０．１％よりも大きく（１％よりも小さく）なった場合、ネゴシエーション回路１１３は、１００Ｍｂｐｓでリンク可能な情報を格納したＦＬＰ（Ｆａｓｔ Ｌｉｎｋ Ｐｕｌｓｅ）をＬＡＮ上に送出して（Ｓ２０３）、１００Ｍｂｐｓでリンクする（Ｓ２０４）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ）でデータを送受信することが可能となる。
一方、算出部によって算出された発生率が予め定められた値１％よりも大きくなった場合、ネゴシエーション回路１１３は、ＮＬＰ（Ｎｏｒｍａｌ Ｌｉｎｋ Ｐｕｌｓｅ）をＬＡＮ上に送出して（Ｓ２０５）、１０Ｍｂｐｓでリンクする（Ｓ２０６）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを送受信することが可能となる。
以上のように、算出部によって算出されたアンダーランの発生率が予め定められた値（例えば０．１％又は１％）よりも大きくなった場合、外部通信装置３００との間の通信速度として現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ又は１０Ｍｂｐｓ）を決定する。つまり、算出部によって算出された発生率が予め定められた値よりも大きくなった場合、より消費電流の少ない低速の通信速度でデータを送受信するようになるため、消費電流の低減を実現できることになる。
また、最高の通信速度（１Ｇｂｐｓ）で通信を行っていたとき、通信途中でアンダーランが発生し、常時１００Ｍｂｐｓ以下のスループットしか出ていない場合（例えば、ネットワーク経由でビデオコンテンツを再生する場合）、１Ｇｂｐｓで通信を行う必要がない。本実施の形態によれば、常にＰＣＩバスのパフォーマンスを測定し（測定部、算出部）、そこから導出される適切なリンクスピードに変更することで、そのときの最大のスループットを実現しながら消費電流の低減を図ることが可能となる。
次に、オーバーランの発生率を低減させる動作について説明する。測定部は、情報処理装置１００が１００Ｍｂｐｓの通信速度で（Ｓ２０４）外部通信装置３００との間でデータを送受信している間（一定期間）、オーバーランの回数を測定する。そして、算出部は、測定部によって測定されたオーバーランの回数及び総受信フレーム数（受信すべきデータ）に基づいてオーバーランの発生率を算出する（Ｓ２０１）。
算出部によって算出された発生率が予め定められた値０．１％よりも小さくなった場合、ネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として最速の通信速度（１Ｇｂｐｓ）を決定する（Ｓ２０２）。
具体的には、算出部によって算出された発生率が予め定められた値０．１％よりも小さくなった場合、ネゴシエーション回路１１３は、１Ｇｂｐｓでリンク可能な情報を格納したＦＬＰをＬＡＮ上に送出して（Ｓ２０７）、１Ｇｂｐｓでリンクする（Ｓ２０８）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１００Ｍｂｐｓ）よりも高速の通信速度（１Ｇｂｐｓ）でデータを送受信することが可能となる。
情報処理装置１００が１０Ｍｂｐｓの通信速度で（Ｓ２０６）外部通信装置３００との間でデータを送受信している間も同様である。即ち、測定部は、情報処理装置１００が１０Ｍｂｐｓの通信速度で外部通信装置３００との間でデータを送受信している間（一定期間）、オーバーランの回数を測定する。そして、算出部は、測定部によって測定されたオーバーランの回数及び総受信フレーム数（受信すべきデータ）に基づいてオーバーランの発生率を算出する（Ｓ２０１）。
算出部によって算出された発生率が予め定められた値０．１％よりも小さくなった場合、ネゴシエーション回路１１３は、１Ｇｂｐｓでリンク可能な情報を格納したＦＬＰをＬＡＮ上に送出して（Ｓ２０７）、１Ｇｂｐｓでリンクする（Ｓ２０８）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１０Ｍｂｐｓ）よりも高速の通信速度（１Ｇｂｐｓ）でデータを送受信することが可能となる。
一方、算出部によって算出された発生率が予め定められた値１％よりも小さく（０．１％よりも大きく）なった場合、ネゴシエーション回路１１３は、１００Ｍｂｐｓでリンク可能な情報を格納したＦＬＰをＬＡＮ上に送出して（Ｓ２０３）、１００Ｍｂｐｓでリンクする（Ｓ２０４）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１０Ｍｂｐｓ）よりも高速の通信速度（１００Ｍｂｐｓ）でデータを送受信することが可能となる。
以上のように、算出部によって算出されたオーバーランの発生率が予め定められた値（例えば０．１％）よりも小さくなった場合、外部通信装置３００との間の通信速度として現在の通信速度よりも高速の通信速度（１００Ｍｂｐｓ又は１Ｇｂｐｓ）を決定する。従って、ダイナミックに通信速度を変更することが可能となる。
次に、本発明の第３の実施形態である通信速度制御回路が適用されるＬＡＮシステムについて説明する。
本実施の形態の通信速度制御回路は、送受信すべきデータ無の時間を計時する計時部をさらに備えている点が第１の実施形態の通信速度制御回路１００と相異する。その他の構成については第１の実施形態と同様であるので同一の符号を用いて説明する。計時部は例えばＦＩＦＯ回路１１２に含まれる。
次に、本発明の第３の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作について図面を参照しながら説明する。図６は、本発明の第３の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
本フローチャートは、情報処理装置１００の電源スイッチをオンにした場合に開始する。電源スイッチがオンにされると、電源制御回路１１７は、ネゴシエーション回路１１３等にも電源を供給する。電源が供給されたネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として最速の通信速度（例えば、１Ｇｂｐｓ）を決定する（Ｓ３００）。これにより、通信速度制御回路１１０の通信部１１５、１１６は、その決定された最速の通信速度で外部通信装置３００との間でデータを送受信することが可能になる。即ち、通信速度制御回路１１０は最速の通信速度でリンクすることになる。
外部通信装置３００との間の通信速度が決定すると、判定部としての送信要求検知回路１１９は、送信すべきデータの有無（例えば、情報処理装置１００からデータ送信要求を取得したか否か）を判定する（Ｓ３０１）。
送信すべきデータが無（例えば、情報処理装置１００からデータ送信要求を取得していない）と判定されると（Ｓ３０１：Ｎｏ）、受信データ監視回路１１８は、受信すべきデータの有無（例えば、受信データ監視回路１１８が受信要求を検出したか否か）を判定する（Ｓ３０２）。受信すべきデータが無（例えば、受信要求を検出していない）と判定されると（Ｓ３０２：Ｎｏ）、計時部は、送受信すべきデータ無の時間を計時する（Ｓ３０３）。計時部によって計時された時間が予め定められた値に達した場合、即ち、計測値がしきい値を越えた場合（Ｓ３０４：Ｙｅｓ）、ＰＣＩバスインタフェース回路１１１は、現在の通信速度が１Ｇｂｐｓであるか否か、即ち、現在１Ｇｂｐｓでリンクしているか否かを判定する（Ｓ３０５）。
現在の通信速度が１Ｇｂｐｓであると判定された場合（Ｓ３０５：Ｙｅｓ）、ネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより（Ｓ３０６）、外部通信装置３００との間の通信速度として現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ）を決定する。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ）でデータを送受信することが可能となる。
一方、現在の通信速度が１Ｇｂｐｓでないと判定された場合（Ｓ３０５：Ｎｏ）、ＰＣＩバスインタフェース回路１１１は、現在の通信速度が１００Ｍｂｐｓであるか否か、即ち、現在１００Ｍｂｐｓでリンクしているか否かを判定する（Ｓ３０７）。現在の通信速度が１００Ｍｂｐｓであると判定された場合（Ｓ３０７：Ｙｅｓ）、ネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより（Ｓ３０８）、外部通信装置３００との間の通信速度として現在の通信速度（１００Ｍｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）を決定する。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１００Ｍｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを送受信することが可能となる。
以上のように、送受信すべきデータが一定時間無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ又は１００Ｍｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを送受信することが可能になる。つまり、送受信すべきデータが一定時間無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、より消費電流の少ない低速の通信速度でデータを送受信するようになるため、消費電流の低減を実現できることになる。
また、Ｇｉｇａ−ＬＡＮシステムは常時、お互いが利用できる最高のスピードでリンクしている。しかしながら、日常での使用時に１０Ｂａｓｅでの通信で充分な場合がある（例えば、ネットワーク経由でＭＰＥＧ２再生を行う場合）。このような場合、１Ｇｂｐｓで通信すると、データ送受信間の待ち時間が長くなる。
本実施の形態によれば、この待ち時間が無くなるように随時リンクスピードを最適なものに変更することができるので、消費電流の低減を図ることが可能である。
なお、本発明の通信速度制御回路は、情報処理端末１００のＰＣＩバスのパフォーマンスに応じた通信速度を決定するようにしてもよい。例えば、情報処理端末１００のＰＣＩバスのパフォーマンスを測定し、１０Ｍｂｐｓ以下のデータしか処理できないと判定された場合には、外部通信装置３００との間の通信速度も１０Ｍｂｐｓとするようにしてもよい。また、上記実施形態においては、通信速度制御回路として説明したが通信速度制御基板としても同様に適用できることは無論である。
本発明は、その精神または主要な特徴から逸脱することなく、他の様々な形で実施することができる。このため、上記の実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈されるものではない。
産業上の利用可能性
本発明は、ＬＡＮ等のネットワークにおいて、送受信すべきデータが無と判定された場合やアンダーランが発生している場合等に、消費電流の低減を実現することが可能となる。また、本発明は、ある時点で発揮できる最大のネットワークパフォーマンスを発揮しつつ、消費電力を低減できる。
【図面の簡単な説明】
図１は、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの概略構成を説明するための図である。
図２は、本発明の第１の実施形態である通信速度制御回路のハード構成を説明するための図である。
図３は、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
図４は、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
図５は、本発明の第２の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
図６は、本発明の第３の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
本発明は、外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する回路、基板、及び、それらを搭載した情報処理装置に関し、特に、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）システムにおいて、リンクスピード／回路の動作に着目し、消費電流の低減を図る技術に関する。
背景技術
従来、ＬＡＮシステムにおいては、外部通信装置と情報処理装置（又はその情報処理装置に搭載されたチップ等の通信速度制御回路やボード等の通信速度制御基板）との間でネゴシエーションを行い、通信速度を決定する技術（オートネゴシエーション）が知られている。
このオートネゴシエーションによって一旦リンクスピード（例えば、最速のリンクスピード）が確定すると、次にリンクがＯＦＦ／ＯＮするまでその確定したリンクスピードは変化しなかった。これに対して、コンピュータが省電力モードになったときに、最も遅い通信速度に切り換えることによって、ＬＡＮボードの消費電力の低減を実現する技術が提案されている（特開２００１−１５４７６３公報）。
発明の開示
従来のＬＡＮシステムにおいては、コンピュータが省電力モードの場合には最も遅い通信速度に切り換えられて消費電力の低減が図られるが、送受信すべきデータが無い場合やアンダーランが発生している場合等には確定したリンクスピードは変化しないため、消費電力の低減を図ることができないという問題があった。
本発明の課題は、送受信すべきデータが無と判定された場合やアンダーランが発生している場合等に、ダイナミックにリンクスピード／回路の動作をコントロールすることにより、消費電流の低減を実現することにある。
本発明は、上記の課題を解決するために、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する通信速度制御回路であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、送受信すべきデータの有無を判定する判定部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記判定部によって送受信すべきデータが無と判定された場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを受信する通信部とを備える構成とした。
本発明によれば、送受信すべきデータが無と判定された場合、外部通信装置との間で現在の通信速度（例えば１Ｇｂｐｓ）よりも低速の通信速度（例えば１０Ｍｂｐｓ）でデータを受信することが可能になる。つまり、送受信すべきデータが無と判定された場合、より消費電流の少ない低速の通信速度でデータを受信するようになるため、消費電流の低減を実現できることになる。
上記通信速度制御回路においては、例えば、前記通信速度決定部は、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度を決定する。
このようにすれば、送受信すべきデータが無として低速の通信速度でデータを受信するようになっている場合であっても、再度、元の通信速度でデータを送受信することが可能となる。
上記通信速度制御回路においては、例えば、前記判定部は、前記情報処理装置からデータ送信要求を取得した場合、送受信すべきデータが有と判定し、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、送受信すべきデータが無と判定する。
このようにすれば、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、外部通信装置との間で現在の通信速度（例えば１Ｇｂｐｓ）よりも低速の通信速度（例えば１０Ｍｂｐｓ）でデータを受信することが可能になる。つまり、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、より消費電流の少ない低速の通信速度でデータを受信するようになるため、消費電流の低減を実現できることになる。
また、本発明は、上記の課題を解決するために、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する通信速度制御回路であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置との間でデータを送信している間、アンダーランの回数を測定する測定部と、前記測定部によって測定されたアンダーランの回数に基づいてアンダーランの発生率を算出する算出部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記算出部によって算出された発生率が予め定められた値よりも大きくなった場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部とを備える構成とした。
本発明によれば、算出部によって算出されたアンダーランの発生率が予め定められた値（例えば、０．１％又は１％）よりも大きくなった場合、外部通信装置との間の通信速度として現在の通信速度（例えば、１Ｇｂｐｓ）よりも低速の通信速度（例えば、１００Ｍｂｐｓ又は１０Ｍｂｐｓ）を決定する。つまり、算出部によって算出されたアンダーランの発生率が予め定められた値よりも大きくなった場合、より消費電流の少ない低速の通信速度でデータを送受信するようになるため、消費電流の低減を実現できることになる。
また、本発明は、上記の課題を解決するために、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する通信速度制御回路であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、送受信すべきデータ無の時間を計時する計時部と、前記計時部によって計時された時間が予め定められた値に達した場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部とを備える構成とした。
本発明によれば、送受信すべきデータが一定時間無と判定された場合、外部通信装置との間で現在の通信速度（例えば、１Ｇｂｐｓ）よりも低速の通信速度（例えば、１０Ｍｂｐｓ）でデータを送受信することが可能になる。つまり、送受信すべきデータが一定時間無と判定された場合、より消費電流の少ない低速の通信速度でデータを送受信するようになるため、消費電流の低減を実現できることになる。
なお、上記の通信速度制御回路は情報処理装置に搭載されていてもよい。
本発明は、通信速度制御基板として次のように特定することができる。第１に、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する基板であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、送受信すべきデータの有無を判定する判定部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記判定部によって送受信すべきデータが無と判定された場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを受信する通信部とを備える、通信速度制御基板。
上記の通信速度制御基板においては、例えば、前記通信速度決定部は、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度を決定する。
上記の通信速度制御基板においては、例えば、前記判定部は、前記情報処理装置からデータ送信要求を取得した場合、送受信すべきデータが有と判定し、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、送受信すべきデータが無と判定する。
第２に、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する基板であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置との間でデータを送信している間、アンダーランの回数を測定する測定部と、前記測定部によって測定されたアンダーランの回数に基づいてアンダーランの発生率を算出する算出部と、前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記算出部によって算出された発生率が予め定められた値よりも大きくなった場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部とを備える、通信速度制御基板。
第３に、外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する基板であって、前記外部通信装置との間の通信速度を決定する通信速度決定部と、送受信すべきデータ無の時間を計時する計時部と、前記計時部によって計時された時間が予め定められた値に達した場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部とを備える、通信速度制御基板。
なお、上記の通信速度制御基板は情報処理装置に搭載されていてもよい。
発明を実施するための最良の形態
以下、本発明の第１の実施の形態である通信速度制御回路が適用されるＬＡＮシステムについて図面を参照しながら説明する。図１は、本発明の通信速度制御回路が適用されるＬＡＮシステムの概略構成を説明するための図である。図２は、本発明の通信速度制御回路のハード構成を説明するための図である。
図１に示すように、ＬＡＮシステムは、サーバ等の情報処理装置１００、パーソナルコンピュータ等のクライアント２００、及び、これらがＬＡＮケーブルを介してスター状に接続される、スイッチングＨＵＢ等の外部通信装置３００を備えている。
情報処理装置１００は、ワークステーションなどの比較的高性能のコンピュータ（サーバ等）であり、中央処理装置（ＣＰＵ）、ハードディスク装置等の記憶装置、及び、本発明の通信速度制御回路１１０等を備えている。キーボードやマウス等の入力部、ＣＲＴディスプレイや液晶ディスプレイ等の画像表示装置を備えていることもある。
通信速度制御回路１１０は、外部通信装置３００と情報処理装置１００との間に設けられ、その外部通信装置３００と情報処理端末１００との間でＬＡＮ等のネットワークを介して送受信されるデータの通信速度を制御する回路（チップともいう）である。
通信速度制御回路１１０は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスインタフェース回路１１１、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）回路１１２、ネゴシエーション回路１１３、リンクパルス送信回路１１４、データ送信回路１１５、データ受信回路１１６、電源制御回路１１７、受信データ監視回路１１８、及び、送信要求検知回路１１９等を備えている。
ＰＣＩバスインタフェース回路１１１は、情報処理装置１００内のＰＣＩバスとの間のインタフェースを図るための回路である。ＰＣＩバスインタフェース回路１１１は、通信速度制御回路１１０全体の動作を司るＣＰＵを含んでいる。通信速度制御回路１１０は、情報処理装置１００との間でＰＣＩバスインタフェース回路１１１を介してデータの送受信を行う。ＰＣＩバスインタフェース回路１１１は、送信要求検知回路１１９を含んでいる。
送信要求検知回路１１９は、情報処理装置１００から送信すべきデータの有無を判定（又は検知）する判定部（又は検知部）として機能する（判定部）。ＦＩＦＯ回路１１２は、バッファとして機能する回路である。
ネゴシエーション回路１１３は、複数の通信速度（例えば、１Ｇｂｐｓ、１００Ｍｂｐｓ、１０Ｍｂｐｓ）の中から外部通信装置３００との間の通信速度を決定するための回路である（通信速度決定部）。ネゴシエーション回路１１３は、外部通信装置３００との間でオートネゴシエーションを行うことによって通信速度を決定する。なお、外部通信装置３００もネゴシエーション回路１１３を備えているので、外部通信装置３００との間の通信速度としては通常、複数の通信速度の中の最速の通信速度が決定されることになる。
リンクパルス送信回路１１４は、電源がＯＮにされると、固定のリンクパルス（１０Ｍｂｐｓのリンクパルス）を定期的にＬＡＮ上に送出するようになっている。
データ送信回路１１５及びデータ受信回路１１６は、外部通信装置３００との間でデータを送受信するための回路（通信部）である。通信部１１５、１１６は通常、ネゴシエーション回路１１３によって決定された最速の通信速度（例えば１Ｇｂｐｓ）で外部通信装置３００との間でデータを送受信する。
なお、判定部としての送信要求検知回路１１９（又は受信データ監視回路１１８）によって送受信すべきデータが無と判定された場合、電源制御回路１１７は、ネゴシエーション回路１１３によって決定された通信速度（例えば１Ｇｂｐｓ）よりも低速の通信速度（例えば１０Ｍｂｐｓ）を決定する。これによって、通信部１１６は、ネゴシエーション回路１１３によって決定された通信速度よりも低速の通信速度で外部通信装置３００との間でデータを受信することが可能になる。
電源制御回路１１７は、主に、通信速度制御回路１１０を構成する各要素に対する電源のＯＮ／ＯＦＦを制御するための回路である。電源制御回路１１７によって電源のＯＮ／ＯＦＦが制御される要素としては、例えば、ＰＣＩバスインタフェース回路１１１、ＦＩＦＯ回路１１２、ネゴシエーション回路１１３、リンクパルス送信回路１１４、データ送信回路１１５、データ受信回路１１６がある。受信データ監視回路１１８は、ＬＡＮ上を流れるパケットが自己宛のものか否か等を監視するための回路である。受信データ監視回路１１８は、受信すべきデータの有無を判定する判定部として機能する（判定部）。
クライアント２００は、パーソナルコンピュータ等の情報処理装置であり、中央処理装置（ＣＰＵ）、ハードディスク装置等の記憶装置、キーボードやマウスやタッチパネル等の入力部、ＣＲＴディスプレイや液晶ディスプレイなどの画像表示装置、及び、ＬＡＮカード等の通信装置等を備えている。
外部通信装置３００は、ＬＡＮ上を流れるパケットを受信し、その受信したパケットの宛先アドレスを参照し、その宛先アドレスの端末（情報処理端末１００やクライアント２００等）が接続されているポートからパケットを送出するための中継装置である。外部通信装置３００としては例えばスイッチングＨＵＢを用いることが可能である。
外部通信装置３００は、少なくとも、ネゴシエーション回路１１３、リンクパルス送信回路１１４、データ送信回路１１５、データ受信回路１１６、及び、受信データ監視回路１１８等を備えている。これらについては、情報処理端末１００が備えているものと同じであるので、その説明は省略する。
次に、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作について図面を参照しながら説明する。図３及び図４は、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
本フローチャートは、情報処理装置１００の電源スイッチをオンにした場合に開始する。電源スイッチがオンにされると、電源制御回路１１７は、ネゴシエーション回路１１３等にも電源を供給する。電源が供給されたネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として最速の通信速度（例えば、１Ｇｂｐｓ）を決定する（Ｓ１００）。これにより、通信速度制御回路１１０の通信部１１５、１１６は、その決定された最速の通信速度で外部通信装置３００との間でデータを送受信することが可能になる。即ち、通信速度制御回路１１０は最速の通信速度でリンクすることになる。
外部通信装置３００との間の通信速度が決定すると、判定部としての送信要求検知回路１１９は、送信すべきデータの有無（例えば、情報処理装置１００からデータ送信要求を取得したか否か）を判定する（Ｓ１０１）。
送信すべきデータが無（例えば、情報処理装置１００からデータ送信要求を取得していない）と判定されると（Ｓ１０１：Ｎｏ）、ＰＣＩバスインタフェース回路１１１は、前回のデータ送信要求の取得後一定時間が経過したか否かを判定する（Ｓ１０２）。一定時間が経過したと判定されると（Ｓ１０２：Ｙｅｓ）、受信データ監視回路１１８は、受信すべきデータの有無（例えば、受信要求を検出したか否か）を判定する（Ｓ１０３）。受信すべきデータが無（例えば、受信要求を検出していない）と判定されると（Ｓ１０３：Ｎｏ）、電源制御回路１１７は、ＰＣＩバスインタフェース１１１、ＦＩＦＯ回路１１２、ネゴシエーション回路１１３、及び、データ送信回路１１５に対する電源をＯＦＦにする（Ｓ１０４）。
また、電源制御回路１１７は、判定部１１８、１１９によって送受信すべきデータが無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、外部通信装置３００との間の通信速度として現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）を決定する。なお、この低速の通信速度は予め設定されているものとする。
次に、電源制御回路１１７は、リンクパルス送信回路１１４の電源をＯＮにする。電源がＯＮにされたリンクパルス送信回路１１４は、現在の通信速度よりも低速の通信速度を示すリンクパルス（１０Ｍｂｐｓのリンクパルス）をＬＡＮ上に送出する（Ｓ１０５）。外部通信装置３００はそのリンクパルスに反応して情報処理装置１００（詳細には通信速度制御回路１１０）との間の通信速度として１０Ｍｂｐｓを決定する。これにより、通信部１１６は、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを受信することが可能になる。即ち、通信速度制御回路１１０は低速の通信速度でリンクすることになる。
以上のように、送受信すべきデータが無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを受信することが可能になる。つまり、送受信すべきデータが無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、より消費電流の少ない低速の通信速度でデータを受信するようになるため、消費電流の低減を実現できることになる。
低速の通信速度（１０Ｍｂｐｓ）でデータを受信することが可能な状態の下（Ｓ１０６）、判定部１１８、１１９によって、送受信すべきデータが有（例えば、受信データ監視回路１１８が受信要求を検出した）と判定された場合（Ｓ１０７：Ｙｅｓ、Ｓ１０８：Ｙｅｓ）、電源制御回路１１７は、リンクパルス送信回路１１４に対する電源をＯＦＦにする（Ｓ１０９）。また、電源制御回路１１７は、ＰＣＩバスインタフェース１１１、ＦＩＦＯ回路１１２、ネゴシエーション回路１１３、及び、データ送信回路１１５に対する電源をＯＮにする（Ｓ１１０）。
電源が供給されたネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介して再度オートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として現在の低速の通信速度よりも高速の（最速の）通信速度（例えば、１Ｇｂｐｓ）を決定する（Ｓ１１１）。これにより、通信速度制御回路１１０の通信部１１５、１１６は、外部通信装置３００との間でその決定された最速の通信速度でデータを送受信することが可能になる。即ち、通信速度制御回路１１０は再度、最速の通信速度でリンクすることになる。
次に、本発明の第２の実施形態である通信速度制御回路が適用されるＬＡＮシステムについて説明する。
本実施の形態の通信速度制御回路は、アンダーラン（又はオーバーラン）の回数を測定する測定部、及び、アンダーラン（又はオーバーラン）の発生率を算出する算出部をさらに備えている点が第１の実施形態の通信速度制御回路１００と相異する。その他の構成については第１の実施形態と同様であるので同一の符号を用いて説明する。
測定部及び算出部は例えばＦＩＦＯ回路１１２に含まれる。測定部は、情報処理装置１００から送信すべきデータ（又は受信すべきデータ）に対するアンダーラン（又はオーバーラン）の回数を測定する。アンダーランが生ずると、ＦＩＦＯバッファが空になることがある。即ち、アンダーランは、情報処理端末１００から供給されてＦＩＦＯ回路１１２に蓄積されるデータの速度よりも、ＦＩＦＯ回路１１２から読み出されてＬＡＮ上に送出されるデータの速度の方が速い場合等に生ずる。オーバーランが生ずると、ＬＡＮから受信されたデータがＦＩＦＯバッファからあふれることがある。即ち、オーバーランは、ＬＡＮから受信されてＦＩＦＯ回路１１２に蓄積されるデータの速度よりも、ＦＩＦＯ回路１１２から読み出されて情報処理端末１００に供給されるデータの速度の方が遅い場合等に生ずる。
算出部は、測定部によって測定されたアンダーラン（又はオーバーラン）の回数及び送信すべきデータ（又は受信すべきデータ）に基づいてアンダーラン（又はオーバーラン）の発生率を算出する。具体的には、アンダーランの発生率は、アンダーランの回数／総送信フレーム数によって算出される。オーバーランの発生率は、オーバーランの回数／総受信フレーム数によって算出される。
次に、本発明の第２の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作について図面を参照しながら説明する。図５は、本発明の第２の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
まず、アンダーランの発生率を低減させる動作について説明する。本フローチャートは、情報処理装置１００の電源スイッチをオンにした場合に開始する。電源スイッチがオンにされると、電源制御回路１１７は、ネゴシエーション回路１１３等にも電源を供給する。電源が供給されたネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として最速の通信速度（例えば、１Ｇｂｐｓ）を決定する（Ｓ２００）。これにより、通信速度制御回路１１０の通信部１１５、１１６は、その決定された最速の通信速度で外部通信装置３００との間でデータを送受信することが可能になる。即ち、通信速度制御回路１１０は最速の通信速度でリンクすることになる。
測定部は、その決定された最速の通信速度で外部通信装置３００との間でデータを送受信している間（一定期間）、アンダーランの回数を測定する。そして、算出部は、測定部によって測定されたアンダーランの回数及び総送信フレーム数（送信すべきデータ）に基づいてアンダーランの発生率を算出する（Ｓ２０１）。
算出部によって算出された発生率が予め定められた値０．１％又は１％よりも大きくなった場合、ネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ又は１０Ｍｂｐｓ）を決定する（Ｓ２０２）。
具体的には、算出部によって算出された発生率が予め定められた値０．１％よりも大きく（１％よりも小さく）なった場合、ネゴシエーション回路１１３は、１００Ｍｂｐｓでリンク可能な情報を格納したＦＬＰ（Ｆａｓｔ Ｌｉｎｋ Ｐｕｌｓｅ）をＬＡＮ上に送出して（Ｓ２０３）、１００Ｍｂｐｓでリンクする（Ｓ２０４）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ）でデータを送受信することが可能となる。
一方、算出部によって算出された発生率が予め定められた値１％よりも大きくなった場合、ネゴシエーション回路１１３は、ＮＬＰ（Ｎｏｒｍａｌ Ｌｉｎｋ Ｐｕｌｓｅ）をＬＡＮ上に送出して（Ｓ２０５）、１０Ｍｂｐｓでリンクする（Ｓ２０６）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを送受信することが可能となる。
以上のように、算出部によって算出されたアンダーランの発生率が予め定められた値（例えば０．１％又は１％）よりも大きくなった場合、外部通信装置３００との間の通信速度として現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ又は１０Ｍｂｐｓ）を決定する。つまり、算出部によって算出された発生率が予め定められた値よりも大きくなった場合、より消費電流の少ない低速の通信速度でデータを送受信するようになるため、消費電流の低減を実現できることになる。
また、最高の通信速度（１Ｇｂｐｓ）で通信を行っていたとき、通信途中でアンダーランが発生し、常時１００Ｍｂｐｓ以下のスループットしか出ていない場合（例えば、ネットワーク経由でビデオコンテンツを再生する場合）、１Ｇｂｐｓで通信を行う必要がない。本実施の形態によれば、常にＰＣＩバスのパフォーマンスを測定し（測定部、算出部）、そこから導出される適切なリンクスピードに変更することで、そのときの最大のスループットを実現しながら消費電流の低減を図ることが可能となる。
次に、オーバーランの発生率を低減させる動作について説明する。測定部は、情報処理装置１００が１００Ｍｂｐｓの通信速度で（Ｓ２０４）外部通信装置３００との間でデータを送受信している間（一定期間）、オーバーランの回数を測定する。そして、算出部は、測定部によって測定されたオーバーランの回数及び総受信フレーム数（受信すべきデータ）に基づいてオーバーランの発生率を算出する（Ｓ２０１）。
算出部によって算出された発生率が予め定められた値０．１％よりも小さくなった場合、ネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として最速の通信速度（１Ｇｂｐｓ）を決定する（Ｓ２０２）。
具体的には、算出部によって算出された発生率が予め定められた値０．１％よりも小さくなった場合、ネゴシエーション回路１１３は、１Ｇｂｐｓでリンク可能な情報を格納したＦＬＰをＬＡＮ上に送出して（Ｓ２０７）、１Ｇｂｐｓでリンクする（Ｓ２０８）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１００Ｍｂｐｓ）よりも高速の通信速度（１Ｇｂｐｓ）でデータを送受信することが可能となる。
情報処理装置１００が１０Ｍｂｐｓの通信速度で（Ｓ２０６）外部通信装置３００との間でデータを送受信している間も同様である。即ち、測定部は、情報処理装置１００が１０Ｍｂｐｓの通信速度で外部通信装置３００との間でデータを送受信している間（一定期間）、オーバーランの回数を測定する。そして、算出部は、測定部によって測定されたオーバーランの回数及び総受信フレーム数（受信すべきデータ）に基づいてオーバーランの発生率を算出する（Ｓ２０１）。
算出部によって算出された発生率が予め定められた値０．１％よりも小さくなった場合、ネゴシエーション回路１１３は、１Ｇｂｐｓでリンク可能な情報を格納したＦＬＰをＬＡＮ上に送出して（Ｓ２０７）、１Ｇｂｐｓでリンクする（Ｓ２０８）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１０Ｍｂｐｓ）よりも高速の通信速度（１Ｇｂｐｓ）でデータを送受信することが可能となる。
一方、算出部によって算出された発生率が予め定められた値１％よりも小さく（０．１％よりも大きく）なった場合、ネゴシエーション回路１１３は、１００Ｍｂｐｓでリンク可能な情報を格納したＦＬＰをＬＡＮ上に送出して（Ｓ２０３）、１００Ｍｂｐｓでリンクする（Ｓ２０４）。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１０Ｍｂｐｓ）よりも高速の通信速度（１００Ｍｂｐｓ）でデータを送受信することが可能となる。
以上のように、算出部によって算出されたオーバーランの発生率が予め定められた値（例えば０．１％）よりも小さくなった場合、外部通信装置３００との間の通信速度として現在の通信速度よりも高速の通信速度（１００Ｍｂｐｓ又は１Ｇｂｐｓ）を決定する。従って、ダイナミックに通信速度を変更することが可能となる。
次に、本発明の第３の実施形態である通信速度制御回路が適用されるＬＡＮシステムについて説明する。
本実施の形態の通信速度制御回路は、送受信すべきデータ無の時間を計時する計時部をさらに備えている点が第１の実施形態の通信速度制御回路１００と相異する。その他の構成については第１の実施形態と同様であるので同一の符号を用いて説明する。計時部は例えばＦＩＦＯ回路１１２に含まれる。
次に、本発明の第３の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作について図面を参照しながら説明する。図６は、本発明の第３の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
本フローチャートは、情報処理装置１００の電源スイッチをオンにした場合に開始する。電源スイッチがオンにされると、電源制御回路１１７は、ネゴシエーション回路１１３等にも電源を供給する。電源が供給されたネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより、外部通信装置３００との間の通信速度として最速の通信速度（例えば、１Ｇｂｐｓ）を決定する（Ｓ３００）。これにより、通信速度制御回路１１０の通信部１１５、１１６は、その決定された最速の通信速度で外部通信装置３００との間でデータを送受信することが可能になる。即ち、通信速度制御回路１１０は最速の通信速度でリンクすることになる。
外部通信装置３００との間の通信速度が決定すると、判定部としての送信要求検知回路１１９は、送信すべきデータの有無（例えば、情報処理装置１００からデータ送信要求を取得したか否か）を判定する（Ｓ３０１）。
送信すべきデータが無（例えば、情報処理装置１００からデータ送信要求を取得していない）と判定されると（Ｓ３０１：Ｎｏ）、受信データ監視回路１１８は、受信すべきデータの有無（例えば、受信データ監視回路１１８が受信要求を検出したか否か）を判定する（Ｓ３０２）。受信すべきデータが無（例えば、受信要求を検出していない）と判定されると（Ｓ３０２：Ｎｏ）、計時部は、送受信すべきデータ無の時間を計時する（Ｓ３０３）。計時部によって計時された時間が予め定められた値に達した場合、即ち、計測値がしきい値を越えた場合（Ｓ３０４：Ｙｅｓ）、ＰＣＩバスインタフェース回路１１１は、現在の通信速度が１Ｇｂｐｓであるか否か、即ち、現在１Ｇｂｐｓでリンクしているか否かを判定する（Ｓ３０５）。
現在の通信速度が１Ｇｂｐｓであると判定された場合（Ｓ３０５：Ｙｅｓ）、ネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより（Ｓ３０６）、外部通信装置３００との間の通信速度として現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ）を決定する。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ）よりも低速の通信速度（１００Ｍｂｐｓ）でデータを送受信することが可能となる。
一方、現在の通信速度が１Ｇｂｐｓでないと判定された場合（Ｓ３０５：Ｎｏ）、ＰＣＩバスインタフェース回路１１１は、現在の通信速度が１００Ｍｂｐｓであるか否か、即ち、現在１００Ｍｂｐｓでリンクしているか否かを判定する（Ｓ３０７）。現在の通信速度が１００Ｍｂｐｓであると判定された場合（Ｓ３０７：Ｙｅｓ）、ネゴシエーション回路１１３は、外部通信装置３００との間でＬＡＮを介してオートネゴシエーションを行うことにより（Ｓ３０８）、外部通信装置３００との間の通信速度として現在の通信速度（１００Ｍｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）を決定する。これにより、通信部１１５、１１６は、外部通信装置３００との間で現在の通信速度（１００Ｍｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを送受信することが可能となる。
以上のように、送受信すべきデータが一定時間無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、外部通信装置３００との間で現在の通信速度（１Ｇｂｐｓ又は１００Ｍｂｐｓ）よりも低速の通信速度（１０Ｍｂｐｓ）でデータを送受信することが可能になる。つまり、送受信すべきデータが一定時間無と判定された場合（Ｓ１０１：Ｎｏ、Ｓ１０３：Ｎｏ）、より消費電流の少ない低速の通信速度でデータを送受信するようになるため、消費電流の低減を実現できることになる。
また、Ｇｉｇａ−ＬＡＮシステムは常時、お互いが利用できる最高のスピードでリンクしている。しかしながら、日常での使用時に１０Ｂａｓｅでの通信で充分な場合がある（例えば、ネットワーク経由でＭＰＥＧ２再生を行う場合）。このような場合、１Ｇｂｐｓで通信すると、データ送受信間の待ち時間が長くなる。
本実施の形態によれば、この待ち時間が無くなるように随時リンクスピードを最適なものに変更することができるので、消費電流の低減を図ることが可能である。
なお、本発明の通信速度制御回路は、情報処理端末１００のＰＣＩバスのパフォーマンスに応じた通信速度を決定するようにしてもよい。例えば、情報処理端末１００のＰＣＩバスのパフォーマンスを測定し、１０Ｍｂｐｓ以下のデータしか処理できないと判定された場合には、外部通信装置３００との間の通信速度も１０Ｍｂｐｓとするようにしてもよい。また、上記実施形態においては、通信速度制御回路として説明したが通信速度制御基板としても同様に適用できることは無論である。
本発明は、その精神または主要な特徴から逸脱することなく、他の様々な形で実施することができる。このため、上記の実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈されるものではない。
産業上の利用可能性
本発明は、ＬＡＮ等のネットワークにおいて、送受信すべきデータが無と判定された場合やアンダーランが発生している場合等に、消費電流の低減を実現することが可能となる。また、本発明は、ある時点で発揮できる最大のネットワークパフォーマンスを発揮しつつ、消費電力を低減できる。
【図面の簡単な説明】
図１は、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの概略構成を説明するための図である。
図２は、本発明の第１の実施形態である通信速度制御回路のハード構成を説明するための図である。
図３は、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
図４は、本発明の第１の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
図５は、本発明の第２の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
図６は、本発明の第３の実施形態である通信速度制御回路が適用されるＬＡＮシステムの動作を説明するためのフローチャートである。
Claims (15)
- 外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する回路であって、
前記外部通信装置との間の通信速度を決定する通信速度決定部と、
前記情報処理装置からデータ送信要求を取得した場合、送受信すべきデータが有と判定し、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、送受信すべきデータが無と判定する判定部と、
前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記判定部によって送受信すべきデータが無と判定された場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを受信する通信部とを備え、
前記通信部は、前記低速の通信速度で前記外部通信装置とのデータ受信時に、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度で前記外部通信装置との間でデータを受信する、通信速度制御回路。 - 前記通信速度決定部は、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度を決定する、請求項１に記載の通信速度制御回路。
- 前記通信速度決定部は、初期時の前記通信速度として、前記外部通信装置とのネゴシエーションによる前記外部通信装置との間の最速の通信速度を決定する、請求項１または２に記載の通信速度制御回路。
- 外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する回路であって、
前記外部通信装置との間の通信速度を決定する通信速度決定部と、
送受信すべきデータ無の時間を計時する計時部と、
前記計時部によって計時された時間が予め定められた値に達した場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部と、
前記情報処理装置からデータ送信要求を取得した場合、送受信すべきデータが有と判定
する判定部とを備え、
前記通信部は、前記低速の通信速度で前記外部通信装置とのデータ受信時に、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度で前記外部通信装置との間でデータを受信する、通信速度制御回路。 - 前記通信速度決定部は、初期時の前記通信速度として、前記外部通信装置とのネゴシエーションによる前記外部通信装置との間の最速の通信速度を決定する、請求項４に記載の通信速度制御回路。
- 外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する基板であって、
前記外部通信装置との間の通信速度を決定する通信速度決定部と、
前記情報処理装置からデータ送信要求を取得した場合、送受信すべきデータが有と判定し、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、送受信すべきデータが無と判定する判定部と、
前記通信速度決定部によって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記判定部によって送受信すべきデータが無と判定された場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを受信する通信部とを備え、
前記通信部は、前記低速の通信速度で前記外部通信装置とのデータ受信時に、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の 通信速度で前記外部通信装置との間でデータを受信する、通信速度制御基板。 - 前記通信速度決定部は、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度を決定する、請求項６に記載の通信速度制御基板。
- 前記通信速度決定部は、初期時の前記通信速度として、前記外部通信装置とのネゴシエーションによる前記外部通信装置との間の最速の通信速度を決定する、請求項６または７に記載の通信速度制御基板。
- 外部通信装置と情報処理装置との間に設けられ、その外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する基板であって、
前記外部通信装置との間の通信速度を決定する通信速度決定部と、
送受信すべきデータ無の時間を計時する計時部と、
前記計時部によって計時された時間が予め定められた値に達した場合、前記通信速度決定部によって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを送受信する通信部と、
前記情報処理装置からデータ送信要求を取得した場合、送受信すべきデータが有と判定する判定部とを備え、
前記通信部は、前記低速の通信速度で前記外部通信装置とのデータ受信時に、前記判定部によって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度で前記外部通信装置との間でデータを受信する通信速度制御基板。 - 前記通信速度決定部は、初期時の前記通信速度として、前記外部通信装置とのネゴシエーションによる前記外部通信装置との間の最速の通信速度を決定する、請求項９に記載の通信速度制御基板。
- 請求項１から５のいずれかに記載の通信速度制御回路が搭載された情報処理装置。
- 請求項６から１０のいずれかに記載の通信速度制御基板が搭載された情報処理装置。
- 外部通信装置と情報処理装置との間でネットワークを介して送受信されるデータの通信速度を制御する方法であって、
前記外部通信装置との間の通信速度を決定する通信速度決定ステップと、
前記情報処理装置からデータ送信要求を取得した場合、送受信すべきデータが有と判定し、前記情報処理装置から所定期間内にデータ送信要求を取得しない場合、送受信すべきデータが無と判定する判定ステップと、
前記通信速度決定ステップによって決定された通信速度で前記外部通信装置とのデータ送受信時に、前記判定ステップによって送受信すべきデータが無と判定された場合、前記通信速度決定ステップによって決定された通信速度よりも低速の通信速度で前記外部通信装置との間でデータを受信する通信ステップとを含み、
前記通信ステップは、前記低速の通信速度で前記外部通信装置とのデータ受信時に、前記判定ステップによって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度で前記外部通信装置との間でデータを受信する、通信速度制御方法。 - 前記通信速度決定ステップは、前記判定ステップによって送受信すべきデータが有と判定された場合、前記低速の通信速度よりも高速の通信速度を決定する、請求項１３に記載の通信速度制御方法。
- 前記通信速度決定ステップは、初期時の前記通信速度として、前記外部通信装置とのネゴシエーションによる前記外部通信装置との間の最速の通信速度を決定する、請求項１３または１４に記載の通信速度制御方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2002/004658 WO2003096651A1 (fr) | 2002-05-14 | 2002-05-14 | Circuit de commande de vitesse de communication, substrat de commande de vitesse de communication, et appareil de traitement d'informations |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003096651A1 JPWO2003096651A1 (ja) | 2005-09-15 |
| JP4046727B2 true JP4046727B2 (ja) | 2008-02-13 |
Family
ID=29416528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004504485A Expired - Fee Related JP4046727B2 (ja) | 2002-05-14 | 2002-05-14 | 通信速度制御回路、通信速度制御基板、及び、情報処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1507385B1 (ja) |
| JP (1) | JP4046727B2 (ja) |
| DE (1) | DE60227844D1 (ja) |
| WO (1) | WO2003096651A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5350534B2 (ja) * | 2009-03-31 | 2013-11-27 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | エネルギー効率のよいイーサネット・ネットワーク・ノードおよびイーサネット・ネットワーク・ノードの使用方法 |
| JP5263395B2 (ja) | 2009-07-16 | 2013-08-14 | 富士通株式会社 | 通信装置、情報処理装置および通信制御方法 |
| JP5336312B2 (ja) * | 2009-09-17 | 2013-11-06 | シャープ株式会社 | 通信装置、及び、その通信装置を備える画像処理装置 |
| JP2012109967A (ja) * | 2011-11-09 | 2012-06-07 | Canon Inc | 通信装置 |
| JP5535358B2 (ja) * | 2013-03-26 | 2014-07-02 | キヤノン株式会社 | 通信システム及び通信装置 |
| CN115215174B (zh) * | 2021-04-20 | 2024-05-07 | 株式会社日立制作所 | 终端控制装置、电梯控制系统和通信速度设定方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203755A (ja) * | 1985-03-07 | 1986-09-09 | Nec Corp | 通信制御装置 |
| JP2758865B2 (ja) * | 1995-10-16 | 1998-05-28 | 日本電気アイシーマイコンシステム株式会社 | 通信制御装置 |
| JPH09298734A (ja) * | 1996-04-30 | 1997-11-18 | Matsushita Electric Ind Co Ltd | ビデオオンデマンドシステム |
| JPH1013485A (ja) * | 1996-06-20 | 1998-01-16 | Sony Corp | 受信データ処理装置及び方法 |
| US5982778A (en) * | 1996-08-30 | 1999-11-09 | Advanced Micro Devices, Inc. | Arrangement for regulating packet flow rate in shared-medium, point-to-point, and switched networks |
| US6108713A (en) * | 1997-02-11 | 2000-08-22 | Xaqti Corporation | Media access control architectures and network management systems |
| US5907553A (en) * | 1997-04-08 | 1999-05-25 | Level One Communications, Inc. | Power savings in multiple technology physical layer devices supporting autonegotiation |
| US6026494A (en) * | 1998-04-21 | 2000-02-15 | Xircom, Inc. | Algorithm to reduce power consumption of an auto-negotiating ethernet transceiver |
| US6161186A (en) * | 1999-02-12 | 2000-12-12 | Hewlett Packard Company | Lower power passive listen method for electronic devices |
-
2002
- 2002-05-14 JP JP2004504485A patent/JP4046727B2/ja not_active Expired - Fee Related
- 2002-05-14 WO PCT/JP2002/004658 patent/WO2003096651A1/ja active IP Right Grant
- 2002-05-14 EP EP20020724782 patent/EP1507385B1/en not_active Expired - Fee Related
- 2002-05-14 DE DE60227844T patent/DE60227844D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE60227844D1 (de) | 2008-09-04 |
| EP1507385A1 (en) | 2005-02-16 |
| JPWO2003096651A1 (ja) | 2005-09-15 |
| WO2003096651A1 (fr) | 2003-11-20 |
| EP1507385A4 (en) | 2007-04-04 |
| EP1507385B1 (en) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8677042B2 (en) | Interrupt moderation | |
| US7961606B2 (en) | Packet flow control in switched full duplex ethernet networks | |
| US6167029A (en) | System and method for integrated data flow control | |
| US7987302B2 (en) | Techniques for managing priority queues and escalation considerations in USB wireless communication systems | |
| EP1280301B1 (en) | Method and switch for congestion control | |
| US7057754B1 (en) | Printer | |
| EP0852357B1 (en) | Method for handling interrupts in a high speed I/O controller | |
| US8019887B2 (en) | Method, system, and program for managing a speed at which data is transmitted between network adaptors | |
| US20100188980A1 (en) | Explicit Flow Control in a Gigabit/10 Gigabit Ethernet System | |
| US8228796B2 (en) | Ethernet switching apparatus, and method for reducing power consumption of the same | |
| US20060187905A1 (en) | Communication method, communication system, and bridge device | |
| US20130117465A1 (en) | Processing received data | |
| US8745287B2 (en) | Data transfer apparatus and image forming system | |
| JPH088970A (ja) | 送信スループット制御装置及び方法 | |
| US7859693B2 (en) | Printing system with power saving mode | |
| JP4046727B2 (ja) | 通信速度制御回路、通信速度制御基板、及び、情報処理装置 | |
| US20050089037A1 (en) | Communication speed control circuit, communication speed control board and information processing device | |
| WO2008013209A1 (fr) | Circuit de connexion de processeur, dispositif de traitement de données, dispositif opérationnel, et terminal de communications mobiles, et procédé de transfert de données les utilisant | |
| US20030088796A1 (en) | Communication adapter | |
| US20050021307A1 (en) | Asynchronous serial data interface | |
| JP2001014243A (ja) | 受信割込処理装置 | |
| JP3152136B2 (ja) | スイッチングハブ | |
| EP2141606B1 (en) | Apparatus and method for processing high speed data using hybrid DMA | |
| JP2001203705A (ja) | フロー制御回路及びフロー制御方法並びにフロー制御プログラムを記録した記憶媒体 | |
| JP2002032159A (ja) | 節電機能を有するネットワーク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |