JP4043002B2 - 表示装置及びその作製方法並びに表示装置を用いた電子機器 - Google Patents

表示装置及びその作製方法並びに表示装置を用いた電子機器 Download PDF

Info

Publication number
JP4043002B2
JP4043002B2 JP27345297A JP27345297A JP4043002B2 JP 4043002 B2 JP4043002 B2 JP 4043002B2 JP 27345297 A JP27345297 A JP 27345297A JP 27345297 A JP27345297 A JP 27345297A JP 4043002 B2 JP4043002 B2 JP 4043002B2
Authority
JP
Japan
Prior art keywords
electrode
photoelectric conversion
film
tft
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27345297A
Other languages
English (en)
Other versions
JPH1195262A (ja
Inventor
宏勇 張
真之 坂倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP27345297A priority Critical patent/JP4043002B2/ja
Publication of JPH1195262A publication Critical patent/JPH1195262A/ja
Application granted granted Critical
Publication of JP4043002B2 publication Critical patent/JP4043002B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明が属する技術分野】
本発明は、イメージセンサ機能を有する一体型液晶表示パネルに関して、特に、ラビング工程におけるイメージセンサ部の破壊防止に関する。
【0002】
【従来の技術】
液晶層に画素電極から電圧を加えて液晶を配向させ、表示部に画像を形成させるようにした液晶パネルが知られている。
従来の液晶パネルの構成を簡略に以下に述べる。
薄膜トランジスタからなる表示部および周辺回路を絶縁基板上に形成した素子基板と、対向基板とをスペーサによって基板間隔が保たれ、シール材によって接着する。 そして、前記素子基板と対向基板との間に液晶を有している構造となっている。また、前記液晶は一対の基板に挟まれ、シール部によって囲まれている。パネルのシール部の配置は、表示部または表示部及び周辺駆動回路をリング状に取り囲む形状としている。
【0003】
上記従来の構成において、素子基板とは、アクティブマトリクス回路および周辺回路が設けられた基板を指している。また、対向基板は、素子基板に対向配置して設けられる基板であって、対向電極、カラーフィルター等が形成されたものを指している。
【0004】
また、従来の液晶パネルの組立工程を簡略に述べると、
▲1▼素子基板を作製する。
▲2▼配向膜を塗布し、焼成する。
▲3▼配向膜にラビング処理を行う。
▲4▼スペーサを均一に基板上に散布する。
▲5▼一対の基板をシ─ル材により貼り合わせ、加熱加圧して強固に接着する。
▲4▼貼り合わせた一対の基板を任意の形状に分断する。
▲5▼液晶注入口から液晶を注入し、その注入口を封止する。
以上の工程により、液晶パネルを作製していた。
【0005】
一方、イメージセンサとしては、現在、複写機、デジタルスチルカメラ、ビデオカメラ、ファクシミリ等の映像を電気信号に変換するための光センサとして広い分野で用いられており、光センサモジュールを組み込んだ装置構成としている。従来では、光センサモジュールとして、単結晶上に形成された単独のセンサが用いられている。
【0006】
【発明が解決しようとする課題】
このような液晶パネルとイメージセンサを同一基板上に作製した場合、パネル作製工程により、イメージセンサ部が破壊されてしまう。
【0007】
特に、図7に示したように、塗布された配向膜713の膜厚は数十〜数百nmであり、画素電極の厚さと同程度と薄く、特に、基板上に形成された素子714の凸部の箇所が薄く形成されていた。この薄い配向膜にラビング処理を行うと、センサ部の上部電極である透明導電膜が形状損傷を受けやすくなっていた。
【0008】
また、配向膜にラビング処理を行う際、センサ部の上部電極とラビング布との摩擦により、静電気が生じる。従来、表示部にはショートリングを作製することができるが、センサ部にはショートリングを作製することはできず、静電破壊を防止することができなかった。これらの形状損傷や静電破壊が、センサ部の特性の劣化や、歩留りと信頼性を低下させる原因となっていた。
【0009】
本発明は、同一基板上に表示部とイメージセンサを有する液晶表示パネルに関して、歩留りと信頼性の高いセンサ部を有する安価な液晶表示パネルを提供することを課題とする。
【0010】
【課題を解決するための手段】
センサ部の受光素子の上に、保護膜となる透明性樹脂膜を積層する構成とした。上記構成により、ラビング工程による形状損傷および静電破壊を防ぐ。
【0011】
本明細書で開示する発明の構成は、
少なくともマトリクス状の画素電極と、前記画素電極に接続された第1のアクティブ素子を有する画素マトリクスを有する表示部と、
少なくとも光電変換素子と、前記光電変換素子に接続された第2のアクティブ素子を有するセンサ部とが同一基板上に設けられ、
前記光電変換素子は、第1の電極と、前記第1の電極上に形成された光電変換層と、前記光電変換層上に形成された第2の電極と、前記第2の電極上に形成された保護膜を有することを特徴とするイメージセンサ機能を有する一体型液晶表示パネルである。
【0012】
また、他の発明の構成は、
少なくとも絶縁膜上の画素電極と、前記画素電極に接続された第1のアクティブ素子を有する画素マトリクスを有する表示部と、
少なくとも光電変換素子と、前記光電変換素子に接続された第2のアクティブ素子を有するセンサ部とが同一基板上に設けられ、
前記光電変換素子は、第1の電極と、前記第1の電極上に形成された光電変換層と、前記光電変換層上に形成された第2の電極と、前記第2の電極上に形成された保護膜を有し、
センサ部の前記保護膜は、表示部の前記絶縁膜と同一の膜であることを特徴とするイメージセンサ機能を有する一体型液晶表示パネルである。
【0013】
なお、上記構成において、前記絶縁膜は平坦化膜である。
【0014】
また、他の発明の構成は、
少なくともマトリクス状に画素電極と、前記画素電極に接続された第1のアクティブ素子を有する画素マトリクスを有する表示部と、
少なくとも光電変換素子と、前記光電変換素子に接続された第2のアクティブ素子を有するセンサ部とが同一基板上に設けられたイメージセンサ機能を有する一体型液晶表示パネルの作製方法であって、
前記基板上に、前記第1のアクティブ素子と前記第2のアクティブ素子を作製する工程と、
前記第1のアクティブ素子と前記第2のアクティブ素子とを少なくとも覆う第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、前記第2のアクティブ素子に接続された下部電極とを形成する工程と、
前記下部電極上に光電変換層を形成する工程と、
前記光電変換層上に透明導電膜からなる上部電極を形成する工程と、
前記上部電極を覆って第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に画素電極を形成する工程と、
を有することを特徴とするイメージセンサ機能を有する一体型液晶表示パネルの作製方法である。
【0015】
また、他の発明の構成は、
少なくともマトリクス状に画素電極と、前記画素電極に接続された第1のアクティブ素子を有する画素マトリクスを有する表示部と、
少なくとも光電変換素子と、前記光電変換素子に接続された第2のアクティブ素子を有するセンサ部とが同一基板上に設けられたイメージセンサ機能を有する一体型液晶表示パネルの作製方法であって、
前記基板上に、前記第1のアクティブ素子と前記第2のアクティブ素子を作製する工程と、
前記第1のアクティブ素子と前記第2のアクティブ素子とを少なくとも覆う第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、前記第1のアクティブ素子を遮光するための遮光膜と前記第2のアクティブ素子に接続された下部電極とを形成する工程と、
前記下部電極上に光電変換層を形成する工程と、
前記光電変換層上に透明導電膜からなる上部電極を形成する工程と、
前記遮光膜と前記上部電極を覆って第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に画素電極を形成する工程と、
を有することを特徴とするイメージセンサ機能を有する一体型液晶表示パネルの作製方法である。
【0016】
なお、上記構成において、第2の絶縁膜は、第2のアクティブ素子を保護することを特徴とするイメージセンサ機能を有する一体型液晶表示パネルの作製方法である。
【0017】
なお、上記構成において、前記画素電極は、透明性を有する導電膜からなることを特徴とするイメージセンサ機能を有する一体型液晶表示パネルの作製方法である。
【0018】
なお、上記構成において、前記画素電極は、光を反射する金属材料からなることを特徴とするイメージセンサ機能を有する一体型液晶表示パネルの作製方法である。
【0019】
【発明の実施の形態】
図1を用いてセンサ部に保護膜を有し、イメージセンサ機能を有する一体型液晶表示パネルの構成を詳述する。
図1はイメージセンサ機能を有する一体型液晶表示パネルの断面図である。
【0020】
表示部は、第1の絶縁膜113を有し、基板上に形成された第1のアクティブ素子と、第1のアクティブ素子を覆う第2の絶縁膜116と、第2の絶縁膜上に形成された第3の絶縁膜121と、第3の絶縁膜上に形成され、第1のアクティブ素子に電気的に接続された画素電極122とでなる。なお、第1のアクティブ素子を保護するため、第1の絶縁膜上に遮光膜117を形成する構成としてもよい。
【0021】
センサ部は、第1の絶縁膜113を有し、基板上に形成された第2のアクティブ素子と、第2のアクティブ素子を覆う第2の絶縁膜116と、第2の絶縁膜上に形成され、第2のアクティブ素子に接続された光電変換素子と、光電変換素子上に保護膜121とを有し、この光電変換素子は、下部電極118、光電変換層119、透明電極120で構成される。
【0022】
これらのアクティブ素子は、同一の作製工程を経て同時に完成する。そして、これらのアクティブ素子を完成させた後、遮光膜117と、光電変換素子と、保護膜121と、画素電極122とが作製される。下部電極118と遮光膜117は同時に形成され、また、第3の絶縁膜と保護膜は同一の膜である。第3の層間絶縁膜121として厚さ0.05〜1μm、好ましくは0.1〜0.7μm、代表的には0.4〜0.6μmとする。また、第3の層間絶縁膜121は、光電変換素子上に設けられるため、透過率、透明度の高い材料を用いることが望ましい。さらに、望ましくは光電変換素子を保護するに十分な硬度を有し、できるだけ薄く形成する。そうすることにより、センサ部が良好な映像を取り込むことができる。
【0023】
従って、本発明の素子基板の製造プロセスは、光電変換層の作製工程以外、従来のアクティブマトリクス型表示装置の製造プロセスと同じである。よって、本発明の装置は新たな設備投資をしないで製造することが可能である。その結果、製造コストを安価に抑えることができる。また、表示部とイメージセンサ部とを同一基板上に設けたため、小型化、軽量化することができ、更に多機能化することができる。
【0024】
【実施例】
〔実施例1〕 以下、本発明の実施例を説明するが、本発明がこの実施例に限定されないことは勿論である。
本実施例においては、センサ部に保護膜を有し、イメージセンサ機能を有する一体型液晶表示パネルの作製工程例を図2〜3を用いて詳述する。また、図2〜3には、Nチャネル型TFTしか図示していないが、Pチャネル型TFTも同様に作製することができ、CMOS構造を形成することができる。
【0025】
まず、透明基板全面に下地膜101を形成する。透明基板100としてガラス基板や石英基板を用いることができる。下地膜として、プラズマCVD法によって、酸化珪素膜を200nmの厚さに形成した。
【0026】
次に、プラズマCVD法によって非晶質珪素膜を30〜100nm好ましくは30nmの厚さに成膜し、エキシマレーザ光を照射して、多結晶珪素膜を形成した。なお、非晶質珪素膜の結晶化方法として、SPCと呼ばれる熱結晶化法、赤外線を照射するRTA法、熱結晶化とレーザアニールとの用いる方法等を用いることができる。
【0027】
次に、多結晶珪素膜をパターニングして、TFT200、300のソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層102を形成する。次に、これら半導体層を覆うゲイト絶縁膜103を形成する。ゲイト絶縁膜はシラン(SiH4 )とN2 Oを原料ガスに用いて、プラズマCVD法で120nmの厚さに形成する。〔図2(A)〕
【0028】
次に、スパッタ法でアルミニウム膜を300〜500nmの厚さ、本実施例では、300nmに形成する。ヒロックやウィスカーの発生を抑制するために、アルミニウム膜にはスカンジウム(Sc)やチタン(Ti)やイットリウム(Y)を0.04〜1.0重量%含有させる。
【0029】
次に、アルミニウム膜の表面に、図示しない緻密な膜質を有する陽極酸化膜106を形成する。陽極酸化膜を形成するには、3%の酒石酸を含んだエチレングリコール溶液中で、アルミニウム膜を陽極にし白金を陰極にして、この電極間に電流を流せばよい。陽極酸化膜の膜厚は印加電圧によって制御する。本実施例では、陽極酸化膜の膜厚を10〜30nmとする。
【0030】
次に、レジストマスクを形成し、アルミニウム膜をパターニングして、電極パターンを形成する。
【0031】
そして、再び陽極酸化を行い、電極パターンの側面に多孔質状の陽極酸化膜106をそれぞれ形成する。この場合の陽極酸化工程は、電極パターンを陽極にし、白金を陰極にして、濃度3%のシュウ酸水溶液中で、この電極間に電流を流せばよい。陽極酸化膜の膜厚は電圧の印加時間によって制御できる。陽極酸化膜は、半導体層に低濃度不純物領域を自己整合的に形成するために利用される。
【0032】
そして、レジストマスクを専用の剥離液によって除去した後、再び陽極酸化工程を行い、電極パターンの周囲に、緻密な膜質を有する陽極酸化膜107をそれぞれ形成する。以上の陽極酸化工程において陽極酸化されなかった電極パターンが、実質的なゲイト電極105として機能する。これらゲイト電極の周囲に形成された緻密な膜質を有する陽極酸化膜は、ゲイト電極を電気的、物理的に保護する機能を果たす。更に、これらの陽極酸化膜によって、オフセット構造を自己整合的に形成することができる。
【0033】
次に、半導体にN型の導電性を付与するために、Pイオンをドープする。本実施例では、イオンドーピング法を用いる。条件はドーズ量1×1015/cm2 、加速電圧80kvとする。この結果、ゲイト電極105および陽極酸化膜106がマスクとして機能し、半導体層にそれぞれ、N型不純物領域104が自己整合的に形成される(図2(B))。
【0034】
次に、多孔質状の陽極酸化膜を除去した後、再び、イオンドーピング法でPイオンをドープする。ドーピング条件はドーズ量5×1013/cm2 、加速電圧70kvとする。この結果、2回のドーピング工程ともPイオンが注入された領域はN型の高濃度不純物領域108、111となり、2度目のドーピング工程のみ、Pイオンが注入された領域はN型の低濃度不純物領域109、110となる。また、2回のドーピング工程ともPイオンが注入されなかった領域はチャネル形成領域111となる。(図2(C))
【0035】
また、ソース領域とドレイン領域の間の領域の内の緻密な陽極酸化膜の下部領域にはオフセット構造が自己整合的に形成される。
【0036】
この後、図示しないが、CMOS構造を構成するPチャネル型TFTを作製する場合、半導体層のN型の不純物領域をP型に反転するため、他の半導体層をレジストマスクで覆う。この状態で、P型の導電性を付与するBイオンをイオンドーピング法で注入する。条件はドーズ量2×1015/cm2 、加速電圧65kVとする。この結果、N型の不純物領域の導電型が反転し、P型の不純物領域となる。そしてレーザアニールを行い、ドーピングされたPイオン、Bイオンを活性化することによって、Pチャネル型TFTを作製することができる。
【0037】
そして、第1の層間絶縁膜113を形成し、N型高濃度不純物領域に達するコンタクトホールを形成する。しかる後、金属膜を形成し、パターニングして、配線114、115を形成する。なお、CMOS構造を得る場合は、この工程において配線でN型高濃度不純物領域とP型不純物領域とを接続する。
【0038】
本実施例では、第1の層間絶縁膜を厚さ500nmの窒化珪素膜で形成する。第1の層間絶縁膜として、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用いることができる。また、これらの絶縁膜の多層膜としても良い。
【0039】
また、配線の出発膜となる金属膜として、本実施例では、スパッタ法で、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成する。これらの膜厚はそれぞれ100nm、300nm、100nmとする。
【0040】
以上のプロセスを経て、表示画素部200、受光画素部300が同時に完成する。〔図2(D)〕
【0041】
次に、TFTを覆う、第2の層間絶縁膜を形成する。第2の層間絶縁膜としては、下層の凹凸を相殺して、平坦な表面が得られる樹脂膜が好ましい。このような樹脂膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを用いることができる。また、第2の層間絶縁膜の表面層は平坦な表面を得るため樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層としても良い。本実施例では、第2の層間絶縁膜としてポリイミド膜を1.5μmの厚さに形成する。
【0042】
次に、第2の層間絶縁膜116に受光画素部300の配線に達するコンタクトホールを形成した後、導電膜を形成する。本実施例では導電膜として厚さ200nmのチタン膜をスパッタ法で成膜する。
【0043】
次に、導電膜をパターニングし、表示部TFT200の遮光膜117と、受光画素部300に接続された下側電極118とをそれぞれ形成する。この導電膜としてチタン、クロムを用いることができる。〔図2(E)〕
【0044】
次に、光電変換層として機能する、水素を含有する非晶質珪素膜119(以下、a−Si:H膜と表記する)を基板全面に成膜する。そして、受光部だけにa−Si:H膜が残存するようにパターニングをし、光電変換層とする。
【0045】
次に、基板全面に第1の透明導電膜120を成膜し、パターニングして、光電変換素子の透明電極を形成する。透明導電膜にはITOやSnO2 を用いることができる。本実施例では、透明導電膜として厚さ120nmのITO膜を形成する。〔図3(A)〕
【0046】
そして、第3の層間絶縁膜121を形成する。第3の層間絶縁膜を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂膜を形成すると平坦な表面を得ることができるため、好ましい。あるいは第3の層間絶縁膜の表面層は上記の樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層膜を成膜してもよい。また、第3の層間絶縁膜121は、光電変換素子上に設けられるため、透過率、透明度の高い材料を用いることが望ましい。本実施例では、第3の層間絶縁膜121として厚さ0.05〜1μm、好ましくは0.1〜0.5μm、本実施例では0.5μmのポリイミド膜を基板全面に形成した。〔図3(B)〕
【0047】
ここで、形成される光電素子上のポリイミド膜は、後のラビング工程で生じる静電破壊及び形状損傷を防ぐ保護膜となる。
【0048】
また、ポリイミド成膜後の本発明の最高プロセス温度は、このポリイミドの耐熱温度320℃より低い温度になるようにする。
【0049】
更に、第3、第2の層間絶縁膜に配線に達するコンタクトホールを形成する。再度、基板全面に第2の透明導電膜を成膜し、パターニングして、表示画素部に接続された画素電極122を形成する。透明導電膜にはITOやSnO2 を用いることができる。本実施例では、透明導電膜として厚さ120nmのITO膜を形成する。
【0050】
以上の工程を経て、図3(C)に示すような素子基板が完成する。
【0051】
〔実施例2〕
実施例1では、画素、受光素子を構成するTFTをトップゲイト型TFTで作製した例を示した。本実施例では、これらのTFTをボトム型のTFTで構成する例を示す。図4に本実施例の素子基板の断面構成図を示す。
【0052】
本実施例のボトム型ゲイトのTFTは、下地膜401上に形成されたゲイト電極405と、ゲイト絶縁膜403上に形成された半導体層402、半導体層のチャネル領域上に形成されたチャネルストッパー423と、半導体層に接続された配線414、415を有する。418は下部電極、419は光電変換層、420は上部電極、421は受光画素部の保護膜であり、且つ、表示画素部の第2層間絶縁膜となっている。本実施例では、第2層間絶縁膜として厚さ0.05〜1μm、好ましくは0.3〜0.5μm、本実施例では0.4μmのポリイミド膜を基板全面に形成した。
【0053】
本実施例のボトムゲイト型のTFTの作製工程は、公知の製造方法を採用すればよく、実施例1と同様に全てのTFTを同一の工程により完成する。
【0054】
〔実施例3〕
本実施例では、光電変換素子をマトリクス状に配置したエリアセンサを設けた例を説明する。本実施例の上面図を図5に示す。
【0055】
図5に示すように、素子基板500には、表示部501と、制御回路502、引出端子部503が設けられ、更にエリアセンサ部504が設けられている。本実施例の素子基板の断面構成は図1または図4と同様である。
【0056】
エリアセンサ部504は、受光マトリクス505と、受光部駆動回路506とを有する。受光マトリクスにおいて、光電変換素子がマトリクス状に2次元的に配置され、光電変換素子それぞれに接続された受光画素部が配置されている。2つの受光部駆動回路は共同して受光マトリクスを走査し、画像データを作成するものである。
【0057】
また、本実施例の素子基板をモジュール化した場合、エリアセンサ部に対向して、レンズ等の光学系が設けられる。この光学系で縮小された画像がエリアセンサに投影されて、検出されるため、動画像が撮像可能となっている。
【0058】
本実施例において、画素マトリクスの画素電極の配列と、受光マトリクスの光電変換素子の配列を同じにすると良い。この場合、画素電極のアドレスと受光セルのアドレスが1対1に対応するため、表示部で表示するために、制御回路におけるエリアセンサ部で検知された画像データの加工が簡単化、高速化される。
【0059】
また、本実施例をモジュール化した場合の電子機器の一例を図6に示す。
図6(A)はノ─ト型パソコンであり、表示部601とセンサ部603に本実施例パネルを適用する。図6(B)はセンサ付きテレビ電話であり、小型の表示部701とセンサ部703を有する装置である。図6(C)は、2つのエリアセンサ803をノート型パソコンに適用した1例を示した。図6(D)は、センサ付きの携帯情報端末機であり、同様に表示部901とセンサ部903を備えた装置である。
【0060】
【発明の効果】
本発明では、イメージセンサを画素マトリクスと同一基板上に設けたため、表示機能と撮像機能を兼ね備えた装置を小型化、軽量化できる。
【0061】
また、本発明は、センサ部上に保護膜を形成したため、同一基板上に表示部とイメージセンサを有する液晶表示パネルに関して、歩留りと信頼性の高いセンサ部を有する安価な液晶表示パネルを得ることができる。
【図面の簡単な説明】
【図1】 本発明の構造断面図(トップゲート型)
【図2】 本発明の作製工程図
【図3】 本発明の作製工程図
【図4】 本発明の構造断面図(ボトムゲート型)
【図5】 本発明の素子基板の上面図
【図6】 本発明の応用例
【図7】 従来例
【符号の説明】
100 基板
101 下地膜
102 島状半導体層
103 ゲイト絶縁膜
104 不純物領域
105 ゲイト電極
106 多孔質陽極酸化膜
107 緻密な陽極酸化膜
108、111 高濃度不純物領域
109、110 低濃度不純物領域
112 チャネル領域
113 第1の層間絶縁膜
114、115 配線
116 第2の層間絶縁膜
117 遮光膜
118 下部電極
119 光電変換層
120 透明導電膜
121 第3の層間絶縁膜(保護膜)
122 画素電極
200 表示画素部
300 受光画素部

Claims (16)

  1. マトリクス状の画素電極、及び前記画素電極に接続された第1のアクティブ素子を有する画素マトリクスを有する表示部と、
    光電変換素子、及び前記光電変換素子に接続された第2のアクティブ素子を有するセンサ部とが同一基板上に設けられ、
    前記光電変換素子は、第1の電極と、前記第1の電極上に形成された光電変換層と、前記光電変換層上に形成された第2の電極とを有し、前記第2のアクティブ素子に重なるように設けられており、
    前記センサ部には、前記第2の電極上に保護膜が設けられていることを特徴とする表示装置。
  2. マトリクス状の画素電極、及び前記画素電極に接続された第1のTFTを有する画素マトリクスを有する表示部と、
    光電変換素子、及び前記光電変換素子に接続された第2のTFTを有するセンサ部とが同一基板上に設けられ、
    前記光電変換素子は、遮光性を有する第1の電極と、前記第1の電極上に形成された光電変換層と、前記光電変換層上に形成された透明導電膜からなる第2の電極とを有し、前記第2のTFTに重なるように設けられており、
    前記センサ部には、前記第2の電極上に保護膜が設けられていることを特徴とする表示装置。
  3. 請求項において、前記第1のTFT及び前記第2のTFTは、それぞれトップゲイト型であることを特徴とする表示装置。
  4. 請求項において、前記第1のTFT及び前記第2のTFTは、それぞれボトムゲイト型であることを特徴とする表示装置。
  5. 請求項1乃至4のいずれか一において、前記保護膜は、樹脂膜であることを特徴とする表示装置。
  6. 請求項1乃至4のいずれか一において、前記保護膜は、無機絶縁材料からなる膜と、前記無機絶縁材料からなる膜上に形成された樹脂膜とからなることを特徴とする表示装置。
  7. 請求項またはにおいて、前記樹脂膜は、ポリイミド、ポリアミド、ポリイミドアミド、アクリルのいずれか一であることを特徴とする表示装置。
  8. 請求項1乃至のいずれか一において、前記画素電極の配列と、前記光電変換素子の配列とが同じであることを特徴とする表示装置。
  9. 請求項1乃至のいずれか一に記載の表示装置を用いることを特徴とする電子機器。
  10. 請求項において、前記電子機器は、ノート型パソコン、テレビ電話、携帯情報端末機のいずれか一であることを特徴とする電子機器。
  11. マトリクス状の画素電極、及び前記画素電極に接続された第1のアクティブ素子を有する画素マトリクスを有する表示部と、
    第1の電極、前記第1の電極上に形成された光電変換層、及び前記光電変換層上に形成された第2の電極を有する光電変換素子、並びに前記光電変換素子に接続された第2のアクティブ素子を有するセンサ部とが同一の基板上に設けられた表示装置の作製方法であって、
    前記基板上に、前記第1のアクティブ素子及び前記第2のアクティブ素子を形成し、
    前記第1のアクティブ素子及び前記第2のアクティブ素子を覆う第1の絶縁膜を形成し、
    前記第1の絶縁膜上に導電膜を形成し、
    前記導電膜をパターニングして、前記第2のアクティブ素子に接続する第1の電極を形成し、
    前記第1の電極上に光電変換層を形成し、
    前記光電変換層上に透明導電膜からなる第2の電極を形成し、
    前記第1の絶縁膜及び前記第2の電極上に第2の絶縁膜を形成し、
    前記第2の絶縁膜上に前記画素電極を形成し、
    前記光電変換素子は、前記第2のアクティブ素子に重なるように設けられていることを特徴とする表示装置の作製方法。
  12. マトリクス状の画素電極、及び前記画素電極に接続された第1のTFTを有する画素マトリクスを有する表示部と、
    第1の電極、前記第1の電極上に形成された光電変換層、及び前記光電変換層上に形成された第2の電極を有する光電変換素子、並びに前記光電変換素子に接続された第2のTFTを有するセンサ部とが同一の基板上に設けられた表示装置の作製方法であって、
    前記基板上に、前記第1のTFT及び前記第2のTFTを形成し、
    前記第1のTFT及び前記第2のTFTを少なくとも覆う第1の絶縁膜を形成し、
    前記第1の絶縁膜上に導電膜を形成し、
    前記導電膜をパターニングして、前記第1のTFTを遮光する遮光膜と前記第2のTFTに接続する遮光性を有する第1の電極とを形成し、
    前記第1の電極上に光電変換層を形成し、
    前記光電変換層上に透明導電膜からなる第2の電極を形成し、
    前記第1の絶縁膜、前記遮光膜、及び前記第2の電極上に第2の絶縁膜を形成し、
    前記第2の絶縁膜上に前記画素電極を形成
    前記光電変換素子は、前記第2のTFTに重なるように設けられていることを特徴とする表示装置の作製方法。
  13. 請求項12において、前記第2の絶縁膜によって前記第2のTFTを保護することを特徴とする表示装置の作製方法。
  14. 請求項1乃至13のいずれか一において、前記第2の絶縁膜は、樹脂膜であることを特徴とする表示装置の作製方法。
  15. 請求項11乃至13のいずれか一において、前記第2の絶縁膜は、無機絶縁材料からなる膜と、前記無機絶縁材料からなる膜上に形成された樹脂膜とからなることを特徴とする表示装置の作製方法。
  16. 請求項14または15において、前記樹脂膜は、ポリイミド、ポリアミド、ポリイミドアミド、アクリルのいずれか一であることを特徴とする表示装置の作製方法。
JP27345297A 1997-09-20 1997-09-20 表示装置及びその作製方法並びに表示装置を用いた電子機器 Expired - Fee Related JP4043002B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27345297A JP4043002B2 (ja) 1997-09-20 1997-09-20 表示装置及びその作製方法並びに表示装置を用いた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27345297A JP4043002B2 (ja) 1997-09-20 1997-09-20 表示装置及びその作製方法並びに表示装置を用いた電子機器

Publications (2)

Publication Number Publication Date
JPH1195262A JPH1195262A (ja) 1999-04-09
JP4043002B2 true JP4043002B2 (ja) 2008-02-06

Family

ID=17528120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27345297A Expired - Fee Related JP4043002B2 (ja) 1997-09-20 1997-09-20 表示装置及びその作製方法並びに表示装置を用いた電子機器

Country Status (1)

Country Link
JP (1) JP4043002B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738080A (zh) * 2012-07-20 2012-10-17 深圳市华星光电技术有限公司 具有嵌入式光伏电池的阵列基板的制作方法
US8976305B2 (en) 2011-08-22 2015-03-10 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973817B1 (ko) 2004-01-09 2010-08-03 삼성전자주식회사 광 감지 액정 표시 장치
WO2006104204A1 (ja) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha 表示装置およびこれを備えた電子機器
JP2008170460A (ja) * 2005-03-29 2008-07-24 Sharp Corp アクティブマトリクス基板、表示装置及び電子機器
JP2008145447A (ja) * 2005-03-29 2008-06-26 Sharp Corp アクティブマトリクス基板、表示装置、および電子機器
US20090122039A1 (en) * 2005-04-28 2009-05-14 Hiromi Katoh Display apparatus and electronic device provided with the same
JP4642554B2 (ja) * 2005-05-30 2011-03-02 シャープ株式会社 薄膜トランジスタ基板
KR100878379B1 (ko) 2006-07-12 2009-01-13 엡슨 이미징 디바이스 가부시키가이샤 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976305B2 (en) 2011-08-22 2015-03-10 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN102738080A (zh) * 2012-07-20 2012-10-17 深圳市华星光电技术有限公司 具有嵌入式光伏电池的阵列基板的制作方法

Also Published As

Publication number Publication date
JPH1195262A (ja) 1999-04-09

Similar Documents

Publication Publication Date Title
JP4646951B2 (ja) センサ付き表示装置
JP4027465B2 (ja) アクティブマトリクス型表示装置およびその製造方法
JP4044187B2 (ja) アクティブマトリクス型表示装置およびその作製方法
JP4271268B2 (ja) イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4043002B2 (ja) 表示装置及びその作製方法並びに表示装置を用いた電子機器
JP4827796B2 (ja) センサ付き表示装置
JP4700659B2 (ja) 液晶表示装置
US20070051954A1 (en) TFT array substrate of TFT LCD having large storage capcitor and method for manufacturing same
JP4030627B2 (ja) イメージセンサ機能を有する一体型液晶表示パネル
JP5526099B2 (ja) 半導体装置
JP4926882B2 (ja) 半導体装置
JP5860071B2 (ja) 半導体装置
JP5025596B2 (ja) イメージセンサ
JPH1184426A (ja) イメージセンサを内蔵した液晶表示装置
JP5542265B2 (ja) 半導体装置
JP5138107B2 (ja) イメージセンサ、電子機器
JP4163156B2 (ja) 表示装置
JP5622812B2 (ja) 表示装置
JP4999979B2 (ja) イメージセンサ及び電子機器
JP5100799B2 (ja) 液晶表示装置
JP2002083970A (ja) 半導体装置、電気光学装置、およびそれらの製造方法
JP2002076345A (ja) 半導体装置、電気光学装置、およびそれらの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070502

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees