JP4041679B2 - データ位置ずれ検出回路 - Google Patents
データ位置ずれ検出回路 Download PDFInfo
- Publication number
- JP4041679B2 JP4041679B2 JP2002054141A JP2002054141A JP4041679B2 JP 4041679 B2 JP4041679 B2 JP 4041679B2 JP 2002054141 A JP2002054141 A JP 2002054141A JP 2002054141 A JP2002054141 A JP 2002054141A JP 4041679 B2 JP4041679 B2 JP 4041679B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- clock
- output
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、デジタルデータの送受信を行う通信システムにおけるエラー処理に関するものである。
【0002】
【従来の技術】
従来より、デジタルデータの送受信を行う通信システムにおいては、受信したデータを正しく解釈するために、送信側が意図するデータ位置と受信側で認識するデータ位置とを同期させる必要がある。このような同期処理を行うために、一般的には、送信側においては、データフレームの先頭にフレーム同期信号を付加し、受信側においては、前記フレーム同期信号を検出することによってデータフレームの先頭位置を認識し、さらに、受信信号を復調した信号から、送信側のクロックに同期したクロック信号の再生を行って、それをカウントしていくことで各データの位置を認識する。
【0003】
【発明が解決しようとする課題】
しかし、無線通信におけるフェージング等の現象による影響によって伝送路の特性に変化が生じた場合、受信側においては、復調信号に乱れが生じるため、送信側のクロックに同期するクロック信号を正しく再生できなくなる。そのため、その後に正常な通信状態に戻ったときに、再生クロック信号が、送信側が送出したクロック数と1クロック以上ずれた位置において同期してしまうことがある。このような場合には、受信側で認識するデータ位置が、送信側が意図するデータ位置と1クロック分以上ずれてしまうことになるため、受信側においては、それ以降は、データの解釈を正しく行うことができなくなる。
それをそのままにしておくと、誤動作状態が継続し、その間の通信は不能となる。特に、通信の開始から終了までを1フレームで行うような通信形態にあっては、このような問題は深刻なものとなる。
しかし、そのような状態であっても、操作者にとっては、そういった誤動作状態を即座に認識することができないため、受信機内でそのような状態を検出し、何らかの処置を施すことが要望される。
【0004】
そこで、本発明は、受信側が認識するデータ位置と送信側が意図するデータ位置との間に、1クロック分以上のずれが生じていることを検出することが可能なデータ位置ずれ検出回路を提供することを目的としてなされたものである。
【0005】
【課題を解決するための手段】
本発明にかかるデータ位置ずれ検出回路においては、送信側から送信されてきたデータを受信する受信側において、認識するデータ位置が、送信側が意図するデータ位置からずれていることを検出するデータ位置ずれ検出回路であって、
入力された復調信号からクロック信号を再生し、再生したクロック信号からジッタを除去して、再生されたクロック信号として出力するクロック再生回路と、
前記再生されたクロック信号に所定の時定数をもって追従する追従クロック信号を生成する時定数回路と、
前記クロック再生回路から出力される前記再生されたクロック信号と、前記時定数回路から出力される前記追従クロック信号とを継続して監視し、両クロック信号の間に1クロック分のずれが生じたときに、認識するデータ位置が、送信側が意図するデータ位置からずれていることを示す検出信号を出力するクロック監視回路と、
を備えるという手段を講じた。
【0006】
請求項2の発明においては、請求項1に記載の時定数回路が、該時定数回路が出力する追従クロック信号と、クロック再生回路が出力する再生されたクロック信号との位相を比較する位相比較回路と、位相比較回路の出力を所定の時定数をもってフィルタリングするループフィルタと、ループフィルタの出力によって発振周波数が制御されて前記追従クロック信号を発振する電圧制御発振器とを含む構成とした。
請求項3の発明においては、請求項1に記載のクロック監視回路が、クロック再生回路が出力する再生されたクロック信号および時定数回路が出力する追従クロック信号のクロック数をカウントし、双方のカウント値に1以上のずれが生じたときに検出信号を出力するように構成されている。
【0007】
【作用】
正常な通信状態では、クロック再生回路から出力されるクロック信号と、時定数回路から出力される追従クロック信号とはずれていないが、フェージング等の影響によって一旦クロック信号の再生が乱れた後に、通信状態が正常な状態に回復した場合には、送信側が意図したデータ位置とずれた位置で同期することがある。
このようなデータ位置がずれた状態では正しいデータの受信ができずエラー発生状態が継続することになる。
そこで、本発明では、入力された復調信号から再生するクロック信号のずれを監視する基準として、再生されたクロック信号に所定の時定数をもって追従する追従クロック信号を用いるのである。追従クロック信号は、再生されたクロック信号に所定の時定数をもって追従しているので、再生されたクロック信号が送信側が意図した位置からずれている場合であっても、短時間であればその影響は大きな影響は受けない。
そこで、クロック監視回路は、再生したクロック信号が、追従クロック信号とずれたときに検出信号を出力するように構成されている。
このように出力された検出信号によってデータ位置がずれたことを検出できるのである。
そして、たとえば、位置ずれを修正するルーチンを起動して修正処理し、エラー発生状態をクリアして正常なデータが受信できる状態に復帰したり、データ処理を中止したりするのである。
【0008】
【発明の実施の形態】
以下に、本発明にかかるデータ位置ずれ検出回路を、GMSK変調信号の復調処理に適用したひとつの実施の形態を示した図面に基づいて詳細に説明する。
【0009】
前記データ位置ずれ検出回路のブロック図を示した図1において、
1はクロック再生回路としてのモデム、2はジッタ除去回路としてのAFC回路、3は時定数回路としてのPLL回路、4はクロック監視回路としての検出回路である。
図示しない検波手段から出力される検波信号(例えば2.4kbpsのGMSK信号)は、モデム1によってデータ信号(図示省略。)と、クロック信号1outとして再生される。
前記モデム1から出力されるクロック信号はジッタを持っているため、AFC回路2によってジッタを吸収する。ここでは、2.4kHzと、2.4kHz+24Hz(=2.4kHzの1%)と、2.4kHz−24Hz(=2.4kHzの1%)との3つのクロックをモデムクロックと位相比較することによって切り替えて同期をとる。このようにしてAFC回路2からは再生されたクロック信号2outが出力される。
なお、図示しないデータ解釈手段においては、前記再生されたデータ信号を、前記再生されたクロック信号2outに同期して解釈処理する。
また、再生されたクロック信号2outは、検出回路4へ出力されるとともに、PLL回路3の位相比較器31に入力される。PLL回路3においては、位相比較器31と、ループフィルタ32と、VCO33と、分周器34とで構成された位相拘束ループによって、16.384MHzの信号を3/(5×4096)倍して2.4kHzの追従クロック信号3outを出力する。前記分周器34はリセット信号4resetでリセットされる。
【0010】
検出回路4は、前記再生されたクロック信号2outが入力されリセット信号4resetでリセットされる第1系列の4ビットカウンタ41と、前記追従クロック信号3outが入力されリセット信号4resetでリセットされる第2系列の4ビットカウンタ42と、上記2つの系列のカウンタからのキャリオーバ出力信号CO1,CO2を論理積処理した信号43outを出力するアンド回路43と、前記論理積出力信号43outとリセット信号4resetとを論理和処理した信号44outを出力するオア回路44と、前記追従クロック信号3outが入力されて前記論理和出力信号44outによってリセットされる8ビットカウンタ45と、前記8ビットカウンタ45のキャリオーバ出力信号CO3でセットされて前記リセット信号4resetでリセットされるR/Sフリップフロップ回路46とを備えている。
なお、前記リセット信号4resetはフレーム同期信号を検出したときに出力される信号である。そして、このリセット信号4resetをPLL回路3の分周器34にも入力することによって、フレーム同期信号が検出される度に、再生されたクロック信号2outと追従クロック信号3outとの位相を一致させる。
【0011】
以上の構成において、
フェージング等によるクロック信号の再生の乱れが無い場合には、図2の(a)に示したように、第1系列の4ビットカウンタ41は再生されたクロック信号2outを16個カウントする度にキャリオーバ出力信号CO1を出力する。PLL回路3から出力される追従クロック信号3outが入力される第2系列の4ビットカウンタ42に同様に16個の追従クロック信号をカウントする度にキャリオーバ出力信号CO2を出力する。
再生されたクロック信号2outに乱れがなく欠落が無い場合には、第1系列のキャリオーバ出力信号CO1とキャリオーバ出力信号CO2とは同一タイミングで出力される。
従って、前記アンド回路43からは前記各キャリオーバ出力信号と同じタイミングで論理積処理出力信号43outが出力される。
そして、8ビットカウンタ45はクロック信号が16個カウントされる度にリセットされるのでキャリオーバすることはなく、キャリオーバ出力信号CO3は出力されない。
即ち、R/Sフリップフロップ回路46はセットされないので、ビットずれ検出信号4outは出力されないのである。
【0012】
しかし、フェージング等によってクロック信号2outの再生が乱れて再生できないクロック信号があると、図2の(b)に示したように、第1系列の4ビットカウンタ41は再生されたクロック信号2outを16個カウントするまでに図2の(a)の場合より時間がかかり、キャリオーバ出力信号CO1を出力するタイミングが遅れる。一方、PLL回路3から出力される追従クロック信号3outは正常なタイミングで出力され続けるので、図2の(a)の場合と同じタイミングでキャリオーバ出力信号CO2を出力する。
従って、前記アンド回路43からは16個のクロック信号がカウントされても論理積処理出力信号43outは出力されない。
そのため、8ビットカウンタ45はリセットされず、256個のクロック信号がカウントされるとキャリオーバしてキャリオーバ出力信号CO3が出力される。
このキャリオーバ出力信号CO3によってR/Sフリップフロップ回路46がセットされるので、ビットずれ検出信号4outが出力されるのである。
【0013】
ビットずれ検出信号4outが出力されると、たとえば、位置ずれを修正するルーチンを起動して修正処理し、エラー発生状態をクリアした後、リセット信号4resetを発生させて、図1のPLL回路の分周器34と、2つの系統の4ビットカウンタ41,42と、R/Sフリップフロップ回路46をリセットしてビットずれ検出信号4outを出力させないようにするとともに、オア回路44にも前記リセット信号4resetを入力して、その論理和処理出力信号44outによって8ビットカウンタ45もリセットしてキャリオーバ出力信号CO3をクリアするのである。
このようにしてエラー発生状態がクリアされて正常なデータが受信できる状態に復帰できるのである。なお、正常な受信状態に復帰することに代えてデータ処理を中止するようにしてもよい。
【0014】
なお、時定数回路としてはPLL回路に限らず、再生されたクロック信号に所定の時定数で追従する追従クロック信号を出力するものであればよい。
また、クロック監視回路としては図1に示した構成に限られるものではなく、再生されたクロック信号と追従クロック信号とのビットずれを検出する構成であればよい。また、図1に示した各4ビットカウンタ41、42および8ビットカウンタ45に代えて、よりビット数の少ないカウンタを用いてより速くビットずれを検出できるように構成してもよい。
【0015】
AFC回路2から出力される再生されたクロック信号2outのゆらぎによっては、再生されたクロック信号2outと追従クロック信号3outとのずれが1ビットの場合に、両クロック信号が重なるタイミングが存在して、アンド回路43から論理積処理信号43outが出力される場合がある。(図4の(a)参照)
そのような誤りの発生を防止するために、両クロック信号のパルス幅を狭めることが望ましい。
そこで、図3には、各4ビットカウンタ41、42の出力信号のパルス幅を縮小するために図1のブロック図の破線の部分に付加するパルス幅調整回路47を示した。
パルス幅調整回路47においては、抵抗47Rとコンデンサ47Cとによる積分回路によって、アンド回路470の一方の入力端子に入力される信号が所定のしきい値を超えるタイミングをわずかに遅延させることによって、遅延させない方の入力端子から入力されるキャリオーバ出力信号47inとの論理積処理を行って出力される出力信号47outの立ち上がりをわずかに遅延させるので、出力信号47outのパルス幅は入力されるキャリオーバ出力信号47inより若干狭くなる。(図4の(b)参照)
なお、抵抗47Rにダイオード47Dを並列接続することによってコンデンサ47Cの放電時間を短縮し、出力信号47outの立ち下がりが遅れないように構成されている。
【0016】
【発明の効果】
本発明の請求項1においては、入力された復調信号からクロック信号を再生し、再生したクロック信号からジッタを除去して、再生されたクロック信号として出力し、前記再生されたクロック信号に所定の時定数をもって追従する追従クロック信号を生成し、前記再生されたクロック信号と、前記追従クロック信号とを継続して監視し、両クロック信号の間に1クロック分のずれが生じたときに検出信号を出力するように構成したので、再生されるクロック信号がフェージング等の影響で乱れたことを検出することができる。
請求項2の発明では、請求項1に記載の時定数回路が、該時定数回路が出力する追従クロック信号と、クロック再生回路が出力する再生されたクロック信号との位相を比較する位相比較回路と、位相比較回路の出力を所定の時定数をもってフィルタリングするループフィルタと、ループフィルタの出力によって発振周波数が制御されて前記追従クロック信号を発振する電圧制御発振器とを含むPLL回路構成としたので、高い安定性で位置ずれを検出することができる。
請求項3の発明においては、請求項1に記載のクロック監視回路が、クロック再生回路が出力する再生されたクロック信号および時定数回路が出力する追従クロック信号のクロック数をカウントし、双方のカウント値に1以上のずれが生じたときに検出信号を出力するように構成したので、位置ずれを確実に検出することができる。
【図面の簡単な説明】
【図1】本発明にかかるデータ位置ずれ検出回路の実施の形態のブロック図である。
【図2】図1における各部の動作を説明するタイミングチャートである。
【図3】図1の回路に付加する回路図である。
【図4】図3の回路の動作を説明するタイミングチャートである。
【符号の説明】
1 クロック再生回路、モデム
2 AFC回路、ジッタ除去回路
3 時定数回路、PLL回路
31 位相比較器
32 ループフィルタ
33 VCO
34 分周器
4 クロック監視回路、検出回路
41 第1系列の4ビットカウンタ
42 第2系列の4ビットカウンタ
43 アンド回路
44 オア回路
45 8ビットカウンタ
46 R/Sフリップフロップ回路
Claims (3)
- 送信側から送信されてきたデータを受信する受信側において、認識するデータ位置が、送信側が意図するデータ位置からずれていることを検出するデータ位置ずれ検出回路であって、
入力された復調信号からクロック信号を再生し、再生したクロック信号からジッタを除去して、再生されたクロック信号として出力するクロック再生回路と、
前記再生されたクロック信号に所定の時定数をもって追従する追従クロック信号を生成する時定数回路と、
前記クロック再生回路から出力される前記再生されたクロック信号と、前記時定数回路から出力される前記追従クロック信号とを継続して監視し、両クロック信号の間に1クロック分のずれが生じたときに、認識するデータ位置が、送信側が意図するデータ位置からずれていることを示す検出信号を出力するクロック監視回路と、
を備えたことを特徴とするデータ位置ずれ検出回路。 - 時定数回路が、該時定数回路が出力する追従クロック信号と、クロック再生回路が出力する再生されたクロック信号との位相を比較する位相比較回路と、位相比較回路の出力を所定の時定数をもってフィルタリングするループフィルタと、ループフィルタの出力によって発振周波数が制御されて前記追従クロック信号を発振する電圧制御発振器とを含むことを特徴とする請求項1に記載のデータ位置ずれ検出回路。
- クロック監視回路が、クロック再生回路が出力する再生されたクロック信号および時定数回路が出力する追従クロック信号のクロック数をカウントし、双方のカウント値に1以上のずれが生じたときに検出信号を出力するように構成されていることを特徴とする請求項1または2の何れか1項に記載のデータ位置ずれ検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002054141A JP4041679B2 (ja) | 2002-02-28 | 2002-02-28 | データ位置ずれ検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002054141A JP4041679B2 (ja) | 2002-02-28 | 2002-02-28 | データ位置ずれ検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258783A JP2003258783A (ja) | 2003-09-12 |
JP4041679B2 true JP4041679B2 (ja) | 2008-01-30 |
Family
ID=28665377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002054141A Expired - Fee Related JP4041679B2 (ja) | 2002-02-28 | 2002-02-28 | データ位置ずれ検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4041679B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4562647B2 (ja) | 2005-11-30 | 2010-10-13 | アイコム株式会社 | クロック信号発生装置、クロック信号発生方法及びプログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3279812B2 (ja) * | 1994-05-24 | 2002-04-30 | 三菱電機株式会社 | Pll制御回路の暴走監視回路 |
-
2002
- 2002-02-28 JP JP2002054141A patent/JP4041679B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003258783A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6331792B1 (en) | Circuit and method for unlimited range frequency acquisition | |
KR100547831B1 (ko) | 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치 | |
US6901127B1 (en) | Method and apparatus for data recovery | |
GB2293706A (en) | Nested digital phase lock loop | |
EP2924910B1 (en) | Apparatus and method for clock and data recovery | |
JP4041679B2 (ja) | データ位置ずれ検出回路 | |
JPH0831847B2 (ja) | ディジタル信号中継伝送装置 | |
EP1478119A2 (en) | Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method | |
JP4070823B2 (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
KR100287887B1 (ko) | 데이터/클럭 복원 회로 | |
EP3457572B1 (en) | Clock generator circuit and clock signal generation method | |
JP3575929B2 (ja) | 復調器 | |
KR100419427B1 (ko) | 무선통신시스템에서의전압제어발진기의주파수조정방법 | |
JPH10178458A (ja) | 復調回路 | |
JP3214149B2 (ja) | 復調装置 | |
JP2000101554A (ja) | サンプリングクロック再生回路 | |
JP2009253876A (ja) | クロックデータリカバリ回路 | |
US6154512A (en) | Digital phase lock loop with control for enabling and disabling synchronization | |
JPH10313349A (ja) | データ通信装置 | |
KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
JP3669325B2 (ja) | 受信品質監視回路 | |
JP2801171B2 (ja) | クロック信号同期回路 | |
JPH07273648A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4041679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |