JP3575929B2

JP3575929B2 - 復調器

Info

Publication number: JP3575929B2
Application number: JP27802096A
Authority: JP
Inventors: 康杉田; 正樹西川; 昇多賀
Original assignee: Toshiba Corp; Toshiba Digital Media Engineering Corp
Current assignee: Toshiba Corp; Toshiba Development and Engineering Corp
Priority date: 1996-10-21
Filing date: 1996-10-21
Publication date: 2004-10-13
Anticipated expiration: 2016-10-21
Also published as: JPH10126455A

Description

【０００１】
【発明の属する技術分野】
本発明は、ディジタル通信およびディジタル放送におけるキャリア位相同期復調などを行なうための復調器に関する。
【０００２】
【従来の技術】
ディジタル通信またはディジタル放送において、ディジタル変調信号の復調の際にキャリア位相の同期復調を行うと、非同期復調よりも復調データの誤り率が少なくなることが知られている。ゆえにディジタル信号の復調には同期復調を用いることが望ましい。
【０００３】
同期復調には位相同期ループ回路（ＰＬＬ）が必要である。ＰＬＬによるキャリア位相同期は常に確実に完了するとは限らず、ノイズや反射妨害や変調の複雑さなどによって、正常な位相に同期せずにＰＬＬの状態が安定する、いわゆる誤同期と呼ばれる状態になることがある。ＰＬＬは自己が誤同期状態にあるのか同期状態にあるのかを区別できないので、別途設置する同期判定回路で同期状態の判定を行い、誤同期状態にあるならばＰＬＬをリセットするなどする必要がある。このリセットは、ＰＬＬ以外の回路においても誤動作した時に動作を正常に復帰させるために不可欠である。
【０００４】
このようなリセットを行なう技術としては、特開平６−１４０７３号公報に示された「擬似ロック防止回路」がある。この特開平６−１４０７３号公報に示された技術は、予め決めた一定期間ＰＬＬを動作させた後、同期判定回路の出力を見てその結果が非同期の時にはＰＬＬにリセットをかけて、その動作を最初からやり直すものである。ここで特開平６−１４０７３号公報に示された技術の対象になっているＰＳＫ復調器は、１回のキャリア位相同期に１０ｍｓｅｃ程度かかり、同期判定回路による一回の判定に１００ｍｓｅｃかかるとしている。受信する変調波は比較的シンボル数の少ないＰＳＫを使い、また放送衛星を経由した妨害が少ない信号を受信してＰＬＬが位相同期しやすい条件であることが前提となっている。この場合は、１回の同期判定にかかる時間１００ｍｓｅｃは、ＰＬＬのキャリア位相同期が完了すると期待できる時間１０ｍｓｅｃに比べて十分長い。逆に同期判定を数回やり直しても１秒を越えることはまずないと考えられる。
【０００５】
しかし、一般には動画像伝送を行うためにシンボル数の多い変調方式を採用したり、ＣＡＴＶや地上波放送の様にノイズや反射の様々な妨害を受けるなどした放送信号または通信信号を受信する場合がある。この時には復調器は、特開平６−１４０７３号公報に示された構成よりも複雑になり、クロック再生回路、周波数同期回路、あるいは波形等化回路などを経た信号を最後にＰＬＬでキャリア同期することになる。これらの全ての回路は、ＰＬＬが誤同期した時にその原因となる可能性がある。このため、ＰＬＬの誤同期の際には全ての回路に対してリセットを行なう必要がある。しかし、１回の誤同期につき全ての回路をリセットすると、各回路での処理が複雑なために同期処理開始から同期完了までは、例えば１００ｍｓｅｃ程度と大きな時間がかかるようになっており、誤同期から再同期するまでの時間が長くなってしまう。特開平６−１４０７３号公報の手法では、同期判定回路の同期判定間隔も数百ｍｓｅｃ程度に延長する必要があることや、誤同期が何回か繰り返される可能性を考えると、最終的な同期完了までの時間は数ｓｅｃにもおよぶ恐れがある。
【０００６】
一般にＴＶ受像機やラジオ受信機の性能として、復調器を含む装置全体の処理が最長１〜３ｓｅｃで完了することが期待されるので、このように復調器の処理だけで数秒の時間をとることは好ましくない。
【０００７】
【発明が解決しようとする課題】
以上のように従来の復調器は、一定の同期判定間隔で正常な同期状態が得られない場合には、復調器全体の動作をリセットするものとなっていたため、それぞれ自己への入力信号に同期して動作する複数の信号処理手段を直列的に接続してなる復調器では、リセット後に全ての信号処理手段での同期が確立するまでに多くの時間を要し、その結果、誤同期や誤動作が生じた場合の同期完了までの時間が非常に長くなってしまうという不具合があった。
【０００８】
本発明はこのような事情を考慮してなされたものであり、その目的とするところは、誤同期や誤動作が生じた場合における同期完了までの時間を短縮することができる復調器を提供することにある。
【０００９】
【課題を解決するための手段】
以上の目的を達成するために本発明は、互いに直列に接続されており、それぞれ自己への入力信号に同期して動作してその入力信号に対して所定の処理を施す複数の信号処理手段のうちの最終段の信号処理手段の出力信号の同期状態を検出する例えば同期検出回路などの同期検出手段と、動作立上げから所定時間の経過時点に前記最終段の信号処理手段が正規の同期状態にないことを前記同期検出手段が検出したことに応じて前記最終段の信号処理手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで前記最終段の信号処理手段の動作を所定の周期で繰返しリセットする最終段リセット手段と、前記最終段の信号処理手段以外の信号処理手段にそれぞれ対応して設けられ、その対応する信号処理手段に対して次段に位置する信号処理手段の動作のリセットが所定回数行なわれても正規の同期状態になったことが前記同期検出手段によって検出されなかったことに応じて、対応する信号処理手段に対して次段に位置する信号処理手段の動作が次にリセットされるのとほぼ同時に対応する信号処理手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで、対応する信号処理手段に対して次段に位置する信号処理手段の動作のリセットが所定回数行なわれる毎に、対応する信号処理手段に対して次段に位置する信号処理手段の動作が次にリセットされるのとほぼ同時に対応する信号処理手段の動作をリセットする途中段リセット手段とを備えた。
【００１０】
なお例えば、信号処理手段としては、例えばＩＦ信号などの被復調信号をアナログ／ディジタル変換する例えばアナログ／ディジタル変換回路などのアナログ／ディジタル変換手段およびこのアナログ／ディジタル変換手段のディジタル変換出力に基づいて前記アナログ／ディジタル変換手段によるアナログ／ディジタル変換処理のタイミングを示すクロックを再生する例えばクロック再生回路などのクロック再生手段を有した例えばディジタル化部などのディジタル化手段と、前記アナログ／ディジタル変換手段のディジタル変換出力の周波数同期をとる例えば周波数同期部などの周波数同期手段と、この周波数同期手段の周波数同期化出力の位相同期をとる例えば位相同期部などの位相同期手段とを備えるとともに、前記最終段リセット手段として、動作立上げから所定時間の経過時点に前記位相同期手段の位相同期化出力が正規の同期状態にないことを前記同期検出手段が検出したことに応じて前記位相同期手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで前記位相同期手段の動作を所定の周期（前記位相同期手段での同期が完了するのに十分な時間）で繰返しリセットする位相同期処理リセット手段を備え、かつ前記途中段リセット手段として、前記位相同期処理リセット手段によって前記位相同期手段の動作のリセットを所定回数（例えば２回）行なっても正規の同期状態になったことが前記同期検出手段によって検出されなかったことに応じて、次に前記位相同期処理リセット手段が前記位相同期手段の動作をリセットするのとほぼ同時に前記周波数同期手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで、前記位相同期処理リセット手段による前記位相同期手段の動作のリセットが所定回数行なわれる毎に、次に前記位相同期処理リセット手段が前記位相同期手段の動作をリセットするのとほぼ同時に前記周波数同期手段の動作をリセットする周波数同期処理リセット手段と、この周波数同期処理リセット手段によって前記周波数同期手段の動作のリセットを所定回数（例えば１回）行なっても正規の同期状態になったことが前記同期検出手段によって検出されなかったことに応じて、次に前記周波数同期処理リセット手段が前記周波数同期手段の動作をリセットするのとほぼ同時に前記クロック再生手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで、前記周波数同期処理リセット手段による前記周波数同期手段の動作のリセットが所定回数行なわれる毎に、次に前記周波数同期処理リセット手段が前記周波数同期手段の動作をリセットするのとほぼ同時に前記クロック再生手段の動作をリセットする例えばディジタル化処理リセット手段などのクロック再生処理リセット手段とを備える。
【００１１】
このような手段を講じたことにより、起動から一定時間が経過しても正規の同期状態にならなかった場合には、例えば位相同期手段などの最終段の信号処理手段のみの動作がリセットされる。最終段の信号処理手段の動作は他部の動作に影響しないので、同期が完了するのに必要な時間は短い。最終段の信号処理手段のみの動作をリセットするだけでは正規の同期状態にならなかった場合には、動作をリセットする範囲が、前段側の信号処理手段に順次広げられる。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態につき説明する。
図１は本発明を適用してなるキャリア位相同期復調器の要部構成を示す機能ブロック図である。なお、このキャリア位相同期復調器はディジタル変調波受信機中で用いられるものを例にとっている。
【００１３】
この図に示すように本実施形態のキャリア位相同期復調器は、ディジタル化部１、周波数同期部２、位相同期部３、同期検出部４、タイマ回路５およびリセット回路６を有している。
【００１４】
ディジタル化部１は、Ａ／Ｄ変換回路１１およびクロック再生回路１２を有しており、入力端子に入力されるＩＦ信号Ｓ１がＡ／Ｄ変換回路１１に与えられている。なおＩＦ信号Ｓ１は、図示しない受信機中のチューナなどから供給される。Ａ／Ｄ変換回路１１は、入力端子に入力されるＩＦ信号Ｓ１がアナログ信号であるので、クロック再生回路１２から与えられるクロック信号Ｓ２に同期したタイミングでサンプリングしてディジタル信号Ｓ３に変換する。このディジタル信号Ｓ３は、周波数同期部２に与えられる。クロック再生回路１２は、Ａ／Ｄ変換回路１１が出力するディジタル信号Ｓ３からＩＦ信号Ｓ１に含まれるタイミング信号成分を抽出し、クロック信号Ｓ２を再生する。このクロック信号Ｓ２は、Ａ／Ｄ変換回路１１に与えられるのと並行して、受信機のディジタル部分を動作させるための基準タイミング信号の一つとして各部に分配される。
【００１５】
周波数同期部２は、周波数同期回路２１、低域通過フィルタ（ＬＰＦ）２２およびΔｆ検出回路２３を有しており、ディジタル化部１から与えられるディジタル信号Ｓ３が周波数同期回路２１に与えられている。周波数同期回路２１は、Δｆ検出回路２３より与えられる周波数制御信号Ｓ４に応じた制御量でディジタル信号Ｓ３の周波数を制御する。ＬＰＦ２２は、周波数同期回路２１にて周波数制御がなされて得られたディジタル信号Ｓ５に含まれる高調波成分を除去し、必要な信号成分のみからなるディジタル信号Ｓ６を生成する。このディジタル信号Ｓ６は、位相同期部３に与えられる。Δｆ検出回路２３は、ディジタル信号Ｓ６の残留周波数離調を検出し、その大きさに見合った周波数制御信号Ｓ４を生成して周波数同期回路２１に与える。
【００１６】
位相同期部３は、位相同期回路３１およびキャリア位相誤差検出回路３２を有しており、周波数同期部２から与えられるディジタル信号Ｓ６が位相同期回路３１に与えられている。位相同期回路３１は、キャリア位相誤差検出回路３２から与えられる位相制御信号Ｓ７に応じた制御量でディジタル信号Ｓ６の位相を制御する。この位相同期回路３１にて位相制御がなされて得られた信号が復調信号Ｓ８となる。キャリア位相誤差検出回路３２は、復調信号Ｓ８の残留周波数離調および残留位相離調を検出し、その大きさに見合った位相制御信号Ｓ７を生成して位相同期回路３１に与える。すなわち位相同期部３は、ＰＬＬである。
【００１７】
同期検出回路４は、タイマ回路５が出力するタイミング信号Ｓ９に同期して、復調信号Ｓ８を観測し、位相同期部３にてキャリア位相同期が完了しているか否かを判定する。そして同期検出回路４は、キャリア位相同期が完了しているか否かを示す検出信号Ｓ１０を作成し、リセット制御部６に与える。
【００１８】
タイマ回路５は、クロック信号Ｓ２に同期して数をカウントし、リセット制御部６から与えられる周期信号Ｓ１１の大きさで決まる時間を計測する毎にタイミング信号Ｓ９を出力する。
【００１９】
リセット制御部６は、同期検出回路４から与えられる検出信号Ｓ１０に応じて、本実施形態のキャリア位相同期復調器の動作を必要に応じてリセットして再同期を図るための処理を行なうものであり、位相同期処理リセット手段６ａ、周波数同期リセット手段６ｂおよびディジタル化処理リセット手段６ｃを有している。ここで位相同期処理リセット手段６ａは、同期検出回路４から与えられる検出信号Ｓ１０中にキャリア位相同期が完了していないことを示す未完了検出パルスが生じる毎に位相同期リセット信号Ｓ１２を位相同期回路３１およびキャリア位相誤差検出回路３２へと与えるものである。周波数同期リセット手段６ｂは、位相同期処理リセット手段６ａが位相同期リセット信号Ｓ１２を３回出力する毎に１回の割合で、かつ位相同期リセット信号Ｓ１２に同期して周波数同期リセット信号Ｓ１３を周波数同期回路２１およびΔｆ検出回路２３へと与えるものである。またディジタル化処理リセット手段６ｃは、周波数同期リセット手段６ｂが周波数同期リセット信号Ｓ１３を２回出力する毎に１回の割合で、かつ周波数同期リセット信号Ｓ１３に同期してディジタル化リセット信号Ｓ１４をクロック再生回路１２へと与えるものである。
【００２０】
次に以上のように構成されたキャリア位相同期復調器の動作につき説明する。受信機中のチューナなどから供給されるＩＦ信号は、Ａ／Ｄ変換回路１１によってクロック信号Ｓ２に同期したタイミングでサンプリングされてディジタル信号Ｓ３に変換される。このディジタル信号Ｓ３は、ＩＦ信号Ｓ１のシンボルレートの１０％以下の周波数離調を持つ。そこでディジタル信号Ｓ３は、周波数同期回路２１によってΔｆ検出回路２３の制御の下に周波数制御がなされることで、周波数離調の大部分が除去される。さらに周波数離調が除去されたディジタル信号Ｓ５は、ＬＰＦ２２で高調波成分が除去される。なお、この周波数同期部２での処理は、位相同期部３で処理を行う前にキャリアの周波数離調を減少させ、位相同期部３にて位相同期に費やす時間を短縮させ、さらに位相同期を成功しやすくするためになされるものである。そして、周波数離調および高調波成分が除去されたディジタル信号Ｓ６は、位相同期回路３１によってキャリア位相誤差検出回路３２の制御の下に位相制御がなされることで、残留周波数離調が除去される。以上のような一連の処理により受信信号は同期復調され、復調信号Ｓ８が得られる。
【００２１】
次に、起動時において誤同期や誤動作が生じた場合の動作をリセット制御部６の動作を中心にして説明する。
起動から一定時間が経過した時点において、位相同期部３にてキャリア位相同期が完了していない場合、同期検出回路４がこれを検出し、検出信号Ｓ１０にて未完了検出パルスを出力する（図２中のＴＡ時点）。
【００２２】
そうするとリセット制御部６は、この未完了検出パルスに同期して位相同期リセット信号Ｓ１２を出力する。これに応じて位相同期回路３１およびキャリア位相誤差検出回路３２は、内部状態を初期状態に戻したのちに動作を再開する。かくして、位相同期部３の動作のみがリセットされて、位相同期処理のみがリトライされる。
【００２３】
ところでリセット制御部６は、位相同期リセット信号Ｓ１２を出力するのと同時に、周期信号の大きさを、位相同期部３での同期が完了するのに十分な値に予め設定した時間Ｔ１を示す値Ｌ１とする。これに応じてタイマ回路５は、値Ｌ１に対応する時間Ｔ１のカウントを開始する。
【００２４】
そしてタイマ回路５は、時間Ｔ１をカウントし終えると、タイミング信号Ｓ９を同期検出回路４に与える。そうすると、同期検出回路４が位相同期部３でのキャリア位相同期が完了しているか否かを判定する。すなわちこのときに同期検出回路４は、位相同期処理のリトライによってキャリア位相同期が完了したか否かを判定する。
【００２５】
ここでもキャリア位相同期が完了していない場合、同期検出回路４は検出信号Ｓ１０にて未完了検出パルスを出力する（図２中のＴＢ時点）。このときもリセット制御部６は、未完了検出パルスに同期して位相同期リセット信号Ｓ１２を出力し、位相同期部３の位相同期処理のみをリトライさせる。
【００２６】
さらに時間Ｔ１が経過し、タイミング信号Ｓ９がタイマ回路５から同期検出回路４に与えられた際に、まだキャリア位相同期が完了しておらず同期検出回路４が検出信号Ｓ１０にて未完了検出パルスを出力したら（図２中のＴＣ時点）、リセット制御部６は、この未完了検出パルスに同期して位相同期リセット信号Ｓ１２および周波数同期リセット信号Ｓ１３をそれぞれ出力する。これに応じて位相同期部３の動作がリセットされて位相同期処理がリトライされるとともに、周波数同期回路２１およびΔｆ検出回路２３が内部状態を初期状態に戻したのちに動作を再開することで周波数同期部２の動作がリセットされて周波数同期処理がリトライされる。すなわち、位相同期処理のみを２回リトライさせてもキャリア位相同期が完了しない場合には、リセット制御部６は周波数同期処理および位相同期処理を同時にリトライさせる。
【００２７】
このように位相同期処理および周波数同期処理を同時にリトライする場合にはリセット制御部６は、周期信号の大きさを、周波数同期部２での同期が完了し、さらに位相同期部３での同期が完了するのに十分な値に予め設定した時間Ｔ２を示す値Ｌ２とする。これに応じてタイマ回路５は、値Ｌ２に対応する時間Ｔ２のカウントを開始する。
【００２８】
さらに時間Ｔ２が経過し、タイミング信号Ｓ９がタイマ回路５から同期検出回路４に与えられた際に、まだキャリア位相同期が完了しておらず同期検出回路４が検出信号Ｓ１０にて未完了検出パルスを出力したら（図２中のＴＤ時点）、リセット制御部６は前述と同様にして位相同期処理のみのリトライを２回（図２中のＴＤ時点およびＴＦ時点）まで行なう。
【００２９】
それでもまだキャリア位相同期が完了しておらず同期検出回路４が検出信号Ｓ１０にて未完了検出パルスを出力したら（図２中のＴＦ時点）、リセット制御部６は、この未完了検出パルスに同期して位相同期リセット信号Ｓ１２、周波数同期リセット信号Ｓ１３およびディジタル化リセット信号Ｓ１４をそれぞれ出力する。これに応じて位相同期部３および周波数同期部２の動作がリセットされて位相同期処理および周波数同期処理がリトライされるとともに、クロック再生回路１２が内部状態を初期状態に戻したのちに動作を再開することでディジタル化部１の動作がリセットされてディジタル化処理がリトライされる。すなわち、位相同期処理および周波数同期処理を同時にリトライし、さらに位相同期処理のみを２回リトライさせてもキャリア位相同期が完了しない場合には、リセット制御部６は周波数同期処理、位相同期処理およびディジタル化処理を同時にリトライさせる。
【００３０】
このように位相同期処理、周波数同期処理およびディジタル化処理を同時にリトライする場合にはリセット制御部６は、周期信号の大きさを、周波数同期部２での同期が完了したのちに位相同期部３での同期が完了し、さらにディジタル化部１での同期が完了するのに十分な値に予め設定した時間Ｔ３を示す値Ｌ３とする。これに応じてタイマ回路５は、値Ｌ３に対応する時間Ｔ３のカウントを開始する。
【００３１】
さらに時間Ｔ３が経過した時点（図２中のＴＧ時点）以降では、キャリア位相同期が完了しない限りは前述したＴＡ時点からＴＧ時点までの動作と同様な動作を繰り返す。
【００３２】
ところで、タイミング信号Ｓ９がタイマ回路５から同期検出回路４に与えられた際にキャリア位相同期が完了していたら、いずれの時点であってもリセット制御部６は各リセット信号をいずれも出力しない。従って、位相同期状態で安定する。
【００３３】
以上のように本実施形態によれば、起動から一定時間が経過してもキャリア位相同期が完了していなかった場合には、位相同期部３のみの動作をリセットする。位相同期部３は最終段に位置するので、その動作は他部の動作に影響しない。従って、キャリア位相同期が完了していない原因が位相同期部３にあれば、位相同期部３での同期のみが完了するのに必要な時間のみを待てばキャリア位相同期が完了する。
【００３４】
キャリア位相同期が完了していない原因が位相同期部３以外にあると、位相同期部３のみの動作をリセットするだけではキャリア位相同期は完了しない。そこで、動作をリセットする範囲を、周波数同期部２と位相同期部３、さらにはディジタル化部１と周波数同期部２と位相同期部３、といった具合に順次前段側に広げていくことで、キャリア位相同期の完了を図る。
【００３５】
一般に本実施形態のような構成のキャリア位相同期復調器では、位相同期部３の誤動作がキャリア位相同期が完了しない原因となる確率が高い。従って多くの場合には、位相同期部３のみの動作をリセットすればキャリア位相同期を完了させることができ、キャリア位相同期が完了するまでの時間を大幅に短縮できる。しかも、位相同期部３に与えられるディジタル信号Ｓ６は、周波数離調のほとんどが周波数同期部２にて既に除去されているので、位相同期部３の動作をリセットしてからその同期が完了するまでの時間は短い。
【００３６】
また本実施形態によれば、位相同期部３のみの動作のリセットを２回連続して行なうようにしている。またディジタル化部１または周波数同期部２をリセットするのに付随して位相同期部３のみの動作のリセットを行なったのちにも、位相同期部３のみの動作のリセットを２回連続して行なうようにしている。
【００３７】
これにより、位相同期部３が連続的に誤動作を起こしたことによってキャリア位相同期が完了しない場合に、リセットする範囲を広げてしまうことがなく、キャリア位相同期が完了するまでの時間が必要以上に長くなってしまうことが防止される。
【００３８】
なお本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、位相同期部３のみの動作のリセットの繰り返し回数は２回とし、３回目の位相同期部３の動作のリセットと同時に周波数同期部２の動作のリセットを行なっている。そして、２回目の周波数同期部２の動作のリセットと同時にディジタル化部１の動作のリセットを行なっている。これはキャリア位相同期が完了しない原因として位相同期部３の誤動作であると考え、この位相同期部３の動作のリセットを重点的に行なうようにしたためである。従って、各部のリセットの繰り返し回数は、各部での誤動作の発生確率を考慮して設計時等に適切に設定すべきである。具体的には、位相同期部３よりも周波数同期部２のほうが誤動作の発生確率が高いとすれば、位相同期部３のみのリセット回数を少なく（例えば１回）し、次に位相同期部３の動作をリセットするのと同時に周波数同期部２の動作のリセットを行なうようにする。あるいは、繰り返しの数を受信信号に加わった雑音や妨害の大きさなどによって変更できるようにしてもよい。
【００３９】
また、１つの信号処理手段が複数の動作状態を有する場合、その信号処理手段の動作のリセットを、リセット後の動作状態を変化させつつ繰り返し行なうようにしても良い。具体的には、クロック再生、周波数同期、あるいは位相同期などのためのフィードバックループにおいて、複数のフィードバックゲインを持たせて同期の早さと、同期後の安定性を両立させる構成をとる場合がある。すなわち例えば、周波数同期部２に大きなフィードバックゲインと小さなフィードバックゲインの二つのゲインを持たせ、周波数引込み時にはゲインを大きなフィードバックゲインとして迅速な周波数引込みを可能とし、その後ゲインを小さなフィードバックゲインに切り替えて周波数ジッタの発生を減少させつつ周波数誤差を少なくすることを可能とする構成をとる場合がある。このとき、周波数引込みに大きなフィードバックゲインを用いているとジッタによって位相同期部３に入力するディジタル信号Ｓ６の周波数離調が小さくならず、位相同期部３の周波数同期範囲が小さいと位相同期の成功率が悪くなることがある。従って、このような事情によってキャリア位相同期が完了しないときに、周波数同期部２をリセットしたのちに常にフィードバックゲインを大きくした状態から動作を再開させていると、再び同じ程度のジッタが発生して位相同期が失敗することが考えられる。そこで、最初はフィードバックゲインを小さく保持したまま周波数同期部２を再動作させ、小さなフィードバックゲインでの周波数同期動作によってジッタの残量を減少させることで、周波数誤差を減少して位相同期部３が位相同期できるようにする。そして、小さなフィードバックゲインでの周波数同期だけでは処理しきれないほどのジッタが発生している時のために、何回か小さなフィードバックゲインで再動作をして非同期が続いた時には、大きなフィードバックゲインから周波数同期をやり直すようにする。
【００４０】
また前記実施形態では、信号処理手段としてディジタル化部１、周波数同期部２および位相同期部３を有したキャリア位相同期復調器を例示しているが、信号処理手段としては周波数同期部２と位相同期部３との間に配置される波形等化器などのように他の任意のものを含んでも良い。あるいは、ディジタル化部１、周波数同期部２および位相同期部３の全てを有している必要もない。例えば、周波数同期部２および位相同期部３を、周波数同期部２の機能と位相同期部３の機能とを有した１つの処理部に変えた構成であっても本発明が適用できる。
【００４１】
また前記実施形態では、ディジタル形の復調器を例示しているが、アナログ形の復調器にも本発明が適用できる。
このほか、本発明の要旨を逸脱しない範囲で種々の変形実施が可能である。
【００４２】
【発明の効果】
本発明によれば、互いに直列に接続されており、それぞれ自己への入力信号に同期して動作してその入力信号に対して所定の処理を施す複数の信号処理手段のうちの最終段の信号処理手段の出力信号の同期状態を検出する同期検出手段と、動作立上げから所定時間の経過時点に前記最終段の信号処理手段が正規の同期状態にないことを前記同期検出手段が検出したことに応じて前記最終段の信号処理手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで前記最終段の信号処理手段の動作を所定の周期で繰返しリセットする最終段リセット手段と、前記最終段の信号処理手段以外の信号処理手段にそれぞれ対応して設けられ、その対応する信号処理手段に対して次段に位置する信号処理手段の動作のリセットが所定回数行なわれても正規の同期状態になったことが前記同期検出手段によって検出されなかったことに応じて、対応する信号処理手段に対して次段に位置する信号処理手段の動作が次にリセットされるのとほぼ同時に対応する信号処理手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで、対応する信号処理手段に対して次段に位置する信号処理手段の動作のリセットが所定回数行なわれる毎に、対応する信号処理手段に対して次段に位置する信号処理手段の動作が次にリセットされるのとほぼ同時に対応する信号処理手段の動作をリセットする途中段リセット手段とを備えたので、誤同期や誤動作が生じた場合における同期完了までの時間を短縮することができる復調器となる。
【図面の簡単な説明】
【図１】本発明を適用してなるキャリア位相同期復調器の要部構成を示す機能ブロック図。
【図２】図１中のリセット制御部６による各部のリセットタイミングを示す図。
【符号の説明】
１…ディジタル化部
１１…Ａ／Ｄ変換回路
１２…クロック再生回路
２…周波数同期部
２１…周波数同期回路
２２…低域通過フィルタ（ＬＰＦ）
２３…Δｆ検出回路
３…位相同期部
３１…位相同期回路
３２…キャリア位相誤差検出回路
４…同期検出部
５…タイマ回路
６…リセット回路
６ａ…位相同期処理リセット手段
６ｂ…周波数同期リセット手段
６ｃ…ディジタル化処理リセット手段

Claims

それぞれ自己への入力信号に同期して動作してその入力信号に対して所定の処理を施す複数の信号処理手段を直列に接続してなり、被復調信号の復調を行なう復調器において、
最終段の信号処理手段の出力信号の同期状態を検出する同期検出手段と、
動作立上げから所定時間の経過時点に前記最終段の信号処理手段が正規の同期状態にないことを前記同期検出手段が検出したことに応じて前記最終段の信号処理手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで前記最終段の信号処理手段の動作を所定の周期で繰返しリセットする最終段リセット手段と、
前記最終段の信号処理手段以外の信号処理手段にそれぞれ対応して設けられ、その対応する信号処理手段に対して次段に位置する信号処理手段の動作のリセットが所定回数行なわれても正規の同期状態になったことが前記同期検出手段によって検出されなかったことに応じて、対応する信号処理手段に対して次段に位置する信号処理手段の動作が次にリセットされるのとほぼ同時に対応する信号処理手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで、対応する信号処理手段に対して次段に位置する信号処理手段の動作のリセットが所定回数行なわれる毎に、対応する信号処理手段に対して次段に位置する信号処理手段の動作が次にリセットされるのとほぼ同時に対応する信号処理手段の動作をリセットする途中段リセット手段とを具備したことを特徴とする復調器。
信号処理手段として、
被復調信号をアナログ／ディジタル変換するアナログ／ディジタル変換手段およびこのアナログ／ディジタル変換手段のディジタル変換出力に基づいて前記アナログ／ディジタル変換手段によるアナログ／ディジタル変換処理のタイミングを示すクロックを再生するクロック再生手段を有したディジタル化手段と、
前記アナログ／ディジタル変換手段のディジタル変換出力の周波数同期をとる周波数同期手段と、
この周波数同期手段の周波数同期化出力の位相同期をとる位相同期手段とを有するとともに、
最終段リセット手段として、動作立上げから所定時間の経過時点に前記位相同期手段の位相同期化出力が正規の同期状態にないことを同期検出手段が検出したことに応じて前記位相同期手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで前記位相同期手段の動作を所定の周期で繰返しリセットする位相同期処理リセット手段を、
かつ途中段リセット手段として、
前記位相同期処理リセット手段によって前記位相同期手段の動作のリセットを所定回数行なっても正規の同期状態になったことが前記同期検出手段によって検出されなかったことに応じて、次に前記位相同期処理リセット手段が前記位相同期手段の動作をリセットするのとほぼ同時に前記周波数同期手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで、前記位相同期処理リセット手段による前記位相同期手段の動作のリセットが所定回数行なわれる毎に、次に前記位相同期処理リセット手段が前記位相同期手段の動作をリセットするのとほぼ同時に前記周波数同期手段の動作をリセットする周波数同期処理リセット手段と、
この周波数同期処理リセット手段によって前記周波数同期手段の動作のリセットを所定回数行なっても正規の同期状態になったことが前記同期検出手段によって検出されなかったことに応じて、次に前記周波数同期処理リセット手段が前記周波数同期手段の動作をリセットするのとほぼ同時に前記クロック再生手段の動作をリセットし、かつ以後では、正規の同期状態になったことが前記同期検出手段によって検出されるまで、前記周波数同期処理リセット手段による前記周波数同期手段の動作のリセットが所定回数行なわれる毎に、次に前記周波数同期処理リセット手段が前記周波数同期手段の動作をリセットするのとほぼ同時に前記クロック再生手段の動作をリセットするクロック再生処理リセット手段とを備えたことを特徴とする請求項１に記載の復調器。