JP4032867B2 - マイクロストリップライン、ストリップライン、およびこれらを用いた共振器 - Google Patents

マイクロストリップライン、ストリップライン、およびこれらを用いた共振器 Download PDF

Info

Publication number
JP4032867B2
JP4032867B2 JP2002229004A JP2002229004A JP4032867B2 JP 4032867 B2 JP4032867 B2 JP 4032867B2 JP 2002229004 A JP2002229004 A JP 2002229004A JP 2002229004 A JP2002229004 A JP 2002229004A JP 4032867 B2 JP4032867 B2 JP 4032867B2
Authority
JP
Japan
Prior art keywords
conductor
main surface
ground
ground conductor
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002229004A
Other languages
English (en)
Other versions
JP2004072417A (ja
Inventor
修 近川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002229004A priority Critical patent/JP4032867B2/ja
Publication of JP2004072417A publication Critical patent/JP2004072417A/ja
Application granted granted Critical
Publication of JP4032867B2 publication Critical patent/JP4032867B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Waveguides (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロ波帯域やミリ波帯域で用いられるマイクロストリップライン、ストリップライン、およびこれらを用いた共振子に関する。
【0002】
【従来の技術】
図17は、従来のマイクロストリップラインを示す断面図である。図17に示すように、マイクロストリップライン51は、誘電体基板53と、誘電体基板53の一方主面上に形成されたストリップ導体54と、誘電体基板53の他方主面上に形成された接地導体55と、を備える。
【0003】
また、図18は、従来のストリップラインを示す断面図である。図18に示すように、ストリップライン61は、誘電体基板63と、誘電体基板63の内部に形成されたストリップ導体64と、誘電体基板63の両主面に形成された接地導体65a,65bと、を備える。
【0004】
【発明が解決しようとする課題】
マイクロストリップラインやストリップラインの伝送損失は、接地導体の抵抗値に影響を受けることが知られている。具体的には、接地導体の抵抗値が小さいほど、伝送損失が小さくなる。すなわち、マイクロストリップラインやストリップラインを用いて構成された共振器においては、接地導体の抵抗値が小さいほど、Q値が大きくなる。
【0005】
例えば、図17に示したマイクロストリップライン51において、接地導体55の抵抗値を小さくするためには、接地導体55の厚みを大きくすることが考えられる。
【0006】
しかし、接地導体55の厚みを大きくすると、接地導体55と誘電体基板53との間の熱膨張係数差が大きくなり、接地導体55に剥がれが生じたり、誘電体基板53に反りが生じるという問題があった。
【0007】
本発明は、接地導体を厚くすることなく、伝送損失の少ないマイクロストリップラインおよびストリップラインを提供し、Q値の大きい共振器を提供することを目的とする。
【0009】
【課題を解決するための手段】
発明に係るマイクロストリップラインは、複数の絶縁層を積層してなり、一方主面および他方主面を有する誘電体基板と、前記誘電体基板の一方主面上に形成されたストリップ導体と、誘電体基板の他方主面上に他方主面を覆うように形成された第1の接地導体と、複数の絶縁層のうち、第1の接地導体側に配置されている複数の絶縁層の第1の接地導体に対向する各主面上に主面を覆うように形成された複数の第2の接地導体と、絶縁層を貫通するように形成され、第1の接地導体および第2の接地導体を電気的に接続する第1のスルーホール導体と、絶縁層を貫通するように形成され、第2の接地導体どうしを電気的に接続する第2のスルーホール導体と、を備えることを特徴とする。
【0010】
また、本発明に係るストリップラインは、複数の絶縁層を積層してなり、一方主面および他方主面を有する誘電体基板と、絶縁層間に形成されたストリップ導体と、誘電体基板の一方主面上に一方主面を覆うように形成された第1の接地導体と、複数の絶縁層のうち、ストリップ導体と第1の接地導体との間であり、かつ、第1の接地導体側に配置されている絶縁層の第1の接地導体に対向する主面上に主面を覆うように形成された第2の接地導体と、誘電体基板の他方主面他方主面を覆うように形成された第3の接地導体と、複数の絶縁層のうち、ストリップ導体と第3の接地導体との間であり、かつ、第3の接地導体側に配置されている絶縁層の第3の接地導体に対向する主面上に主面を覆うように形成された第4の接地導体と、絶縁層を貫通するように形成され、第1の接地導体および第2の接地導体を電気的に接続する第1のスルーホール導体と、絶縁層を貫通するように形成され、第3の接地導体および第4の接地導体を電気的に接続する第2のスルーホール導体と、を備えることを特徴とする。
【0011】
また、本発明に係るストリップラインは、複数の絶縁層を積層してなり、一方主面および他方主面を有する誘電体基板と、絶縁層間に形成されたストリップ導体と、誘電体基板の一方主面上に一方主面を覆うように形成された第1の接地導体と、複数の絶縁層のうち、ストリップ導体と第1の接地導体との間であり、かつ、第1の接地導体側に配置されている複数の絶縁層の第1の接地導体に対向する主面上に主面を覆うように絶縁層を挟んで対向するように形成された複数の第2の接地導体と、誘電体基板の他方主面上に他方主面を覆うように形成された第3の接地導体と、複数の絶縁層のうち、ストリップ導体と第3の接地導体との間であり、かつ、第3の接地導体側に配置されている複数の絶縁層の第3の接地導体に対向する各主面上に主面を覆うように絶縁層を挟んで対向するように形成された複数の第4の接地導体と、絶縁層を貫通するように形成され、第1の接地導体および第2の接地導体を電気的に接続する第1のスルーホール導体と、絶縁層を貫通するように形成され、第2の接地導体どうしを電気的に接続する第2のスルーホール導体と、絶縁層を貫通するように形成され、第3の接地導体および第4の接地導体を電気的に接続する第3のスルーホール導体と、絶縁層を貫通するように形成され、第4の接地導体どうしを電気的に接続する第4のスルーホール導体と、を備えることを特徴とする。
【0012】
また、本発明に係る共振器は、上記マイクロストリップラインの構成を備えることを特徴とする。
【0013】
また、本発明に係る共振器は、上記ストリップラインの構成を備えることを特徴とする。
【0014】
【発明の実施の形態】
(実施形態1)
以下、本発明の請求項1に係るマイクロストリップラインの一実施形態について説明する。図1は、本実施形態におけるマイクロストリップラインの概略斜視図であり、図2は、図1中のA−A線に沿った断面図である。
【0015】
図1および図2に示すように、マイクロストリップライン11は、複数の絶縁層12を積層してなる誘電体基板13を備える。誘電体基板13の一方主面上には、ストリップ導体14が形成されている。誘電体基板13の他方主面上には、第1の接地導体15aが形成されている。絶縁層12間には、第2の接地導体15bが形成されている。また、第1の接地導体15aおよび第2の接地導体15bを電気的に接続するように、絶縁層12を貫通するようにして、スルーホール導体16が形成されている。
【0016】
絶縁層12は、例えば、ガラスセラミックなどのセラミック材料や、エポキシ樹脂などの樹脂材料といった絶縁体からなる。ストリップ導体14、第1の接地導体15a、第2の接地導体15b、およびスルーホール導体16は、例えば、金、銀、銅などの金属材料からなる。
【0017】
マイクロストリップライン11は、例えば、以下のような方法で作製される。
まず、セラミック粉末に、バインダー、可塑剤、および溶剤を加えて混練し、セラミックスラリーを作製する。次に、ドクターブレード法などにより、セラミックスラリーをシート状に成形して、セラミックグリーンシートを作製する。
【0018】
次に、セラミックグリーンシートの主面上に、スクリーン印刷によりAgペーストを印刷して、ストリップ導体を形成する。
【0019】
一方、NCパンチなどにより、セラミックグリーンシートに貫通孔を形成し、この貫通孔にAgペーストを充填して、スルーホール導体を形成する。さらに、スルーホール導体が形成されたセラミックグリーンシートの両主面上に、スクリーン印刷によりAgペーストを印刷して、第1、第2の接地導体を形成する。
【0020】
次に、図3に示すように、セラミックグリーンシート17aと、ストリップ導体14が形成されたセラミックグリーンシート17bと、第1の接地導体15a、第2の接地導体15b、およびスルーホール導体16が形成されたセラミックグリーンシート17cと、を積層して、セラミック積層体を作製する。次に、このセラミック積層体を焼成して、図1に示すマイクロストリップライン11を得る。
【0021】
また、図1に示すマイクロストリップライン11において、ストリップ導体14を所望の長さに調整することにより、共振器を構成することができる。図4は、このようなマイクロストリップライン共振器を示す断面図である。なお、この断面図は、マイクロストリップラインの長さ方向に沿ったものである。共振器18は、図1に示すマイクロストリップライン11と同様に、複数の絶縁層12を積層してなる誘電体基板13、第1の接地導体15a、第2の接地導体15b、およびスルーホール導体16を備える。共振器18において、ストリップ導体14aの長さLは、使用周波数の波長の1/2となるように調整されている。
【0022】
(実施形態2)
以下、本発明の請求項2に係るマイクロストリップラインの一実施形態について説明する。図5は、本実施形態におけるマイクロストリップラインの概略斜視図であり、図6は、図5中のB−B線に沿った断面図である。
【0023】
図5および図6に示すように、マイクロストリップライン21は、複数の絶縁層22を積層してなる誘電体基板23を備える。誘電体基板23の一方主面上には、ストリップ導体24が形成されている。誘電体基板23の他方主面上には、第1の接地導体25aが形成されている。絶縁層22間には、絶縁層22を挟んで対向するようにして、複数の第2の接地導体25bが形成されている。また、第1の接地導体25aおよび第2の接地導体25bを電気的に接続するように、絶縁層22を貫通するようにして、第1のスルーホール導体26aが形成されている。また、第2の接地導体25bどうしを電気的に接続するように、絶縁層22を貫通するようにして、第2のスルーホール導体26bが形成されている。
【0024】
マイクロストリップライン21の各構成要件の詳細については、実施形態1と同様であるため、説明を省略する。なお、第1のスルーホール導体26a、および第2のスルーホール導体26bは、誘電体基板23の主面方向において異なる位置に形成されていてもよい。
【0025】
マイクロストリップライン21は、実施形態1で記載した製造方法に準じて作製される。ただし、セラミック積層体を作製する際には、図7に示すように、セラミックグリーンシート27aと、ストリップ導体24が形成されたセラミックグリーンシート27bと、第1の接地導体25aおよび第1のスルーホール導体26aが形成されたセラミックグリーンシート27cと、第2の接地導体25bおよび第2のスルーホール導体26bが形成された27dと、を積層する。
【0026】
また、図5に示すマイクロストリップライン21において、ストリップ導体24を所望の長さに調整することにより、共振器を構成することができる。図8は、このようなマイクロストリップライン共振器を示す断面図である。なお、この断面図は、マイクロストリップラインの長さ方向に沿ったものである。共振器28は、図5に示すマイクロストリップライン21と同様に、複数の絶縁層22を積層してなる誘電体基板23、第1の接地導体25a、第2の接地導体25b、第1のスルーホール導体26a、および第2のスルーホール導体26bを備える。共振器28において、ストリップ導体24aの長さLは、使用周波数の波長の1/2となるように調整されている。
【0027】
(実施形態3)
以下、本発明の請求項3に係るストリップラインの一実施形態について説明する。図9は、本実施形態におけるストリップラインの概略斜視図であり、図10は、図9中のC−C線に沿った断面図である。
【0028】
図9および図10に示すように、ストリップライン31は、複数の絶縁層32を積層してなる誘電体基板33を備える。絶縁層32間には、ストリップ導体34が形成されている。誘電体基板33の一方主面には、第1の接地導体35aが形成されている。絶縁層32間に、かつ、ストリップ導体34と第1の接地導体35aとの間には、第2の接地導体35bが形成されている。誘電体基板33の他方主面には、第2の接地導体35cが形成されている。絶縁層32間に、かつ、ストリップ導体34と第3の接地導体35cとの間には、第4の接地導体35dが形成されている。また、第1の接地導体35aおよび第2の接地導体35bを電気的に接続するように、絶縁層32を貫通するようにして、第1のスルーホール導体36aが形成されている。また、第3の接地導体35cおよび第4の接地導体35dを電気的に接続するように、絶縁層32を貫通するようにして、第2のスルーホール導体36bが形成されている。
【0029】
絶縁層32は、例えば、ガラスセラミックなどのセラミック材料や、エポキシ樹脂などの樹脂材料といった絶縁体からなる。ストリップ導体34、第1の接地導体35a、第2の接地導体35b、第3の接地導体35c、第4の接地導体35d、第1のスルーホール導体36a、および第2のスルーホール導体36bは、例えば、金、銀、銅などの金属材料からなる。
【0030】
ストリップライン31は、例えば、以下のような方法で作製される。
まず、セラミック粉末に、バインダー、可塑剤、および溶剤を加えて混練し、セラミックスラリーを作製する。次に、ドクターブレード法などにより、セラミックスラリーをシート状に成形して、セラミックグリーンシートを作製する。
【0031】
次に、セラミックグリーンシートの主面上に、スクリーン印刷によりAgペーストを印刷して、ストリップ導体を形成する。
【0032】
一方、NCパンチなどにより、セラミックグリーンシートに貫通孔を形成し、この貫通孔にAgペーストを充填して、第1のスルーホール導体を形成する。さらに、第1のスルーホール導体が形成されたセラミックグリーンシートの両主面上に、スクリーン印刷によりAgペーストを印刷して、第1、第2の接地導体を形成する。また、これと同様にして、第2のスルーホール導体が形成されたセラミックグリーンシートの両主面上に、第3、第4の接地導体を形成する。
【0033】
次に、図11に示すように、セラミックグリーンシート37aと、ストリップ導体34が形成されたセラミックグリーンシート37bと、第1の接地導体35a、第2の接地導体35b、および第1のスルーホール導体36aが形成されたセラミックグリーンシート37cと、第3の接地導体35c、第4の接地導体35d、および第2のスルーホール導体36bが形成されたセラミックグリーンシート37dと、を積層して、セラミック積層体を作製する。次に、このセラミック積層体を焼成して、図9に示すストリップライン31を得る。
【0034】
また、図9に示すストリップライン31において、ストリップ導体34を所望の長さに調整することにより、共振器を構成することができる。図12は、このようなストリップライン共振器を示す断面図である。なお、この断面図は、ストリップラインの長さ方向に沿ったものである。共振器38は、図9に示すストリップライン31と同様に、複数の絶縁層32を積層してなる誘電体基板33、第1の接地導体35a、第2の接地導体35b、第1のスルーホール導体36a、および第2のスルーホール導体36bを備える。共振器38において、ストリップ導体34aの長さLは、使用周波数の波長の1/4となるように調整されている。
【0035】
(実施形態4)
以下、本発明の請求項4に係るストリップラインの一実施形態について説明する。図13は、本実施形態におけるストリップラインの概略斜視図であり、図14は、図13中のD−D線に沿った断面図である。
【0036】
図13および図14に示すように、ストリップライン41は、複数の絶縁層42を積層してなる誘電体基板43を備える。絶縁層間42間には、ストリップ導体44が形成されている。誘電体基板43の一方主面上には、第1の接地導体45aが形成されている。絶縁層42間に、かつ、ストリップ導体44と第1の接地導体45aとの間には、絶縁層42を挟んで対向するようにして、複数の第2の接地導体45bが形成されている。誘電体基板43の他方主面上には、第3の接地導体45cが形成されている。絶縁層42間に、かつ、ストリップ導体44と第3の接地導体45cとの間には、絶縁層42を挟んで対向するようにして、複数の第4の接地導体45dが形成されている。また、第1の接地導体45aおよび第2の接地導体45bを電気的に接続するように、絶縁層42を貫通するようにして、第1のスルーホール導体46aが形成されている。また、第2の接地導体45bどうしを電気的に接続するように、絶縁層42を貫通するようにして、第2のスルーホール導体46bが形成されている。また、第3の接地導体45cおよび第4の接地導体45dを電気的に接続するように、絶縁層42を貫通するようにして、第3のスルーホール導体46cが形成されている。また、第4の接地導体45dどうしを電気的に接続するように、絶縁層42を貫通するようにして、第4のスルーホール導体46dが形成されている。
【0037】
ストリップライン41の各構成要件の詳細については、実施形態3と同様であるため、説明を省略する。なお、第1のスルーホール導体46a、および第2のスルーホール導体46bは、誘電体基板43の主面方向において異なる位置に形成されていてもよい。また、第3のスルーホール導体46c、および第4のスルーホール導体46dは、誘電体基板43の主面方向において異なる位置に形成されていてもよい。
【0038】
ストリップライン41は、実施形態3で記載した製造方法に準じて作製される。ただし、セラミック積層体を作製する際には、図15に示すように、セラミックグリーンシート47aと、ストリップ導体44が形成されたセラミックグリーンシート47bと、第1の接地導体45aおよび第1のスルーホール導体46aが形成されたセラミックグリーンシート47cと、第2の接地導体45bおよび第2のスルーホール導体46bが形成されたセラミックグリーンシート47dと、第3の接地導体45cおよび第3のスルーホール導体46cが形成されたセラミックグリーンシート47eと、第4の接地導体45dおよび第4のスルーホール導体46dが形成されたセラミックグリーンシート47fと、を積層する。
【0039】
また、図13に示すストリップライン41において、ストリップ導体44を所望の長さに調整することにより、共振器を構成することができる。図16は、このようなストリップライン共振器を示す断面図である。なお、この断面図は、ストリップラインの長さ方向に沿ったものである。共振器48は、図9に示すストリップライン41と同様に、複数の絶縁層42を積層してなる誘電体基板43、第1の接地導体45a、第2の接地導体45b、第3の接地導体45c、第4の接地導体45d、第1のスルーホール導体46a、第2のスルーホール導体46b、第3のスルーホール導体45c、および第4のスルーホール導体45dを備える。共振器48において、ストリップ導体44aの長さLは、使用周波数の波長の1/4となるように調整されている。
【0040】
【実施例】
以下のようにして、図4に示すマイクロストリップライン共振器を作製し、その特性を評価した。
【0041】
まず、BaO−TiO2−NdO3/2系セラミック粉末、およびMg−Al−Si−B−O系ガラス粉末を準備し、それぞれ重量比で80:20の割合となるように秤量、混合した。次に、得られた混合粉末に、適当量のバインダ、可塑剤、および溶剤を加えて混練し、セラミックスラリーを作製した。次に、セラミックスラリーをドクターブレード法により、セラミックグリーンシート(以下、第1のセラミックグリーンシートとする)を作製した。
【0042】
次に、第1のセラミックグリーンシートの主面上に、スクリーン印刷によりAgペーストを印刷して、ストリップ導体を形成した。これを第2のセラミックグリーンシートとした。
【0043】
一方、NCパンチにより、第1のセラミックグリーンシートに貫通孔を形成し、この貫通孔にAgペーストを充填してスルーホール導体を形成した。さらに、スルーホール導体が形成された第1のセラミックグリーンシートの両主面上に、スクリーン印刷によりAgペーストを印刷し、第1、第2の接地導体、および第1のスルーホール導体が形成されたセラミックグリーンシートを作製した。これを第3のセラミックグリーンシートとした。
【0044】
同様にして、スルーホール導体が形成された第1のセラミックグリーンシートの一方主面上に、スクリーン印刷によりAgペーストを印刷し、第2の接地導体および第2のスルーホール導体が形成されたセラミックグリーンシートを作製した。これを第4のセラミックグリーンシートとした。
【0045】
次に、これらのセラミックグリーンシートを、60℃で15分間乾燥させた後、以下のようにして、マイクロストリップライン共振器の実施例1,2および比較例を作製した。
【0046】
(実施例1)
第3のセラミックグリーンシート1枚、第1のセラミックグリーンシート10枚、第2のセラミックグリーンシート1枚の順に積層して、セラミック積層体を作製した。次に、セラミック積層体を900℃で1時間焼成して、マイクロストリップライン共振器を得た。すなわち、実施例1の共振器においては、接地導体が2層になっている。
【0047】
(実施例2)
第3のセラミックグリーンシート1枚、第4のセラミックグリーンシート1枚、第1のセラミックグリーンシート10枚、第2のセラミックグリーンシート1枚の順に積層して、セラミック積層体を作製した。次に、セラミック積層体を900℃で1時間焼成して、マイクロストリップライン共振器を得た。すなわち、実施例2の共振器においては、接地導体が3層になっている。
【0048】
(実施例3)
第4のセラミックグリーンシート1枚、第1のセラミックグリーンシート10枚、第2のセラミックグリーンシート1枚の順に積層して、セラミック積層体を作製した。なお、ここでは、第2の接地導体が最下面に現れるように、第4のセラミックグリーンシートを積層した。次に、セラミック積層体を900℃で1時間焼成して、マイクロストリップライン共振器を得た。すなわち、比較例の共振器においては、接地導体が1層になっている。
【0049】
なお、実施例1,2、比較例の共振器において、焼成後のストリップ導体の厚みは5μm、幅は200μmである。また、実施例1,2については、接地導体間の間隔は10μmであった。さらに、各共振器に共通する誘電体基板について、誘電体共振器法により5GHzにおける比誘電率εrおよびQ値を測定したところ、εr=30、Q=2000であった。
【0050】
次に、実施例1,2、比較例の共振器について、共振器法により5GHzにおけるQ値を測定した。その結果を表1に示す。
【0051】
【表1】
Figure 0004032867
【0052】
表1からわかるように、マイクロストリップライン共振器において、接地導体を多層にするほど、Q値が向上することがわかる。
【0053】
【発明の効果】
本発明に係るマイクロストリップライン、およびストリップラインにおいては、接地導体の断面積を実質的に大きくすることができるため、接地導体の抵抗値を小さくすることができる。したがって、電流の伝送損失を小さく抑えることができる。
【0054】
このように、本発明に係るマイクロストリップラインおよびストリップラインでは伝送損失が少なくなるため、この構成を用いた共振器においては、Q値を大きくすることができる。
【図面の簡単な説明】
【図1】実施形態1におけるマイクロストリップラインを示す概略斜視図である。
【図2】図1のA−A線に沿った断面図である。
【図3】実施形態1におけるマイクロストリップラインの製造工程を示す概略斜視図である。
【図4】実施形態1におけるマイクロストリップライン共振器を示す断面図である。
【図5】実施形態2におけるマイクロストリップラインを示す概略斜視図である。
【図6】図5のB−B線に沿った断面図である。
【図7】実施形態2におけるマイクロストリップラインの製造工程を示す概略斜視図である。
【図8】実施形態2におけるマイクロストリップライン共振器を示す断面図である。
【図9】実施形態3におけるストリップラインを示す概略斜視図である。
【図10】図9のC−C線に沿った断面図である。
【図11】実施形態3におけるストリップラインの製造工程を示す概略斜視図である。
【図12】実施形態3におけるストリップライン共振器を示す断面図である。
【図13】実施形態4におけるストリップラインを示す概略斜視図である。
【図14】図13のD−D線に沿った断面図である。
【図15】実施形態4におけるストリップラインの製造工程を示す概略斜視図である。
【図16】実施形態4におけるストリップライン共振器を示す断面図である。
【図17】従来のマイクロストリップラインを示す断面図である。
【図18】従来のストリップラインを示す断面図である。
【符号の説明】
11,21 マイクロストリップライン
12,22 絶縁層
13,23 誘電体基板
14,24 ストリップ導体
15a,25a 第1の接地導体
15b,25b 第2の接地導体
16 スルーホール導体
18,28 マイクロストリップライン共振器
26a 第1のスルーホール導体
26b 第2のスルーホール導体
31,41 ストリップライン
32,42 絶縁層
33,43 誘電体基板
34,44 ストリップ導体
35a,45a 第1の接地導体
35b,45b 第2の接地導体
35c,45c 第3の接地導体
35d,45d 第4の接地導体
36a,46a 第1のスルーホール導体
36b,46b 第2のスルーホール導体
38,48 ストリップライン共振器
46c 第3のスルーホール導体
46d 第4のスルーホール導体

Claims (5)

  1. 複数の絶縁層を積層してなり、一方主面および他方主面を有
    する誘電体基板と、
    前記誘電体基板の一方主面上に形成されたストリップ導体と、
    前記誘電体基板の他方主面上に前記他方主面を覆うように形成された第1の接地導体と、
    前記複数の絶縁層のうち、前記第1の接地導体側に配置されている複数の絶縁層の前記第1の接地導体に対向する各主面上に前記主面を覆うように形成された複数の第2の接地導体と、
    前記絶縁層を貫通するように形成され、前記第1の接地導体および前記第2の接地導体を電気的に接続する第1のスルーホール導体と、
    前記絶縁層を貫通するように形成され、前記第2の接地導体どうしを電気的に接続する第2のスルーホール導体と、
    を備えることを特徴とするマイクロストリップライン。
  2. 複数の絶縁層を積層してなり、一方主面および他方主面を有する誘電体基板と、
    前記絶縁層間に形成されたストリップ導体と、
    前記誘電体基板の一方主面上に前記一方主面を覆うように形成された第1の接地導体と、
    前記複数の絶縁層のうち、前記ストリップ導体と前記第1の接地導体との間であり、かつ、前記第1の接地導体側に配置されている絶縁層の前記第1の接地導体に対向する主面上に前記主面を覆うように形成された第2の接地導体と、
    前記誘電体基板の他方主面上に前記他方主面を覆うように形成された第3の接地導体と、
    前記複数の絶縁層のうち、前記ストリップ導体と前記第3の接地導体との間であり、かつ、前記第3の接地導体側に配置されている絶縁層の前記第3の接地導体に対向する主面上に前記主面を覆うように形成された第4の接地導体と、
    前記絶縁層を貫通するように形成され、前記第1の接地導体および前記第2の接地導体を電気的に接続する第1のスルーホール導体と、
    前記絶縁層を貫通するように形成され、前記第3の接地導体および前記第4の接地導体を電気的に接続する第2のスルーホール導体と、
    を備えることを特徴とするストリップライン。
  3. 複数の絶縁層を積層してなり、一方主面および他方主面を有する誘電体基板と、
    前記絶縁層間に形成されたストリップ導体と、
    前記誘電体基板の一方主面上に前記一方主面を覆うように形成された第1の接地導体と、
    前記複数の絶縁層のうち、前記ストリップ導体と前記第1の接地導体との間であり、かつ、前記第1の接地導体側に配置されている複数の絶縁層の前記第1の接地導体に対向する各主面上に前記主面を覆うように形成された複数の第2の接地導体と、
    前記誘電体基板の他方主面上に前記他方主面を覆うように形成された第3の接地導体と、
    前記複数の絶縁層のうち、前記ストリップ導体と前記第3の接地導体との間であり、かつ、前記第3の接地導体側に配置されている複数の絶縁層の前記第3の接地導体に対向する各主面上に前記主面を覆うように形成された複数の第4の接地導体と、
    前記絶縁層を貫通するように形成され、前記第1の接地導体および前記第2の接地導体を電気的に接続する第1のスルーホール導体と、
    前記絶縁層を貫通するように形成され、前記第2の接地導体どうしを電気的に接続する第2のスルーホール導体と、
    前記絶縁層を貫通するように形成され、前記第3の接地導体および前記第4の接地導体を電気的に接続する第3のスルーホール導体と、
    前記絶縁層を貫通するように形成され、前記第4の接地導体どうしを電気的に接続する第4のスルーホール導体と、
    を備えることを特徴とするストリップライン。
  4. 請求項1に記載のマイクロストリップラインの構成を備えることを特徴とする共振器。
  5. 請求項2または請求項3に記載のストリップラインの構成を備えることを特徴とする共振器。
JP2002229004A 2002-08-06 2002-08-06 マイクロストリップライン、ストリップライン、およびこれらを用いた共振器 Expired - Lifetime JP4032867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002229004A JP4032867B2 (ja) 2002-08-06 2002-08-06 マイクロストリップライン、ストリップライン、およびこれらを用いた共振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002229004A JP4032867B2 (ja) 2002-08-06 2002-08-06 マイクロストリップライン、ストリップライン、およびこれらを用いた共振器

Publications (2)

Publication Number Publication Date
JP2004072417A JP2004072417A (ja) 2004-03-04
JP4032867B2 true JP4032867B2 (ja) 2008-01-16

Family

ID=32015547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002229004A Expired - Lifetime JP4032867B2 (ja) 2002-08-06 2002-08-06 マイクロストリップライン、ストリップライン、およびこれらを用いた共振器

Country Status (1)

Country Link
JP (1) JP4032867B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863409B1 (ko) 2007-04-17 2008-10-14 순천향대학교 산학협력단 마이크로스트립 전송선로 구조 및 이를 이용한 비대칭 전력분배기 및 브랜치 하이브리드 커플러
JPWO2010140320A1 (ja) * 2009-06-02 2012-11-15 パナソニック株式会社 ストリップ線路
KR101256556B1 (ko) * 2009-09-08 2013-04-19 한국전자통신연구원 밀리미터파 대역 패치 안테나
CN205863358U (zh) 2013-07-09 2017-01-04 株式会社村田制作所 高频传输线路
KR101530964B1 (ko) * 2014-05-27 2015-06-24 순천향대학교 산학협력단 유도성 및 용량성 퍼터베이션이 결합된 마이크로스트립 선로 및 이를 이용한 무선회로 장치

Also Published As

Publication number Publication date
JP2004072417A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
JP2004180032A (ja) 誘電体フィルタ
JP4032867B2 (ja) マイクロストリップライン、ストリップライン、およびこれらを用いた共振器
JP2002015939A (ja) 積層型電子部品およびその製法
JP4535267B2 (ja) 電子部品
JP3072845B2 (ja) ディレイライン
KR100287646B1 (ko) 스트립 라인 구조를 갖는 마이크로웨이브 소자 및 그의제조방법
JPH1013112A (ja) 高周波共振器及びその作製方法
JP2007088917A (ja) 伝送線路、電子部品及び伝送線路の製造方法
JP3682392B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP3292436B2 (ja) 積層コンデンサ
JPH08191034A (ja) 積層コンデンサ
JP3628804B2 (ja) 積層型電子部品およびその製造方法
JP3784185B2 (ja) 電子部品搭載用配線基板
JP3679059B2 (ja) バラントランス
JPH09260199A (ja) 積層コンデンサ
JP5549093B2 (ja) 伝播モード変換構造および回路基板
JPH08181514A (ja) 高周波用セラミックス部品の製造方法
JP4582311B2 (ja) 信号伝送線路、電子部品及び信号伝送線路の製造方法
JPH11136012A (ja) 積層型方向性結合器
JP2002280805A (ja) 誘電体フィルタおよびそれを用いたアンテナ共用器と通信機器
JP3898590B2 (ja) 積層ストリップラインフィルタ
JP2810621B2 (ja) 積層型誘電体フィルタ
JPH09129494A (ja) 積層コンデンサ
JP2005079657A (ja) 積層フィルタ
JPH09205307A (ja) 方向性結合器及び方向性結合器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4032867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

EXPY Cancellation because of completion of term