JP4026597B2

JP4026597B2 - スキップ機能を有するシフトレジスタ並びにそれを用いた表示ドライバ装置、表示装置及び電子機器

Info

Publication number: JP4026597B2
Application number: JP2004010458A
Authority: JP
Inventors: 淳石川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-01-19
Filing date: 2004-01-19
Publication date: 2007-12-26
Anticipated expiration: 2024-01-19
Also published as: US7542023B2; JP2005203055A; US20050184932A1; CN1645517A

Description

本発明は、スキップ機能を有するシフトレジスタ並びにそれを用いた表示ドライバ装置、表示装置及び電子機器に関する。

従来のシフトレジスタは、一サイクル内に順次入力されるＮ個のデータ信号群を転送するＮ段の転送素子を有して構成される。このシフトレジスタには、一サイクル中にＮ個のクロック信号が入力される。Ｎ段の転送素子の各々は、クロック信号に基づいて、該転送素子が保持していたデータ信号に代えて、入力されたデータ信号を新たに保持する。こうして、１クロックに対して１ビットデータを順次シフトさせていた。

例えば、蛍光表示管の駆動するにあたり、表示データと非表示データとを、シフトレジスタの格段の転送素子に交互に書き込む必要が生じた。

この場合、Ｎ個の信号群として、表示データと、非表示データ（例えば“０“データ）とが交互にシフトレジスタに入力され、かつ、シフトレジスタにＮ個のクロック信号を入力させて、データ転送させる必要があった。

このように、非表示データもシフトレジスタに書き込む必要があるので、転送時間が増大する。また、非表示データのための画像処理が必要となり、ＭＰＵ・ＣＰＵの負荷が増大する。さらに、非表示データの画像処理に必要なメモリ容量も確保しなければならない。

下記の特許文献１に蛍光表示管に適用できる線順次駆動方式が記載されているが、蛍光表示管についての上述の駆動については具体例がなく、そのデータ転送についても無言である。
特開平５−１９７１４号公報

本発明は、Ｍ段の転送素子を用いて、転送素子の段数Ｍよりも少ないＮ個のデータをＮ個のクロック信号を用いてスキップ転送することができるシフトレジスタ、並びにそれを用いた表示ドライバ装置、表示装置及び電子機器提供することにある。

本発明の一態様に係るシフトレジスタは、一サイクル内に順次入力されるＮ（Ｎは２以上の整数）個のデータ信号群を転送するＭ（Ｍ＞Ｎで、Ｍは３以上の整数）段の転送素子と、前記一サイクル中に前記Ｎ個のクロック信号と、制御信号とが入力され、前記制御信号に基づいて、前記Ｍ段の中のＮ段の転送素子にシフト用クロック信号を、（Ｍ−Ｎ）段の転送素子にスキップ用固定論理信号をそれぞれ供給する制御回路とを有する。

Ｎ段の転送素子の各々は、前記シフト用クロック信号に基づいて、該転送素子が保持していたデータ信号に代えて、入力されたデータ信号を新たに保持する。一方、前記（Ｍ−Ｎ）段の転送素子の各々は、前記スキップ用固定論理信号に基づいて、前段側の転送素子が保持していたデータ信号を次段側の転送素子にスルーさせる。こうして、Ｍ段の転送素子を用いて、転送素子の段数Ｍよりも少ないＮ個のデータをＮ個のクロック信号を用いてスキップ転送することができるので、データ転送時間を短縮できる。

本発明の一態様では、前記Ｍ段の転送素子の各々は、前記データ信号のシフト方向の前段に設けられた第１のクロックドインバータと、前記シフト方向の後段にて前記第１のクロックドインバータに直列接続されたフリップフロップとを有することができる。前記フリップフロップは、第２及び第３のクロックドインバータをループ接続して構成することができる。

ここで、前記シフト用クロック信号は第１エッジと第２エッジとを有する。前記第１のクロックドインバータは、入力されたデータ信号を、前記シフト用クロック信号の前記第１エッジのタイミンクで反転して転送する。前記第２のクロックドインバータは、前記第１のクロックドインバータを介して入力されたデータ信号を、前記シフト用クロック信号の前記第２エッジのタイミンクで反転して転送する。こうして、シフト用クロックに従って、転送素子によりデータを転送できる。また、前記第２及び第３のクロックドインバータは、前記第２エッジの時のタイミンクで転送されるデータ信号の論理を保持できる。

前記スキップ用固定論理信号は、前記第１のクロックドインバータに供給される第１の固定論理信号と、前記第１の固定論理信号とは逆相であって前記フリップフロップに供給される第２の固定論理信号とを有することができる。この場合、前記（Ｍ−Ｎ）段の転送素子の各々は、前記第１及び第２の固定論理信号に基づいて、前段側の転送素子が保持していたデータ信号を次段側の転送素子にスルーさせる。

本発明の一態様において、双方向シフトレジスタを実現することもできる。この場合、前記制御回路には、前記シフト方向とは異なる逆シフト方向を指定する逆シフト信号がさらに入力される。また、前記第１のクロックドインバータにループ接続される第４のクロックドインバータがさらに設けられる。そして、前記逆シフト信号が入力された時に、前記制御回路は、前記第２のクロックドインバータをオープン状態に設定する第３の固定論理信号を供給する。この場合は、前記第３のクロックドインバータよりも前記逆シフト方向の後段に設けられた前記第１及び第４のクロックドインバータにてフリップフロップを構成することになる。

本発明の一態様では、前記制御回路は、前記一サイクルに続く次の一サイクルでは、前記制御信号に基づいて、前記（Ｍ−Ｎ）段の転送素子に前記シフト用クロック信号を、前記Ｍ段の転送素子に前記スキップ用固定論理信号をそれぞれ供給することができる。こうして、各サイクル毎に、一つの転送素子を、データ転送用とデータスルー用とに使分けることができる。

本発明の具体的実施形態では、前記Ｍ段の転送素子は奇数段及び偶数段のいずれか一方に配置され、前記（Ｍ−Ｎ）段の転送素子は奇数段及び偶数段のいずれか他方に配置されるが、これに限定されるわけではない。

本発明の他の態様に係る表示ドライバ装置は、上述したシフトレジスタと、前記シフトレジスタの前記Ｎ段の転送素子の出力線に接続されたラッチ回路と、前記ラッチ回路にてラッチされたデータ信号に基づいて、表示信号を出力するドライバ回路とを有することができる。

ここで、この表示ドライバ装置は、前記制御信号に基づいて、前記データ信号をスルーさせた前記転送素子の出力を強制的に論理固定する論理固定回路をさらに有することができる。

本発明のさらに他の態様に係る表示装置は、この表示ドライバ装置と、前記表示ドライバ装置により駆動される表示パネルとを有することができる。表示パネルの一例として、表示パネルは蛍光表示管である場合には、前記表示ドライバ装置は、前記蛍光表示管の複数のアノード線に表示信号を出力することができる。なお、本発明は、液晶表示装置、ＥＬ表示装置等他の表示方式の表示装置にも適用可能である。

本発明のさらに他の態様に係る電子機器は、この表示装置を搭載していることを定義している。各種電子機器の表示パネルを駆動する表示ドライバ装置が、本発明のシフトレジスタを含んでいることが条件となる。

以下、本発明の実施形態を図面を参照して説明する。

（表示装置）
図１は、本発明が適用される表示装置の一例として、蛍光表示装置１０を示している。図１において、この蛍光表示装置１０は、蛍光表示管２０と表示ドライバ装置３０とを有する。

蛍光表示管２０は、例えば７つのグリッド２２（Ｇ１〜Ｇ７）と、それらと対向する例えば計５４個のアノード２４とを有する。７つのグリッド２２の各々には、１本のグリッド線２６が接続されている。アノード２４は、３段の各段に１８個ずつ設けられている。各段に設けられた１８個のアノード２４の各々には、６本のアノード線２８のいずれか１本が接続されている。いずれか１本のアノード線２８は、ｎ（ｎは左端からの任意の番号でｎ＝１〜６）、ｎ＋６、ｎ＋１２番目のアノード２４に共通接続されている。

１段目の６本のアノード線２８に供給されるアノード信号を１Ａ〜１Ｆとし、２段目の６本のアノード線２８に供給されるアノード信号を２Ａ〜２Ｆとし、３段目の６本のアノード線２８に供給されるアノード信号を３Ａ〜３Ｆとする。１段目を例に挙げれば、蛍光表示管２０の左端から順に配列されたアノード２４に、アノード信号１Ａ〜１Ｆが供給される。よって、左端から１、７、１３番目のアノード２４にアノード信号１Ａを供給するアノード線２８が共通接続されている。他の２段についても同様である。

表示ドライバ装置３０は、アノード駆動回路３２とグリッド駆動回路３４とを有する。アノード駆動回路３２は、アノード信号１Ａ〜１Ｆ，２Ａ〜２Ｆ，３Ａ〜３Ｆの計１８個のアノード信号を１８本のアノード線２８に同時に出力する。アノード駆動回路３２は、図１の矢印Ａ方向にデータ信号を転送するシフトレジスタを有し、そのシフトレジスタからの出力に基づいて、１８個のアノード信号が生成される。

グリッド駆動回路３４は、７つのグリッド２２のうち隣接する２つのグリッド２２を選択駆動する信号を出力する。グリッド駆動回路３４は、図１の矢印Ｂ方向に走査信号を転送するシフトレジスタを有し、そのシフトレジスタの出力に基づいて、隣接する２つのグリッド２２が順次選択駆動される。

図１の例では、グリッド駆動回路３４により、太い破線で強調して示すＧ３及びＧ４に対応する２つのグリッド２２が選択されているものとする。よって、この場合、太い破線で強調して示すＧ３及びＧ４に対応する２つのグリッド２２と対向するアノード２４にて点灯表示が可能となる。

ただし、蛍光表示管２０では、図１の例の場合、２つのグリッド２４（Ｇ３，Ｇ４）の中央に位置する３列（Ａ例，Ｂ例，Ｃ列）×３段の計９個のアノード２４を点灯画素群とし、破線枠４０を点灯画素領域として示している。点灯画素領域４０の両隣にあるアノード２４（Ｄ，Ｅ，Ｆ）は非点灯画素とされる。

なお、本実施形態では、各段で隣接する３つのアノード２２で一画素を形成するものとする。この場合、隣接する３つのアノード２２への供給電位の信号論理の４種類の組み合わせとして、例えば（１，１，１）、（１，０，１）、（０，１，０）及び（０，０，０）で４階調を実現している。

点灯画素での表示原理は、アノード−カソード間で放出される電子が蛍光面に衝突して発光するというものである。ここで、点灯画素の隣りの画素のアノード−カソード間に電界が生ずると、点灯画素内の電子が、点灯画素の隣りの画素の蛍光面に回り込んで衝突して、画像がぼけてしまう。そこで、点灯画素領域４０の両隣にあるアノード２４（Ｄ，Ｅ，Ｆ）は非点灯画素とされ、それらに供給されるアノード信号１Ｄ〜１Ｆ，２Ｄ〜２Ｆ，３Ｄ〜３Ｆはそれぞれ非点灯電位とされる。

ここで、アノード駆動回路３２内でのデータ信号の配列順は、各段それぞれ、Ａ，Ｆ，Ｂ，Ｅ，Ｃ，Ｄの順となり、点灯画素への信号と非点灯画素への信号とが交互に位置するように配列される。

図１に示す蛍光表示管２０の全画素を点灯させるためには、２つのグリッド２２を選択する一垂直走査を、水平走差方向Ｃに沿って６回繰り返し、Ｇ１＋Ｇ２→Ｇ２＋Ｇ３→Ｇ３＋Ｇ４→Ｇ４＋Ｇ５→Ｇ５＋Ｇ６→Ｇ６＋Ｇ７と走査させればよい。

（シフトレジスタ）
アノード駆動回路３２内に、本発明のシフトレジスタ５０が搭載される。このシフトレジスタ５０の一例を図２に示す。

このシフトレジスタ５０は、一サイクル内に順次入力されるＮ（本実施形態ではＮ＝９）個のデータ信号群を転送するＭ（本実施形態ではＭ＝１８）段の転送素子５１Ａ〜５１Ｆ、５２Ａ〜５２Ｆ、５３Ａ〜５３Ｆ（５２Ｃ〜５２Ｅ、５３Ａ〜５３Ｃ、５３Ｅ、５３Ｆは図２では省略）を有する。本実施形態では、図３に示す奇数番目の一サイクル内に転送される９個のデータ信号群は、図３に示す入力データ信号１ａ〜１ｃ、２ａ〜２ｃ、３ａ〜３ｃであり、これらはアノード信号１Ａ〜１Ｃ、２Ａ〜２Ｃ、３Ａ〜３Ｃに相当する。一方、図３に示す偶数番目の一サイクル内に転送される９個のデータ信号群は、入力データ信号１ｄ〜１ｆ、２ｄ〜２ｆ、３ｄ〜３ｆであり、これらはアノード信号１Ｄ〜１Ｆ、２Ｄ〜２Ｆ、３Ｄ〜３Ｆに相当する。

この１８段の転送素子５１Ａ〜５１Ｆ、５２Ａ〜５２Ｆ、５３Ａ〜５３Ｆは、図１に示すシフト方向Ａに沿って配列して出力されるアノード信号１Ａ〜１Ｆ、２Ａ〜２Ｆ、３Ａ〜３Ｆの配列順に対応して設けられている。

つまり、１段目の転送素子５１Ａの出力が１段目のアノード信号１Ａに対応し、２段目の転送素子５１Ｆの出力が２段目のアノード信号１Ｆに対応し、最終段の転送素子５３Ｄの出力が最終段のアノード信号３Ｄに対応する。

なお、１８段の転送素子５１Ａ〜５１Ｆ、５２Ａ〜５２Ｆ、５３Ａ〜５３Ｆからの出力がそのままアノード信号１Ａ〜１Ｆ、２Ａ〜２Ｆ、３Ａ〜３Ｆとなるのではなく、転送素子５１Ａ〜５１Ｆ、５２Ａ〜５２Ｆ、５３Ａ〜５３Ｆの出力段には、図６を参照して後述する各種回路が設けられる。

この１８段の転送素子５１Ａ〜５１Ｆ、５２Ａ〜５２Ｆ、５３Ａ〜５３Ｆは、制御回路５４により転送制御される。制御回路５４には、制御信号Ｄ_ＥＮＡと、クロックＣＫ，／ＣＫとが入力される。

図３に示すように、奇数または偶数番目の一サイクル内に発生するクロック信号ＣＫの数はＮ＝９であり、一サイクル内に転送されるデータの数Ｎと等しいが、転送素子の段数Ｍ＝１８よりも少ない。

このために、本実施形態では、奇数番目の一サイクルでは、図２示す奇数番目の転送素子５１Ａ，５１Ｂ，５１Ｃ，５２Ａ，５２Ｂ，５２Ｃ，５３Ａ，５３Ｂ，５３Ｃのみが、該転送素子が保持していたデータ信号に代えて、入力されたデータ信号を新たに保持するという本来の転送動作を実施する。この場合、図２に示す偶数番目に位置する転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄでは、前段側の転送素子が保持していたデータ信号を次段側の転送素子にスルーさせている。

逆に、偶数番目の一サイクルでは、図２示す偶数番目の転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄのみが、該転送素子が保持していたデータ信号に代えて、入力されたデータ信号を新たに保持するという本来の転送動作を実施する。この場合、図２示す奇数番目に位置する転送素子５１Ａ，５１Ｂ，５１Ｃ，５２Ａ，５２Ｂ，５２Ｃ，５３Ａ，５３Ｂ，５３Ｃでは、前段側の転送素子が保持していたデータ信号を次段側の転送素子にスルーさせている。

本実施形態では、データをスルーさせた転送素子も、そのデータ自体を保持する機能を有している。従って、１番目及び２番目の転送素子５１Ａ，５１Ｆからの出力は、奇数サイクルではデータ信号１ａとなり、偶数サイクルではデータ信号１ｆとなり、図２では１番目及び２番目の転送素子５１Ａ，５１Ｆからの出力を１ａ／１ｆと示している。同様に、図２では、各転送素子の出力を、（奇数サイクルでの出力）／（偶数サイクルでの出力）として表している。

制御回路５４は、制御信号Ｄ_ＥＮＡとクロック信号ＣＫ，／ＣＫとに基づいて、１８段の転送素子５１Ａ〜５１Ｆ、５２Ａ〜５２Ｆ、５３Ａ〜５３Ｆの各々に対して、データ転送動作／データスキップ動作（データスルー動作）を切り換える制御を行う。

制御信号Ｄ_ＥＮＡは、奇数サイクルか偶数サイクルかを示す信号である。換言すれば、制御回路５４は、制御信号Ｄ_ＥＮＡに基づいて、奇数サイクルでは図２示す奇数番目の転送素子５１Ａ，５１Ｂ，５１Ｃ，５２Ａ，５２Ｂ，５２Ｃ，５３Ａ，５３Ｂ，５３Ｃのみにて転送動作させ、他の偶数番目の転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄではスキップ動作させる。逆に、制御回路５４は、制御信号Ｄ_ＥＮＡに基づいて、偶数サイクルでは図２示す偶数番目の転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄのみにて転送動作させ、他の奇数番目の転送素子５１Ａ，５１Ｂ，５１Ｃ，５２Ａ，５２Ｂ，５２Ｃ，５３Ａ，５３Ｂ，５３Ｃではスキップ動作させる。

これらの動作を切り換えるために、偶数番目の転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄにはクロック信号ＥＣＫ１，／ＥＣＫ１，ＥＣＫ２，／ＥＣＫ２が供給される。同様に、奇数番目の転送素子５１Ａ，５１Ｂ，５１Ｃ，５２Ａ，５２Ｂ，５２Ｃ，５３Ａ，５３Ｂ，５３Ｃには、クロック信号ＯＣＫ１，／ＯＣＫ１，ＯＣＫ２，／ＯＣＫ２が供給される。

（転送素子の具体的構成）
図４に、第１段目の転送素子５１Ａと第２段目の転送素子５１Ｆとを示す。転送素子５１Ａは、シフト方向Ａの前段に設けられた第１のクロックドインバータ６１と、シフト方向Ａの後段にて第１のクロックドインバータ６１に直列接続されたフリップフロップ６０とを有する。このフリップフロップ６０は、第２及び第３のクロックドインバータ６２，６３をループ接続して構成される。同様に、次段の転送素子５１Ｆも、フリップフロップ７０と第１のクロックドインバータ７１とを有し、フリップフロップ７０は第２及び第３のクロックドインバータ７２，７３をループ接続して構成される。

図５は、図４に示すクロックドインバータ６１〜６３、７１〜７３のトランジスタ回路図である。クロックドインバータ６１〜６３、７１〜７３は共通の構成を有し、２つのＰ型トランジスタＴｒ１，Ｔｒ２と、２つのＮ型トランジスタＴｒ３，Ｔｒ４とを、電源−アース間に直列接続して構成される。Ｐ型トランジスタＴｒ２及びＮ型トランジスタＴｒ３のゲートが共通入力端に接続され、それらのドレインが共通出力端に接続されている。また、Ｐ型トランジスタＴｒ１及びＮ型トランジスタＴｒ４のゲートに、制御回路５４からの上述したクロック信号が入力される。

（奇数サイクルでのシフト動作）
奇数サイクルでは、図３の通り、奇数サイクル期間に亘って、ＥＣＫ１＝ＨＩＧＨ（第１の固定論理信号）、ＥＣＫ２＝ＬＯＷ（第２の固定論理信号）となる。よって、図３では省略しているが、／ＥＣＫ１＝ＬＯＷ、／ＥＣＫ２＝ＨＩＧＨである。これらを、スキップ用論理固定信号と称する。

これらのスキップ用固定論理信号が入力される偶数番目の論理素子５１Ｆでは、図５に示す３つのクロックドインバータ７１〜７３のＰ型トランジスタＴｒ１及びＮ型トランジスタＴｒ４は常にオン状態とされる。よって、図５に示す３つのクロックドインバータ７１〜７３の各々では、入力データがＨＩＧＨであれば出力はＬＯＷとなり（Ｎ型トランジスタＴｒ３がオン）、入力データがＬＯＷであれば出力はＨＩＧＨ（Ｐ型トランジスタＴｒ２がオン）となる。

従って、偶数番目の転送素子５１Ｆでは、入力データがＨＩＧＨであれば、第１のクロックドインバータ７１の出力がＬＯＷとなり、その後段の第２のクロックドインバータ７２の出力がＨＩＧＨとなり、入力データがそのまま出力されることになる。このとき、第２，第３のクロックドインバータ７２，７３で構成されるフリップフロップ７０によりＨＩＧＨデータが保持される。偶数番目の転送素子５１Ｆへの入力データがＬＯＷであれば、それがスルーされて出力データもＬＯＷとなり、フリップフロップ７０にてＬＯＷデータが保持される。以上のデータスルー動作は、偶数番目の転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄの全てにて実施される。

一方、第１段目の転送素子５１Ａに入力されるクロック信号ＯＣＫ１，ＯＣＫ２は、クロック信号ＣＫの逆相信号（つまり反転クロック信号／ＣＫと同じ）と同じシフト用クロック信号となる。また、図３では省略しているが、反転クロック信号／ＯＣＫ１，／ＯＣＫ２は、クロック信号ＣＫと同じシフト用クロック信号となる。

このシフト用クロック信号ＯＣＫ１，ＯＣＫ２は、立上がりエッジ（第１エッジ）と立ち下がりエッジ（第２エッジ）とを有する。奇数番目の転送素子５１Ａの第１のクロックドインバータ６１は、シフト用クロック信号ＯＣＫ１の立ち上がりエッジ（第１エッジ）のタイミングでＰ型トランジスタＴｒ１及びＮ型トランジスタＴｒ４がオンするので、このタイミングで入力データを反転して転送する。さらに、その後段の第２のクロックドインバータ６２は、シフト用クロック信号ＯＣＫ２の立下りエッジ（第２エッジ）のタイミングＰ型トランジスタＴｒ１及びＮ型トランジスタＴｒ４がオンするので、このタイミングで、第１のクロックドインバータ６１を介して入力されたデータ信号を反転して転送する。第２のクロックドインバータ６２の出力は、フリップフロップ６０にて保持される。こうして、最初のデータ信号３ｃが、最初のクロック信号ＯＣＫ１，ＯＣＫ２の立下りエッジ（第２のエッジ）のタイミングにて、１段目の転送素子５１Ａにて保持されることになる。

ところで、２段目の転送素子５１Ｆは上述した通りデータスルー動作を実施するので、最初のデータ信号３ｃは２段目の転送素子５１Ｆの出力にも表われ、かつ２段目の転送素子５１Ｆにて保持される。

シフト用クロック信号ＯＣＫ１の２番目の立ち下がりエッジで、２番目のデータ信号３ｂが第１段の転送素子５１Ａにより、１番目のデータ信号３ｃが第３段目の転送素子５１Ｂにより、それぞれ転送される。このときも、２段目及び４段目の転送素子５１Ｆ，５１Ｅはスルー動作を行う。

以降の動作を繰り返すことで、９発目のクロック信号ＯＣＫ１，ＯＣＫ２の立下りエッジで、９番目のデータ信号１ａが第１段目の転送素子５１Ａに保持されることになる。この時の１８段の転送素子５１Ａ〜５１Ｆ、５２Ａ〜５２Ｆ、５３Ａ〜５３Ｆの出力状態を、図２中に奇数サイクルでの出力として示す。

（偶数サイクルでのシフト動作）
偶数サイクルでは、図３の通り、偶数サイクル期間に亘って、ＯＣＫ１＝ＨＩＧＨ（第１の固定論理信号）、ＯＣＫ２＝ＬＯＷ（第２の固定論理信号）となる。よって、図３では省略しているが、／ＯＣＫ１＝ＬＯＷ、／ＯＣＫ２＝ＨＩＧＨである。これらを、スキップ用論理固定信号と称する。

よって、偶数サイクルでは、奇数番目の転送素子５１Ａ，５１Ｂ，５１Ｃ，５２Ａ，５２Ｂ，５２Ｃ，５３Ａ，５３Ｂ，５３Ｃにて、データスルー動作が実施されることになる。

一方、偶数番目の転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄに入力されるクロック信号ＥＣＫ１，ＥＣＫ２は、クロック信号ＣＫの逆相信号（つまり反転クロック信号／ＣＫと同じ）と同じシフト用クロック信号となる。また、図３では省略しているが、反転クロック信号／ＥＣＫ１，／ＥＣＫ２は、クロック信号ＣＫと同じシフト用クロック信号となる。

よって、偶数番目の転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄにて、クロック信号ＥＣＫ１，ＥＣＫ２の立下りエッジのタイミングで、それぞれデータ転送が実施されることになる。

この偶数サイクルにおいても、９発目のクロック信号ＥＣＫ１，ＥＣＫ２の立下りエッジで、９番目のデータ信号１ｆが第２段目の転送素子５１Ｆに保持されることになる。この時の１８段の転送素子５１Ａ〜５１Ｆ、５２Ａ〜５２Ｆ、５３Ａ〜５３Ｆの出力状態を、図２中に偶数サイクルでの出力として示す。

このように、本実施形態では、１８段の転送素子に９発のクロック信号ＣＫに基づいて、９つのデータを転送することができ、データ転送時間を従来よりも１／２にすることができる。この際、隣接する奇数番目と偶数番目の転送素子には、同じデータが保持されている。従って、本シフトレジスタ４０は、例えば液晶表示装置、ＥＬ表示装置などの表示装置において、画素データを補間して画像を拡大するときには、シフトレジスタ４０の出力をそのまま利用することができる。

しかし、図１に示す蛍光表示管２０を駆動するには、図１に示す点灯画素領域４０外の非点灯画素にも点灯データを送出してしまうことになる。従って、本実施形態では、図１のアノード駆動回路３２を図６に示すように構成している。

（アノード駆動回路）
図６はアノード駆動回路３２のブロック図を示している。図６は、例えば車載用蛍光表示管２０を駆動するためのアノード回路であり、シフトレジスタ４０の後段に、論理固定回路８０、ラッチ回路９０、階調制御回路１００、セレクタ１１０、レベルシフタ１２０及びドライバ１３０を備えている。なお、セレクタ１１０は、例えば車両のヘッドライトの点灯等に連動して輝度を変更するものである。

論理固定回路８０の一例を図７に示す。図７は、論理固定回路８０の一部を示し、第１段の転送素子５１Ａ及び第２段の転送素子５１Ｆの出力段に接続される部分を示している。各転送素子５１Ａ，５１Ｆの出力側には、各転送素子５１Ａ，５１Ｆの出力と非表示データ（例えばグランド電位）とを選択するスイッチ回路８２が設けられている。このスイッチ回路８２は、各転送素子５１Ａ，５１Ｆの出力線に接続された第１のトランスミッションゲート８２Ａと、接地電位に接続された第２のトランスミッションゲート８２Ｂとを有する。第１，第２のトランスミッションゲート８２Ａ，８２Ｂは、いずれか一方がオンするように、例えば制御信号ＤＥＮＡの論理によって切り換えられる。図７の場合、奇数サイクルでは制御信号Ｄ_ＥＮＡの論理がＨＩＧＨとされ、奇数段の転送素子５１Ａに接続された第１のトランスミッションゲート８２Ａがオンされる。よって、図２に示す奇数番目の転送素子５１Ａ，５１Ｂ，５１Ｃ，５２Ａ，５２Ｂ，５２Ｃ，５３Ａ，５３Ｂ，５３Ｃから、データ信号１ａ〜１ｃ、２ａ〜２ｃ、３ａ〜３ｃが論理固定回路８０を通過してラッチ回路９０にラッチされる。

奇数サイクルでは、図７に示す偶数番目の転送素子５１Ｆに接続された第１のトランスミッションゲート８２Ａはオフされる。代わりに、第２のトランスミッションゲート８２Ｂがオンされ、接地電位（非表示データ“０”）が出力される。こうして、図２に示す偶数番目の転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄからの出力１ａ〜１ｃ、２ａ〜２ｃ、３ａ〜３ｃは論理固定回路８０にて通過が阻止され、代わりに非表示データ“０”がラッチ回路９０にラッチされる。

この結果、選択グリッドＧ３，Ｇ４に対向するアノード２４であって、図１に示す点灯画素領域４０の外側のアノード２４（アノード信号１Ｄ〜１Ｆ、２Ｄ〜２Ｆ、３Ｄ〜３Ｆに相当）には非表示データが送られることになる。よって、蛍光表示管２０を最適に表示駆動できる。

偶数サイクルでは、制御信号Ｄ_ＥＮＡの論理がＬＯＷとされ、図２に示す偶数番目の転送素子転送素子５１Ｆ，５１Ｅ，５１Ｄ，５２Ｆ，５２Ｅ，５２Ｄ，５３Ｆ，５３Ｅ，５３Ｄからの出力１ｄ〜１ｆ、２ｄ〜２ｆ、３ｄ〜３ｆが論理固定回路８０を通過してラッチ回路９０にラッチされる。逆に、図２に示す奇数番目の転送素子５１Ａ，５１Ｂ，５１Ｃ，５２Ａ，５２Ｂ，５２Ｃ，５３Ａ，５３Ｂ，５３Ｃからの出力１ｄ〜１ｆ、２ｄ〜２ｆ、３ｄ〜３ｆは論理固定回路８０にて通過が阻止され、代わりに非表示データ“０”がラッチ回路９０にラッチされる。よって、偶数サイクルであっても、点灯画素領域内の画素のみに点灯データを送出することができ、蛍光表示管２０を最適に表示駆動できる。

（双方向シフトレジスタ）
図４の片方向シフトレジスタを変形した双方向シフトレジスタの一例を図８及び図９に示す。図８では、転送素子５１Ａ，５１Ｆにそれぞれ第４のクロックドインバータ６４，７４を追加している。

また、図４とは異なり、転送素子５１Ａの第３のクロックドインバータ６３に供給されるクロック信号をＯＣＫ３，／ＯＣＫ３と定義し、転送素子５１Ｆの第３のクロックドインバータ７３に供給されるクロック信号をＥＣＫ３，／ＥＣＫ３と定義する。追加された第４のクロックドインバータ６４にはクロック信号ＯＣＫ４，／ＯＣＫ４が供給され、追加された第４のクロックドインバータ７４にはクロック信号ＥＣＫ４，／ＥＣＫ４が供給される。

ここで、シフト方向Ａ及び逆シフト方向Ｄの時の各クロック信号の態様を図１０及び図１１に示す。

図１０に示す順シフト方向Ａへのシフト動作にあっては、図５の構成で動作可能であるので、図８及び図９に示す第４のクロックドインバータ６４，７４はそれぞれ動作させる必要がない。このため、図１０に示すように、奇数サイクル及び偶数サイクルの双方にて、第４のクロックドインバータ６４，７４へのクロック信号ＯＣＫ４＝ＥＣＫ４＝ＬＯＷ固定とし、反転クロック信号／ＯＣＫ４＝／ＥＣＫ４＝ＨＩＧＨ固定とする。こうすると、第４のクロックドインバータ６４，７４のＰ型トランジスタＴｒ１とＮ型トランジスタＴｒ４は常にオフであり、第４のクロックドインバータ６４，７４はオープン状態となる。なお、偶数サイクルでのＯＣＫ１＝ＨＩＧＨ固定、／ＯＣＫ＝ＬＯＷ固定を第１の固定論理信号と称し、ＯＣＫ２＝ＯＣＫ３＝ＬＯＷ固定、／ＯＣＫ２＝／ＯＣＫ３＝ＨＩＧＨ固定を第２の論理固定信号と称し、上述のクロック信号ＯＣＫ４，／ＯＣＫ４，ＥＣＫ４，／ＥＣＫ４を第３の論理固定信号と称する。

次に、図１１に示す逆シフト方向Ｄへのシフト動作にあっては、図８及び図９に示す第２のクロックドインバータ６２，７２はそれぞれ動作させる必要がない。このため、図１１に示すように、奇数サイクル及び偶数サイクルの双方にて、第２のクロックドインバータ６２，７２へのクロック信号ＯＣＫ２＝ＥＣＫ２＝ＨＩＧＨ固定とし、反転クロック信号／ＯＣＫ２＝／ＥＣＫ２＝ＬＯＷ固定とする。こうすると、第２のクロックドインバータ６２，７２のＰ型トランジスタＴｒ１とＮ型トランジスタＴｒ４は常にオフであり、第２のクロックドインバータ６２，７２はオープン状態となる。なお、この場合は、転送素子５１Ａにあっては、第３のクロックドインバータ６３が前段のインバータとして機能し、第１及び第４のクロックドインバータ６１，６４が後段のフリップフロップとして機能する。転送素子５１Ｆでも同様である。

また、図１０及び図１１に示すクロック信号の切り換えを行うために、図２に示す制御信号Ｄ_ＥＮＡ、クロック信号ＣＫ，／ＣＫに加えて、順シフト方向Ａとは異なる逆シフト方向Ｄを指定する逆シフト信号を、図２に示す制御回路４０にさらに入力させることができる。

なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。

本発明は、偶数番目の転送素子と奇数番目の転送素子とに大別して、データシフト動作／データスルー動作を切り換えるものに限らない。一サイクル内に順次入力されるＮ（Ｎは２以上の整数）個のデータ信号群を転送するＭ（Ｍ＞Ｎで、Ｍは３以上の整数）段の転送素子を設け、一サイクル中にＮ個のクロック信号と、制御信号とが入力され、制御信号に基づいて、Ｍ段の中の任意のＮ段の転送素子にシフト用クロック信号を、残りの（Ｍ−Ｎ）段の転送素子にスキップ用固定論理信号をそれぞれ供給してもよい。

また、本発明のシフトレジスタは、蛍光表示管の駆動に用いるものに限らず、液晶表示装置、ＥＬ表示装置等のマトリクス型表示装置のデータ転送に用いることができる。その利用形態として、上述した通り拡大表示に用いることができる。

本発明の実施形態である表示装置（蛍光表示装置）を示す図である。図１に示すアノード駆動回路内に設けられるシフトレジスタのブロック図である。図２に示すシフトレジスタの動作タイミングチャートである。図２に示す１８段の転送素子のうちの２段を示す回路図である。図４に示す２段の転送素子を構成するトランジスタの接続図である。図１に示すアノード駆動回路の一例を示すブロック図である。図６に示す論理固定回路の一例を示す回路図である。双方向シフトレジスタの回路図である。図８に示す２段の転送素子を構成するトランジスタの接続図である。図８及び図９に示す双方向シフトレジスタでの順シフト方向動作に用いるクロック信号の波形図である。図８及び図９に示す双方向シフトレジスタでの逆シフト方向動作に用いるクロック信号の波形図である。

符号の説明

１０蛍光表示装置、２０蛍光表示管、２２グリッド、２４アノード、２６グリッド線、２８アノード線、３０表示ドライバ装置、３２アノード駆動回路、３４グリッド駆動回路、４０点灯画素領域、５０シフトレジスタ、５１Ａ〜５１Ｆ，５２Ａ〜５２Ｆ，５３Ａ〜５３Ｆ転送素子、５４制御回路、６０，７０フリップフロップ、６１，７１第１のクロックドインバータ、６２，７２第２のクロックドインバータ、６３，７３第３のクロックドインバータ、６４，７４第４のクロックドインバータ、８０論理固定回路、８２Ａ第１のトランスミッションゲート、８２Ｂ第２のトランスミッションゲート、９０ラッチ回路、１００階調制御回路、１１０セレクタ、１２０レベルシフタ、１３０ドライバ

Claims

一サイクル内に順次入力されるＮ（Ｎは２以上の整数）個のデータ信号群を転送するＭ（Ｍ＞Ｎで、Ｍは３以上の整数）段の転送素子と、
前記一サイクル中に前記Ｎ個のクロック信号と、制御信号とが入力され、前記制御信号に基づいて、前記Ｍ段の中のＮ段の転送素子にシフト用クロック信号を、（Ｍ−Ｎ）段の転送素子にスキップ用固定論理信号をそれぞれ供給する制御回路と、
を有し、
前記Ｎ段の転送素子の各々は、前記シフト用クロック信号に基づいて、該転送素子が保持していたデータ信号に代えて、入力されたデータ信号を新たに保持し、
前記（Ｍ−Ｎ）段の転送素子の各々は、前記スキップ用固定論理信号に基づいて、前段側の転送素子が保持していたデータ信号を次段側の転送素子にスルーさせることを特徴とするシフトレジスタ。
請求項１において、
前記Ｍ段の転送素子の各々は、前記データ信号のシフト方向の前段に設けられた第１のクロックドインバータと、前記シフト方向の後段にて前記第１のクロックドインバータに直列接続されたフリップフロップとを有し、
前記フリップフロップは、第２及び第３のクロックドインバータをループ接続して構成されることを特徴とするシフトレジスタ。
請求項２において、
前記シフト用クロック信号は第１エッジと第２エッジとを有し、
前記第１のクロックドインバータは、入力されたデータ信号を、前記シフト用クロック信号の前記第１エッジのタイミンクで反転して転送し、
前記第２のクロックドインバータは、前記第１のクロックドインバータを介して入力されたデータ信号を、前記シフト用クロック信号の前記第２エッジのタイミンクで反転して転送し、
前記第２及び第３のクロックドインバータは、前記第２エッジの時のタイミンクで転送されるデータ信号の論理を保持することを特徴とするシフトレジスタ。
請求項２または３において、
前記スキップ用固定論理信号は、前記第１のクロックドインバータに供給される第１の固定論理信号と、前記第１の固定論理信号とは逆相であって前記フリップフロップに供給される第２の固定論理信号とを有し、
前記（Ｍ−Ｎ）段の転送素子の各々は、前記第１及び第２の固定論理信号に基づいて、前段側の転送素子が保持していたデータ信号を次段側の転送素子にスルーさせることを特徴とするシフトレジスタ。
請求項２において、
前記制御回路には、前記シフト方向とは異なる逆シフト方向を指定する逆シフト信号がさらに入力され、
前記第１のクロックドインバータにループ接続される第４のクロックドインバータがさらに設けられ、
前記逆シフト信号が入力された時に、前記制御回路は、前記第２のクロックドインバータをオープン状態に設定する第３の固定論理信号を供給し、前記第３のクロックドインバータよりも前記逆シフト方向の後段に設けられた前記第１及び第４のクロックドインバータにてフリップフロップを構成することを特徴とするシフトレジスタ。
請求項１乃至５のいずれかにおいて、
前記制御回路は、前記一サイクルに続く次の一サイクルでは、前記制御信号に基づいて、前記（Ｍ−Ｎ）段の転送素子に前記シフト用クロック信号を、前記Ｍ段の転送素子に前記スキップ用固定論理信号をそれぞれ供給することを特徴とするシフトレジスタ。
請求項６において、
前記Ｍ段の転送素子は奇数段及び偶数段のいずれか一方に配置され、前記（Ｍ−Ｎ）段の転送素子は奇数段及び偶数段のいずれか他方に配置されていることを特徴とするシフトレジスタ。
請求項１乃至７のいずれかに記載のシフトレジスタと、
前記シフトレジスタの前記Ｎ段の転送素子の出力線に接続されたラッチ回路と、
前記ラッチ回路にてラッチされたデータ信号に基づいて、表示信号を出力するドライバ回路とを有することを特徴とする表示ドライバ装置。
請求項８において、
前記制御信号に基づいて、前記データ信号をスルーさせた前記転送素子の出力を強制的に論理固定する論理固定回路をさらに有することを特徴とする表示ドライバ装置。
請求項８または９に記載の表示ドライバ装置と、
前記表示ドライバ装置により駆動される表示パネルと、
を有することを特徴とする表示装置。
請求項１０において、
前記表示パネルは蛍光表示管であり、
前記表示ドライバ装置は、前記蛍光表示管の複数のアノード線に表示信号を出力することを特徴とする表示装置。
請求項１０または１１に記載の表示装置を有することを特徴とする電子機器。