JP4493613B2 - ディスプレイパネルのデュアル解像度制御システム - Google Patents

Description

本発明は、ディスプレイパネルのデュアル解像度制御に関する。

ディスプレイパネルは、図１に示すパネルコントロール信号１０５乃至１０８のような一連のパネルコントロール信号により駆動する。これらのパネルコントロール信号は、データ信号を的確なピクセルのための的確なデータラインに切り替え、データ信号を各走査ラインのピクセルに取り込むために用いられる一連のパルスを提供する。パネルコントロール信号は、通常、図１のシフト信号１０１乃至１０４のようなシフト信号から生成される。

図２は、パネルコントロール信号を生成するための従来のコントロール回路２００の一部を示す概略図である。コントロール回路２００は、シフトレジスタ、ロジックゲート及びスイッチングネットワーク１００を備える。シフトレジスタＳＲ１乃至ＳＲ４のそれぞれは、前のシフトレジスタからの対応するシフト信号（１０１乃至１０４）だけではなく、クロック信号ＣＫ１及びＣＫ２を受信する。また、シフトレジスタのそれぞれは、シフト信号を次のシフトレジスタ、対応するロジックゲート及び次のロジックゲートに出力する。クロック信号ＣＫ１及びＣＫ２は、図３に示すように、同一の周波数を有し、それらの位相は、常に、互いに逆である。ロジックゲートＧ１乃至Ｇ４のそれぞれは、２つのシフト信号を受信し、パネルコントロール信号（１０５乃至１０８）を出力する。コントロール回路２００のロジックゲートＧ１乃至Ｇ４は、高パルスのパネルコントロール信号を生成するためのＡＮＤゲートである。従って、ロジックゲートＧ１乃至Ｇ４は、スイッチングネットワーク１００から生成されたシフト信号１０１乃至１０４に応じてパネルコントロール信号１０５乃至１０８を生成する。

多くのアプリケーションのために、通常、６４０×４８０のＶＧＡ（ビデオクラフィックアレイ）解像度のような高解像度及び３２０×２４０のＱＶＧＡ（クォータビデオグラフィックアレイ）解像度のような低解像度の２つの解像度をサポートするディスプレイパネルが望まれている。この点で、４つの隣接するピクセルが大きなピクセルに統一されるように、一般的に、低解像度は、同一データを隣接するピクセルに満たすことにより達成される。そのような低解像度を実行するために、一般的に、パネルコントロール信号は、図４のパネルコントロール信号４０１乃至４０４により示されるような組に同期する。特に、シフトレジスタ及びロジックゲートの間の相互接続は、一般的に、解像度を変更するために調整される必要がある。通常、その調整は、スイッチングネットワークにより行われる。

スイッチングネットワーク１００に関し、従来のデザインでは、低解像度モードでディスプレイパネルが上方又は下方へ走査する場合、既存のシフトレジスタの半分は使用されていない。使用されていないシフトレジスタは、浮動状態となり、電荷を蓄積する傾向にある。蓄積された電荷により生成された電圧が、ディスプレイパネルの最も高い作動電圧よりも高い場合、又は、ディスプレイパネルの最も低い作動電圧よりも低い場合、ディスプレイパネルに誤った動作が生じ、異常事態を招く可能性がある。 本発明の目的は、ディスプレイパネルのデュアル解像度制御を提供するためのシステムを提供することである。

一つの実施例では、このようなシステムは、それぞれがシフト信号を出力する第１組のシフトレジスタと、第２組のシフトレジスタと、第１組のロジックゲートと、第２組のロジックゲートと、各シフトレジスタ及び各ロジックゲートの間に結合されたスイッチングネットワークとを備える。低解像度モードでは、スイッチングネットワークは、シフトレジスタにシフト信号を出力させ、第１組のシフトレジスタのシフト信号の対応するパルスは、第２組のシフトレジスタのシフト信号の対応するパルスと時間的に重なり、ロジックゲートは、シフト信号に応答してパネルコントロール信号を出力し、第１組のロジックゲートのパネルコントロール信号の対応するパルスは、第２組のロジックゲートのパネルコントロール信号の対応するパルスと時間的に重ならない。

別の実施例では、このようなシステムは、複数のパネルコントロール信号を提供するデュアル解像度制御回路を備え、該デュアル解像度制御回路は、それぞれがシフト信号を出力する４つのシフトレジスタと、４つのロジックゲートと、各シフトレジスタ及び各ロジックゲートの間に結合されたスイッチングネットワークと、画像を表示するピクセルアレイとを備え、該ピクセルアレイは、パネルコントロール信号に応じて、ピクセルアレイの複数のピクセルに画像信号を取り込むことにより画像を表示する。低解像度モードでは、スイッチングネットワークは、第１及び第３シフトレジスタのそれぞれが第１シフト信号を出力し、且つ、第２及び第４シフトレジスタのそれぞれが第２シフト信号を出力するように、シフト信号をシフトレジスタに導き、スイッチングネットワークは、第１及び第２ロジックゲートのそれぞれが、第１パネルコントロール信号を出力し、且つ、第３及び第４ロジックゲートのそれぞれが、第２パネルコントロール信号を出力するように、シフト信号をロジックゲートに導き、第１及び第２パネルコントロール信号のパルスは重ならない。

別の実施例では、このようなシステムは、デュアル解像度制御回路を備え、該デュアル解像度制御回路は、それぞれがシフト信号を出力する第１、第２、第３及び第４シフトレジスタと、第１、第２、第３及び第４ロジックゲートと、各シフトレジスタと各ロジックゲートとの間に結合されたスイッチングネットワークとを備える。低解像度モードでは、スイッチングネットワークは、第１及び第３シフトレジスタのそれぞれが、第１シフト信号を出力し、且つ、第２及び第４シフトレジスタのそれぞれが、第２シフト信号を出力するように、シフト信号をシフトレジスタに導き、スイッチングネットワークは、第１及び第２ロジックゲートのそれぞれが、第１パネルコントロール信号を出力し、且つ、第３及び第４ロジックゲートのそれぞれが、第２パネルコントロール信号を出力するように、シフト信号をロジックゲートに導き、第１及び第２パネルコントロール信号は重ならない。

ディスプレイパネルが低解像度モードの場合であっても、全てのシフトレジスタが用いられ、使用されていないシフトレジスタ及び浮動シフトレジスタがないため、シフトレジスタに蓄積された電荷によりもたらされる従来のような問題は潜在的に防止される。

添付図面は、本発明の更なる理解を提供するために含まれ、この明細書の一部を構成するために組み込まれる。図面は、本発明の実施例を示し、説明と共に、本発明の原理を説明する役割を果たす。

本発明の好ましい実施例を詳細に説明するために、添付図面に示される例に符号を用いる。同一又は同様の部分を可能な限り参照するために、同一符号を、図面及び説明に用いる。

図５は、デュアル解像度制御回路のモジュールである。該モジュール６０１は、シフトレジスタアレイ６０２、スイッチングネットワーク６０３及びロジックゲートアレイ６０４を備える。

シフトレジスタアレイ６０２は、複数のシフトレジスタを備える。この実施例では、シフトレジスタアレイ６０２は、４つのシフトレジスタ（ＳＲ１乃至ＳＲ４）を含む。シフトレジスタＳＲ１乃至ＳＲ４のそれぞれは、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２を受信し、スタートパルス入力として別のシフトレジスタからシフト信号（６１１乃至６１４）を受信し、自身のシフト信号（１０１乃至１０４）を出力する。スイッチングネットワーク６０３は、いずれのシフトレジスタがスタートパルス入力としていずれのシフト信号を受信するかを決定する。

本実施例では、奇数位置のシフトレジスタ（ＳＲ１及びＳＲ３）は、第１入力として第１クロック信号ＣＫ１を受信し、第２入力として第２クロック信号ＣＫ２を受信する。偶数位置のシフトレジスタ（ＳＲ２及びＳＲ４）は、第２入力として第１クロック信号ＣＫ１を受信し、第１入力として第２クロック信号ＣＫ２を受信する。図３に示すように、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２は、同一の周波数を有し、それらの位相は、互いに逆である。

ロジックゲートアレイ６０４は、複数のロジックゲートを備える。本実施例では、ロジックゲートアレイ６０４は４つのロジックゲート（Ｇ１乃至Ｇ４）を含む。ロジックゲートＧ１乃至Ｇ４のそれぞれは、２つのシフト信号を受信し、パネルコントロール信号を出力する。スイッチングネットワーク６０３は、いずれのロジックゲートがいずれのシフト信号を受信するかを決定する。本実施例では、ロジックゲートＧ１乃至Ｇ４は、高パルスのパネルコントロール信号を出力するＡＮＤゲートである。本発明のいくつかの実施例では、ＡＮＤゲートのそれぞれは、ＮＡＮＤゲート及び直列に接続されたインバータにより模倣されている。本発明のいくつかの実施例では、ロジックゲートＧ１乃至Ｇ４は、低パルスのパネルコントロール信号を出力するためのＮＡＮＤゲートである。同様に、本発明のいくつかの実施例では、ＮＡＮＤゲートのそれぞれは、ＡＮＤゲート及び直列に接続されたインバータにより模倣されている。

スイッチングネットワーク６０３は、シフトレジスタアレイ６０２と、ロジックゲートアレイ６０４と、前及び次のモジュールのスイッチングネットワークとの間に結合されている。多くのアプリケーションのために、デュアル解像度及びデュアル走査方向（上方及び下方）をサポートするディスプレイパネルが望まれている。従って、ディスプレイパネルが高解像度モード又は低解像度モードであるかに関わらず、又は、ディスプレイパネルが上方へ走査しているか下方へ走査しているかに関わらず、スイッチングネットワーク６０３は、的確なパネルコントロール信号を生成するために、的確なシフト信号を的確なシフトレジスタ及び的確なロジックゲートに導く。

ディスプレイパネルが低解像度モードで動作した場合の本発明の動作原理のシーケンスは、図６に示すとおりである。この場合、スイッチングネットワーク６０３は、シフトレジスタＳＲ１及びＳＲ３のそれぞれが第１シフト信号８０１を出力し、且つ、シフトレジスタＳＲ２及びＳＲ４のそれぞれが第２シフト信号８０２を出力するように、シフト信号をシフトレジスタに導く。また、スイッチングネットワーク６０３は、ディスプレイパネルが低解像度モードで作動すると、ロジックゲートＧ１及びＧ２のそれぞれが第１パネルコントロール信号８１１を出力し、且つ、ロジックゲートＧ３及びＧ４のそれぞれが第２パネルコントロール信号８１２を出力するように、シフト信号をロジックゲートＧ１乃至Ｇ４に導く。パネルコントロール信号８１１及び８１２のシーケンスは重ならない。更に、シフト信号８０１及び８０２のそれぞれパルス幅は、パネルコントロール信号８１１及び８１２のそれぞれのパルス幅の少なくとも２倍である。

以下の表１は、本実施例のスイッチングネットワークが、どのように上述の種々の状況でシフトレジスタＳＲ１乃至ＳＲ４により提供されたシフト信号を導くかを示す。明確にするために、図７及び図８は、ディスプレイパネルが低解像度モードで作動した場合の本実施例のシフトレジスタ及びロジックゲートの間の接続を示す。特に、図７は、ディスプレイパネルが低解像度モードで上方に走査する場合の接続を示す。図８は、ディスプレイパネルが低解像度モードで下方に走査する場合の接続を示す。図７及び図８は、３つのモジュール、即ち、前のモジュール９０１、中央モジュール６０１及び次のモジュール９０３を示す。前のモジュール９０１は、シフトレジスタＰＳＲ１乃至ＰＳＲ４とロジックゲートＰＧ１乃至ＰＧ４とを備える。中央モジュール６０１は、シフトレジスタＳＲ１乃至ＳＲ４とロジックゲートＧ１乃至Ｇ４とを備える。次のモジュール９０３は、シフトレジスタＮＳＲ１乃至ＮＳＲ４とロジックゲートＮＧ１乃至ＮＧ４とを備える。簡略化するために、中央モジュール６０１から始まる伝達パスのみを図７及び図８に示す。実際には、同一の伝達パターンが本実施例の各モジュールで繰り返される。
表１

表１、図７及び図８を参照すると、当業者は、ロジックゲートが、上述の種々の状況で、的確なシフト信号を受信し、的確なパネルコントロール信号を生成すること容易に推定することができる。

上述の表１、図７及び図８からわかるように、ディスプレイパネルが低解像度モードの場合であっても、全てのシフトレジスタが用いられている。使用されていないシフトレジスタ及び浮動シフトレジスタがないため、シフトレジスタに蓄積された電荷によりもたらされる従来のような問題は潜在的に防止される。

本発明は上述の実施例に限定されない。シフトレジスタからロジックゲートへのシフト信号の伝達に関し、一般的な法則のいくつかの変形例がある。第１の変形例によると、ディスプレイパネルが低解像度モードで作動すると、シフトレジスタＳＲ１は第１シフト信号を出力し、また、シフトレジスタＳＲ３は同一の第１シフト信号を出力する。スイッチングネットワークは、第１シフト信号を各ロジックゲートＧ１乃至Ｇ４に導く。更に、シフトレジスタＳＲ２は第２シフト信号を出力し、また、シフトレジスタＳＲ４は同一の第２シフト信号を出力する。スイッチングネットワークは、第２シフト信号をロジックゲートＧ３、Ｇ４、ＮＧ１及びＮＧ２に導く。

一般的な法則の第２の変形例は、ディスプレイパネルが低解像度モードで作動すると、シフトレジスタＳＲ１は第１シフト信号を出力し、また、シフトレジスタＳＲ３は同一の第１シフト信号を出力する。スイッチングネットワークは、第１シフト信号をロジックゲートＧ１、Ｇ２、ＰＧ３及びＰＧ４に導く。更に、シフトレジスタＳＲ２は第２シフト信号を出力し、また、シフトレジスタＳＲ４は同一の第２シフト信号を出力する。スイッチングネットワークは、第２シフト信号を各ロジックゲートＧ１乃至Ｇ４に導く。

シフトレジスタ間のシフト信号の伝達に関し、一般的な法則は以下の通りである。ディスプレイパネルが、低解像度モードで上方に走査すると、シフトレジスタＳＲ１及びＳＲ３は、シフトレジスタＳＲ２又はシフトレジスタＳＲ４により出力されたシフト信号をスタートパルス入力として受信する。また、シフトレジスタＳＲ２及びＳＲ４は、シフトレジスタＮＳＲ１又はシフトレジスタＮＳＲ３により出力されたシフト信号をスタートパルス入力として受信する。

一方、ディスプレイパネルが、低解像度モードで下方へ走査すると、シフトレジスタＳＲ１及びＳＲ３は、シフトレジスタＰＳＲ２又はＰＳＲ４により出力されたシフト信号をスタートパルス入力として受信する。また、シフトレジスタＳＲ２及びＳＲ４は、シフトレジスタＳＲ１又はシフトレジスタＳＲ３により出力されたシフト信号をスタートパルス入力として受信する。

デュアル解像度制御回路の実施例を図９に示すようなディスプレイパネルに用いることができる。図９は、本発明の別の実施例によるディスプレイパネル１１００を示す概略図である。ディスプレイパネル１１００は、データドライバ回路１１０１、デュアル解像度制御回路１１０２及びピクセルアレイ１１０３を備える。データドライバ回路１１０１は、イメージ信号をピクセルアレイ１１０３に提供する。デュアル解像度制御回路１１０２は、上述の方法で複数のパネルコントロール信号をピクセルアレイ１１０３に提供する。ピクセルアレイ１１０３は、パネルコントロール信号に応じてピクセルアレイ１１０３の複数のピクセルにイメージ信号を取り込むことによりイメージを表示する。ディスプレイパネル１１００は、デュアル解像度制御回路１１０２により浮動シフトレジスタによりもたらされる問題を防ぐことができる。

本発明の範囲又は精神から逸脱しない限り、本発明の構造に種々の改良及び変形が施されることは、当業者にとって明らかである。上記を考慮して、本発明は、以下の請求項及びその均等の範囲に含まれる変形例や改良例を含む。

ディスプレイパネルの駆動に用いられるシフト信号及びパネルコントロール信号の例を示す。 ディスプレイパネルのための従来のコントロール回路の一部を示す概略図である。 ディスプレイパネルのためのコントロール回路のシフトレジスタにより用いられた従来のクロック信号の例を示す。 低解像度モードでのディスプレイパネルの駆動に用いられる従来のパネルコントロール信号の例を示す。 本発明の実施例によるデュアル解像度制御回路のモジュールを示す概略図である。 本発明の実施例によるデュアル解像度制御回路の動作原理のシーケンスを示す概略図である。 本発明の実施例によるデュアル解像度制御回路のスイッチングネットワークに基づくシフトレジスタ及びロジックゲートの間の相互接続を示す概略図である。 本発明の実施例によるデュアル解像度制御回路のスイッチングネットワークに基づくシフトレジスタ及びロジックゲートの間の相互接続を示す概略図である。 本発明の実施例によるパネルディスプレイの構造を示す概略図である。

符号の説明

６１０ モジュール
６０２ シフトレジスタアレイ
６０３ スイッチングネットワーク
６０４ ロジックゲートアレイ
６１１乃至６１４ シフト信号
１１００ ディスプレイパネル
１１０１ データドライバ回路
１１０２ デュアル解像度制御回路
１１０３ ピクセルアレイ

Claims (10)

1. デュアル解像度制御回路を備え、
   該デュアル解像度制御回路は、それぞれがシフト信号を出力するための第１、第２、第３及び第４シフトレジスタと、
   第１、第２、第３及び第４ロジックゲートと、
   前記各シフトレジスタと前記各ロジックゲートの間に結合されたスイッチングネットワークとを備え、
   低解像度モードでは、前記スイッチングネットワークは、前記第１及び第３シフトレジスタのそれぞれが第１シフト信号を同時に出力し、且つ、前記第２及び第４シフトレジスタのそれぞれが第２シフト信号を同時に出力するように、前記シフト信号を前記シフトレジスタに導き、前記スイッチングネットワークは、前記第１及び第２ロジックゲートのそれぞれが第１パネルコントロール信号を出力し、且つ、前記第３及び第４ロジックゲートのそれぞれが第２パネルコントロール信号を出力するように、前記シフト信号を前記ロジックゲートに導き、前記第１及び第２パネルコントロール信号のパルスは重ならないことを特徴とするディスプレイパネルのデュアル解像度制御システム。
2. 前記シフト信号のそれぞれのパルス幅は、前記パネルコントロール信号のそれぞれのパルス幅の少なくとも２倍であることを特徴とする請求項１に記載のデュアル解像度制御システム。
3. 前記低解像度モードでは、前記スイッチングネットワークは、前記第１シフト信号を前記４つのロジックゲートのそれぞれに導き、前記第２シフト信号を前記第３ロジックゲート、前記第４ロジックゲート、次のモジュールの第１ロジックゲート及び前記次のモジュールの第２ロジックゲートに導くことを特徴とする請求項１に記載のデュアル解像度制御システム。
4. 前記低解像度モードでは、前記スイッチングネットワークは、前記第１シフト信号を前のモジュールの第１ロジックゲート、第２ロジックゲート及び第３ロジックゲートと、前記前のモジュールの第４ロジックゲートとに導き、前記第２シフト信号を前記４つのロジックゲートのそれぞれに導くことを特徴とする請求項１に記載のデュアル解像度制御システム。
5. 前記各シフトレジスタは、それぞれ第１クロック信号及び第２クロック信号を受信し、スタートパルス入力として別のシフトレジスタからシフト信号を受信し、前記各シフトレジスタの出力端子は、それぞれ前記ロジックゲートの少なくとも一つに前記スイッチングネットワークを介して接続されていることを特徴とする請求項１に記載のデュアル解像度制御システム。
6. 前記低解像度モードでの上方走査の間、前記第１シフトレジスタ及び前記第３シフトレジスタは、前記第２シフトレジスタ又は前記第４シフトレジスタにより出力された前記シフト信号をスタートパルス入力として受信し、前記第２シフトレジスタ及び前記第４シフトレジスタは、次のモジュールの第１シフトレジスタ又は前記次のモジュールの第３シフトレジスタにより出力されたシフト信号をスタートパルス入力として受信することを特徴とする請求項５に記載のデュアル解像度制御システム。
7. 前記低解像度モードで下方走査の間、前記第１シフトレジスタ及び第３シフトレジスタは、前のモジュールの第２シフトレジスタ又は前記前のモジュールの第４シフトレジスタにより出力されたシフト信号をスタートパルス入力として受信し、前記第２シフトレジスタ及び前記第４シフトレジスタは、前記第１シフトレジスタ又は前記第３シフトレジスタにより出力されたシフト信号をスタートパルス入力として受信することを特徴とする請求項５に記載のデュアル解像度制御システム。
8. 前記第１シフトレジスタ及び第３シフトレジスタは、第１入力として前記第１クロック信号を受信し、第２入力として前記第２クロック信号を受信し、前記第２シフトレジスタ及び前記第４シフトレジスタは、第２入力として前記第１クロック信号を受信し、第１入力として前記第２クロック信号を受信することを特徴とする請求項５に記載のデュアル解像度制御システム。
9. 複数のパネルコントロール信号を提供するデュアル解像度制御回路を備え、
   該デュアル解像度制御回路は、
   それぞれがシフト信号を出力する４つのシフトレジスタと、
   ４つのロジックゲートと、
   前記各シフトレジスタ及び前記各ロジックゲートの間に結合されたスイッチングネットワークと、
   画像をディスプレイするためのピクセルアレイとを備え、
   該ピクセルアレイは、前記パネルコントロール信号に応じて前記ピクセルアレイの複数のピクセルに画像信号を取り込むことにより前記画像を表示し、
   低解像度モードでは、前記スイッチングネットワークは、前記第１及び第３シフトレジスタのそれぞれが、第１シフト信号を同時に出力し、且つ、前記第２及び第４シフトレジスタのそれぞれが、第２シフト信号を同時に出力するように、前記シフト信号を前記シフトレジスタに導き、前記スイッチングネットワークは、前記第１及び第２ロジックゲートのそれぞれが第１パネルコントロール信号を出力し、且つ、前記第３及び前記第４ロジックゲートのそれぞれが、第２パネルコントロール信号を出力するように、前記シフト信号を前記ロジックゲートに導き、前記第１及び第２パネルコントロール信号のパルスは重ならないことを特徴とするディスプレイパネルのデュアル解像度制御システム。
10. 第１シフト信号及び第２シフト信号を出力する第１組のシフトレジスタと、
    前記第１シフト信号及び前記第２シフト信号を出力する第２組のシフトレジスタと、
    第１組のロジックゲートと、
    第２組のロジックゲートと、
    前記各シフトレジスタ及び前記各ロジックゲートの間に結合されたスイッチングネットワークとを備え、
    低解像度モードでは、前記スイッチングネットワークは、前記シフトレジスタにシフト信号を出力させ、前記第１組のシフトレジスタの前記第１シフト信号の対応するパルス及び前記第１組のシフトレジスタの前記第２シフト信号の対応するパルスは、それぞれ前記第２組のシフトレジスタの前記第１シフト信号の対応するパルス及び前記第２組のシフトレジスタの前記第２シフト信号の対応するパルスと時間的に重なり、
    前記ロジックゲートは、前記シフト信号に応答してパネルコントロール信号を出力し、前記第１組のロジックゲートの前記パネルコントロール信号の対応するパルスは、前記第２組のロジックゲートの前記パネルコントロール信号の対応するパルスと時間的に重ならないことを特徴とするディスプレイパネルのデュアル解像度制御システム。

Images