JP4021422B2 - 窒化物半導体の製造方法 - Google Patents

窒化物半導体の製造方法 Download PDF

Info

Publication number
JP4021422B2
JP4021422B2 JP2004088521A JP2004088521A JP4021422B2 JP 4021422 B2 JP4021422 B2 JP 4021422B2 JP 2004088521 A JP2004088521 A JP 2004088521A JP 2004088521 A JP2004088521 A JP 2004088521A JP 4021422 B2 JP4021422 B2 JP 4021422B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
gan
substrate
sapphire substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004088521A
Other languages
English (en)
Other versions
JP2005183902A (ja
Inventor
善 雲 金
仁 應 金
憲 柱 咸
秀 敏 李
東 俊 金
制 遠 金
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2005183902A publication Critical patent/JP2005183902A/ja
Application granted granted Critical
Publication of JP4021422B2 publication Critical patent/JP4021422B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/967Semiconductor on specified insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明は窒化物半導体に関するもので、より具体的には低温バッファ層を形成しなくてもMOCVD(Metal−Organic Chemical Vapor Deposition:有機金属化学蒸着法)を利用してサファイア基板を表面改質し、その上に窒化物半導体層を成長させられる窒化物半導体の製造方法及びそれによる窒化物半導体の構造に関するものである。
発光ダイオード、即ちLED(Light−Emitting Diode)は基本的にp型とn型の半導体の接合からなり、電圧を与えると電子と正孔との結合によりバンドギャップ(band gap)に該当するエネルギーを光で放出する一種の光電子素子(optoelectric device)である。近来、発光ダイオードは窒化ガリウム(GaN)系化合物を用いて青色、緑色及び紫外線を放つフルカラー具現が可能になった。
しかし、GaN膜をサファイア(Al2O3)基板上に成長させる場合、サファイアとGaN同士の格子定数の差が大きく、よく濡れず結合性(wettability)が不良な為、これらの間に不透明膜が形成される。
かかる問題を解決するための方法が「窒化ガリウム系化合物半導体の結晶性成長方法(Crystal Growth Method for Gallium Nitride−Based Compound Semiconductor)」という名称の米国特許第5290393号に開示されている。上記技術は500℃の低温においてGaN、AlN及びInN系の窒化物半導体をバッファ層に成長させた後、高温においてGaN膜を成長させることを提案している。
先ず、低温において20ないし30nmの厚さで成長させられたGaNバッファ層の場合、多結晶で存在するか部分的に準安定状態の立方晶状で存在する。低温バッファ層の成長後、高温に昇温させると結晶化が起こり始め部分的に安定状態の六方晶状に相変態が起こり表面形態(morphology)もそれに応じて島(island)を形成しながら粗く変形する。該バッファ層上に高温のGaN膜を成長させると島形態の低温バッファ層が合体(coalescence)されながら二次元成長が起こり高品質のGaN膜が成長する。
しかし、上記方法は合体が起こる際、積層欠陥(stacking fault)及び糸転位(threading dislocation)のような欠陥が表面に形成される欠点がある。
また、「GaN膜の製造方法(Growth Method of Gallium Nitride Film)」という名称の大韓民国公開特許公報特2000−0055374号及びこれを優先権とする米国特許第6528394号には水素化物気相エピタキシ法、即ちHVPE(Hydride Vapor Phase Epitaxy)を用いたGaN膜成長方法が提案されている。
この文献によると、低温バッファ層を使用せず、1次窒素化、アンモニア(NH3)と塩化水素(HCl)ガスを用いた前処理及び2次窒素化を施した後、続いて高温においてGaN膜を成長させることにより良質のGaN膜が成長させられた。この「窒素化(nitridation)」という用語はサファイア基板にアンモニアガスを注入しサファイア表面にAlNなどの薄い層を形成することを意味し、強制的にGaNバッファ層を形成することではない。
米国特許第5290393号 大韓民国公開特許公報特2000−0055374号及びこれを優先権とする米国特許第6528394号
ところで、HVPEの場合GaN膜の成長率がかなり高く、GaN膜をサファイア基板に100ないし200μmほどの厚さで比較的厚く成長させる場合は有利であるが、発光ダイオードのようにGaN膜の厚さが3ないし5μmと比較的薄いことが要求される場合は厚さ調節が困難で品質を一定レベル以上に得難い欠点がある。
また、HVPEはドープされないGaN膜またはn型GaN膜の形成には有利であるが、GaN膜が成長させられたサファイア基板に発光ダイオードを構成する活性層(active region)及びp型GaN膜などを形成するためには、該基板を再び有機金属化学蒸着(Metal−Organic Chemical Vapor Deposition)装置に装入しなければならないという欠点がある。
したがって、本発明は、先述した従来の技術の問題を解決すべく案出されたもので、本発明の目的は、低温バッファ層を形成しなくてもMOCVD(Metal−Organic Chemical Vapor Deposition:有機金属化学蒸着法)を用いてサファイア基板を表面改質し、その上に窒化物半導体層を成長させられる窒化物半導体の製造方法を提供することにある。
本発明の他の目的は、低温バッファ層を形成しなくてもMOCVDを用いてサファイア基板に窒化物半導体層を成長させる窒化物半導体構造を提供することにある。
先述した本発明の目的を成し遂げるための本発明の特徴によると、MOCVD(Metal−Organic Chemical Vapor Deposition:有機金属化学蒸着)反応機内において窒化物半導体を製造する方法が提供される。上記窒化物半導体の製造方法は、(イ)上記MOCVD反応機の内壁に窒化ガリウム(GaN)を蒸着させる段階;(ロ)サファイア基板を上記MOCVD反応機内に装入する段階;(ハ)上記サファイア基板を加熱し、エッチングガスを上記MOCVD反応機内に注入する段階;及び(ニ)アンモニア(NH3)ガスを上記MOCVD反応機内に注入する段階、を含む。
上記窒化物半導体の製造方法において、上記(ハ)段階は、上記サファイア表面を不規則にエッチングし前記反応機内壁のGaNを上記サファイア基板の表面に再蒸着し、上記GaNは好ましくは非結晶質または多結晶質形態で再蒸着される。上記窒化物半導体の製造方法は上記(ニ)段階以降に、上記窒素化した基板表面に窒化物半導体層を成長させる段階をさらに含む。
先述した本発明の目的を成し遂げるための本発明の他の特徴によると、MOCVD反応機内において窒化物半導体を製造する方法が提供される。上記窒化物半導体の製造方法は、(イ)サファイア基板を上記MOCVD反応機内に装入する段階;(ロ)上記サファイア基板を加熱し、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)をアンモニア(NH3)及びエッチングガスを含む混合ガスに乗せ上記MOCVD反応機内に注入する段階;及び(ハ)NH3ガスを上記MOCVD反応機内に注入する段階を含む。上記窒化物半導体の製造方法において、上記(ロ)段階は上記サファイア表面を不規則にエッチングし窒化ガリウム(GaN)を上記サファイア基板表面に蒸着させる。上記窒化物半導体の製造方法は、上記(ハ)段階以降に上記窒素化した基板表面に窒化物半導体層を成長させる段階をさらに含む。先述した窒化物半導体の製造方法において、上記サファイア基板の代わりに炭化珪素(SiC)基板、酸化物基板、及び炭化物基板中一種を用いることができる。先述した窒化物半導体の製造方法において、上記NH3の代わりに三次ブチルアミン(N(C4H9)H2)、フェニルヒドラジン(C6H8N2)及びジメチルヒドラジン(C2H8N2)中少なくとも一種を用いることができる。
先述した本発明の目的を成し遂げるための本発明のさらに他の特徴によると、MOCVDにより形成した窒化物半導体構造が提供される。上記窒化物半導体構造はエッチングガスによりエッチングされ、窒化ガリウム(GaN)が蒸着され、窒素化した上部表面を有するサファイア基板;及び、上記サファイア基板上に形成された窒化ガリウム半導体層、を含む。上記窒化物半導体構造において、上記サファイア基板の代わりにSiC基板、酸化物基板、及び炭化物基板中いずれかを用いることができる。
先述したような本発明によると、低温バッファ層を形成しなくてもMOCVDを利用してサファイア基板を表面改質し、その上に窒化物半導体層を成長させることにより優れた窒化物半導体構造が得られる。この際、サファイア基板の上面はエッチングされながらGaNが蒸着されるので、該上部にGaN半導体層を効果的に成長させることができる。
また、先行段階においてMOCVD反応機の内壁に蒸着されたGaNをソースに使用できる為、工程段階を縮減するのと同様な効果を得られ、工程短縮により原料及び費用を節減することができる。また、一つのMOCVD反応機内において全工程を行える利点がある。
本発明はMOCVD(Metal−Organic Chemical Vapor Deposition:有機金属化学蒸着法)反応機内において窒化物半導体を製造する。
先ず、本発明の第1実施例による窒化物半導体の製造方法を図1の順序図(工程図)を参照しながら下記のとおり説明する。
本発明の第1実施例によると、従来の技術と異なり、1段階(S101)においてMOCVD反応機の内壁に窒化ガリウム(GaN)を蒸着させ、2段階(S102)においてサファイア(Al2O3)基板を上記MOCVD反応機内に装入する。
この際、上記1段階(S101)においては、ガリウム(Ga)をトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)の形態でアンモニア(NH3)を含むガスに乗せMOCVD反応機内に注入することにより、MOCVD反応機の内壁にGaNを蒸着させる。
3段階(S103)において、上記サファイア基板を加熱し塩化水素(HCl)などのエッチングガスを上記MOCVD反応機内に注入する。そうすると、HClが上記サファイア表面を不規則にエッチングしながらMOCVD反応機の内壁に蒸着されたGaNをエッチングし、エッチングされたGaNは反応機内壁から剥離して上記エッチングされたサファイア基板の表面に再蒸着するようになる。即ち、サファイアの表面がエッチングとGaN蒸着により表面処理または表面改質される。この際、再蒸着されたGaNは非結晶質または多結晶質の構造を有し、以降成長させられるGaN半導体層に濡れる能力、即ち結合性(wettability)に優れる為、GaN半導体層と下部のサファイア基板との間でバッファ機能を効果的に行うことができる。
次に4段階(S104)においては、アンモニア(NH3)ガスを上記MOCVD反応機内に注入し、先立った3段階(S103)から得たサファイア基板表面を窒素化処理する。この段階(S104)において、NH3を三次ブチルアミン(N(C4H9)H2)、フェニルヒドラジン(C6H8N2)、及びジメチルヒドラジン(C2H8N2)中少なくとも一種で代替することができる。
そうしてから5段階(S105)において、上記窒素化した基板表面に窒化物半導体層を成長させ、所望の本発明の窒化物半導体構造を得るようになる。
一方、本発明の第1実施例に用いた上記サファイア基板の代わりに炭化珪素(SiC)基板、酸化物基板、及び炭化物基板中一種を用いることができる。
かかる本発明の第1実施例を実際MOCVD作業に応用すると次のような利点を奏する。通常、窒化物半導体の製造作業を行うと、MOCVD反応機の内壁にGaNが蒸着する。したがって、先立って窒化物半導体の製造作業を行ったMOCVD反応機を洗浄せず、その内壁に蒸着したGaNをソースに利用してサファイア基板の表面改質を行うことができる。即ち、従来の作業において残留するGaNを活用してGaN蒸着段階を代替することができる。
以下、本発明の第2実施例による窒化物半導体の製造方法を図2の順序図(工程図)を参照しながら下記のとおり説明する。
本発明の第2実施例によると、1段階(S201)としてサファイア基板を上記MOCVD反応機内に装入する。
次いで、従来の技術と異なり、2段階(S202)として上記MOCVD反応機内に装入された上記サファイア基板を加熱し、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)をアンモニア(NH3)及び塩化水素(HCl)などのエッチングガスを含む混合ガスに乗せ上記MOCVD反応機内に注入する。
そうすると、HClが上記サファイア表面を不規則にエッチングする一方、窒化ガリウム(GaN)が上記エッチングされたサファイア基板表面に蒸着される。即ち、サファイア表面がエッチングとGaN蒸着により表面処理または表面改質される。この際、上記GaN蒸着物または蒸着層は以降成長させられるGaN半導体層との結合性に優れる為、GaN半導体層と下部のサファイア基板との間でバッファ機能を効果的に行うことができる。
そうしてから3段階(S203)において、NH3ガスを上記MOCVD反応機内に注入しサファイア基板表面を窒素化処理する。この際、上記NH3ガスの代わりに三次ブチルアミン(N(C4H9)H2)、フェニルヒドラジン(C6H8N2)、及びジメチルヒドラジン(C2H8N2)中少なくとも一種をMOCVD反応機内に注入しても構わない。
一方、本発明の第2実施例に用いた上記サファイア基板の代わりにSiC基板、酸化物基板、及び炭化物基板中一種を用いることもできる。
以下、先述した本発明の窒化物半導体の製造方法により得た窒化物半導体構造を図3ないし図6を参照しながら説明する。
先ず、図3は先述した製造方法によりサファイア基板(12)の表面がHClでエッチングされ、バッファ層(14)がGaNが蒸着され窒素化した状態を示す。
かかる図3のサファイア基板(12)の表面状態は図4のAFM写真により詳しく示してある。図4のように、基板(12)の表面がエッチングされ多数の柱(pillar)形態の突起が形成され、この表面にGaNが蒸着される。
後続工程においてかかるサファイア基板(14)上にGaN半導体層(16)を成長させ、本発明の窒化物半導体構造(10)を得るようになる。
一方、図6は大韓民国公開特許公報特2000−0055374号に開示された従来の技術により得たサファイア基板の表面状態を示した断面図である。従来の技術によるサファイア基板(102)は該上面が1次窒素化され、NH3とHClの混合ガスで表面処理された後、再び2次窒素化されAlNのようなバッファ層(104)が形成される。これをより詳しく説明すると、バッファ層(104)は、基板(102)の表面が先ず1次窒素化され、薄いながらAlN層が該表面に形成され、HClでエッチングされ、再び2次窒素化され形成される。
それに対して、本発明によるバッファ層(14)は、基板(12)の表面に如何なる前処理も施さず、HClとNH3を注入しながらMOCVD反応機を動作させると、その内壁に蒸着されていたGaNが剥離し基板(12)の上面に再蒸着され形成される(第1実施例)。または、GaをTMGまたはTEG形態でNH3とHClの混合ガスに乗せて注入しながらMOCVD反応機を動作させると、GaNが基板(12)の上面に蒸着され形成される(第2実施例)。
したがって、本発明のバッファ層(14)は従来の技術と異なりGaNが蒸着されて形成されるので、後続段階において該上部にGaN半導体層を成長させるのに有利なことがわかる。また、本発明はMOCVDを利用して比較的高温においてGaNを蒸着するので、GaNを蒸着した後サファイア基板を取り出す必要も無く一装置内において全工程を行うことができる。
本発明の第1実施例によりサファイア基板を表面処理し、該結晶性分析結果(X−ray diffraction data)を従来の技術による結晶性分析結果と共に下記表1に記録した。
上記分析結果は(002)方向と(102)方向における半値幅(Full Width at Half Maximum: FWHM)の大きさでその特性を比較したものである。
一方、発明例は、第1実施例によりHClを用いたエッチングと共にNH3の窒素化及びGaNの蒸着によりバッファ層を形成したものである。一方、比較例1は窒素化以後HClでエッチングした結果、比較例2は窒素化のみ施した結果、比較例3は1次窒素化、エッチング及び2次窒素化を施した結果である。
表1からわかるように、本発明による工程を実施した場合XRD FWHMが最も小さく良好な結晶性を有することを確認した。かかる結晶性は図7ないし図9を参照しながら確認できる。これら図において図7は本発明によりサファイア基板を表面改質した窒化物半導体構造の写真で、図示のように鏡面(mirror surface)が形成されており、透明な為背面の黒色部分が真中の円内に見えることがわかる。一方、図8は従来の技術によりサファイア基板に窒素化のみ施し直ちにGaN半導体層を成長させた窒化物半導体構造により曇ってしまい透明度が不良なことがわかる。また、図9はサファイア基板にHClでエッチングを行った後、GaN半導体層を成長させたもので、この場合にもやはり曇って透明度が不良になる。
上記においては本発明の好ましき実施例を参照しながら説明したが、該当技術分野において通常の知識を有する者であれば添付の特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内において本発明を多様に修正及び変更させられることに想到するであろう。
本発明の第1実施例による窒化物半導体の製造方法の順序図である。 本発明の第2実施例による窒化物半導体の製造方法の順序図である。 本発明により表面処理したサファイア基板の断面図である。 図3のAFM写真である。 本発明により図3のサファイア基板に窒化物半導体層を成長させた窒化物半導体構造の断面図である。 従来の技術により表面処理したサファイア基板の断面図である。 本発明による半導体構造の写真である。 従来の技術によりサファイア基板に窒素化のみ施した半導体構造の写真である。 従来の技術によりサファイア基板を塩化水素(HCl)でエッチングした半導体構造の写真である。

Claims (5)

  1. MOCVD(Metal−Organic Chemical Vapor Deposition:有機金属化学蒸着)反応機内において窒化物半導体を製造する方法において、
    (イ)上記MOCVD反応機の内壁に窒化ガリウム(GaN)を蒸着させる段階と、
    (ロ)サファイア基板を上記MOCVD反応機内に装入する段階と、
    (ハ)上記サファイア基板を加熱し、エッチングガスを上記MOCVD反応機内に注入して、上記サファイア表面を不規則にエッチングし前記反応機内壁のGaNを上記サファイア基板表面に再蒸着させる段階と、
    (ニ)アンモニアガスを上記MOCVD反応機内に注入する段階と、
    を有し、前記(イ)、(ロ)、(ハ)及び(ニ)の順で工程が進行されることを特徴とする窒化物半導体の製造方法。
  2. 上記GaNは非結晶質または多結晶質形態で再蒸着されることを特徴とする請求項1に記載の窒化物半導体の製造方法。
  3. 上記(ニ)段階以降に上記窒素化した基板表面に窒化物半導体層を成長させる段階をさらに有することを特徴とする請求項1に記載の窒化物半導体の製造方法。
  4. 上記サファイア基板を炭化珪素(SiC)基板、酸化物基板、及び炭化物基板のうち、いずれかで代替することを特徴とする請求項1に記載の窒化物半導体の製造方法。
  5. 上記アンモニアガスを三次ブチルアミン(N(C4H9)H2)、フェニルヒドラジン(C6H8N2)、及びジメチルヒドラジン(C2H8N2)のうち、少なくとも一種で代替することを特徴とする請求項1に記載の窒化物半導体の製造方法。
JP2004088521A 2003-12-20 2004-03-25 窒化物半導体の製造方法 Expired - Fee Related JP4021422B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0094308A KR100533636B1 (ko) 2003-12-20 2003-12-20 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조

Publications (2)

Publication Number Publication Date
JP2005183902A JP2005183902A (ja) 2005-07-07
JP4021422B2 true JP4021422B2 (ja) 2007-12-12

Family

ID=36145906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004088521A Expired - Fee Related JP4021422B2 (ja) 2003-12-20 2004-03-25 窒化物半導体の製造方法

Country Status (3)

Country Link
US (2) US7018912B2 (ja)
JP (1) JP4021422B2 (ja)
KR (1) KR100533636B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533636B1 (ko) * 2003-12-20 2005-12-06 삼성전기주식회사 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
KR100695117B1 (ko) * 2005-10-25 2007-03-14 삼성코닝 주식회사 GaN 제조방법
JP2007197302A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Iii族窒化物結晶の製造方法および製造装置
KR20080032882A (ko) * 2006-10-11 2008-04-16 삼성전기주식회사 발광 다이오드 패키지
JP5125098B2 (ja) * 2006-12-26 2013-01-23 信越半導体株式会社 窒化物半導体自立基板の製造方法
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
KR100949007B1 (ko) * 2008-01-30 2010-03-23 경희대학교 산학협력단 선택적 나노 구조체의 제조방법
KR101118268B1 (ko) 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
CN103915533A (zh) * 2014-04-10 2014-07-09 杭州士兰明芯科技有限公司 图形化衬底、倒装led芯片及其制作方法
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
WO2020137667A1 (ja) * 2018-12-27 2020-07-02 住友電気工業株式会社 窒化物半導体デバイスの製造方法
WO2022180659A1 (ja) * 2021-02-24 2022-09-01 三菱電機株式会社 Iii族窒化物半導体エピタキシャルウエハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119196A (ja) * 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
KR100304664B1 (ko) 1999-02-05 2001-09-26 윤종용 GaN막 제조 방법
JP3662806B2 (ja) * 2000-03-29 2005-06-22 日本電気株式会社 窒化物系半導体層の製造方法
US6900067B2 (en) * 2002-12-11 2005-05-31 Lumileds Lighting U.S., Llc Growth of III-nitride films on mismatched substrates without conventional low temperature nucleation layers
KR100533636B1 (ko) * 2003-12-20 2005-12-06 삼성전기주식회사 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조

Also Published As

Publication number Publication date
JP2005183902A (ja) 2005-07-07
US7067401B2 (en) 2006-06-27
US7018912B2 (en) 2006-03-28
US20050133812A1 (en) 2005-06-23
US20060079073A1 (en) 2006-04-13
KR100533636B1 (ko) 2005-12-06
KR20050062286A (ko) 2005-06-23

Similar Documents

Publication Publication Date Title
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
JP5378829B2 (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法
US8455885B2 (en) Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition
JP5099763B2 (ja) 基板製造方法およびiii族窒化物半導体結晶
US7576372B2 (en) Method for making free-standing AlGaN wafer, wafer produced thereby, and associated methods and devices using the wafer
US7067401B2 (en) Fabrication method of nitride semiconductors and nitride semiconductor structure fabricated thereby
US20060225643A1 (en) AlGaN substrate and production method thereof
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
JP2002222771A (ja) Iii族窒化物膜の製造方法、iii族窒化物膜の製造用下地膜、及びその下地膜の製造方法
JP4452252B2 (ja) 窒化ガリウム系半導体の製造方法
JP2006128626A (ja) 窒化物系半導体装置及びその製造方法
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR20150133637A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 반도체 장치
JP6090899B2 (ja) エピタキシャルウェハの製造方法
JP2005210091A (ja) Iii族窒化物半導体素子およびそれを用いた発光素子
JPH07312350A (ja) 窒化ガリウム系化合物半導体の結晶成長方法
JP4556034B2 (ja) Iii族窒化物半導体の作製方法
JP4609334B2 (ja) 窒化物系半導体基板の製造方法、窒化物系半導体基板、及び窒化物系半導体発光素子
JP2010073749A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR20010068630A (ko) Ⅲ-ⅴ족 질화물 막 성장 방법
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees