JP4021410B2 - 埋め込みフローティングゲートを有するフラッシュメモリーセルと、このようなフラッシュメモリーセルの作動方法 - Google Patents

Description

発明の詳細な説明

本発明は、特許請求項１に記載の構成に基づく、選択ゲートとフローティングゲートとの間にチャネル層が配置されているプログラム可能な読み出し専用メモリーセルに関するものである。

ダイナミックメモリーセル（ＤＲＡＭ）とは対照的に、フラッシュメモリーの原理に従ったプログラム可能な読み出し専用メモリーセルは、外部から電源が供給されなくても、蓄積された情報を保持できる。

従来のフラッシュメモリーは、通常、電界効果トランジスタ（ＦＥＴ）を備えている。この電界効果トランジスタは、付加的なフローティングゲート（Floating Gate）を有している。また、この付加的なフローティングゲートは、ＦＥＴの選択ゲート（コントロールゲート（Control Gate））と、チャネル層との間に形成されている。なお、このチャネル層は、ＦＥＴの２つのソース／ドレイン領域を相互接続するものである。

この場合、メモリーセルのプログラムモードのときに、特定の電荷を、フローティングゲートに供給する。なお、このフローティングゲートは、その周囲から絶縁されている。続いて、チャネル層の導電性、従ってＦＥＴのスイッチング状態を特定する。充電されたフローティングゲートが、ＦＥＴのチャネルを閉鎖（非導通）しているか開放（導通）しているかによって「ノーマリオン」メモリーセルと「ノーマリオフ」メモリーセルとを区別する。この場合、フラッシュメモリーセルの読み出しは、これのためにチャネルの導電性を試験しさえすればよいので、特に簡単である。

フラッシュメモリーは、揮発性メモリーとは異なり、このような利点があるにも係わらず、広く使用されているわけではない。特に、このメモリー型のプログラム時間および消去時間は、揮発性メモリーのプログラム時間および消去時間よりも明らかに長いので、フラッシュメモリーセルの普及が遅れている。

さらに、フラッシュメモリーセルの他に、例えばＤＲＡＭメモリーセルもチップに製造するというように、複合メモリーの場合は、２種類のメモリーセルの異なる技術的手順が原因で、構造的な問題が生じる。

米国特許公報第６０５２３１１号（ＵＳ６０５２３１１）「電気的に消去可能な読み出し専用フラッシュメモリー」（Electrically Erasable Programmable Read only Flash Memory）と、米国特許公報第６０１１２８８号（ＵＳ６０１１２８８）「垂直チャネルとソース／ドレインバス線とを有するフラッシュメモリーセル」（Flash Memory Cell with vertical Channels and Source/Drain Bus Lines）に、側方への広がりが少ないフラッシュメモリーセルが記載されている。２つのメモリーセルは、各メモリーセルのソース領域とドレイン領域との間に形成されたフローティングゲート、および、フローティングゲートの上側に配置されている選択ゲートをそれぞれ備えている。この場合、チャネルは、フローティングゲートの下側または側方に延びている。
日本公開特許第５９１５４０７１号Ａ（ＪＰ５９１５４０７１Ａ）に、請求項１の構成に基づいた読み出し専用メモリーが記載されている。同じような読み出し専用メモリーは、日本公開特許第６１０７８１６９号Ａ（ＪＰ６１０７８１６９Ａ）、米国特許公報第５，４８８，２４３号（ＵＳ５，４８８，２４３）、米国特許公報第６，２５２，２７５号（ＵＳ６，２５２，２７５）、および、米国特許公報第６，２４８，６２６号（ＵＳ６，２４８，６２６）に記載されている。米国特許公報第５，５９８，３６７号（ＵＳ５，５９８，３６７）に、トレンチキャパシタ構造を使用したＥＰＲＯＭが記載されている。
本発明の目的は、記憶密度が高く、書き込みおよび消去動作が速いことを特徴とする、読み出し専用メモリーセル、このような読み出し専用メモリーセルを有する構造、および、このような読み出し専用メモリーセルの作動方法を提供することである。
上記目的は、請求項１に記載の読み出し専用メモリーセルと、請求項７に記載の構造と、請求項８，９、１０に記載の方法とによって達成される。好ましい実施形態を、従属請求項に記載する。

本発明の目的は、記憶密度をより高くでき、書き込みおよび消去動作をより速くできるフラッシュメモリーを提供することである。さらに、本発明の目的は、このようなフラッシュメモリーの作動方法を提供することである。

上記目的は、請求項１に記載のフラッシュメモリーと、請求項１０，１１，１２に記載の方法とによって達成される。さらに、本発明の好ましい実施形態を、従属請求項に記載する。

本発明では、フラッシュメモリーセルが、フローティングゲートと選択ゲートとの間に配置されているチャネル層を備えている。このチャネル層は、ソース電極とドレイン電極とを相互接続している。

この場合、選択ゲートの下側に配置されているフローティングゲートは、少なくとも１部が、基板に形成されているトレンチに配置されている。トレンチを基板の中へ垂直に拡張することにより、フローティングゲートの直径、従ってメモリーセルの有効チップ面を小さくできる。

本発明の他の有利な洗練された形態では、メモリーセルが、書き込み／消去および読み込み動作のために２つの別々の酸化物層を備えている。その結果、２つの酸化物層のそれぞれ、従って各酸化物層と関連している書き込み／消去または読み込み動作を別々に最適化できる。この場合、トンネル酸化物層が改善されるだけではなく、特に、書き込み時間および消去時間を短縮できる。

本発明の他の有利な洗練された形態では、チャネル層をエピタキシャル層として形成する。その結果、チャネル層を非常に薄く形成できるので、選択ゲートとフローティングゲートとの制御効果が最大になる。

本発明の他の洗練された形態では、埋め込まれたフローティングゲートが内部電極を形成し、第１拡散領域が外部電極を形成し、フローティングゲートと第１拡散領域との間に形成された絶縁層が、基板中に延びるトレンチキャパシタの誘電体を形成する。トレンチキャパシタは、ＤＲＡＭメモリーセルのトレンチキャパシタと同様に形成されるので、フラッシュメモリーセルとＤＲＡＭメモリーセルとが共に１つの半導体ウェハ上に製造される組み合わせアプリケーションを製造する場合、プログラム工程を省略できる。さらに、組み合わせアプリケーションの場合、２種類のメモリーセルの寸法が適合しているので、従来のフラッシュメモリーセルの場合に一般的であった構造的な問題を回避できる。

本発明のフラッシュメモリーセルでは、フローティングゲートが、トレンチキャパシタの内部電極を形成している。また、フローティングゲートは、トレンチキャパシタの外部電極を形成している第１拡散領域を介して、容量的に充電または放電される。本発明のフラッシュメモリーセルの上記のような構造では、フローティングゲートと第１拡散領域との間の結合領域が特に大きくなる。その結果、フローティングゲートを、特に効率よく、容量的に充電または放電できる。

本発明の他の有利な洗練された形態では、ワード線方向に直交する方向に連続して配置されるメモリーセルの隣接するものどうしの第１拡散領域が、相互に重なっている。その結果、メモリーセルの行に沿って、第２ビット線が生じる。この第２ビット線を介して、各メモリーセルをプログラミングまたは消去できる。

本発明の有利な洗練された形態および発展形を、従属請求項に記載する。以下に、本発明が解決する問題および本発明自体を、図を参考にしながら詳しく説明する。

図１は、埋め込みフローティングゲートを有する本発明のフラッシュメモリーセルの断面図である。図２Ａ〜図２Ｃは、書き込み、消去および読み込み動作時の図１のフラッシュメモリーセルの作動方法を示す図である。図３は、第１拡散領域の重なりによって形成された第２ビット線を有する本発明のフラッシュメモリーセルのマトリックス状の構造を示す図である。

図１に、本発明のフラッシュメモリーセルＭＣの構造を示す。メモリーセルＭＣは、基板１０の内部に埋め込まれたフローティングゲートＦＧと、埋め込みフローティングゲートＦＧの上側に形成された電界効果トランジスタとを備えている。本発明の記載の実施形態は、「ノーマリオン」メモリーセルを示している。電界効果トランジスタは、フローティングゲートＦＧが充電されていないときは活性化されている。

チップ面を小さくするため、フローティングゲートＦＧは、基板１０の内部に形成されたトレンチＴＲに、完全に埋め込まれて収容されていると共に、トレンチキャパシタ２０の内部電極を形成している。

トレンチＴＲの内部に、薄い絶縁層２１が形成されている。絶縁層２１は、トレンチＴＲの底および側壁を、均一な層厚で完全に被覆しており、基板表面に達している。絶縁層２１は、ＯＮＯ（Oxid-Nitrid-Oxid）層として形成されていることが好ましい。また、絶縁層２１を、トレンチキャパシタ２０の誘電体として使用し、フローティングゲートＦＧを、第１拡散領域２２から絶縁する。なお、この第１拡散領域２２は、トレンチキャパシタ２０の外部電極として形成されているものである。

記載の実施例では、第１拡散領域２２がｎドープされている。この第１拡散領域２２は、フローティングゲートＦＧを容量的に充電または放電するために使用される。フローティングゲートＦＧと第１拡散領域２２との間の結合容量をできるだけ大きくするため、トレンチＴＲは、その上部領域を除いて、第１拡散領域２２によって完全に被覆されている。この場合、第１拡散領域２２は、基板１０の内部にウェルとして形成されており、トレンチＴＲの下側の高さから基板表面のすぐ下の高さまで延びている。

図３に記載のように、マトリックス状の構造の行にあるフラッシュメモリーセルＭＣの第１拡散領域２２は、相互に重なり、フラッシュメモリーセルＭＣに対して書き込みを行うため、および、フラッシュメモリーセルＭＣに対して消去を行うための第２ビット線を形成する。

第１拡散領域２２の外側に、第２拡散領域２３が備えられている。この第２拡散領域２３は、基板表面から、第１拡散領域２２の下側まで延びており、側方は、フラッシュメモリーセルＭＣを越えて延びている。ここでは、第２拡散領域は、ただ１つのメモリーセルＭＣを含むウェルとして図１に示されている。図２Ａ〜図２Ｃに記載のように、第２拡散領域２３は、マトリックス状の構造の他のメモリーセルＭＣの方へ延びていることが好ましい。ここでは、第２拡散領域２３は、ウェルとしてまたは平坦に基板１０に形成された第３拡散領域２４の完全に内部に形成されている。この場合、第２拡散領域２３はｐドープされており、第３拡散領域はｎドープされている。拡散領域２２，２３，２４のこの特徴的な構造が、「三重のウェル」構造を形成している。この構造では、拡散領域２２，２３，２４間のｐｎ接合部に形成される空乏層によって、第１拡散領域２２と第３拡散領域２４とは、そのそれぞれの充電状態とは無関係に相互に電気的に絶縁されている。ｎドープされたソース／ドレイン電極Ｓ，Ｄが、第１および第２拡散領域２２，２３と組み合わされることによっても、同じような構造が形成される。この場合、同じく、拡散領域２２，２３と、ソース／ドレイン電極Ｓ，Ｄとの間のｐｎ接合部に形成される空乏層が、第１拡散領域２２を、ソース／ドレイン電極Ｓ，Ｄから電気的に絶縁している。

薄い絶縁層ＴＯＸが、フローティングゲートＦＧの上側の基板面の高さに形成されている。薄い絶縁層ＴＯＸは、フローティングゲートＦＧを完全に被覆する。絶縁層ＴＯＸは、フラッシュメモリーセルＭＣのトンネル酸化物を形成する。この酸化物を通して、書き込み動作または消去動作のときに、フローティングゲートＦＧを充電または放電する。なお、このフローティングゲートＦＧは、トレンチキャパシタ２０の内部電極を形成するものである。トンネル酸化物層ＴＯＸの厚さは、一方では、フローティングゲートＦＧに存在する電荷を、ＦＥＴの導電性のチャネル層ＥＰＩから十分に良好に絶縁し、他方では、メモリーセルＭＣに書き込みまたは消去動作するときに、十分に高いトンネル電流が確保されるように選択されている。

埋め込みフローティングゲートＦＧの上側の基板表面に、電界効果トランジスタが形成されている。電界効果トランジスタのソース電極Ｓは、メモリートレンチＴＲの一方側に配置されており、電界効果トランジスタのドレイン電極Ｄは、メモリートレンチＴＲの他方側に配置されている。チャネル層ＥＰＩが、ソース電極Ｓとドレイン電極Ｄとの間に延びている。チャネル層ＥＰＩは、２つの電極Ｓ，Ｄを相互に電気的に接続している。この場合、チャネル層ＥＰＩが、トンネル層ＴＯＸ全体、ＯＮＯ層として形成されている絶縁層２１の上部の部分領域、および、トレンチＴＲに境を接する基板表面の部分領域を被覆していることが好ましい。チャネル層ＥＰＩは、エピタキシャルシリコンを含むことが好ましく、ｎドープされている。

選択ゲートＣＧは、チャネル層ＥＰＩの上側に形成されている。選択ゲートＣＧとチャネル層ＥＰＩとは、その間に配置されているゲート酸化物層ＧＯＸによって相互に分離されている。薄い絶縁層として形成されているゲート酸化物層ＧＯＸは、チャネル層ＥＰＩの全体、および、ソース／ドレイン電極Ｓ，Ｄの部分領域を被覆している。選択ゲートＣＧの上側に、ワード線ＷＬが形成されている。このワード線ＷＬは、図３に記載されている、メモリーセルＭＣのマトリックス状の構造の列にあるメモリーセルＭＣを相互接続する。この場合、ワード線ＷＬは、メモリーセルＭＣをｙ方向にアドレッシングするために使用される。

基板表面は、他の絶縁層１１によって被覆されている。この絶縁層１１に、ＦＥＴ構造全体が埋め込まれている。ソース／ドレイン電極Ｓ，Ｄのコンタクト接続を形成するために、第１および第２コンタクト部３０，３１が、絶縁層１１に形成されている。第２コンタクト部３１は、第１ビット線ＢＬ１と接続されていることが好ましい。この場合、第１ビット線ＢＬ１（図示せず）は、メモリーセルＭＣの図３に記載のマトリックス状の構造のワード線ＷＬに対して直交するように延びていることが好ましく、ｘ方向のアドレッシングに使用される。

図２Ａに、図１に記載されているのと類似したフラッシュメモリーセルＭＣへの書き込み工程を図式的に示す。書き込み動作のときに、フローティングゲートＦＧは、負に充電される。このため、電子は、チャネル層ＥＰＩからフローティングゲートＦＧへ移動すると共に、このとき、チャネル層ＥＰＩと第１拡散領域２２との間に生成された引っ張り電圧Ｕ_programによって生じる高い電場により、トンネル酸化物層ＴＯＸをトンネルする。

必要な引っ張り電圧Ｕ_programを生成するために、ソース／ドレイン電極Ｓ，Ｄを、共に負の電位−Φ_Programにする。正の電位Φ_ONを選択ゲートＣＧに印加して、チャネル層ＥＰＩの内部に、導電性のｎチャネル３２を生成する。その結果、２つのトンネル電極の１つを形成するチャネル層ＥＰＩは、同じくソース／ドレイン電位−Φ_Programになる。第２トンネル電極は、第１拡散領域２２によって形成される。引っ張り電圧Ｕ_programを生成するために、第２ビット線ＢＬ２によって、第１拡散領域２２を正の電位＋Φ_Programにする。この場合、重なり領域２２ａによって、第２ビット線ＢＬ２が形成されている。なお、重なり領域２２ａとは、図３に記載する、ワード線方向に対して垂直に延びている構造の行にある直接隣り合うメモリーセルＭＣの第１拡散領域２２が重なっている領域のことである。

トレンチキャパシタの結合領域が大きい結果、第１拡散領域２２とフローティングゲートＦＧとの間の容量的な相互作用がフローティングゲートＦＧにおいて非常に大きくなるので、電子がトンネル酸化物層ＴＯＸを通ってトンネルできるような非常に高い正の電位が、フローティングゲートＦＧに誘起される。

トンネル電子は、フローティングゲートＦＧを負に充電する。フローティングゲートＦＧは、その周囲から電気的に絶縁されているので、電源電圧を切断した後も、電子がフローティングゲートＦＧの内部に残る。メモリーセルＭＣの読み込み動作のときにチャネル層ＥＰＩとフローティングゲートＦＧとの間に生じる電界強度は、通常、フローティングゲートＦＧを、トンネル酸化物層ＴＯＸを介してもとの状態になるよう放電するには不十分である。

それゆえ、メモリーセルＭＣに書き込まれた情報ユニット（ビット）は、理想的には時間的に限定されずに保持されたままであるか、または、メモリーセルを故意に放電させるまではずっと保持されたままである。

図２Ｂに、図２Ａに記載のフラッシュメモリーセルＭＣの消去動作を概略的に示す。メモリーセルの情報ユニットを消去するため、トレンチキャパシタ２０を、もとの状態になるよう放電する。このとき、フローティングゲートＦＧをトンネルした電子は、トンネル酸化物層ＴＯＸを介して、チャネル層ＥＰＩへトンネルする。このとき、第１拡散領域２２とチャネル層ＥＰＩとの間に生成されている高い引っ張り電圧Ｕ_eraseによって、電子が引き寄せられる。このため、図１Ａに記載の書き込み動作と同じように、消去動作のときに、選択ゲートＣＧに正の電位Φ_ONを印加することにより、チャネル層ＥＰＩに導電性のｎチャネル３２を生成する。その結果、トンネル電極を形成するチャネル層ＥＰＩは、同じく正の電位＋Φ_eraseを得る。これとは対照的に、第２トンネル電極を形成する拡散領域２２を、図３に記載の第２ビット線ＢＬ２によって、負の電位−Φ_eraseにする。第１拡散領域２２と、フローティングゲートＦＧとの間の容量的な相互作用が大きいので、フローティングゲートＦＧの上部領域に、十分に高い負の電位が誘起される。その結果、電子は、トンネル酸化物層ＥＰＩを通ってトンネルする。従って、フローティングゲートＦＧは、もとの状態になるよう完全に放電され、メモリーセルＭＣは、もとに戻って初期状態「ノーマリオン」になる。

図２Ｃに、フラッシュメモリーセルＭＣの読み込み動作を概略的に示す。メモリーセルＭＣに蓄積されている情報を読み込む場合、選択ゲートＣＧとフローティングゲートＦＧとの間にあるチャンネル層ＥＰＩの導電性を評価する。メモリーセルＭＣに、フローティングゲートＦＧの充電状態、および、その結果生じるチャネル３２のコンダクタンスに応じて、２つの論理的なデータユニット「１」または「０」のどちらかを割り当てる。ここに記載の「ノーマリオン」メモリーセルＭＣでは、チャネル３２は、トレンチキャパシタ２０が充電されている場合は閉鎖（非導通）されており、トレンチキャパシタ２０が放電されている場合は開放（導通）されている。

フラッシュメモリーセルＭＣを読み出すために、ソース電極Ｓとドレイン電極Ｄとの間に、読み電圧Ｕ_readを生成する。ただし、ソース電極Ｓは接地電位Φ_groundになっており、ドレイン電極Ｄは正の電位＋Φ_readになっていることが好ましい。この場合、選択ゲートＣＧおよび第１拡散領域２２は、ドレイン電極Ｄと同じ電位＋Φ_readを得ることが好ましい。

選択ゲートＣＧの電位＋Φ_readによって影響場が生成されるので、フローティングゲートＦＧが充電されていないときは、チャネル３２が開放される。この場合、ソース電極Ｓとドレイン電極Ｄとの間に読み電圧Ｕ_readが存在することにより、チャネル層ＥＰＩの電流の流れを検出できるようになる。

これとは対照的に、フローティングゲートＦＧが負の電荷を備えている場合、チャネル層ＥＰＩの内部のチャネル３２は、負の電荷の影響場によってピンチオフとなる。その結果、チャネル層ＥＰＩの導電性が低下する。次に、ソース電極Ｓとドレイン電極Ｄとの間の、かなり低減された、または、完全に阻止された電流の流れに基づいて、メモリーセルＭＣの充電状態を検出する。

メモリーセルＭＣの充電状態に相当するチャネル層ＥＰＩの導電性を、２つの場合について、従来の評価回路によって特定する。評価回路は、最も簡単な場合、ソース電極Ｓとドレイン電極Ｄとの間に電流が流れるかどうかを試験する。電流が流れる場合、メモリーセルの構想に応じて、メモリーセルＭＣに、情報ユニット「１」または「０」をそれぞれ割り当てる。そうでない場合は、メモリーセルＭＣに、相補的な情報ユニットをそれぞれ割り当てる。

図３に、フラッシュメモリーセルＭＣのマトリックス状の構造の平面図を示す。この図では、メモリーセルＭＣが、相互に垂直に延びる４つの列と行とにそれぞれ配置されている。この場合、構造の相互に隣り合う２つの行の間に、各１つのトレンチ絶縁ＳＴＩが形成されている。このトレンチ絶縁ＳＴＩは、列のメモリーセルＭＣを電気的に相互に絶縁している。この構造の各メモリーセルＭＣは、図１に記載のフラッシュメモリーセルＭＣと同じように形成されており、基板１０のトレンチＴＲに形成されているフローティングゲートＦＧをそれぞれ備えている。フローティングゲートＦＧは、絶縁層２１によって、第１拡散領域２２から電気的に絶縁されている。フローティングゲートＦＧの上側に、各１つのチャネル層ＥＰＩが配置されている。この場合、フローティングゲートＦＧは、薄いトンネル酸化物層ＴＯＸによって、チャネル層ＥＰＩから絶縁されている。各チャネル層ＥＰＩは、エピタキシャル層として形成されていることが好ましく、チャネル層ＥＰＩの両側に配置されている２つのソース／ゲート電極Ｓ，Ｇをそれぞれ相互に接続する。この場合、各ソース／ドレイン電極Ｓ，Ｄは、ワード線に対して垂直に延びる構造の行の２つの直接隣り合うメモリーセルＭＣにそれぞれ割り当てられている。各メモリーセルＭＣは、チャネル層ＥＰＩの上側に、選択ゲートＣＧを備えている。この選択ゲートＣＧは、チャネル層ＥＰＩから、薄いゲート酸化物層ＧＯＸによって分離されている。

マトリックス状の構造の内部のメモリーセルＭＣを、ｙ方向に、ワード線ＷＬによってそれぞれアドレスする。ここでは、ワード線ＷＬは、構造の列のメモリーセルＭＣの全ての選択ゲートＣＧに接触している。

第１ビット線ＢＬ１（図３には記載せず）は、ワード線ＷＬに直交するように配置されており、構造の行のメモリーセルＭＣのソース／ドレイン電極Ｓ，Ｄとそれぞれ接触している。

各メモリーセルＭＣの第１拡散領域２２は、重なり領域２２ａをそれぞれ備えている。積み重なり領域２２ａは、ワード線方向に対して垂直に延びている構造の各行にある２つの直接隣り合うメモリーセルＭＣの第１拡散領域２２が重なっている領域である。このようにして形成された導電性の接続は、第２ビット線ＢＬ２を形成する。この第２ビット線ＢＬ２を介して、情報を、メモリーセルＭＣに書き込み、または、メモリーセルＭＣから消去する。このため、第１拡散領域２２は、図２Ａおよび図２Ｂの説明から分かるとおり、各メモリーセルＭＣに割り当てられている第２ビット線ＢＬ２を介して、正または負の電位＋Φ_program，−Φ_programを得る。

読み込み動作を実行するために、マトリックス状の構造の各メモリーセルＭＣを、ワード線ＷＬと第１ビット線ＢＬ１とを使用して、それぞれアドレスしてもよい。各メモリーセルＭＣの書き込みまたは消去動作を実行するためには、さらに、第２ビット線ＢＬ２がそれぞれ必要である。

上記の説明、請求項、および、図面に開示した本発明の特徴は、単独でも、任意の組み合わせとしても、本発明を実現するために、その様々な実施形態で重要なものである。

埋め込みフローティングゲートを有する本発明のフラッシュメモリーセルの断面図である。 Ａ〜Ｃは、書き込み、消去および読み込み動作時の図１のフラッシュメモリーセルの作動方法を示す図である。 第１拡散領域の重なりによって形成された第２ビット線を有する本発明のフラッシュメモリーセルのマトリックス状の構造を示す図である。

符号の説明

ＦＥＴ 電界効果トランジスタ
ＴＲ トレンチ
ＦＧ フローティングゲート
ＥＰＩ エピタキシャルチャネル層
ＣＧ 選択ゲート
Ｓ ソース電極
Ｄ ドレイン電極
ＭＣ メモリーセル
ＴＯＸ トンネル酸化物
ＧＯＸ ゲート酸化物
ＢＬ１ 第１ビット線
ＢＬ２ 第２ビット線
ＳＴＩ トレンチ絶縁
１０ 基板
１１ 絶縁層
２０ トレンチ容量
２１ 誘電体
２２ 第１拡散領域
２２ａ 第１拡散領域の重なり領域
２３ 第２拡散領域
２４ 第３拡散領域
３０ ソースコンタクト部
３１ ドレインコンタクト部
３２ チャネル
Φ_program
Φ_erase
Φ_read
Φ_ground
Φ_ON
Ｕ_program
Ｕ_erase
Ｕ_read

Claims (8)

1. ソースおよびドレイン電極（Ｓ，Ｄ）と、ソース電極とドレイン電極と（Ｓ，Ｄ）の間に形成されているチャネル層（ＥＰＩ）と、チャネル層（ＥＰＩ）から第１絶縁層（ＴＯＸ）によって分離されているフローティングゲート（ＦＧ）と、チャネル層（ＥＰＩ）から第２絶縁層（ＧＯＸ）によって分離されている選択ゲート（ＣＧ）とを有し、選択ゲート（ＣＧ）とフローティングゲート（ＦＧ）とが、それらで第１絶縁層（ＴＯＸ）、チャネル層（ＥＰＩ）、および第２絶縁層（ＧＯＸ）を挟持するように配置されているプログラム可能な読み出し専用メモリーセル（ＭＣ）であって、
   トレンチの底と側壁とを被覆する薄い絶縁層（２１）とフローティングゲート（ＦＧ）として機能する内部電極とを含むトレンチ（ＴＲ）と、トレンチの周りに配置されており、第１拡散領域（２２）によって形成されている外部電極とを備えるトレンチキャパシタ（２０）が半導体基板（１０）の内部に形成されており、
   上記ソースおよびドレイン電極（Ｓ，Ｄ）が、上記半導体基板（１０）の表面に形成されていることを特徴とする、プログラム可能な読み出し専用メモリーセル。
2. 上記トレンチ（ＴＲ）にある薄い絶縁層（２１）は、酸化物−窒化物−酸化物層であることを特徴とする、請求項１に記載のプログラム可能な読み出し専用メモリーセル。
3. 上記第１拡散領域（２２）は、第２拡散領域（２３）の内部に形成されており、第２拡散領域は、第３拡散領域（２４）の内部に形成されており、第２拡散領域（２３）は、第１拡散領域（２２）と第３拡散領域（２４）とに対して相補的にドーピングされていることを特徴とする、請求項１または２に記載のプログラム可能な読み出し専用メモリーセル（ＭＣ）。
4. 上記チャネル層（ＥＰＩ）は、エピタキシャル層として形成されていることを特徴とする、請求項１ないし３のいずれか１項に記載のプログラム可能な読み出し専用メモリーセル（ＭＣ）。
5. 上記チャネル層（ＥＰＩ）は、ｎドープされていることを特徴とする、請求項１ないし４のいずれか１項に記載のプログラム可能な読み出し専用メモリーセル（ＭＣ）。
6. 上記読み出し専用メモリーセル（ＭＣ）は、マトリックス状に配置されており、読み出し専用メモリーセル（ＭＣ）の第１拡散領域（２２）は、ワード線方向に対して直交する方向に直接隣り合う２つの読み出し専用メモリーセル（ＭＣ）の第１拡散領域（２２）による重なり領域（２２ａ）を備え、上記重なり領域（２２ａ）は、一連の読み出し専用メモリーセル（ＭＣ）の第１拡散領域（２２）間を導電的に接続していることを特徴とする、請求項１ないし５のいずれか１項に記載のプログラム可能な読み出し専用メモリーセル（ＭＣ）の構造。
7. 選択ゲート（ＣＧ）とソースおよび／またはドレイン電極（Ｓ，Ｄ）との間に電圧（ＵＯＮ）を印加することにより、チャネル層（ＥＰＩ）のチャネル（３２）を開放し、
   第１拡散領域（２２）とチャネル層（ＥＰＩ）との間に他の電圧（Ｕｐｒｏｇｒａｍ）を印加し、ソースおよび／またはドレイン電極（Ｓ，Ｄ）を負の電位（−Φｐｒｏｇｒａｍ）にし、第１拡散領域（２２）を正の電位（＋Φｐｒｏｇｒａｍ）にし、選択ゲート（ＣＧ）を正の電位（＋ΦＯＮ）にすることを特徴とする、請求項１ないし６のいずれか１項に記載のプログラム可能な読み出し専用メモリーセル（ＭＣ）に書き込みを行う方法。
8. 選択ゲート（ＣＧ）とソースおよび／またはドレイン電極（Ｓ，Ｄ）との間に電圧（ＵＯＮ）を印加することにより、チャネル（３２）を開放し、
   第１拡散領域（２２）とチャネル層（ＥＰＩ）との間に他の電圧（Ｕｅｒａｓｅ）を印加し、ソースおよび／またはドレイン電極（Ｓ，Ｄ）を正の電位（＋Φｅｒａｓｅ）にし、第１拡散領域（２２）を負の電位（−Φｅｒａｓｅ）にし、選択ゲート（ＣＧ）を正の電位（＋ΦＯＮ）にすることを特徴とする、請求項１ないし６のいずれか１項に記載のプログラム可能な読み出し専用メモリーセル（ＭＣ）の情報を消去する方法。

Images