JP4020591B2 - デジタルカメラ及び電圧供給回路 - Google Patents
デジタルカメラ及び電圧供給回路 Download PDFInfo
- Publication number
- JP4020591B2 JP4020591B2 JP2001058325A JP2001058325A JP4020591B2 JP 4020591 B2 JP4020591 B2 JP 4020591B2 JP 2001058325 A JP2001058325 A JP 2001058325A JP 2001058325 A JP2001058325 A JP 2001058325A JP 4020591 B2 JP4020591 B2 JP 4020591B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- potential
- substrate potential
- substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路に関し、特に固体撮像装置に用いるのに適しており、固体撮像装置に対して２種以上の設定電圧を供給できる電圧供給回路と、そのような電圧供給回路を含むデジタルカメラに関する。
【０００２】
【従来の技術】
デジタルスチルカメラなどに用いられる固体撮像装置、特にＣＣＤ固体撮像装置の高密度化が図られている。
【０００３】
ＣＣＤ固体撮像装置では、２次元平面上に行方向及び列方向に整列して光電変換素子が多数形成されている。各光電変換素子列の間に、一方の光電変換素子絵列に近接して、各１本の垂直ＣＣＤが形成されている。
【０００４】
照射される光量に応じて各光電変換素子に電荷が蓄積される。光電変換素子列に近接して形成されている垂直ＣＣＤに１の光電変換素子列からの信号電荷を読み出す。垂直ＣＣＤを介して光電変換素子に蓄積された信号電荷の量を検出することにより、撮像を行うことができる。
【０００５】
光電変換素子に蓄積される電荷量は光電変換素子に照射される光量に対応する。同じ光電変換素子に蓄積することができる最大電荷量は決まっており、これを飽和光量と呼ぶ。光電変換素子に飽和光量以上の強い光が入射すると、信号電荷が溢れる。垂直ＣＣＤに余剰電荷が漏れ込むと、垂直方向（列方向）に電荷が広がって垂直の縞模様となり、画質を劣化させる。これをブルーミングと称する。
【０００６】
ブルーミング現象を避けるために、ＣＣＤ固体撮像装置においては、光電変換素子内の余剰電荷を捨てることができるように、光電変換素子に並列にオーバフロードレインを設けていた。
【０００７】
最近では、縦型オーバフロードレイン構造が採用されている。縦型オーバフロードレイン構造では、光電変換素子が形成されているｐウェルとｎ型基板との間にｐ−ｎ接合が逆バイアスになるように基板電圧を印加することにより、余剰電荷を基板内部に捨てる。オーバフロードレインを光電変換素子の下方に設けることにより、光電変換素子の占有面積を大きくすることができる。
【０００８】
ところで、最近のデジタルスチルカメラなどにおいては、静止画を撮影するための静止画撮影モードと、静止画を撮影するタイミングや構図を決定するための動画を表示させるための動画モードとを備えている。一般的に、縦型オーバフロードレイン構造を有する固体撮像装置においては、静止画モードと動画モードとで異なる基板電位が設定される。
【０００９】
静止画モードにおいては、撮影直前にメカニカルシャッタを開にする。動画モードにおいては、連続して撮影が行われるためメカニカルシャッタを開のままにしておく。動画モードでは、光電変換素子に常時電荷が流れ込み、その分だけ電荷量が底上げされる。従って、動画モードの場合には、余剰の信号電荷をより多く基板側に引き抜く必要があり、通常、静止画モードの場合よりも基板電位を高くしている。基板電位として２種類の電圧を切り替えて供給する必要がある。
【００１０】
図６に、２種類以上の基板電圧を発生させるための電圧供給回路の回路図を示す。
【００１１】
図６に示すように、電圧供給回路Ａは、直列に接続された２つの抵抗Ｒ１及び抵抗Ｒ２を含む。抵抗Ｒ１の一端Ｐ１は接地されており、他端Ｐ２は抵抗Ｒ２の一端Ｐ３と接続されている。抵抗Ｒ２の他端Ｐ４は電源電圧Ｖｐに接続されている。
【００１２】
抵抗Ｒ１と抵抗Ｒ２との節点Ｐ５から基板まで配線Ｌ１が延びており、基板電位Ｖｓｕｂを出力する出力端子を形成する。配線Ｌ１の途中の分岐点Ｐ６から分岐された配線Ｌ２が形成されている。配線Ｌ２の一端Ｐ７は接地されている。配線Ｌ２の途中には、分岐点Ｐ６から接地点に向けて順に抵抗Ｒ３とトランジスタＴｒ１とが形成されている。抵抗Ｒ３は外付けの抵抗であり、トランジスタＴｒ１は外付けのバイポーラトランジスタである。
【００１３】
トランジスタＴｒ１として外付けのバイポーラトランジスタを用いているのは、ＭＯＳ型トランジスタと比べてバイポーラトランジスタの方がオン抵抗を低くできるからである。抵抗Ｒ３とトランジスタＴｒ１とはセットで外付けされるのが一般的である。
【００１４】
トランジスタＴｒ１のベース端子Ｂには、オーバフロードレイン制御パルスを印加するＯＦＤ制御パルス信号発生回路１０１が接続されている。分岐点Ｐ６と出力端子Ｐ８との間には、逆流防止用のダイオードが形成されている。
【００１５】
出力端子Ｐ８に対して容量Ｃ１０１を介してシャッタパルス電圧（高いパルス電圧：例えば２４Ｖ）を印加するためのパルス信号電圧発生回路１０３が接続されている。
【００１６】
抵抗Ｒ１とＲ２とのうち少なくとも一方の抵抗は、抵抗値を調整することができるように構成されている。そして、チップごとにブルーミングを抑制できる基板電位に調整する。
【００１７】
ＯＦＤ制御パルス信号発生回路１０１により、トランジスタＴｒ１をオン／オフすることにより、抵抗Ｒ３の一端Ｐ７を接地させるか、或いはフローティングにするかを切り替える。トランジスタＴｒ１がオンすると、一端Ｐ７が接地される。トランジスタＴｒ１がオフすると、一端Ｐ７がフローティングになる。
【００１８】
上記の電圧供給回路Ａにおいて、出力端子Ｐ８における電位、すなわち基板に供給される電位Ｖｓｕｂは、一端Ｐ７がフローティングの場合には（１）式で、一端Ｐ７が接地されている場合には（２）式で表される。
【００１９】
すなわち、抵抗Ｒ３の一端Ｐ７がフローティングの場合には、基板電位Ｖｓｕｂは抵抗Ｒ３と関係がない。
【００２０】
Ｖｓｕｂ１＝（Ｖｐ×Ｒ１）／（Ｒ１＋Ｒ２） （１）
抵抗Ｒ３が接地されると、Ｒ１とＲ３とが並列に接続された状態になる。このとき、基板電位（基板に供給される電圧）Ｖｓｕｂは以下の式で表される。但し、トランジスタＴｒ１のオン抵抗はＲ３に比べて十分に小さいものと仮定した。
【００２１】
Ｖｓｕｂ２＝（Ｖｐ×Ｒ１，３）／（Ｒ１，３＋Ｒ２） （２）
ここで、Ｒ１，３＝（Ｒ１×Ｒ３）／（Ｒ１＋Ｒ３）である。
【００２２】
静止画の撮影時には、トランジスタＴｒ１をオンする。（２）式で表されるようにＶｓｕｂ２は小さい値をとる。動画撮影時には、トランジスタＴｒ１をオフにする。（１）式で表されるように、Ｖｓｕｂ１は大きい値をとる。
【００２３】
上述のように、抵抗Ｒ３はトランジスタＴｒ１とともに外付けである。これに対して、抵抗Ｒ１と抵抗Ｒ２とは内部抵抗（オンチップ抵抗）を用いる。オンチップ抵抗は、抵抗層を半導体不純物層により形成する場合にはその不純物濃度のばらつきや抵抗層の寸法のばらつきによって変化する。但し、Ｒ１とＲ２とは同一基板上のほぼ同じ領域内に近接して形成されるため、両者の抵抗値は連動して変動するのが一般的であり、式（１）におけるＶｓｕｂ１の値に影響を与えにくい。
【００２４】
これに対して抵抗Ｒ３は、外部抵抗を用いる場合が多い。外部抵抗は一定の抵抗値のものを使うが、それでも抵抗値にばらつきは生じる。特に、Ｒ１とＲ２のように連動して抵抗値が変動しないので、式（２）で表されるＶｓｕｂ２に、ばらつきが生じやすい。
【００２５】
従って、（１）式で表されるＶｓｕｂ１は比較的安定であるが、（２）式で表されるＶｓｕｂ２は不安定になる。また、Ｖｓｕｂ１は、固体撮像素子を製造する過程において調整することが可能であるが、Ｖｓｕｂ２は、抵抗Ｒ３を固体撮像素子を製造した後に取り付けていたので、調整が難しくなっていた。
【００２６】
【発明が解決しようとする課題】
一般的に、動画撮影時よりも静止画の撮影時において、基板電位に対する高い精度が要求されるが、上述のように、（２）式で表されるＶｓｕｂ２の方が誤差は大きくなる。基板電位にばらつきが生じると、固体撮像素子の飽和出力電圧のばらつきも増加する。これを補償するためには、固体撮像素子の飽和出力電圧の上限を上げる必要がある。その結果、固体撮像素子のダイナミックレンジが狭くなってしまう。
【００２７】
本発明は、デジタルカメラにおいて、静止画を撮影する場合の基板電位の精度を高め、ダイナミックレンジを広くすることを目的とする。
【００３１】
【課題を解決するための手段】
本発明の一観点によれば、固体撮像装置に第１の基板電位と該第１の基板電位よりも高い第２の基板電位とを含む少なくとも２種類以上の基板電位のいずれかを供給するのに適した電圧供給回路であって、一端が接地電位に接続される第１の抵抗と、該第１の抵抗の他端とその一端が接続され、その他端が電源電位に接続される第２の抵抗と、前記第１の抵抗と前記第２の抵抗との節点から延びて基板電位を供給するための出力端子を形成する第１の配線と、前記節点と前記出力端子との間の前記第１の配線からその一端が分岐し他端において電源電位に接続される第２の配線と、該第２の配線の途中に形成された第３の抵抗と、前記第２の配線の途中に形成され、前記節点と前記電源電位との間を切断又は接続することにより、基板電位を前記第１の基板電位と前記第２の基板電位との間で切り替えるスイッチ手段とを含み、前記スイッチ手段がオフした際に得られる第１の基板電位は静止画撮影モードに適した基板電位であり、前記スイッチ手段がオンした際に得られる前記第２の基板電位は動画撮影モードに適した基板電位である電圧供給回路が提供される。
【００３２】
上記電圧供給回路を用いると、固体撮像装置の基板電位を、第１の抵抗と第２の抵抗との比のみによって規定される低い電位を静止画撮影モードに適した基板電位に設定することができる。第３の抵抗が関係する場合よりも、電位をより精度良く設定することができる。
【００３５】
【発明の実施の形態】
より高い精度を要求される静止画モード用の基板バイアス電位は、精度の高い電圧分割回路で、抵抗Ｒ１、Ｒ２で静止画モード用の基板バイアス電位を形成すれば良い。このために、同一半導体基板内に抵抗Ｒ１とＲ２を形成する。
【００３６】
動画用の基板電位として、静止画モード用の基板電位よりも高い電位を得るために、高電圧側の抵抗値を低くするか、低電圧側の抵抗値を高くすれば良い。前者は、高電圧側の抵抗Ｒ２に抵抗Ｒ３を並列に接続することによって実現できる。
【００３７】
図１（Ａ）は、２種類以上の基板電圧を発生させるための新しい電圧供給回路の回路図である。
【００３８】
電圧供給回路Ｂは、直列に接続された抵抗Ｒ１及び抵抗Ｒ２を含む。抵抗Ｒ１の一端Ｐ１は接地端子ＧＮＤに接続されており、他端Ｐ２は抵抗Ｒ２の一端Ｐ３と相互接続されている。抵抗Ｒ２の他端Ｐ４は電源端子Ｖｐに接続されている。
【００３９】
抵抗Ｒ１と抵抗Ｒ２との相互接続点である節点Ｐ５と出力端子Ｐ８との間に、逆流防止用のダイオードＤ１を含む配線Ｌ１が接続されている。出力端子Ｐ８から固体撮像装置の基板に対して基板電位Ｖｓｕｂが供給される。
【００４０】
配線Ｌ１の途中に節点Ｐ５が形成され、節点Ｐ５と電源端子Ｖｐとの間には、節点Ｐ６から延びる配線Ｌ２により、抵抗Ｒ２と並列に抵抗Ｒ３とトランジスタＴ２との直列接続が形成されている。配線Ｌ２の一端Ｐ７は電源電圧に接続されている。
【００４１】
抵抗Ｒ３は外付けの抵抗であり、トランジスタＴｒ２は外付けのバイポーラトランジスタである。図の構成においては、バイポーラトランジスタのエミッタ端子が抵抗Ｒ３の一端に、コレクタ端子が電源端子Ｖｐに接続される。
【００４２】
図１（Ａ）に示す電圧供給回路Ｂは、図６に示す電圧供給回路と比べて、抵抗Ｒ３とトランジスタＴｒとを含む配線Ｌ２が電圧分割する相互接続点Ｐ５と電源端子Ｖｐとの間に接続されている点で異なる。
【００４３】
ＯＦＤ制御パルス信号発生回路１が、トランジスタＴｒ２のベース端子に接続されている。ＯＦＤ制御パルス信号発生回路１から発生するパルス信号によりトランジスタＴｒ２をオン／オフすることにより、抵抗Ｒ３の一端Ｐ７を電源端子に接続するか、或いは抵抗Ｒ３をフローティングにするかを切り替える。トランジスタＴｒ２をオンすると、一端Ｐ７が電源電圧Ｖｐに接続される。トランジスタＴｒ２をオフすると、抵抗Ｒ３がフローティングになる。
【００４４】
上記の電圧供給回路Ｂにおいて、出力端子Ｐ８における電位、すなわち撮像装置の基板に供給される基板バイアス電位Ｖｓｕｂは、トランジスタＴｒ２がオフの場合には下記の（３）式で、トランジスタＴｒ２がオンの場合には下記の（４）式で表される。
【００４５】
すなわち、抵抗Ｒ３がフローティングの場合には、Ｖｓｕｂと抵抗Ｒ３とは関係なくなり、Ｖｓｕｂは以下の式で表される。
【００４６】
Ｖｓｕｂ３＝（Ｖｐ×Ｒ１）／（Ｒ１＋Ｒ２） （３）
トランジスタＴｒ２がオンすると、抵抗Ｒ２と抵抗Ｒ３とが並列に接続された状態になる。このとき、出力端子Ｐ８の電圧（基板への供給電圧）Ｖｓｕｂは以下の式（４）で表される。但し、トランジスタＴｒ２のオン抵抗はＲ３に比べて十分に小さいものとした。
【００４７】
Ｖｓｕｂ４＝（Ｖｐ×Ｒ１）／（Ｒ２，３＋Ｒ２） （４）
但し、Ｒ２，３＝（Ｒ２×Ｒ３）／（Ｒ２＋Ｒ３）である。
【００４８】
上記（３）式又は（４）式で表される電圧Ｖｓｕｂ３とＶｓｕｂ４とが基板電位として供給される。
【００４９】
静止画の撮影時には、トランジスタＴｒ２をオフにする。（３）式で表されるようにＶｓｕｂ３は小さい値をとる。動画撮影時には、トランジスタＴｒ２をオンにする。（４）式で表されるように、Ｖｓｕｂ４は小さい値をとる。
【００５０】
ここで、より精度の要求される静止画撮影時の基板電位Ｖｓｕｂ３は、抵抗Ｒ１と抵抗Ｒ２とのみにより規定される。抵抗Ｒ１と抵抗Ｒ２は内部抵抗（オンチップ抵抗）で形成する。オンチップ抵抗を半導体不純物層により形成する場合には、不純物濃度のばらつきや抵抗層の寸法のばらつきによって抵抗が変化する。但し、抵抗Ｒ１と抵抗Ｒ２を同一基板上のほぼ同じ領域内に近接して形成すると、両者の抵抗値の変動は連動しているのが一般的であり、式（３）におけるＶｓｕｂ３の値に影響を与えにくい。
【００５１】
動画撮影時よりも静止画の撮影時の方が基板電位に対して高い精度が要求される。上述のように、（３）式で表されるＶｓｕｂ３は誤差が小さいため、基板電位にばらつきが生じにくい。従って、固体撮像素子の飽和出力電圧のばらつきも低減し、固体撮像素子のダイナミックレンジを広くとることが可能となる。
【００５２】
抵抗Ｒ３として、外部抵抗を用いると抵抗値にばらつきが生じる。抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３とは、独立に変動する。このため、式（４）で表されるＶｓｕｂ４にはばらつきが生じやすい。但し、動画撮影時の方が静止画の撮影時よりも、基板電位に対する要求精度が低いため、実用上特に問題が生じない。
【００５３】
尚、節点Ｐ６と節点Ｐ７との間には、節点Ｐ６から順に、抵抗Ｒ３とトランジスタＴｒ２とが接続されている回路を例に説明したが、節点Ｐ６から順にトランジスタＴｒ２と、抵抗Ｒ３とが接続されている回路も、本発明の範疇に入るものとする。より具体的には、請求項１などに記載されている発明の範囲に入るものとする。
【００５４】
電圧分割回路を２つの抵抗で形成する場合を説明したが、一方の抵抗を定電流源で置換しても良い。
【００５５】
図１（Ｂ）に示す電圧供給回路は、図１（Ａ）の電圧供給回路において抵抗Ｒ１を定電流源に置換している。定電流源としては、Ｄ型ＭＯＳＦＥＴ：Ｔｒ２’が用いられている。Ｄ型ＭＯＳＦＥＴ：Ｔｒ２’のゲート端子Ｇに印加する電圧により抵抗値を調整することができる。
【００５６】
この回路においても、図１（Ａ）に示す電圧供給回路と同様の回路動作が可能である。尚、上記の回路においては、Ｒ１を定電流源（ＦＥＴ）としたが、Ｒ２のみ或いはＲ１とＲ２の両方を定電流源（ＦＥＴ）としても良い。Ｒ１又はＲ２のいずれかの代わりに定電流源（ＦＥＴなど）を用いると、残った方の抵抗（Ｒ１又はＲ２の値）を決めることにより、一定の電流値い基づいて電圧（Ｖ＝ＩＲ）を決めることができる。
【００５７】
本発明の第１の実施の形態による電圧供給回路について図２及び図３を参照して説明する。
【００５８】
図２は、本発明の第１の実施の形態による電圧供給回路とＣＣＤ固体撮像装置との関係を示す図である。図３は、本実施の形態による電圧供給回路と、電圧供給回路から供給される基板電位Ｖｓｕｂを受けて動作するＣＣＤ固体撮像素子とを示す概略回路図である。
【００５９】
電圧供給回路Ｃの出力は固体撮像装置Ｄの基板に接続されている。
【００６０】
固体撮像装置Ｄは、ｎ型シリコン基板１０と、ｎ型シリコン基板１０に形成される光電変換素子１３とを含む。尚、実際には、基板上に多数の光電変換素子１３が形成されている。光電変換素子１３は、ｎ型シリコン基板１０内に形成されるｐウェル層１１と、ｐウェル層１１内に形成されるｎ型半導体層１４とのｐｎ接合により形成されている。光電変換素子１３に近接してｎ型半導体層により垂直電荷転送チャネル１５が形成されている。光電変換素子１３と垂直電荷転送チャネル１５との間に読み出しゲート１７が形成されている。光電変換素子１３や垂直電荷転送チャネル１５の上に、例えば酸化シリコンにより絶縁膜２３が形成されている。絶縁膜２３上に、例えば多結晶シリコンにより電荷転送電極２５が形成されている。さらに基板上には、平坦化膜３１が形成されている。平坦化膜３１内に、光電変換素子１３の開口部以外の領域を覆う遮光膜３３が例えばＡｌにより形成されている。
【００６１】
上記の固体撮像装置Ｄにおいて、ｐウェル層１１は接地（ＧＮＤ）されている。ｎ型半導体基板１０には、電圧供給回路Ｃから出力端子Ｐ８を介して基板電位Ｖｓｕｂが供給される。基板電位Ｖｓｕｂの値を調整することにより、光電変換素子１３内の過剰な電荷（電子）を基板１０側に引き抜くことができる。
【００６２】
ところで、基板に供給される電圧は、通常、動画モードにおいて６Ｖから１４Ｖの間の値が必要である。静止画モードでは、４Ｖから１１．５Ｖの電圧であり、かつ、動画モードの場合よりも低い電圧が必要になる。電源電圧Ｖｐは一般的に１６Ｖである。従って、通常のＣＭＯＳ回路の電源電圧、例えば、０Ｖと３．３Ｖとの２種類の電圧をバイポーラトランジスタのベース端子に供給しても、バイポーラトランジスタをオンオフさせることは難しい。
【００６３】
そこで、図３に示すように、抵抗Ｒ３の一端Ｐ２１と電源電圧端子Ｖｐとの間に、複合デジタルトランジスタ回路３５を接続する。複合デジタルトランジスタ回路３５は、抵抗Ｒ３の一端と電源電圧Ｖｐとの間に接続されており、例えば、４つの抵抗Ｒ５からＲ８までと、２つのトランジスタＴｒ３及びＴｒ４とを含む。
【００６４】
より詳細には、Ｐ２３とＰ２１との間に１つのバイポーラトランジスタＴｒ３のエミッタ端子Ｅ３とコレクタ端子Ｃ３とが接続されている。バイポーラトランジスタＴｒ３のベース端子Ｂ３とエミッタ端子Ｅ３との間に抵抗Ｒ５が接続されている。抵抗Ｒ５と接地点ＧＮＤとの間に、抵抗Ｒ５側から順に抵抗Ｒ６とバイポーラトランジスタＴｒ４とが接続されている。抵抗Ｒ５と抵抗Ｒ６との間の点Ｐ２５とバイポーラトランジスタＴｒ３のベース端子Ｂ３との間が結線されている。バイポーラトランジスタＴｒ４のベース端子Ｂ４（Ｐ２８）とエミッタ端子Ｅ４とは抵抗Ｒ８を介して接続されている。点Ｐ２８とＯＦＤ電圧制御パルス発生回路１（電源電圧３．３Ｖ）との間には抵抗Ｒ７が接続されている。
【００６５】
複合デジタルトランジスタ回路３５の動作について以下に説明する。
【００６６】
複合デジタルトランジスタ回路３５においては、トランジスタＴｒ４のトランジスタ特性と、抵抗Ｒ５及び抵抗Ｒ６との直列接続負荷抵抗（Ｒ５＋Ｒ６）による負荷線とによって動作点が決まる。ＯＦＤ電圧パルス信号発生回路１から、トランジスタＴｒ４のベース端子に対して例えば０Ｖの電圧が印加されると、トランジスタＴｒ４はオフ状態となる。トランジスタＴｒ４のコレクタ端子と抵抗Ｒ６との間の節点における電位は、例えば８Ｖ程度と高くなる。節点Ｐ２５における電位は、この８Ｖと電源電位１６Ｖとの間の電位であって、抵抗Ｒ５と抵抗Ｒ６との抵抗値によって電圧分割される値で決まる。例えば、抵抗Ｒ５と抵抗Ｒ６との値を等しくすると、接点Ｐ２５における電位は、１２Ｖとなる。トランジスタＴｒ３のエミッタ−ベース間に印加される電圧は、４Ｖとなる。バイポーラトランジスタＴｒ３はオンしない。従って、抵抗Ｒ３はフローティングとなり、ＯＦＤ端子３４の電位は、抵抗Ｒ１と抵抗Ｒ２との電圧分割により決まる電位になる。
【００６７】
一方、トランジスタＴｒ４のベース端子に３．３Ｖの電圧が印加されると、トランジスタＴｒ４はオンする。従って、トランジスタＴｒ４のコレクタ端子と抵抗Ｒ６との間の節点における電位は、例えば１Ｖ程度と低くなる。接点Ｐ２５における電位は、例えば８．５Ｖ程度となり、トランジスタＴｒ３のエミッタ−ベース間電圧は、７．５Ｖ程度と高くなる。トランジスタＴｒ３がオン状態となる。
【００６８】
従って、抵抗Ｒ３は抵抗Ｒ２と並列接続の状態なり、ＯＦＤ端子３４の電位は、抵抗Ｒ１と抵抗Ｒ２及び抵抗Ｒ３の並列抵抗との電圧分割により決まる電位になる。
【００６９】
以上のように、複合デジタルトランジスタ回路３５を用いると、通常のＣＭＯＳ回路の電源電圧である３．３Ｖを用いて、本実施の形態による電圧供給回路を正常に動作させることができる。
【００７０】
本実施の形態による電圧供給回路を用いれば、高い精度を要求される静止画撮影時の基板電位Ｖｓｕｂ３のばらつきを低減することができる。従って、固体撮像素子の飽和出力電圧のばらつきも低減し、固体撮像素子のダイナミックレンジを広くとることが可能となる。
【００７１】
次に、本発明の第２の実施の形態による電圧供給回路について図４を参照して説明する。
【００７２】
本発明の第２の実施の形態による電圧供給回路は、回路構成としては第１の実施の形態による電圧供給回路（図１及び図３に示す）と同様である。但し、抵抗Ｒ３を、抵抗Ｒ１及びＲ２と同様に同一チップ上に形成している点が異なる。
【００７３】
図４は、本発明の第２の実施の形態による電圧供給回路（分圧回路）の回路図である。図４に示す回路は、図６に示す回路と同様の回路である。従って、半導体基板に供給される電圧Ｖｓｕｂは、上記の式（１）から（３）までによって表される。
【００７４】
但し、本実施の形態による電圧供給回路（分圧回路）は、抵抗Ｒ３が、抵抗Ｒ１及び抵抗Ｒ２と同じチップ上に形成されている点で、図６の回路構成と異なる。抵抗Ｒ３としてオンチップ抵抗を用いると、抵抗の変動が少なくなる。
【００７５】
尚、図４では、トランジスタＴｒ２’としてはＭＯＳ型トランジスタを用いている。ＭＯＳ型トランジスタの変わりに、ＭＯＳ型トランジスタと製造工程の整合性が良いＢｉＣＭＯＳプロセスにより形成したバイポーラトランジスタを用いても良いし、ＣＭＯＳプロセスと整合する縦型のバイポーラトランジスタを用いても良い。ＭＯＳトランジスタを用いる場合には、例えばゲート幅の大きなトランジスタを用いてトランジスタのオン抵抗を低くするのが好ましい。
【００７６】
図４に示すように、抵抗Ｒ１及び抵抗Ｒ３は、電圧供給回路（分圧回路）Ｅと固体撮像装置とを製造した後に、それらの抵抗値を調整できるように構成されている。より詳細には、抵抗Ｒ１は、直列に接続された７つの抵抗Ｒ１−１からＲ１−７までを含んでいる。抵抗体Ｒ１−１からＲ１−７までは、例えばポリシリコン層により形成されている。ポリシリコン層とポリシリコン層との間は、低抵抗金属、例えばＡｌ配線により接続されている。抵抗体としてポリシリコン層を用いる。半導体中に不純物を拡散させることにより形成する不純物拡散層などを用いても良いが、ポリシリコン層を用いた方が、リニアな電流電圧特性を得ることができる。
【００７７】
抵抗Ｒ１−２から抵抗Ｒ１−７までの各抵抗とそれぞれ並列に、ヒューズＨ１−１からＨ１−６が直列接続されている。ヒューズＨ１−１からＨ１−６までの間と両端には、パッドＰＡＤ１からＰＡＤ７が形成されている。例えばパッドＰＡＤ１とＰＡＤ２との間にはヒューズＨ１−１が抵抗Ｒ１−２と並列に配置されている。尚、ヒューズは、例えばアモルファスシリコン層又は多結晶シリコン層などにより半導体基板に形成することができる。
【００７８】
抵抗Ｒ３は、抵抗Ｒ３−１とＲ３−２とＲ３−３との３つの抵抗が直列に接続されて形成されている。抵抗Ｒ３−１及び抵抗Ｒ３−２と並列にヒューズＨ３−１とＨ３−２と、パッドＰＡＤ８及びＰＡＤ９が形成されている。
【００７９】
尚、抵抗Ｒ２は１つの抵抗によって形成されているが、Ｒ１やＲ３と同様に複数個の抵抗を直列に接続することにより形成しても良い。ひょうーずをもうければ、Ｒ２の抵抗値を調整することもできる。
【００８０】
電圧供給回路における抵抗の調整方法について、抵抗Ｒ１の抵抗値を調整する方法を例に説明する。ヒューズＨ１−１からＨ１−６までが全て短絡されている場合には、抵抗Ｒ１はほとんど抵抗Ｒ１−１の値によって決まる。抵抗Ｒ１の値を高く調整するためには、例えばパッドＰＡＤ１とＰＡＤ２との間にヒューズＨ１−１が切断できる程度の高電圧を印加する。ヒューズＨ１−１が切断されると、抵抗Ｒ１を、抵抗Ｒ１−１と抵抗Ｒ１−２との直列抵抗によって決まる抵抗値に調整できる。同様に、ヒューズＨ１−２からＨ１−６までのいずれか、或いは全てを切断すると、抵抗値をほぼ所望の値に調整することができる。抵抗Ｒ３についても同様である。
【００８１】
本実施の形態による電圧供給回路では、抵抗Ｒ１と抵抗Ｒ２に加えて抵抗Ｒ３も内部抵抗（オンチップ抵抗）により形成している。加えて、オンチップ抵抗の抵抗値を精密に調整するための調整手段を具備している。
【００８２】
従って、抵抗Ｒ１、Ｒ２およびＲ３の値をかなりの精度で調整することが可能である。 前述のように、動画撮影時のみならず静止画撮影時の基板電位も高い精度で調整することができる。従って、固体撮像素子の飽和出力電圧のばらつきも低減し、固体撮像素子のダイナミックレンジを広くとることが可能となる。
【００８３】
次に、本発明の第２の実施の形態の変形例による電圧供給回路（分圧回路）について図４及び図５を参照して説明する。
【００８４】
この変形例による電圧供給回路においては、例えば抵抗Ｒ１を構成する抵抗Ｒ１−１を基準にして、抵抗Ｒ１−２からＲ１−７までが、順に抵抗Ｒ１−１の２倍体、４倍体、８倍体、・・・、３２倍体、すなわち、Ｒ１−ｎの２n-1倍体の抵抗とする。抵抗体をこのように構成すれば、Ｒ１−２からＲ１−７までのいずれの抵抗を用いるかにより、Ｒ１の値を調整することが容易になる。
【００８５】
抵抗Ｒ１−１をユニット抵抗として、そのユニット抵抗の２n-1倍体の抵抗を形成する技術について図５を参照して説明する。図５は、抵抗ユニット５０の構成と、抵抗ユニット５０を用いて形成された抵抗ユニット５０の４倍体抵抗Ｒ１−３の構成とを示す概略図である。
【００８６】
図５に示すように、抵抗ユニット５０は、例えばＡｌにより形成された対向する２つの接続部５１ａ及び５１ｂと、接続部５１ａと接続部５１ｂとの間に、例えば棒状の４本の微小抵抗体５５−１から５５−４までを含む。微小抵抗体５５−１から５５−４までは、その両端が、例えばコンタクトホール５３を介して接続部５１ａと接続部５１ｂとに電気的に接続されている。微小抵抗体５５−１から５５−４までは同じ抵抗値を有しており、そのうちの１本分の抵抗をｒとすると、抵抗ユニット５０の抵抗はｒ／４となる。
【００８７】
例えば、抵抗Ｒ１−３は、この上記と同様の抵抗ユニット５０を４つ直列に接続することにより形成されており、その抵抗はほぼｒとなる。直列接続する抵抗ユニット数により、抵抗値を調整することができる。同一チップ上に形成される同じ抵抗ユニットを用いて、抵抗Ｒ１を構成する抵抗Ｒ１−１からＲ１−７までと、Ｒ２と、Ｒ３−１からＲ３−３までと、を構成する。
【００８８】
抵抗ユニット５０を、例えば４本の微小抵抗体を並列接続にすると、抵抗値を調節するためにヒューズを切断する際に、パッドＰＡＤ間に高電圧を印加しても抵抗体が切断されにくくなる。抵抗体に流れる電流が、各微小抵抗体に分割されるため、各微小抵抗体に流れる電流値が小さくなるためである。
【００８９】
加えて、微小抵抗体の寸法等に若干のばらつきが生じても、複数本の微小抵抗体により抵抗ユニットを形成するため、抵抗ユニット自体の抵抗値をほぼ一定に保つことができる。
【００９０】
従って、動画の撮影時のみならず、静止画の撮影時においても基板電位の精度を高めることができ、デジタルカメラのダイナミックレンジを大きくとることができる。
【００９１】
尚、第２の実施の形態による電圧供給回路では、抵抗Ｒ３も抵抗Ｒ１及び抵抗Ｒ２と同様に同一の半導体基板上に形成できる。上記第２の実施の形態及びその変形例による電圧供給回路においては、第１の実施の形態による電圧供給回路の場合と異なり、必ずしも抵抗Ｒ３の一端を電源電圧側と接続しなくても良い。一般的な電圧供給回路と同様に抵抗Ｒ３の一端を接地することも可能である。
【００９２】
以上、第１及び第２の実施の形態について縦型ＯＦＤ構造を有する固体撮像装置において基板電位を供給するための電圧供給回路を例にして説明したが、上記の各構成は、横型ＯＦＤ構造を有する固体撮像装置に適用することもできる。加えて、上記の各構成は、ＣＣＤ固体撮像装置のみでなく、ＣＭＯＳ型の固体撮像装置に適用することも可能である。
その他、固体撮像装置に供給する他の電位、例えば、リセットゲート（ＲＳ）の基準電位を変調する場合にも用いることができる。
【００９３】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【００９４】
【発明の効果】
２種以上の電圧を供給する電圧供給回路において、低電圧側の供給電圧のばらつきを低減できる。特に、固体撮像装置の基板に供給される基板電位の精度を高め、デジタルカメラのダイナミックレンジを広くすることができる。
【図面の簡単な説明】
【図１】 ２種類以上の基板電圧を発生させるための電圧供給回路の原理を説明するための概略図である。図１（Ａ）は分圧抵抗として全て抵抗体を用いた回路であり、図１（Ｂ）は抵抗Ｒ１の代わりに低電流源を用いた電圧供給回路の回路図である。
【図２】 本発明の第１の実施の形態による電圧供給回路とＣＣＤ固体撮像装置との関係を示す構造断面図である。
【図３】 本発明の第１の実施の形態による電圧供給回路と、電圧供給回路から供給される基板電位Ｖｓｕｂを受けて動作するＣＣＤ固体撮像素子とを示す概略図である。
【図４】 本発明の第２の実施の形態による電圧供給回路の回路図である。
【図５】 本発明の第２の実施の形態の変形例による電圧供給回路である。
【図６】 ２種類以上の基板電圧を発生させるための一般的な電圧供給回路の回路図である。
【符号の説明】
Ｂ 分圧回路（電圧供給回路）
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｔｒ２ トランジスタ
Ｔｒ２’ Ｄ型ＦＥＴ
Ｌ１ 配線
１ ＯＦＤ制御パルス信号発生回路
３ パルス信号発生回路
ＧＮＤ 接地電位（接地端子）
Ｖｐ 電源電位（電源端子）
Ｈ ヒューズ
ＰＡＤ パッド
３５ 複合デジタルトランジスタ回路（電圧調整回路）
５０ 抵抗ユニット
５５ 微小抵抗体
【発明の属する技術分野】
本発明は、集積回路に関し、特に固体撮像装置に用いるのに適しており、固体撮像装置に対して２種以上の設定電圧を供給できる電圧供給回路と、そのような電圧供給回路を含むデジタルカメラに関する。
【０００２】
【従来の技術】
デジタルスチルカメラなどに用いられる固体撮像装置、特にＣＣＤ固体撮像装置の高密度化が図られている。
【０００３】
ＣＣＤ固体撮像装置では、２次元平面上に行方向及び列方向に整列して光電変換素子が多数形成されている。各光電変換素子列の間に、一方の光電変換素子絵列に近接して、各１本の垂直ＣＣＤが形成されている。
【０００４】
照射される光量に応じて各光電変換素子に電荷が蓄積される。光電変換素子列に近接して形成されている垂直ＣＣＤに１の光電変換素子列からの信号電荷を読み出す。垂直ＣＣＤを介して光電変換素子に蓄積された信号電荷の量を検出することにより、撮像を行うことができる。
【０００５】
光電変換素子に蓄積される電荷量は光電変換素子に照射される光量に対応する。同じ光電変換素子に蓄積することができる最大電荷量は決まっており、これを飽和光量と呼ぶ。光電変換素子に飽和光量以上の強い光が入射すると、信号電荷が溢れる。垂直ＣＣＤに余剰電荷が漏れ込むと、垂直方向（列方向）に電荷が広がって垂直の縞模様となり、画質を劣化させる。これをブルーミングと称する。
【０００６】
ブルーミング現象を避けるために、ＣＣＤ固体撮像装置においては、光電変換素子内の余剰電荷を捨てることができるように、光電変換素子に並列にオーバフロードレインを設けていた。
【０００７】
最近では、縦型オーバフロードレイン構造が採用されている。縦型オーバフロードレイン構造では、光電変換素子が形成されているｐウェルとｎ型基板との間にｐ−ｎ接合が逆バイアスになるように基板電圧を印加することにより、余剰電荷を基板内部に捨てる。オーバフロードレインを光電変換素子の下方に設けることにより、光電変換素子の占有面積を大きくすることができる。
【０００８】
ところで、最近のデジタルスチルカメラなどにおいては、静止画を撮影するための静止画撮影モードと、静止画を撮影するタイミングや構図を決定するための動画を表示させるための動画モードとを備えている。一般的に、縦型オーバフロードレイン構造を有する固体撮像装置においては、静止画モードと動画モードとで異なる基板電位が設定される。
【０００９】
静止画モードにおいては、撮影直前にメカニカルシャッタを開にする。動画モードにおいては、連続して撮影が行われるためメカニカルシャッタを開のままにしておく。動画モードでは、光電変換素子に常時電荷が流れ込み、その分だけ電荷量が底上げされる。従って、動画モードの場合には、余剰の信号電荷をより多く基板側に引き抜く必要があり、通常、静止画モードの場合よりも基板電位を高くしている。基板電位として２種類の電圧を切り替えて供給する必要がある。
【００１０】
図６に、２種類以上の基板電圧を発生させるための電圧供給回路の回路図を示す。
【００１１】
図６に示すように、電圧供給回路Ａは、直列に接続された２つの抵抗Ｒ１及び抵抗Ｒ２を含む。抵抗Ｒ１の一端Ｐ１は接地されており、他端Ｐ２は抵抗Ｒ２の一端Ｐ３と接続されている。抵抗Ｒ２の他端Ｐ４は電源電圧Ｖｐに接続されている。
【００１２】
抵抗Ｒ１と抵抗Ｒ２との節点Ｐ５から基板まで配線Ｌ１が延びており、基板電位Ｖｓｕｂを出力する出力端子を形成する。配線Ｌ１の途中の分岐点Ｐ６から分岐された配線Ｌ２が形成されている。配線Ｌ２の一端Ｐ７は接地されている。配線Ｌ２の途中には、分岐点Ｐ６から接地点に向けて順に抵抗Ｒ３とトランジスタＴｒ１とが形成されている。抵抗Ｒ３は外付けの抵抗であり、トランジスタＴｒ１は外付けのバイポーラトランジスタである。
【００１３】
トランジスタＴｒ１として外付けのバイポーラトランジスタを用いているのは、ＭＯＳ型トランジスタと比べてバイポーラトランジスタの方がオン抵抗を低くできるからである。抵抗Ｒ３とトランジスタＴｒ１とはセットで外付けされるのが一般的である。
【００１４】
トランジスタＴｒ１のベース端子Ｂには、オーバフロードレイン制御パルスを印加するＯＦＤ制御パルス信号発生回路１０１が接続されている。分岐点Ｐ６と出力端子Ｐ８との間には、逆流防止用のダイオードが形成されている。
【００１５】
出力端子Ｐ８に対して容量Ｃ１０１を介してシャッタパルス電圧（高いパルス電圧：例えば２４Ｖ）を印加するためのパルス信号電圧発生回路１０３が接続されている。
【００１６】
抵抗Ｒ１とＲ２とのうち少なくとも一方の抵抗は、抵抗値を調整することができるように構成されている。そして、チップごとにブルーミングを抑制できる基板電位に調整する。
【００１７】
ＯＦＤ制御パルス信号発生回路１０１により、トランジスタＴｒ１をオン／オフすることにより、抵抗Ｒ３の一端Ｐ７を接地させるか、或いはフローティングにするかを切り替える。トランジスタＴｒ１がオンすると、一端Ｐ７が接地される。トランジスタＴｒ１がオフすると、一端Ｐ７がフローティングになる。
【００１８】
上記の電圧供給回路Ａにおいて、出力端子Ｐ８における電位、すなわち基板に供給される電位Ｖｓｕｂは、一端Ｐ７がフローティングの場合には（１）式で、一端Ｐ７が接地されている場合には（２）式で表される。
【００１９】
すなわち、抵抗Ｒ３の一端Ｐ７がフローティングの場合には、基板電位Ｖｓｕｂは抵抗Ｒ３と関係がない。
【００２０】
Ｖｓｕｂ１＝（Ｖｐ×Ｒ１）／（Ｒ１＋Ｒ２） （１）
抵抗Ｒ３が接地されると、Ｒ１とＲ３とが並列に接続された状態になる。このとき、基板電位（基板に供給される電圧）Ｖｓｕｂは以下の式で表される。但し、トランジスタＴｒ１のオン抵抗はＲ３に比べて十分に小さいものと仮定した。
【００２１】
Ｖｓｕｂ２＝（Ｖｐ×Ｒ１，３）／（Ｒ１，３＋Ｒ２） （２）
ここで、Ｒ１，３＝（Ｒ１×Ｒ３）／（Ｒ１＋Ｒ３）である。
【００２２】
静止画の撮影時には、トランジスタＴｒ１をオンする。（２）式で表されるようにＶｓｕｂ２は小さい値をとる。動画撮影時には、トランジスタＴｒ１をオフにする。（１）式で表されるように、Ｖｓｕｂ１は大きい値をとる。
【００２３】
上述のように、抵抗Ｒ３はトランジスタＴｒ１とともに外付けである。これに対して、抵抗Ｒ１と抵抗Ｒ２とは内部抵抗（オンチップ抵抗）を用いる。オンチップ抵抗は、抵抗層を半導体不純物層により形成する場合にはその不純物濃度のばらつきや抵抗層の寸法のばらつきによって変化する。但し、Ｒ１とＲ２とは同一基板上のほぼ同じ領域内に近接して形成されるため、両者の抵抗値は連動して変動するのが一般的であり、式（１）におけるＶｓｕｂ１の値に影響を与えにくい。
【００２４】
これに対して抵抗Ｒ３は、外部抵抗を用いる場合が多い。外部抵抗は一定の抵抗値のものを使うが、それでも抵抗値にばらつきは生じる。特に、Ｒ１とＲ２のように連動して抵抗値が変動しないので、式（２）で表されるＶｓｕｂ２に、ばらつきが生じやすい。
【００２５】
従って、（１）式で表されるＶｓｕｂ１は比較的安定であるが、（２）式で表されるＶｓｕｂ２は不安定になる。また、Ｖｓｕｂ１は、固体撮像素子を製造する過程において調整することが可能であるが、Ｖｓｕｂ２は、抵抗Ｒ３を固体撮像素子を製造した後に取り付けていたので、調整が難しくなっていた。
【００２６】
【発明が解決しようとする課題】
一般的に、動画撮影時よりも静止画の撮影時において、基板電位に対する高い精度が要求されるが、上述のように、（２）式で表されるＶｓｕｂ２の方が誤差は大きくなる。基板電位にばらつきが生じると、固体撮像素子の飽和出力電圧のばらつきも増加する。これを補償するためには、固体撮像素子の飽和出力電圧の上限を上げる必要がある。その結果、固体撮像素子のダイナミックレンジが狭くなってしまう。
【００２７】
本発明は、デジタルカメラにおいて、静止画を撮影する場合の基板電位の精度を高め、ダイナミックレンジを広くすることを目的とする。
【００３１】
【課題を解決するための手段】
本発明の一観点によれば、固体撮像装置に第１の基板電位と該第１の基板電位よりも高い第２の基板電位とを含む少なくとも２種類以上の基板電位のいずれかを供給するのに適した電圧供給回路であって、一端が接地電位に接続される第１の抵抗と、該第１の抵抗の他端とその一端が接続され、その他端が電源電位に接続される第２の抵抗と、前記第１の抵抗と前記第２の抵抗との節点から延びて基板電位を供給するための出力端子を形成する第１の配線と、前記節点と前記出力端子との間の前記第１の配線からその一端が分岐し他端において電源電位に接続される第２の配線と、該第２の配線の途中に形成された第３の抵抗と、前記第２の配線の途中に形成され、前記節点と前記電源電位との間を切断又は接続することにより、基板電位を前記第１の基板電位と前記第２の基板電位との間で切り替えるスイッチ手段とを含み、前記スイッチ手段がオフした際に得られる第１の基板電位は静止画撮影モードに適した基板電位であり、前記スイッチ手段がオンした際に得られる前記第２の基板電位は動画撮影モードに適した基板電位である電圧供給回路が提供される。
【００３２】
上記電圧供給回路を用いると、固体撮像装置の基板電位を、第１の抵抗と第２の抵抗との比のみによって規定される低い電位を静止画撮影モードに適した基板電位に設定することができる。第３の抵抗が関係する場合よりも、電位をより精度良く設定することができる。
【００３５】
【発明の実施の形態】
より高い精度を要求される静止画モード用の基板バイアス電位は、精度の高い電圧分割回路で、抵抗Ｒ１、Ｒ２で静止画モード用の基板バイアス電位を形成すれば良い。このために、同一半導体基板内に抵抗Ｒ１とＲ２を形成する。
【００３６】
動画用の基板電位として、静止画モード用の基板電位よりも高い電位を得るために、高電圧側の抵抗値を低くするか、低電圧側の抵抗値を高くすれば良い。前者は、高電圧側の抵抗Ｒ２に抵抗Ｒ３を並列に接続することによって実現できる。
【００３７】
図１（Ａ）は、２種類以上の基板電圧を発生させるための新しい電圧供給回路の回路図である。
【００３８】
電圧供給回路Ｂは、直列に接続された抵抗Ｒ１及び抵抗Ｒ２を含む。抵抗Ｒ１の一端Ｐ１は接地端子ＧＮＤに接続されており、他端Ｐ２は抵抗Ｒ２の一端Ｐ３と相互接続されている。抵抗Ｒ２の他端Ｐ４は電源端子Ｖｐに接続されている。
【００３９】
抵抗Ｒ１と抵抗Ｒ２との相互接続点である節点Ｐ５と出力端子Ｐ８との間に、逆流防止用のダイオードＤ１を含む配線Ｌ１が接続されている。出力端子Ｐ８から固体撮像装置の基板に対して基板電位Ｖｓｕｂが供給される。
【００４０】
配線Ｌ１の途中に節点Ｐ５が形成され、節点Ｐ５と電源端子Ｖｐとの間には、節点Ｐ６から延びる配線Ｌ２により、抵抗Ｒ２と並列に抵抗Ｒ３とトランジスタＴ２との直列接続が形成されている。配線Ｌ２の一端Ｐ７は電源電圧に接続されている。
【００４１】
抵抗Ｒ３は外付けの抵抗であり、トランジスタＴｒ２は外付けのバイポーラトランジスタである。図の構成においては、バイポーラトランジスタのエミッタ端子が抵抗Ｒ３の一端に、コレクタ端子が電源端子Ｖｐに接続される。
【００４２】
図１（Ａ）に示す電圧供給回路Ｂは、図６に示す電圧供給回路と比べて、抵抗Ｒ３とトランジスタＴｒとを含む配線Ｌ２が電圧分割する相互接続点Ｐ５と電源端子Ｖｐとの間に接続されている点で異なる。
【００４３】
ＯＦＤ制御パルス信号発生回路１が、トランジスタＴｒ２のベース端子に接続されている。ＯＦＤ制御パルス信号発生回路１から発生するパルス信号によりトランジスタＴｒ２をオン／オフすることにより、抵抗Ｒ３の一端Ｐ７を電源端子に接続するか、或いは抵抗Ｒ３をフローティングにするかを切り替える。トランジスタＴｒ２をオンすると、一端Ｐ７が電源電圧Ｖｐに接続される。トランジスタＴｒ２をオフすると、抵抗Ｒ３がフローティングになる。
【００４４】
上記の電圧供給回路Ｂにおいて、出力端子Ｐ８における電位、すなわち撮像装置の基板に供給される基板バイアス電位Ｖｓｕｂは、トランジスタＴｒ２がオフの場合には下記の（３）式で、トランジスタＴｒ２がオンの場合には下記の（４）式で表される。
【００４５】
すなわち、抵抗Ｒ３がフローティングの場合には、Ｖｓｕｂと抵抗Ｒ３とは関係なくなり、Ｖｓｕｂは以下の式で表される。
【００４６】
Ｖｓｕｂ３＝（Ｖｐ×Ｒ１）／（Ｒ１＋Ｒ２） （３）
トランジスタＴｒ２がオンすると、抵抗Ｒ２と抵抗Ｒ３とが並列に接続された状態になる。このとき、出力端子Ｐ８の電圧（基板への供給電圧）Ｖｓｕｂは以下の式（４）で表される。但し、トランジスタＴｒ２のオン抵抗はＲ３に比べて十分に小さいものとした。
【００４７】
Ｖｓｕｂ４＝（Ｖｐ×Ｒ１）／（Ｒ２，３＋Ｒ２） （４）
但し、Ｒ２，３＝（Ｒ２×Ｒ３）／（Ｒ２＋Ｒ３）である。
【００４８】
上記（３）式又は（４）式で表される電圧Ｖｓｕｂ３とＶｓｕｂ４とが基板電位として供給される。
【００４９】
静止画の撮影時には、トランジスタＴｒ２をオフにする。（３）式で表されるようにＶｓｕｂ３は小さい値をとる。動画撮影時には、トランジスタＴｒ２をオンにする。（４）式で表されるように、Ｖｓｕｂ４は小さい値をとる。
【００５０】
ここで、より精度の要求される静止画撮影時の基板電位Ｖｓｕｂ３は、抵抗Ｒ１と抵抗Ｒ２とのみにより規定される。抵抗Ｒ１と抵抗Ｒ２は内部抵抗（オンチップ抵抗）で形成する。オンチップ抵抗を半導体不純物層により形成する場合には、不純物濃度のばらつきや抵抗層の寸法のばらつきによって抵抗が変化する。但し、抵抗Ｒ１と抵抗Ｒ２を同一基板上のほぼ同じ領域内に近接して形成すると、両者の抵抗値の変動は連動しているのが一般的であり、式（３）におけるＶｓｕｂ３の値に影響を与えにくい。
【００５１】
動画撮影時よりも静止画の撮影時の方が基板電位に対して高い精度が要求される。上述のように、（３）式で表されるＶｓｕｂ３は誤差が小さいため、基板電位にばらつきが生じにくい。従って、固体撮像素子の飽和出力電圧のばらつきも低減し、固体撮像素子のダイナミックレンジを広くとることが可能となる。
【００５２】
抵抗Ｒ３として、外部抵抗を用いると抵抗値にばらつきが生じる。抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３とは、独立に変動する。このため、式（４）で表されるＶｓｕｂ４にはばらつきが生じやすい。但し、動画撮影時の方が静止画の撮影時よりも、基板電位に対する要求精度が低いため、実用上特に問題が生じない。
【００５３】
尚、節点Ｐ６と節点Ｐ７との間には、節点Ｐ６から順に、抵抗Ｒ３とトランジスタＴｒ２とが接続されている回路を例に説明したが、節点Ｐ６から順にトランジスタＴｒ２と、抵抗Ｒ３とが接続されている回路も、本発明の範疇に入るものとする。より具体的には、請求項１などに記載されている発明の範囲に入るものとする。
【００５４】
電圧分割回路を２つの抵抗で形成する場合を説明したが、一方の抵抗を定電流源で置換しても良い。
【００５５】
図１（Ｂ）に示す電圧供給回路は、図１（Ａ）の電圧供給回路において抵抗Ｒ１を定電流源に置換している。定電流源としては、Ｄ型ＭＯＳＦＥＴ：Ｔｒ２’が用いられている。Ｄ型ＭＯＳＦＥＴ：Ｔｒ２’のゲート端子Ｇに印加する電圧により抵抗値を調整することができる。
【００５６】
この回路においても、図１（Ａ）に示す電圧供給回路と同様の回路動作が可能である。尚、上記の回路においては、Ｒ１を定電流源（ＦＥＴ）としたが、Ｒ２のみ或いはＲ１とＲ２の両方を定電流源（ＦＥＴ）としても良い。Ｒ１又はＲ２のいずれかの代わりに定電流源（ＦＥＴなど）を用いると、残った方の抵抗（Ｒ１又はＲ２の値）を決めることにより、一定の電流値い基づいて電圧（Ｖ＝ＩＲ）を決めることができる。
【００５７】
本発明の第１の実施の形態による電圧供給回路について図２及び図３を参照して説明する。
【００５８】
図２は、本発明の第１の実施の形態による電圧供給回路とＣＣＤ固体撮像装置との関係を示す図である。図３は、本実施の形態による電圧供給回路と、電圧供給回路から供給される基板電位Ｖｓｕｂを受けて動作するＣＣＤ固体撮像素子とを示す概略回路図である。
【００５９】
電圧供給回路Ｃの出力は固体撮像装置Ｄの基板に接続されている。
【００６０】
固体撮像装置Ｄは、ｎ型シリコン基板１０と、ｎ型シリコン基板１０に形成される光電変換素子１３とを含む。尚、実際には、基板上に多数の光電変換素子１３が形成されている。光電変換素子１３は、ｎ型シリコン基板１０内に形成されるｐウェル層１１と、ｐウェル層１１内に形成されるｎ型半導体層１４とのｐｎ接合により形成されている。光電変換素子１３に近接してｎ型半導体層により垂直電荷転送チャネル１５が形成されている。光電変換素子１３と垂直電荷転送チャネル１５との間に読み出しゲート１７が形成されている。光電変換素子１３や垂直電荷転送チャネル１５の上に、例えば酸化シリコンにより絶縁膜２３が形成されている。絶縁膜２３上に、例えば多結晶シリコンにより電荷転送電極２５が形成されている。さらに基板上には、平坦化膜３１が形成されている。平坦化膜３１内に、光電変換素子１３の開口部以外の領域を覆う遮光膜３３が例えばＡｌにより形成されている。
【００６１】
上記の固体撮像装置Ｄにおいて、ｐウェル層１１は接地（ＧＮＤ）されている。ｎ型半導体基板１０には、電圧供給回路Ｃから出力端子Ｐ８を介して基板電位Ｖｓｕｂが供給される。基板電位Ｖｓｕｂの値を調整することにより、光電変換素子１３内の過剰な電荷（電子）を基板１０側に引き抜くことができる。
【００６２】
ところで、基板に供給される電圧は、通常、動画モードにおいて６Ｖから１４Ｖの間の値が必要である。静止画モードでは、４Ｖから１１．５Ｖの電圧であり、かつ、動画モードの場合よりも低い電圧が必要になる。電源電圧Ｖｐは一般的に１６Ｖである。従って、通常のＣＭＯＳ回路の電源電圧、例えば、０Ｖと３．３Ｖとの２種類の電圧をバイポーラトランジスタのベース端子に供給しても、バイポーラトランジスタをオンオフさせることは難しい。
【００６３】
そこで、図３に示すように、抵抗Ｒ３の一端Ｐ２１と電源電圧端子Ｖｐとの間に、複合デジタルトランジスタ回路３５を接続する。複合デジタルトランジスタ回路３５は、抵抗Ｒ３の一端と電源電圧Ｖｐとの間に接続されており、例えば、４つの抵抗Ｒ５からＲ８までと、２つのトランジスタＴｒ３及びＴｒ４とを含む。
【００６４】
より詳細には、Ｐ２３とＰ２１との間に１つのバイポーラトランジスタＴｒ３のエミッタ端子Ｅ３とコレクタ端子Ｃ３とが接続されている。バイポーラトランジスタＴｒ３のベース端子Ｂ３とエミッタ端子Ｅ３との間に抵抗Ｒ５が接続されている。抵抗Ｒ５と接地点ＧＮＤとの間に、抵抗Ｒ５側から順に抵抗Ｒ６とバイポーラトランジスタＴｒ４とが接続されている。抵抗Ｒ５と抵抗Ｒ６との間の点Ｐ２５とバイポーラトランジスタＴｒ３のベース端子Ｂ３との間が結線されている。バイポーラトランジスタＴｒ４のベース端子Ｂ４（Ｐ２８）とエミッタ端子Ｅ４とは抵抗Ｒ８を介して接続されている。点Ｐ２８とＯＦＤ電圧制御パルス発生回路１（電源電圧３．３Ｖ）との間には抵抗Ｒ７が接続されている。
【００６５】
複合デジタルトランジスタ回路３５の動作について以下に説明する。
【００６６】
複合デジタルトランジスタ回路３５においては、トランジスタＴｒ４のトランジスタ特性と、抵抗Ｒ５及び抵抗Ｒ６との直列接続負荷抵抗（Ｒ５＋Ｒ６）による負荷線とによって動作点が決まる。ＯＦＤ電圧パルス信号発生回路１から、トランジスタＴｒ４のベース端子に対して例えば０Ｖの電圧が印加されると、トランジスタＴｒ４はオフ状態となる。トランジスタＴｒ４のコレクタ端子と抵抗Ｒ６との間の節点における電位は、例えば８Ｖ程度と高くなる。節点Ｐ２５における電位は、この８Ｖと電源電位１６Ｖとの間の電位であって、抵抗Ｒ５と抵抗Ｒ６との抵抗値によって電圧分割される値で決まる。例えば、抵抗Ｒ５と抵抗Ｒ６との値を等しくすると、接点Ｐ２５における電位は、１２Ｖとなる。トランジスタＴｒ３のエミッタ−ベース間に印加される電圧は、４Ｖとなる。バイポーラトランジスタＴｒ３はオンしない。従って、抵抗Ｒ３はフローティングとなり、ＯＦＤ端子３４の電位は、抵抗Ｒ１と抵抗Ｒ２との電圧分割により決まる電位になる。
【００６７】
一方、トランジスタＴｒ４のベース端子に３．３Ｖの電圧が印加されると、トランジスタＴｒ４はオンする。従って、トランジスタＴｒ４のコレクタ端子と抵抗Ｒ６との間の節点における電位は、例えば１Ｖ程度と低くなる。接点Ｐ２５における電位は、例えば８．５Ｖ程度となり、トランジスタＴｒ３のエミッタ−ベース間電圧は、７．５Ｖ程度と高くなる。トランジスタＴｒ３がオン状態となる。
【００６８】
従って、抵抗Ｒ３は抵抗Ｒ２と並列接続の状態なり、ＯＦＤ端子３４の電位は、抵抗Ｒ１と抵抗Ｒ２及び抵抗Ｒ３の並列抵抗との電圧分割により決まる電位になる。
【００６９】
以上のように、複合デジタルトランジスタ回路３５を用いると、通常のＣＭＯＳ回路の電源電圧である３．３Ｖを用いて、本実施の形態による電圧供給回路を正常に動作させることができる。
【００７０】
本実施の形態による電圧供給回路を用いれば、高い精度を要求される静止画撮影時の基板電位Ｖｓｕｂ３のばらつきを低減することができる。従って、固体撮像素子の飽和出力電圧のばらつきも低減し、固体撮像素子のダイナミックレンジを広くとることが可能となる。
【００７１】
次に、本発明の第２の実施の形態による電圧供給回路について図４を参照して説明する。
【００７２】
本発明の第２の実施の形態による電圧供給回路は、回路構成としては第１の実施の形態による電圧供給回路（図１及び図３に示す）と同様である。但し、抵抗Ｒ３を、抵抗Ｒ１及びＲ２と同様に同一チップ上に形成している点が異なる。
【００７３】
図４は、本発明の第２の実施の形態による電圧供給回路（分圧回路）の回路図である。図４に示す回路は、図６に示す回路と同様の回路である。従って、半導体基板に供給される電圧Ｖｓｕｂは、上記の式（１）から（３）までによって表される。
【００７４】
但し、本実施の形態による電圧供給回路（分圧回路）は、抵抗Ｒ３が、抵抗Ｒ１及び抵抗Ｒ２と同じチップ上に形成されている点で、図６の回路構成と異なる。抵抗Ｒ３としてオンチップ抵抗を用いると、抵抗の変動が少なくなる。
【００７５】
尚、図４では、トランジスタＴｒ２’としてはＭＯＳ型トランジスタを用いている。ＭＯＳ型トランジスタの変わりに、ＭＯＳ型トランジスタと製造工程の整合性が良いＢｉＣＭＯＳプロセスにより形成したバイポーラトランジスタを用いても良いし、ＣＭＯＳプロセスと整合する縦型のバイポーラトランジスタを用いても良い。ＭＯＳトランジスタを用いる場合には、例えばゲート幅の大きなトランジスタを用いてトランジスタのオン抵抗を低くするのが好ましい。
【００７６】
図４に示すように、抵抗Ｒ１及び抵抗Ｒ３は、電圧供給回路（分圧回路）Ｅと固体撮像装置とを製造した後に、それらの抵抗値を調整できるように構成されている。より詳細には、抵抗Ｒ１は、直列に接続された７つの抵抗Ｒ１−１からＲ１−７までを含んでいる。抵抗体Ｒ１−１からＲ１−７までは、例えばポリシリコン層により形成されている。ポリシリコン層とポリシリコン層との間は、低抵抗金属、例えばＡｌ配線により接続されている。抵抗体としてポリシリコン層を用いる。半導体中に不純物を拡散させることにより形成する不純物拡散層などを用いても良いが、ポリシリコン層を用いた方が、リニアな電流電圧特性を得ることができる。
【００７７】
抵抗Ｒ１−２から抵抗Ｒ１−７までの各抵抗とそれぞれ並列に、ヒューズＨ１−１からＨ１−６が直列接続されている。ヒューズＨ１−１からＨ１−６までの間と両端には、パッドＰＡＤ１からＰＡＤ７が形成されている。例えばパッドＰＡＤ１とＰＡＤ２との間にはヒューズＨ１−１が抵抗Ｒ１−２と並列に配置されている。尚、ヒューズは、例えばアモルファスシリコン層又は多結晶シリコン層などにより半導体基板に形成することができる。
【００７８】
抵抗Ｒ３は、抵抗Ｒ３−１とＲ３−２とＲ３−３との３つの抵抗が直列に接続されて形成されている。抵抗Ｒ３−１及び抵抗Ｒ３−２と並列にヒューズＨ３−１とＨ３−２と、パッドＰＡＤ８及びＰＡＤ９が形成されている。
【００７９】
尚、抵抗Ｒ２は１つの抵抗によって形成されているが、Ｒ１やＲ３と同様に複数個の抵抗を直列に接続することにより形成しても良い。ひょうーずをもうければ、Ｒ２の抵抗値を調整することもできる。
【００８０】
電圧供給回路における抵抗の調整方法について、抵抗Ｒ１の抵抗値を調整する方法を例に説明する。ヒューズＨ１−１からＨ１−６までが全て短絡されている場合には、抵抗Ｒ１はほとんど抵抗Ｒ１−１の値によって決まる。抵抗Ｒ１の値を高く調整するためには、例えばパッドＰＡＤ１とＰＡＤ２との間にヒューズＨ１−１が切断できる程度の高電圧を印加する。ヒューズＨ１−１が切断されると、抵抗Ｒ１を、抵抗Ｒ１−１と抵抗Ｒ１−２との直列抵抗によって決まる抵抗値に調整できる。同様に、ヒューズＨ１−２からＨ１−６までのいずれか、或いは全てを切断すると、抵抗値をほぼ所望の値に調整することができる。抵抗Ｒ３についても同様である。
【００８１】
本実施の形態による電圧供給回路では、抵抗Ｒ１と抵抗Ｒ２に加えて抵抗Ｒ３も内部抵抗（オンチップ抵抗）により形成している。加えて、オンチップ抵抗の抵抗値を精密に調整するための調整手段を具備している。
【００８２】
従って、抵抗Ｒ１、Ｒ２およびＲ３の値をかなりの精度で調整することが可能である。 前述のように、動画撮影時のみならず静止画撮影時の基板電位も高い精度で調整することができる。従って、固体撮像素子の飽和出力電圧のばらつきも低減し、固体撮像素子のダイナミックレンジを広くとることが可能となる。
【００８３】
次に、本発明の第２の実施の形態の変形例による電圧供給回路（分圧回路）について図４及び図５を参照して説明する。
【００８４】
この変形例による電圧供給回路においては、例えば抵抗Ｒ１を構成する抵抗Ｒ１−１を基準にして、抵抗Ｒ１−２からＲ１−７までが、順に抵抗Ｒ１−１の２倍体、４倍体、８倍体、・・・、３２倍体、すなわち、Ｒ１−ｎの２n-1倍体の抵抗とする。抵抗体をこのように構成すれば、Ｒ１−２からＲ１−７までのいずれの抵抗を用いるかにより、Ｒ１の値を調整することが容易になる。
【００８５】
抵抗Ｒ１−１をユニット抵抗として、そのユニット抵抗の２n-1倍体の抵抗を形成する技術について図５を参照して説明する。図５は、抵抗ユニット５０の構成と、抵抗ユニット５０を用いて形成された抵抗ユニット５０の４倍体抵抗Ｒ１−３の構成とを示す概略図である。
【００８６】
図５に示すように、抵抗ユニット５０は、例えばＡｌにより形成された対向する２つの接続部５１ａ及び５１ｂと、接続部５１ａと接続部５１ｂとの間に、例えば棒状の４本の微小抵抗体５５−１から５５−４までを含む。微小抵抗体５５−１から５５−４までは、その両端が、例えばコンタクトホール５３を介して接続部５１ａと接続部５１ｂとに電気的に接続されている。微小抵抗体５５−１から５５−４までは同じ抵抗値を有しており、そのうちの１本分の抵抗をｒとすると、抵抗ユニット５０の抵抗はｒ／４となる。
【００８７】
例えば、抵抗Ｒ１−３は、この上記と同様の抵抗ユニット５０を４つ直列に接続することにより形成されており、その抵抗はほぼｒとなる。直列接続する抵抗ユニット数により、抵抗値を調整することができる。同一チップ上に形成される同じ抵抗ユニットを用いて、抵抗Ｒ１を構成する抵抗Ｒ１−１からＲ１−７までと、Ｒ２と、Ｒ３−１からＲ３−３までと、を構成する。
【００８８】
抵抗ユニット５０を、例えば４本の微小抵抗体を並列接続にすると、抵抗値を調節するためにヒューズを切断する際に、パッドＰＡＤ間に高電圧を印加しても抵抗体が切断されにくくなる。抵抗体に流れる電流が、各微小抵抗体に分割されるため、各微小抵抗体に流れる電流値が小さくなるためである。
【００８９】
加えて、微小抵抗体の寸法等に若干のばらつきが生じても、複数本の微小抵抗体により抵抗ユニットを形成するため、抵抗ユニット自体の抵抗値をほぼ一定に保つことができる。
【００９０】
従って、動画の撮影時のみならず、静止画の撮影時においても基板電位の精度を高めることができ、デジタルカメラのダイナミックレンジを大きくとることができる。
【００９１】
尚、第２の実施の形態による電圧供給回路では、抵抗Ｒ３も抵抗Ｒ１及び抵抗Ｒ２と同様に同一の半導体基板上に形成できる。上記第２の実施の形態及びその変形例による電圧供給回路においては、第１の実施の形態による電圧供給回路の場合と異なり、必ずしも抵抗Ｒ３の一端を電源電圧側と接続しなくても良い。一般的な電圧供給回路と同様に抵抗Ｒ３の一端を接地することも可能である。
【００９２】
以上、第１及び第２の実施の形態について縦型ＯＦＤ構造を有する固体撮像装置において基板電位を供給するための電圧供給回路を例にして説明したが、上記の各構成は、横型ＯＦＤ構造を有する固体撮像装置に適用することもできる。加えて、上記の各構成は、ＣＣＤ固体撮像装置のみでなく、ＣＭＯＳ型の固体撮像装置に適用することも可能である。
その他、固体撮像装置に供給する他の電位、例えば、リセットゲート（ＲＳ）の基準電位を変調する場合にも用いることができる。
【００９３】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【００９４】
【発明の効果】
２種以上の電圧を供給する電圧供給回路において、低電圧側の供給電圧のばらつきを低減できる。特に、固体撮像装置の基板に供給される基板電位の精度を高め、デジタルカメラのダイナミックレンジを広くすることができる。
【図面の簡単な説明】
【図１】 ２種類以上の基板電圧を発生させるための電圧供給回路の原理を説明するための概略図である。図１（Ａ）は分圧抵抗として全て抵抗体を用いた回路であり、図１（Ｂ）は抵抗Ｒ１の代わりに低電流源を用いた電圧供給回路の回路図である。
【図２】 本発明の第１の実施の形態による電圧供給回路とＣＣＤ固体撮像装置との関係を示す構造断面図である。
【図３】 本発明の第１の実施の形態による電圧供給回路と、電圧供給回路から供給される基板電位Ｖｓｕｂを受けて動作するＣＣＤ固体撮像素子とを示す概略図である。
【図４】 本発明の第２の実施の形態による電圧供給回路の回路図である。
【図５】 本発明の第２の実施の形態の変形例による電圧供給回路である。
【図６】 ２種類以上の基板電圧を発生させるための一般的な電圧供給回路の回路図である。
【符号の説明】
Ｂ 分圧回路（電圧供給回路）
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｔｒ２ トランジスタ
Ｔｒ２’ Ｄ型ＦＥＴ
Ｌ１ 配線
１ ＯＦＤ制御パルス信号発生回路
３ パルス信号発生回路
ＧＮＤ 接地電位（接地端子）
Ｖｐ 電源電位（電源端子）
Ｈ ヒューズ
ＰＡＤ パッド
３５ 複合デジタルトランジスタ回路（電圧調整回路）
５０ 抵抗ユニット
５５ 微小抵抗体
Claims (13)
- 相互に直列に接続された第１及び第２の抵抗であって、第１の電位が印加される第１の端子に該第１の抵抗が接続され、該第１の電位より高い第２の電位が印加される第２の端子に該第２の抵抗が接続された第１及び第２の抵抗と、
前記第１及び第２の抵抗の相互接続点に電気的に接続され、基板電位を供給する出力端子と、
前記相互接続点と前記第２の端子とを接続する、第３の抵抗とスイッチ手段との直列接続、及び、該スイッチ手段を制御するスイッチ制御回路を含み、該スイッチ手段を制御して、該相互接続点と該第２の端子とが接続されず前記出力端子から第１の基板電位が供給される状態と、前記相互接続点と前記第２の端子とが接続されて前記出力端子から該第１の基板電位より高い第２の基板電位が供給される状態とを切り替える、分圧比の制御回路と
を含む電圧供給回路と、
縦型オーバフロードレイン構造を持ち、静止画撮影モードのとき、前記電圧供給回路から前記第１の基板電位を供給され、動画撮影モードのとき、前記電圧供給回路から前記第２の基板電位を供給される固体撮像装置と
を有するデジタルカメラ。 - 前記第１及び第２の抵抗は、オンチップ抵抗である請求項１記載のデジタルカメラ。
- 前記スイッチ手段は、第１及び第２のトランジスタと、第４及び第５の抵抗とを含み、該第１のトランジスタの一方の電流端子が前記第２の端子に接続され、該第１のトランジスタの他方の電流端子が前記相互接続点に電気的に接続され、該第４の抵抗が前記第２の端子と該第１のトランジスタの制御端子とを接続し、該第５の抵抗が該第１のトランジスタの制御端子と該第２のトランジスタの一方の電流端子とを接続し、該第２のトランジスタの他方の電流端子が前記第１の電位の印加される端子に接続され、該第２のトランジスタの制御端子に、前記スイッチ制御回路から制御信号が入力される請求項１または２に記載のデジタルカメラ。
- 前記第１の電位は接地電位であり、前記第２の電位は電源電位である請求項１〜３のいずれか１項に記載のデジタルカメラ。
- 前記第３の抵抗は、外付け抵抗である請求項２〜４のいずれか１項に記載のデジタルカメラ。
- 前記第３の抵抗もオンチップ抵抗である請求項２〜４のいずれか１項に記載のデジタルカメラ。
- 前記第１〜第３の抵抗のうち少なくともいずれかは、抵抗体とヒューズの並列接続を直列に接続した構造を含む請求項６に記載のデジタルカメラ。
- 前記第１又は第２の抵抗の代わりに、定電流源が用いられる請求項１に記載のデジタルカメラ。
- 前記定電流源は、デプリーション型のＦＥＴを含む請求項８に記載のデジタルカメラ。
- さらに、前記出力端子に接続され、シャッタパルス電圧を発生させる回路を含む請求項１〜９のいずれか１項に記載のデジタルカメラ。
- 固体撮像装置に第１の基板電位と該第１の基板電位よりも高い第２の基板電位とを含む少なくとも２種類以上の基板電位のいずれかを供給するのに適した電圧供給回路であって、
一端が接地電位に接続される第１の抵抗と、
該第１の抵抗の他端とその一端が接続され、その他端が電源電位に接続される第２の抵抗と、
前記第１の抵抗と前記第２の抵抗との節点から延びて基板電位を供給するための出力端子を形成する第１の配線と、
前記節点と前記出力端子との間の前記第１の配線からその一端が分岐し他端において電源電位に接続される第２の配線と、
該第２の配線の途中に形成された第３の抵抗と、
前記第２の配線の途中に形成され、前記節点と前記電源電位との間を切断又は接続することにより、基板電位を前記第１の基板電位と前記第２の基板電位との間で切り替えるスイッチ手段とを含み、
前記スイッチ手段がオフした際に得られる第１の基板電位は静止画撮影モードに適した基板電位であり、前記スイッチ手段がオンした際に得られる前記第２の基板電位は動画撮影モードに適した基板電位である電圧供給回路。 - 前記固体撮像装置は、２次元平面を有する基板上に形成された多数の光電変換素子と、
該光電変換素子の飽和出力電圧を前記基板電位により調整できるオーバフロードレイン構造と
を有している請求項１１に記載の電圧供給回路。 - 固体撮像装置に第１の基板電位と該第１の基板電位よりも高い第２の基板電位とを含む少なくとも２種類以上の基板電位のいずれかを供給するのに適した電圧供給回路であって、
一端が接地電位に接続される第１の抵抗と、
該第１の抵抗の他端とその一端が接続され、その他端が電源電位に接続される第２の抵抗と、
前記第１の抵抗と前記第２の抵抗との節点から延びて基板電位を供給するための出力端子を形成する第１の配線と、
前記節点と前記出力端子との間の前記第１の配線からその一端が分岐し他端において電源電位に接続される第２の配線と、
該第２の配線の途中に形成され前記第１及び第２の抵抗と同一基板上に形成される第３の抵抗と、
前記第２の配線の途中に形成され、前記節点と前記電源電位との間を切断又は接続することにより、基板電位を前記第１の基板電位と前記第２の基板電位との間で切り替えるスイッチ手段とを含み、
前記スイッチ手段がオフした際に得られる第１の基板電位は静止画撮影モードに適した基板電位であり、前記スイッチ手段がオンした際に得られる前記第２の基板電位は動画撮影モードに適した基板電位である電圧供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058325A JP4020591B2 (ja) | 2001-03-02 | 2001-03-02 | デジタルカメラ及び電圧供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058325A JP4020591B2 (ja) | 2001-03-02 | 2001-03-02 | デジタルカメラ及び電圧供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002262186A JP2002262186A (ja) | 2002-09-13 |
| JP4020591B2 true JP4020591B2 (ja) | 2007-12-12 |
Family
ID=18918063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001058325A Expired - Fee Related JP4020591B2 (ja) | 2001-03-02 | 2001-03-02 | デジタルカメラ及び電圧供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4020591B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3757906B2 (ja) | 2002-05-28 | 2006-03-22 | 株式会社ニコン | 電子カメラ |
| US7652309B2 (en) | 2004-11-30 | 2010-01-26 | Fujifilm Corporation | Solid state imaging module |
| WO2009128194A1 (ja) * | 2008-04-16 | 2009-10-22 | パナソニック株式会社 | 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法 |
| WO2013021577A1 (ja) * | 2011-08-08 | 2013-02-14 | パナソニック株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
-
2001
- 2001-03-02 JP JP2001058325A patent/JP4020591B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002262186A (ja) | 2002-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11183524B2 (en) | Imaging device and camera system | |
| US4678938A (en) | Solid-state image sensing apparatus having an automatic control loop | |
| US8519320B2 (en) | Optical sensor circuit or array including optical sensor element having a light dependent variable resistance element | |
| JPS6324664A (ja) | 光電変換装置 | |
| JP6137522B2 (ja) | 光電変換装置のリセット方法と、光電変換装置、光電変換アレイ、および撮像装置 | |
| KR0172015B1 (ko) | 고체 촬상 소자에 사용되는 출력 회로 | |
| US6642561B2 (en) | Solid imaging device and method for manufacturing the same | |
| JP4020591B2 (ja) | デジタルカメラ及び電圧供給回路 | |
| JP2002217396A (ja) | 固体撮像装置 | |
| KR101916485B1 (ko) | 고체 촬상 장치 | |
| JPS6147662A (ja) | 固体撮像装置 | |
| JP4300872B2 (ja) | 増幅型固体撮像素子 | |
| JP2875844B2 (ja) | 薄膜トランジスタ型光センサの駆動方法及び駆動装置 | |
| JP3675593B2 (ja) | バイアス回路、固体撮像素子およびカメラシステム | |
| US5159418A (en) | Ccd imager with integrated voltage divider resistors to supply overflow drain | |
| US20110013057A1 (en) | Output circuit for CCD solid-state imaging device, CCD solid-state imaging device, and imaging apparatus | |
| JPS58177086A (ja) | 固体撮像素子 | |
| JP4309543B2 (ja) | 固体撮像素子 | |
| US7652309B2 (en) | Solid state imaging module | |
| JP3588143B2 (ja) | 電荷結合素子及びその製造方法 | |
| JP3027569B2 (ja) | 増幅型固体撮像装置、その駆動方法及び物理量分布検知半導体装置 | |
| JP3439699B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| US20060151783A1 (en) | Semiconductor integrated circuit device | |
| US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JP3428875B2 (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |