JP4013385B2 - 溶接装置 - Google Patents
溶接装置 Download PDFInfo
- Publication number
- JP4013385B2 JP4013385B2 JP03532899A JP3532899A JP4013385B2 JP 4013385 B2 JP4013385 B2 JP 4013385B2 JP 03532899 A JP03532899 A JP 03532899A JP 3532899 A JP3532899 A JP 3532899A JP 4013385 B2 JP4013385 B2 JP 4013385B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit unit
- welding voltage
- welding
- period
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Arc Welding In General (AREA)
- Arc Welding Control (AREA)
- Generation Of Surge Voltage And Current (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、母材と電極間にアークを発生させて溶接を行う溶接装置に関する。
【０００２】
【従来の技術】
従来の消耗電極式アーク溶接装置では、電極となるワイヤと母材が短絡する短絡期間と、ワイヤと母材間にアークが発生するアーク期間を判別して各々制御している。アーク期間と短絡期間は、溶接出力電圧波形を溶接装置内に取り込み、所定の電圧値と比較することにより判別（以下アーク・短絡判定という）している。
【０００３】
図３を用いて、従来の消耗電極式アーク溶接装置の構成および動作を説明する。図３に示すように、交流電源１の出力を、第１の整流素子２で整流し、スイッチング素子３でスイッチングし、主変圧器４で変圧し、第２の整流素子５で整流し、リアクトル６を経て、出力端子間１０に接続されたチップ９内を通したワイヤ８と母材７の間に供給する。
【０００４】
そして、出力端子間１０に並列に接続した溶接電圧検出回路部１１で検出された溶接電圧検出信号Ｖａ０と、アーク・短絡判定回路部１４において溶接電圧設定回路部１３で設定したＶｂと比較し、アーク期間および短絡期間の判定を行い、アーク・短絡判定信号Ｖａｓを出力する。アーク・短絡判定信号Ｖａｓにより、スイッチング回路部１７で、アーク期間であればアーク制御回路部１５の出力を、短絡期間であれば短絡制御回路部１６の出力を駆動回路部１８に出力し、スイッチング素子３を駆動する。
【０００５】
さらに、以上のように構成された消耗電極式アーク溶接装置におけるアーク・短絡判定について、図４を用いて説明する。通常、図４（１）および（２）で示すように、アーク・短絡判定回路部１４では、溶接電圧検出信号Ｖａ０を、設定電圧Ｖｂと比較し、アーク・短絡判定信号Ｖａｓを出力する。ただ、ここで、溶接装置に接続されるケーブル長は数十メートルになると、図４（３）に示すように、スイッチング素子の駆動に同期して溶接電圧検出信号Ｖａ０に重畳されるリップル電圧信号の振幅が大となり、図４（４）に示すように、アーク・短絡の誤判定を招いていた。
【０００６】
【発明が解決しようとする課題】
一方、溶接装置に接続されるケーブル長は数十メートル等になる場合が多々有り、上記誤判定を逃れるための対策として、図５に示すように、母材７と溶接電圧検出回路部１１の間を溶接電圧検出専用ケーブル３０でむすび、溶接電圧検出回路部１１とアーク・短絡判定回路部１４との間にフィルタ回路部１２を設け、図６（１）および（２）に示すように、溶接電圧検出信号Ｖａ０を平滑し、平滑信号Ｖａ１とし、アーク・短絡判定回路部１４に入力していた。
【０００７】
しかし、この場合、図６（２）および（３）に示すように、フィルタ回路部１２で平滑つまり遅延させることによりリップル電圧信号を抑制していたので、溶接電圧波形に現れる瞬時の変化を時間遅れなしに確実に検出できず、アーク・短絡判定に遅れが発生していた。
【０００８】
本発明は上記の問題点を解決し、時間遅れなく溶接電圧を検出し、それに基づき正確な溶接制御を行う溶接装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の溶接装置は、母材と電極間に印加する溶接電圧を調整するスイッチング素子と、印加された溶接電圧を検出する溶接電圧検出回路部と、前記溶接電圧検出回路部で検出された溶接電圧を前記スイッチング素子の駆動に同期してサンプリングする溶接電圧サンプリング回路部と、前記溶接電圧サンプリング回路部でサンプリングされた溶接電圧に応じて前記スイッチング素子の駆動を制御するフィードバック制御回路部とを備え、前記溶接電圧サンプリング回路部は、前記スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期して溶接電圧をサンプリングするものである。
【００１０】
請求項２記載の溶接装置における溶接電圧サンプリング回路部は、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す信号を出力する同期信号形成回路部と、溶接電圧検出回路部で検出された溶接電圧を、前記同期信号形成回路部の信号に同期してサンプリングするサンプルホールド回路部とを備えるものである。
【００１１】
請求項３記載の溶接装置は、スイッチング素子で調整された溶接電圧を変圧する主変圧器の二次側に補助巻線を設け、同期信号形成回路部が前記補助巻線の出力により、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を判断するものである。
【００１３】
【発明の実施の形態】
本発明は上記した構成により、請求項１記載の溶接装置によれば、溶接電圧サンプリング回路部において、溶接電圧検出回路部で検出された溶接電圧をスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期してサンプリングすることで、少なくとも溶接電圧検出信号にリップル電圧信号が重畳されている期間中はサンプリングを禁止し、フィードバック制御回路部において、リップル電圧を除去しサンプリングされた溶接電圧に応じてスイッチング素子の駆動を制御し、母材と電極間に適正な溶接電圧を印加することができる。
【００１４】
請求項２記載の溶接装置によれば、同期信号形成回路部でスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す信号を形成し、サンプルホールド回路部において、溶接電圧検出回路部で検出された溶接電圧を、同期信号形成回路部の信号に同期してサンプリングすることができる。
【００１５】
請求項３記載の溶接装置によれば、主変圧器の二次側に設けた補助巻線の出力を同期信号形成回路部に入力することにより、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を判断することができる。
【００１７】
(実施の形態)
以下、本発明の一実施の形態について、図1および図２を参照しながら説明する。
【００１８】
図１に示すように、本実施の形態の消耗電極式アーク溶接装置では、交流電源１の出力を、第１の整流素子２で整流し、スイッチング素子３で溶接に適した出力を得るためにスイッチングし、主変圧器２１で変圧し、第２の整流素子５で整流し、リアクトル６を経て、出力端子間１０に接続されたチップ９内を通したワイヤ８と母材７の間に供給する。
【００１９】
また、主変圧器２１の二次側に補助巻線２２を設け、その出力を第３の整流素子２３で整流し、同期信号形成回路部１９へ入力する。第3の整流素子２３の出力信号Ｖｓは、同期信号形成回路部１９へ処理され、信号Ｖｃとなり、サンプルホールド回路部２０に入力される。サンプルホールド回路部２０は、出力端子間１０に並列に接続した溶接電圧検出回路部１１で検出された溶接電圧検出信号Ｖａ０と同期信号形成回路部１９の出力信号Ｖｃにより信号Ｖａ２を形成し、アーク・短絡判定回路部１４へ入力する。補助巻線２２と、第３の整流素子２３と、同期信号形成回路部１９と、サンプルホールド回路部２０とで、溶接電圧サンプリング回路部２４を形成する。
【００２０】
そして、アーク・短絡判定回路部１４は、サンプリングされた信号Ｖａ２と、溶接電圧設定回路部１３で設定した電圧信号Ｖｂと比較し、アーク・短絡判定信号Ｖａｓを出力する。スイッチング回路部１７ではアーク・短絡判定信号Ｖａｓによりアーク期間であればアーク制御回路部１５の出力を、短絡期間であれば短絡制御回路部１６の出力を駆動回路部１８に出力し、スイッチング素子３を駆動する。溶接電圧設定回路部１３と、アーク・短絡判定回路部１４と、アーク制御回路部１５と、短絡制御回路部１６と、スイッチング回路部１７と、駆動回路部１８とで、フィードバック制御回路部２５を形成する。
【００２１】
次に、以上のように構成された本実施の形態の消耗電極式アーク溶接装置におけるアーク・短絡判定について、図２を用いて説明する。溶接電圧検出回路部１１で、溶接出力電圧を検出し、図２（１）の溶接電圧検出信号Ｖａ０を出力する。また、同期信号形成回路部１９で、第３の整流素子２３の出力信号Ｖｓから、スイッチング素子３のスイッチングＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す図２（２）の信号Ｖｃを形成する。そして、サンプルホールド回路部２０で溶接電圧検出信号Ｖａ０から信号Ｖｃによりスイッチング素子３のスイッチングＯＦＦ期間あるいはＯＦＦ期間の一部の期間中のみサンプリングし、サンプリングしていない期間は直前のサンプリング値を保持し、図２（３）のサンプルホールド信号Ｖａ2を得る。続いて、サンプルホールド信号Ｖａ２と溶接電圧設定回路部１３の電圧信号Ｖｂをアーク・短絡判定回路部１４で比較し、図２（４）のアーク・短絡判定信号Ｖａｓを得る。
【００２２】
以上により、少なくとも溶接電圧検出信号Ｖａ０にリップル電圧信号が重畳されている期間中はサンプリングを禁止することで、サンプルホールド信号Ｖａ2は、リップル電圧信号が重畳されないので、たとえ数十メートル等のケーブルを使用しても、従来のように誤判定を防ぐために溶接電圧検出専用ケーブルを用いたり、フィルタ回路部を設けて平滑する必要はなくなり、時間遅れのない信号となる。
【００２３】
これらにより、数十メートル等のケーブルを使用しても時間遅れのない正確な溶接出力電圧信号を検出し、アーク制御及び短絡制御を正確に実行し溶接性能を向上させることができる。
【００２４】
したがって、溶接電圧サンプリング回路部２４において、溶接電圧検出回路部１１で検出された溶接電圧をスイッチング素子３のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期してサンプリングし、フィードバック制御回路部２５において、サンプリングされた溶接電圧に応じてスイッチング素子３の駆動を制御し、母材７とワイヤ８（電極）間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２５】
また、溶接電圧サンプリング回路部２４は、同期信号形成回路部１９とサンプルホールド回路部２０とを備え、同期信号形成回路部１９でスイッチング素子３のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す信号を形成し、サンプルホールド回路部２０において、溶接電圧検出回路部１１で検出された溶接電圧を、同期信号形成回路部１９の信号に同期してサンプリングし、母材７とワイヤ８（電極）間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２６】
また、スイッング素子３のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を判断するのに、主変圧器２１の二次側に設けた補助巻線２２の出力を用いるので、スイッチング素子３が実際に駆動したタイミングで判断できる。ゆえに、駆動回路部１８の出力を用いるより遅れなく正確に溶接電圧を検出し、母材７とワイヤ８（電極）間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２７】
また、フィードバック制御回路部２５は、溶接電圧設定回路部１３とアーク・短絡判定回路部１４と駆動回路部１８を備え、アーク・短絡判定回路部１４において、溶接電圧サンプリング回路部２４でサンプリングされた溶接電圧を、溶接電圧設定回路部１３に設定されたしきい値と比較し、アーク期間と短絡期間を正確に判定し、その判定に基づき駆動回路部１８によりスイッチング素子３を駆動し、母材７とワイヤ８（電極）間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２８】
【発明の効果】
以上の説明から明らかなように、請求項１記載の溶接装置によれば、溶接電圧サンプリング回路部において、溶接電圧検出回路部で検出された溶接電圧をスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期してサンプリングすることで、少なくとも溶接電圧検出信号にリップル電圧信号が重畳されている期間中はサンプリングを禁止し、フィードバック制御回路部において、リップル電圧を除去しサンプリングされた溶接電圧に応じてスイッチング素子の駆動を制御し、母材と電極間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２９】
請求項２記載の溶接装置によれば、溶接電圧サンプリング回路部が、同期信号形成回路部とサンプルホールド回路部とを備え、同期信号形成回路部でスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す信号を形成し、サンプルホールド回路部において、溶接電圧検出回路部で検出された溶接電圧を、同期信号形成回路部の信号に同期してサンプリングし、母材と電極間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００３０】
請求項３記載の溶接装置によれば、主変圧器の二次側に設けた補助巻線の出力を同期信号形成回路部に入力することにより、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を判断し、より時間遅れなく正確に溶接電圧を検出し、母材と電極間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００３２】
したがって、本発明によれば、溶接電圧サンプリング回路部が、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期して溶接電圧をサンプリングすることにより、溶接電圧検出信号に重畳されるリップル電圧信号を検出しないため、正確な溶接電圧信号を検出し、それに基づき母材と電極間に印加する溶接電圧を正確に制御するので、溶接性能を向上させることができる。たとえ、数十メートル等のケーブルを使用しても、従来のように誤判定を防ぐために用いた溶接電圧検出専用ケーブルは必要でなくなり、フィルタ回路を設ける必要もなくなり、時間遅れなく溶接電圧信号を検出でき、母材と電極間に適正な溶接電圧を印加することができる。また、アーク・短絡判定回路部を設けることで、アーク制御及び短絡制御を正確に実行し溶接性能を向上させることができる。これにより良好な溶接作業性を維持できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における消耗電極式アーク溶接装置の構成を示すブロック図
【図２】同アーク・短絡判定を示す説明図
【図３】従来の消耗電極式アーク溶接装置の構成を示すブロック図
【図４】同アーク・短絡判定を示す説明図
【図５】従来の消耗電極式アーク溶接装置の構成を示すブロック図
【図６】同アーク・短絡判定を示す説明図
【符号の説明】
３ スイッチング素子
７ 母材
８ ワイヤ
１１ 溶接電圧検出回路部
１３ 溶接電圧設定回路部
１４ アーク・短絡判定回路部
１８ 駆動回路部
１９ 同期信号形成回路部
２０ サンプルホールド回路部
２１ 主変圧器
２２ 補助巻線
２４ 溶接電圧サンプリング回路部
２５ フィードバック制御回路部
【発明の属する技術分野】
本発明は、母材と電極間にアークを発生させて溶接を行う溶接装置に関する。
【０００２】
【従来の技術】
従来の消耗電極式アーク溶接装置では、電極となるワイヤと母材が短絡する短絡期間と、ワイヤと母材間にアークが発生するアーク期間を判別して各々制御している。アーク期間と短絡期間は、溶接出力電圧波形を溶接装置内に取り込み、所定の電圧値と比較することにより判別（以下アーク・短絡判定という）している。
【０００３】
図３を用いて、従来の消耗電極式アーク溶接装置の構成および動作を説明する。図３に示すように、交流電源１の出力を、第１の整流素子２で整流し、スイッチング素子３でスイッチングし、主変圧器４で変圧し、第２の整流素子５で整流し、リアクトル６を経て、出力端子間１０に接続されたチップ９内を通したワイヤ８と母材７の間に供給する。
【０００４】
そして、出力端子間１０に並列に接続した溶接電圧検出回路部１１で検出された溶接電圧検出信号Ｖａ０と、アーク・短絡判定回路部１４において溶接電圧設定回路部１３で設定したＶｂと比較し、アーク期間および短絡期間の判定を行い、アーク・短絡判定信号Ｖａｓを出力する。アーク・短絡判定信号Ｖａｓにより、スイッチング回路部１７で、アーク期間であればアーク制御回路部１５の出力を、短絡期間であれば短絡制御回路部１６の出力を駆動回路部１８に出力し、スイッチング素子３を駆動する。
【０００５】
さらに、以上のように構成された消耗電極式アーク溶接装置におけるアーク・短絡判定について、図４を用いて説明する。通常、図４（１）および（２）で示すように、アーク・短絡判定回路部１４では、溶接電圧検出信号Ｖａ０を、設定電圧Ｖｂと比較し、アーク・短絡判定信号Ｖａｓを出力する。ただ、ここで、溶接装置に接続されるケーブル長は数十メートルになると、図４（３）に示すように、スイッチング素子の駆動に同期して溶接電圧検出信号Ｖａ０に重畳されるリップル電圧信号の振幅が大となり、図４（４）に示すように、アーク・短絡の誤判定を招いていた。
【０００６】
【発明が解決しようとする課題】
一方、溶接装置に接続されるケーブル長は数十メートル等になる場合が多々有り、上記誤判定を逃れるための対策として、図５に示すように、母材７と溶接電圧検出回路部１１の間を溶接電圧検出専用ケーブル３０でむすび、溶接電圧検出回路部１１とアーク・短絡判定回路部１４との間にフィルタ回路部１２を設け、図６（１）および（２）に示すように、溶接電圧検出信号Ｖａ０を平滑し、平滑信号Ｖａ１とし、アーク・短絡判定回路部１４に入力していた。
【０００７】
しかし、この場合、図６（２）および（３）に示すように、フィルタ回路部１２で平滑つまり遅延させることによりリップル電圧信号を抑制していたので、溶接電圧波形に現れる瞬時の変化を時間遅れなしに確実に検出できず、アーク・短絡判定に遅れが発生していた。
【０００８】
本発明は上記の問題点を解決し、時間遅れなく溶接電圧を検出し、それに基づき正確な溶接制御を行う溶接装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の溶接装置は、母材と電極間に印加する溶接電圧を調整するスイッチング素子と、印加された溶接電圧を検出する溶接電圧検出回路部と、前記溶接電圧検出回路部で検出された溶接電圧を前記スイッチング素子の駆動に同期してサンプリングする溶接電圧サンプリング回路部と、前記溶接電圧サンプリング回路部でサンプリングされた溶接電圧に応じて前記スイッチング素子の駆動を制御するフィードバック制御回路部とを備え、前記溶接電圧サンプリング回路部は、前記スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期して溶接電圧をサンプリングするものである。
【００１０】
請求項２記載の溶接装置における溶接電圧サンプリング回路部は、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す信号を出力する同期信号形成回路部と、溶接電圧検出回路部で検出された溶接電圧を、前記同期信号形成回路部の信号に同期してサンプリングするサンプルホールド回路部とを備えるものである。
【００１１】
請求項３記載の溶接装置は、スイッチング素子で調整された溶接電圧を変圧する主変圧器の二次側に補助巻線を設け、同期信号形成回路部が前記補助巻線の出力により、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を判断するものである。
【００１３】
【発明の実施の形態】
本発明は上記した構成により、請求項１記載の溶接装置によれば、溶接電圧サンプリング回路部において、溶接電圧検出回路部で検出された溶接電圧をスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期してサンプリングすることで、少なくとも溶接電圧検出信号にリップル電圧信号が重畳されている期間中はサンプリングを禁止し、フィードバック制御回路部において、リップル電圧を除去しサンプリングされた溶接電圧に応じてスイッチング素子の駆動を制御し、母材と電極間に適正な溶接電圧を印加することができる。
【００１４】
請求項２記載の溶接装置によれば、同期信号形成回路部でスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す信号を形成し、サンプルホールド回路部において、溶接電圧検出回路部で検出された溶接電圧を、同期信号形成回路部の信号に同期してサンプリングすることができる。
【００１５】
請求項３記載の溶接装置によれば、主変圧器の二次側に設けた補助巻線の出力を同期信号形成回路部に入力することにより、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を判断することができる。
【００１７】
(実施の形態)
以下、本発明の一実施の形態について、図1および図２を参照しながら説明する。
【００１８】
図１に示すように、本実施の形態の消耗電極式アーク溶接装置では、交流電源１の出力を、第１の整流素子２で整流し、スイッチング素子３で溶接に適した出力を得るためにスイッチングし、主変圧器２１で変圧し、第２の整流素子５で整流し、リアクトル６を経て、出力端子間１０に接続されたチップ９内を通したワイヤ８と母材７の間に供給する。
【００１９】
また、主変圧器２１の二次側に補助巻線２２を設け、その出力を第３の整流素子２３で整流し、同期信号形成回路部１９へ入力する。第3の整流素子２３の出力信号Ｖｓは、同期信号形成回路部１９へ処理され、信号Ｖｃとなり、サンプルホールド回路部２０に入力される。サンプルホールド回路部２０は、出力端子間１０に並列に接続した溶接電圧検出回路部１１で検出された溶接電圧検出信号Ｖａ０と同期信号形成回路部１９の出力信号Ｖｃにより信号Ｖａ２を形成し、アーク・短絡判定回路部１４へ入力する。補助巻線２２と、第３の整流素子２３と、同期信号形成回路部１９と、サンプルホールド回路部２０とで、溶接電圧サンプリング回路部２４を形成する。
【００２０】
そして、アーク・短絡判定回路部１４は、サンプリングされた信号Ｖａ２と、溶接電圧設定回路部１３で設定した電圧信号Ｖｂと比較し、アーク・短絡判定信号Ｖａｓを出力する。スイッチング回路部１７ではアーク・短絡判定信号Ｖａｓによりアーク期間であればアーク制御回路部１５の出力を、短絡期間であれば短絡制御回路部１６の出力を駆動回路部１８に出力し、スイッチング素子３を駆動する。溶接電圧設定回路部１３と、アーク・短絡判定回路部１４と、アーク制御回路部１５と、短絡制御回路部１６と、スイッチング回路部１７と、駆動回路部１８とで、フィードバック制御回路部２５を形成する。
【００２１】
次に、以上のように構成された本実施の形態の消耗電極式アーク溶接装置におけるアーク・短絡判定について、図２を用いて説明する。溶接電圧検出回路部１１で、溶接出力電圧を検出し、図２（１）の溶接電圧検出信号Ｖａ０を出力する。また、同期信号形成回路部１９で、第３の整流素子２３の出力信号Ｖｓから、スイッチング素子３のスイッチングＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す図２（２）の信号Ｖｃを形成する。そして、サンプルホールド回路部２０で溶接電圧検出信号Ｖａ０から信号Ｖｃによりスイッチング素子３のスイッチングＯＦＦ期間あるいはＯＦＦ期間の一部の期間中のみサンプリングし、サンプリングしていない期間は直前のサンプリング値を保持し、図２（３）のサンプルホールド信号Ｖａ2を得る。続いて、サンプルホールド信号Ｖａ２と溶接電圧設定回路部１３の電圧信号Ｖｂをアーク・短絡判定回路部１４で比較し、図２（４）のアーク・短絡判定信号Ｖａｓを得る。
【００２２】
以上により、少なくとも溶接電圧検出信号Ｖａ０にリップル電圧信号が重畳されている期間中はサンプリングを禁止することで、サンプルホールド信号Ｖａ2は、リップル電圧信号が重畳されないので、たとえ数十メートル等のケーブルを使用しても、従来のように誤判定を防ぐために溶接電圧検出専用ケーブルを用いたり、フィルタ回路部を設けて平滑する必要はなくなり、時間遅れのない信号となる。
【００２３】
これらにより、数十メートル等のケーブルを使用しても時間遅れのない正確な溶接出力電圧信号を検出し、アーク制御及び短絡制御を正確に実行し溶接性能を向上させることができる。
【００２４】
したがって、溶接電圧サンプリング回路部２４において、溶接電圧検出回路部１１で検出された溶接電圧をスイッチング素子３のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期してサンプリングし、フィードバック制御回路部２５において、サンプリングされた溶接電圧に応じてスイッチング素子３の駆動を制御し、母材７とワイヤ８（電極）間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２５】
また、溶接電圧サンプリング回路部２４は、同期信号形成回路部１９とサンプルホールド回路部２０とを備え、同期信号形成回路部１９でスイッチング素子３のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す信号を形成し、サンプルホールド回路部２０において、溶接電圧検出回路部１１で検出された溶接電圧を、同期信号形成回路部１９の信号に同期してサンプリングし、母材７とワイヤ８（電極）間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２６】
また、スイッング素子３のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を判断するのに、主変圧器２１の二次側に設けた補助巻線２２の出力を用いるので、スイッチング素子３が実際に駆動したタイミングで判断できる。ゆえに、駆動回路部１８の出力を用いるより遅れなく正確に溶接電圧を検出し、母材７とワイヤ８（電極）間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２７】
また、フィードバック制御回路部２５は、溶接電圧設定回路部１３とアーク・短絡判定回路部１４と駆動回路部１８を備え、アーク・短絡判定回路部１４において、溶接電圧サンプリング回路部２４でサンプリングされた溶接電圧を、溶接電圧設定回路部１３に設定されたしきい値と比較し、アーク期間と短絡期間を正確に判定し、その判定に基づき駆動回路部１８によりスイッチング素子３を駆動し、母材７とワイヤ８（電極）間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２８】
【発明の効果】
以上の説明から明らかなように、請求項１記載の溶接装置によれば、溶接電圧サンプリング回路部において、溶接電圧検出回路部で検出された溶接電圧をスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期してサンプリングすることで、少なくとも溶接電圧検出信号にリップル電圧信号が重畳されている期間中はサンプリングを禁止し、フィードバック制御回路部において、リップル電圧を除去しサンプリングされた溶接電圧に応じてスイッチング素子の駆動を制御し、母材と電極間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００２９】
請求項２記載の溶接装置によれば、溶接電圧サンプリング回路部が、同期信号形成回路部とサンプルホールド回路部とを備え、同期信号形成回路部でスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す信号を形成し、サンプルホールド回路部において、溶接電圧検出回路部で検出された溶接電圧を、同期信号形成回路部の信号に同期してサンプリングし、母材と電極間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００３０】
請求項３記載の溶接装置によれば、主変圧器の二次側に設けた補助巻線の出力を同期信号形成回路部に入力することにより、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を判断し、より時間遅れなく正確に溶接電圧を検出し、母材と電極間に適正な溶接電圧を印加するので、溶接性能を向上させることができる。
【００３２】
したがって、本発明によれば、溶接電圧サンプリング回路部が、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期して溶接電圧をサンプリングすることにより、溶接電圧検出信号に重畳されるリップル電圧信号を検出しないため、正確な溶接電圧信号を検出し、それに基づき母材と電極間に印加する溶接電圧を正確に制御するので、溶接性能を向上させることができる。たとえ、数十メートル等のケーブルを使用しても、従来のように誤判定を防ぐために用いた溶接電圧検出専用ケーブルは必要でなくなり、フィルタ回路を設ける必要もなくなり、時間遅れなく溶接電圧信号を検出でき、母材と電極間に適正な溶接電圧を印加することができる。また、アーク・短絡判定回路部を設けることで、アーク制御及び短絡制御を正確に実行し溶接性能を向上させることができる。これにより良好な溶接作業性を維持できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における消耗電極式アーク溶接装置の構成を示すブロック図
【図２】同アーク・短絡判定を示す説明図
【図３】従来の消耗電極式アーク溶接装置の構成を示すブロック図
【図４】同アーク・短絡判定を示す説明図
【図５】従来の消耗電極式アーク溶接装置の構成を示すブロック図
【図６】同アーク・短絡判定を示す説明図
【符号の説明】
３ スイッチング素子
７ 母材
８ ワイヤ
１１ 溶接電圧検出回路部
１３ 溶接電圧設定回路部
１４ アーク・短絡判定回路部
１８ 駆動回路部
１９ 同期信号形成回路部
２０ サンプルホールド回路部
２１ 主変圧器
２２ 補助巻線
２４ 溶接電圧サンプリング回路部
２５ フィードバック制御回路部
Claims (3)
- 母材と電極間に印加する溶接電圧を調整するスイッチング素子と、
印加された溶接電圧を検出する溶接電圧検出回路部と、
前記溶接電圧検出回路部で検出された溶接電圧を前記スイッチング素子の駆動に同期してサンプリングする溶接電圧サンプリング回路部と、
前記溶接電圧サンプリング回路部でサンプリングされた溶接電圧に応じて前記スイッチング素子の駆動を制御するフィードバック制御回路部とを備え、
前記溶接電圧サンプリング回路部は、前記スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間に同期して溶接電圧をサンプリングする溶接装置。 - 溶接電圧サンプリング回路部は、
スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を示す信号を出力する同期信号形成回路部と、
溶接電圧検出回路部で検出された溶接電圧を、前記同期信号形成回路部の信号に同期してサンプリングするサンプルホールド回路部と
を備えた請求項１記載の溶接装置。 - スイッチング素子で調整された溶接電圧を変圧する主変圧器の二次側に補助巻線を設け、同期信号形成回路部が前記補助巻線の出力により、スイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を判断する請求項２記載の溶接装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03532899A JP4013385B2 (ja) | 1999-02-15 | 1999-02-15 | 溶接装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03532899A JP4013385B2 (ja) | 1999-02-15 | 1999-02-15 | 溶接装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000233277A JP2000233277A (ja) | 2000-08-29 |
| JP4013385B2 true JP4013385B2 (ja) | 2007-11-28 |
Family
ID=12438769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03532899A Expired - Lifetime JP4013385B2 (ja) | 1999-02-15 | 1999-02-15 | 溶接装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4013385B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6158652B2 (ja) * | 2013-09-17 | 2017-07-05 | 株式会社ダイヘン | アーク溶接用電源装置及びアーク溶接の溶接状態判定方法 |
-
1999
- 1999-02-15 JP JP03532899A patent/JP4013385B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000233277A (ja) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2008047452A1 (fr) | Unité de commande d'alimentation électrique d'une machine à décharge électrique | |
| EP1048388A2 (en) | Resistance welding power supply apparatus | |
| JP3293416B2 (ja) | 放電加工機の放電状態検出装置 | |
| EP1536552B1 (en) | Ac generator sensor-less vector control method and control device thereof | |
| JP4013385B2 (ja) | 溶接装置 | |
| KR102129625B1 (ko) | 기준 신호 생성 회로와 방법 및 이를 포함하는 역률 보상 회로 | |
| CN1158158C (zh) | 电阻焊控制方法 | |
| JPH11271366A (ja) | 電圧低下検出装置 | |
| KR970009962A (ko) | 인버터식 저항용접 제어장치 | |
| JP3172847B2 (ja) | 抵抗溶接機のチップ間電圧検出方法およびその装置 | |
| JP2002090406A (ja) | 定電流定抵抗電子負荷装置 | |
| JPS62138082A (ja) | 直流モ−タ制御回路 | |
| JP4459649B2 (ja) | インバータ制御式のアーク溶接電源 | |
| JPS62227577A (ja) | 溶接電源の出力制御方法 | |
| US9584009B2 (en) | Line current reference generator | |
| JP4304786B2 (ja) | 消耗電極式アーク溶接の短絡状態検出方法および溶接装置 | |
| JP7265308B2 (ja) | 溶接装置 | |
| JPH08155644A (ja) | アーク溶接モニタ装置 | |
| KR950003575B1 (ko) | 아크 용접 전원 출력제어장치 | |
| JP3259013B2 (ja) | インバータ式抵抗溶接電源装置 | |
| JPS6150709B2 (ja) | ||
| KR930012171A (ko) | 아크용접기의 용접제어 방법 및 그 장치 | |
| JPS61176474A (ja) | 短絡検出回路 | |
| JP3650769B2 (ja) | 商用電源中性点接地側検出装置 | |
| JP3692530B2 (ja) | 交流信号測定器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |