JP3172847B2 - 抵抗溶接機のチップ間電圧検出方法およびその装置 - Google Patents

抵抗溶接機のチップ間電圧検出方法およびその装置

Info

Publication number
JP3172847B2
JP3172847B2 JP25872492A JP25872492A JP3172847B2 JP 3172847 B2 JP3172847 B2 JP 3172847B2 JP 25872492 A JP25872492 A JP 25872492A JP 25872492 A JP25872492 A JP 25872492A JP 3172847 B2 JP3172847 B2 JP 3172847B2
Authority
JP
Japan
Prior art keywords
voltage
chip
induced
welding current
superimposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25872492A
Other languages
English (en)
Other versions
JPH06106363A (ja
Inventor
孝治 藤井
康宏 後藤
誠 龍堂
英樹 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP25872492A priority Critical patent/JP3172847B2/ja
Priority to EP93112285A priority patent/EP0581315B1/en
Priority to CA002101712A priority patent/CA2101712C/en
Priority to US08/099,360 priority patent/US5343011A/en
Priority to DE69321670T priority patent/DE69321670T2/de
Publication of JPH06106363A publication Critical patent/JPH06106363A/ja
Application granted granted Critical
Publication of JP3172847B2 publication Critical patent/JP3172847B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Generation Of Surge Voltage And Current (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、抵抗溶接の溶接品質を
モニタリングする場合や品質を一定に制御する場合に、
有効な制御因子としての抵抗溶接機のチップ間電圧検出
方法およびその装置に関する。
【0002】
【従来の技術】近年、抵抗溶接機の自動化に伴って、抵
抗溶接が良好に行われたか否かをモニターする方法が種
々考えられている。それらのモニター方法は、いずれも
溶接時のチップ間電圧の変化を検出することによって、
溶接が良好に行われたか否かを判定するものであり、チ
ップ間電圧の変化をいかにして正確に検出するかどうか
が重要な問題となる。さらに、抵抗溶接機の基本性能を
改善可能な電源として、インバータ電源を用いた直流溶
接機が広く使用されており、この種の抵抗溶接機のチッ
プ間電圧の検出方法も重要になりつつある。
【0003】抵抗溶接機のチップ間電圧を検出する手段
としてはチップに直接、またはチップホルダーなどチッ
プに近い部位にリード線を取り付け検出する方法があ
る。このとき、溶接電流により誘起されチップ間電圧に
重畳される誘導電圧を打ち消し、正確にチップ間電圧を
検出する方式が特公昭56−4354号公報および特公
平1−52115号公報に開示されている方式が一般的
であった。特公昭56−4354号公報の方式は、チッ
プ間電圧をVt 、溶接電流をIW 、測定されたリード線
間電圧をVS とすればVS
【0004】
【数1】
【0005】であり、上式中、溶接電流IW の変化率が
零となるときのリード線間電圧VS を検出し、その値を
チップ間電圧Vt とするものである。また、特公平1−
52115号公報の方式は溶接電流IW が交流電流であ
ることを利用し、上式の半周期積分することで、微分項
【0006】
【数2】
【0007】が零となるため、半周期間のチップ間電圧
t の平均値を検出できる。
【0008】
【発明が解決しようとする課題】このような従来のチッ
プ間電圧検出方法において、リード線を介して検出する
ものでは、上、下のチップに接続したリード線をよじり
合わせることによって、チップ間電圧に重畳した誘導電
圧を打消すことができるが、リード線がチップ間に被溶
接物を溶接する妨げとなり実用的ではない。また、誘導
電圧の影響を電気的な処理を施し、チップ間電圧を検出
する方式の特公昭56−4354号公報においては溶接
電流周期の内、半周期に1回しかチップ間電圧が検出で
きない。また、特公平1−52115号公報において
は、半周期の平均値だけを検出するものである。この点
は品質モニター方法によっては、チップ間電圧の検出デ
ータ数が不足する、または、データの精度が低いという
問題点を生じ、モニター精度を確保することが困難とな
る場合がある。さらに、従来の方式は溶接電源にインバ
ータ電源を用いた場合、溶接電流IW による誘導電圧分
【0009】
【数3】
【0010】が零となる場合がなく、しかもインバータ
電源は直流電源であるため半周期間(1)式を積分して
も微分項は零にならず、適用が困難である問題点があ
る。
【0011】本発明は、上記の従来の問題点を解決する
もので、溶接電流による誘導電圧が重畳したチップ間電
圧からチップ間電圧のみ通電時間の任意の時点で検出が
可能で、交流電源およびインバータ電源を用いた抵抗溶
接機に適用できるようにした抵抗溶接機のチップ間電圧
検出方法およびその装置を提供することを目的とする。
【0012】
【課題を解決するための手段】この目的を達成するため
に、本発明の抵抗溶接のチップ間電圧検出方法およびそ
の装置は溶接電流による誘導電圧VA と、前記誘導電圧
が重畳したチップ間電圧VB を検出し、溶接電流の立ち
上がり時点における誘導電圧VA0と、同時点における前
記誘導電圧が重畳したチップ間電圧VB0比を用いて、
前記誘導電圧V A と、前記誘導電圧が重畳したチップ間
電圧V B の少なくとも一方を調整し、調整された後の誘
導電圧VA と前記誘導電圧が重畳したチップ間電圧VB
の差分を抵抗溶接のチップ間電圧 t とするものであ
る。また、溶接電流が減少から増加に変化した直後の時
点T1における溶接電流による誘導電圧VAT1 と誘導電
圧が重畳したチップ間電圧VBT1 と、減少から増加に転
じる直前の時点T2における誘導電圧VAT2 と誘導電圧
が重畳したチップ間電圧VBT2 を検出し、あるいは、溶
接電流が増加期間中の時点T1と、減少期間中の時点T
2においてVAT1,VAT2,VBT1,VBT2 を検出し、式
(|VAT1 −VAT2 |)の値と式(|VBT1 −V
BT2 |)の値が同一値になるように調整し、調整された
後の誘導電圧VA と前記誘導電圧が重畳したチップ間電
圧VB の差分を得て、これを抵抗溶接機のチップ間電圧
t とするものである。さらに、溶接電流が減少から増
加に変化する時点、または増加から減少に変化する時点
における誘導電圧の変化幅と、誘導電圧の重畳したチッ
プ間電圧の変化幅を検出し、両変化幅が同一値になるよ
うに調整し、調整された後の誘導電圧VA と前記誘導電
圧が重畳したチップ間電圧VB の差分を得て、これを抵
抗溶接機のチップ間電圧 t とする構成を有している。
【0013】
【作用】この構成において、溶接電流IW による誘導電
圧VA と、誘導電圧が重畳したチップ間電圧VB を検出
するが、VA とVB
【0014】
【数4】
【0015】となる。ただし、Vt はチップ間電圧、K
A とKB は検出回路に起因する誘起電圧係数である。ま
た、溶接電流の値が零に近い立ち上がり時点において検
出するため、チップ間電圧Vt は Vt =IW ・Rt (Rt はチップ間抵抗)≒0 ・・・・(4) となり、溶接電流の立ち上がり時点における誘導電圧V
AOと、同時点における前記誘導電圧が重畳したチップ間
電圧VB0
【0016】
【数5】
【0017】となり、誘導電圧が重畳したチップ間電圧
B は誘導電圧成分のみが検出される。ここで、VB0
AOの比をもとめ、その値をK0 とすると
【0018】
【数6】
【0019】このK0 の値により検出ゲインを調整す
る。誘導電圧VA を調整した場合は
【0020】
【数7】
【0021】となり、VB とK0 A の差をとればチッ
プ間電圧Vt を得ることができる。また、インバータ電
源を用いた場合の溶接電流が減少から増加に変化した直
後の時点T1 における溶接電流による誘導電圧VAT1
誘導電圧が重畳したチップ間電圧VBT1 と、減少から増
加に転じる直前の時点T2 における誘導電圧VAT2と誘
導電圧が重畳したチップ間電圧VBT2 を検出する。時点
1 のチップ間電圧VtT1 、時点T2 のチップ間電圧を
tT2 とすると、VtT1 とVtT2 は溶接電流IW がイン
バータ電源においては、ほぼ同一値に制御されており、
検出時間差もインバータ発振周期(1ms程度)以下で
あることからほぼ等しい。ここでVtT 1 とVtT2 をVt
と置くと、(7)式を用いて VBT1 =K0 AT1 +Vt ・・・・(9) VBT2 =K0 AT2 +Vt ・・・・(10) と表せる。したがって、 (|VBT1 −VBT2 |)={K0 (|VAT1 −VAT2 |)} ・・・(11) ここで、検出ゲインを調整し、(|VBT1 −VBT2 |)
=(|VAT1 −VAT2 |)、すなわち、K0 =1すなわ
ち(2)(3)式において、KA =KB とすることによ
り、溶接電流による誘導電圧と、誘導電圧が重畳したチ
ップ間電圧の差分を取ればチップ間電圧Vt が検出でき
る。
【0022】また、前述した時点T1 と時点T2 を、溶
接電流の増加期間中の時点と、減少期間中の時点に検出
時点を拡張したもので、VtT1 とVtT2 が等しいと仮定
する場合の誤差が増加するが実用的には問題ない範囲で
あり、検出時点の設定をより容易なものとしている。
【0023】さらに、インバータ電源を用いた場合にお
いて、溶接電流が減少から増加に変化した時点、または
増加から減少に変化した時点における溶接電流による誘
導電圧の変化幅(VAUまたはVAD)と、誘導電圧の重畳
したチップ間電圧の変化幅(VBUまたはVBD)を検出す
る。この場合、検出時点は一点であるため、前述したチ
ップ間電圧の時間変動の誤差は発生しない。したがっ
て、(9)(10)式と同様に、 VBU=K0 AU ・・・・(12) または、 VBD=K0 AD ・・・・(13) となり、K0 =1となるよう検出ゲインを調整すれば、
溶接電流による誘導電圧と、誘導電圧が重畳したチップ
間電圧の差分を取ればチップ間電圧が検出できる。
【0024】
【実施例】
(実施例1)以下本発明の第1の実施例について、図
1、図3および図4を参照しながら説明する。
【0025】図1において、溶接電源1の出力に上部チ
ップ2と下部チップ3が接続され、被溶接材4が挿入さ
れる。上部チップ2と下部チップ3はリード線で第1増
幅回路6に接続され、また、サーチコイルとしてトロイ
ダルコイル5が第2増幅回路7に接続されている。第2
増幅回路7の出力によりサンプリングパルスを出力する
周期パルス発生回路8が、サンプル/ホールド回路9、
10のサンプル/ホールド入力に接続されており、サン
プル/ホールド回路9、10の信号入力は第1増幅回路
6の出力と第2増幅回路7の出力に接続され、それぞれ
の出力を取り込み、ホールドする。サンプル/ホールド
回路9、10の出力は信号比検出回路として使用される
除算回路11の入力に接続され、その除算出力は第2増
幅回路7の出力とともに増幅度調整回路としての乗算回
路12の入力に接続され、乗算回路12の出力は差動増
幅回路13の一方の入力に接続され、他の入力端には第
1増幅回路6の出力が接続される。
【0026】上記構成において動作を説明すると、溶接
電源1の出力に接続され、加圧シリンダー(図示せず)
で加圧される上部チップ2と下部チップ3の間に被溶接
材4を挿入し、溶接電流IW が通電され溶接が開始され
る。(以下の説明で溶接電源1に交流電源を使用した場
合は図3を参照し、溶接電源1がインバータ電源を用い
た場合には図4を参照する。)また、上部チップ2と下
部チップ3の間の電圧が第1増幅回路6に入力され、第
1増幅回路6の出力として溶接電流IW による誘導電圧
が重畳したチップ間電圧VB (以下電圧VB と記す)が
得られる。同時にサーチコイルとしてトロイダルコイル
5を電流通路に介挿し、溶接電流による誘導電圧を検出
し、第2増幅回路7に入力される。第2増幅回路7の出
力電圧V A (以下電圧VA と記す)は微分回路と比較回
路で構成され、電圧VA の立ち上がりに同期したサンプ
リングパルスを出力する同期パルス発生回路8に入力さ
れる。サンプル/ホールド回路9、10は同期パルス発
生回路8の出力パルスにより、それぞれ第1増幅回路6
の出力値である電圧VB と第2増幅回路7の出力値であ
る電圧VA を取り込み、ホールドする。図3において溶
接電流IW の立ち上がり時点、すなわち、電圧VA の立
ち上がり時点であるt0 で同期パルス発生回路8はサン
プリングパルスを発生し、サンプル/ホールド回路9、
10はそれぞれ電圧VB0、電圧VAOを取り込み出力す
る。電圧VB0、電圧VAOは信号比検出回路として使用さ
れる除算回路11において除算され、両者の比に相当す
る電圧V KO(VKO=VB0/VAO)が出力される。増幅度
調整回路としての乗算回路12は電圧VA と除算回路1
1の出力電圧VKOを乗算し、その出力電圧は差動増幅回
路13に入力され、差動増幅回路13の他の入力端には
第2増幅回路7の出力電圧VB が入力されている。電圧
A は、乗算回路12で増幅度が調整され(VKO×
A )となり、また(VKO=KB /KA )であるので差
動増幅回路13の出力はチップ間電圧Vt となる。
【0027】このように、本実施例による抵抗溶接機の
チップ間電圧検出方法およびその装置は、誘導電圧VA
と誘導電圧の重畳したチップ間電圧VB を溶接電流の立
ち上がり時点のそれぞれの電圧VAO、VB0をサンプル/
ホールド回路9、10に取り込み、除算回路11で取り
込んだVAOとVB0の比を求め、その比に相当する除算回
路11の出力により誘導電圧VA のゲイン調整を乗算回
路12で行い、乗算回路12の出力と電圧VB を差動増
幅回路13に入力し、両入力の差分であるチップ間電圧
を得るので、溶接電流を通電中の全期間チップ間電圧を
検出できるため、チップ間電圧が必要となる任意の時点
でその値を得ることができる。
【0028】また、溶接電流の立ち上がり時の電圧VA
と電圧VB を利用するためインバータ電源にも適用でき
る。
【0029】(実施例2)以下、本発明の第2の実施例
について、図2および図4を参照しながら説明する。な
お、第1の実施例で説明したものと同一構成部材には同
一番号を用い、その説明を省略する。図1と異なるのは
第1増幅器6と第2増幅器7の出力がマルチプレクサ1
4に接続され、さらにマルチプレクサ14の出力はA/
D変換回路15のアナログ入力とつながり、A/D変換
回路15のデジタル出力はCPU回路16に接続され
る。また、マルチプレクサ14の入力切り替え端子はC
PU回路16に接続されている。
【0030】上記構成において動作を説明すると、溶接
電源1の出力に接続され、加圧シリンダー(図示せず)
で加圧される上部チップ2と下部チップ3の間に被溶接
材4を挿入し、溶接電流IW が通電され溶接が開始され
る。本実施例の場合、溶接電源1はインバータ電源が使
用される。上部チップ2と下部チップ3の間の電圧が第
1増幅回路6に入力され、第1増幅回路6の出力として
溶接電流IW による誘導電圧が重畳したチップ間電圧V
B (以下電圧VB と記す)が得られる。同時にサーチコ
イルとしてトロイダルコイル5を電流通路に介挿し、溶
接電流による誘導電圧を検出し、第2増幅回路7に入力
される。第2増幅回路7の出力電圧VA(以下電圧VA
と記す)と電圧VB はマルチプレクサ14に入力され、
電圧VAと電圧VB はCPU回路16からの入力切り替
え信号に対応してマルチプレクサ14から出力される。
A/D変換回路15は前記入力切り替え信号に同期した
A/D変換信号をCPU回路16から受け、電圧VA
電圧VB をアナログ値からデジタル値に変換する。な
お、CPU回路16は演算処理回路、記憶回路、I/O
回路(図示せず)を含み、記憶回路に記憶した動作プロ
グラムに基づきデータの入出力、演算処理を行う。CP
U回路16はマルチプレクサ14の入力を交互に切り替
え、同時にA/D変換回路15にA/D変換信号を送
り、電圧VA と電圧VB を交互に連続して変換させる。
【0031】CPU回路16はA/D変換された電圧V
A と電圧VB を取り込み、記憶し、電圧VA (または電
圧VB )の極性が負から正に変化する時点を検出し、そ
の時点の直後に取り込んだA/D変換回路15の変換デ
ータのうち、電圧VA のデータをVAT1 とし、電圧VB
のデータをVBT1 とする。さらに、電圧VA (または電
圧VB )の変化周期の1周期後に同様の極性変化をした
時点の直前に取り込んだ変換データのうち、電圧VA
データをVAT2 とし、電圧VB のデータをVBT 2 として
いる。
【0032】また、A/D変換された電圧VA と電圧V
B を取り込み、記憶し、電圧VA (または電圧VB )の
極性が正の期間に取り込んだ変換データのうち、電圧V
A のデータをVAT1 とし、電圧VB のデータをVBT1
している。さらに、電圧VA(または電圧VB )の極性
が負の期間に取り込んだ変換データのうち、電圧VA
データをVAT2 とし、電圧VB のデータをVBT2 として
いる。この場合、VAT 1 、VAT2 、VBT1 、VBT2 の取
り込みタイミングはチップ間電圧の検出誤差を少なくす
るため電圧VA (または電圧VB )が正の期間の中心時
点、および負の時間の中心時点を採用している。
【0033】そして、CPU回路16により、(|V
BT1 −VBT2 |)および、(|VAT1−VAT2 |)の演
算を行い、両演算結果より前記した(11)式のK0
求め、K0 の値を用いて電圧VA の値を調整し、K0
値を用いて調整処理された電圧VA と電圧VB の引き算
処理を行いチップ間電圧Vt を検出している。
【0034】さらに、CPU回路16はA/D変換され
た電圧VA と電圧VB を取り込み、記憶し、電圧V
A (または電圧VB )の極性が負から正に変化する時点
を検出し、その時点に取り込んだ変換データのうち、電
圧VA のデータをVAUとし、電圧VB のデータをVBU
し、VAUとVBUの比を求め、前記した(12),(1
3)式に示すK0 を算出している。そのK0 の値を用い
て調整処理された電圧VA と電圧VB の引き算処理を行
いチップ間電圧Vt を検出している。上記動作の他に、
電圧VA (または電圧VB )の極性が正から負に変化す
る時点を検出し、その時点に取り込んだ変換データのう
ち、電圧VA のデータをVADとし、電圧VB のデータを
BDとしても(13)式に示すようにチップ間電圧Vt
が同様な動作で検出できる。
【0035】このように、本実施例による抵抗溶接のチ
ップ間電圧検出方法およびその装置は、誘導電圧VA
誘導電圧の重畳したチップ間電圧VB をマルチプレクサ
14、A/D変換回路15およびCPU回路16により
連続して取り込み、電圧VA(または電圧VB )の極性
変化の判別を行い、あるいは電圧VA (または電圧
B )極性の判別を行い、それぞれの判別時点でCPU
回路16が取り込んだ電圧VA (または電圧VB )のデ
ータからVAT1 、VAT2 、VBT1 、VBT2 を求め、前記
した(11)式{(|VBT1 −VBT2 |=K0 |VAT1
−VAT2 |)}からK0 を算出し、その値により電圧V
A の値を調整している。そして、CPU回路16はK0
の値を用いて調整処理された電圧VA と電圧VB の引き
算処理を行いチップ間電圧Vt を検出している。
【0036】さらに、電圧VA (または電圧VB )の極
性変化の判別を行い、判別時点でCPU回路16が取り
込んだ電圧VA (または電圧VB )のデータからV
AU(またはVAD)とVBU(またはVBD)の比を求め、K
0 を算出している。そして、CPU回路16はK0 の値
を用いて調整処理された電圧VA と電圧VB の引き算処
理を行いチップ間電圧Vt を検出している。
【0037】したがって、溶接電流を通電中の全期間チ
ップ間電圧を検出できるため、チップ間電圧が必要とな
る任意の時点でその値を得ることができ、従来困難であ
ったインバータ電源を用いた場合にも適用できる。
【0038】
【発明の効果】以上の説明から明らかなように、本発明
によれば溶接電流による誘導電圧VAと、誘導電圧が重
畳したチップ間電圧VB を検出し、溶接電流の立ち上が
り時点における誘導電圧VA0と、同時点における前記誘
導電圧が重畳したチップ間電圧VB0比を用いて、前記
誘導電圧V A と、前記誘導電圧が重畳したチップ間電圧
B の少なくとも一方を調整し、調整された後の誘導電
圧VA と前記誘導電圧が重畳したチップ間電圧VB の差
分を抵抗溶接のチップ間電圧 t としているため、溶接
電流の通電時間の任意の時点でチップ間電圧 t の検出
が可能で、溶接電源は交流電源およびインバータ電源の
いずれにも用いられる抵抗溶接機のチップ間電圧検出方
法およびその装置を実現できる。
【0039】また、溶接電流が減少から増加に変化した
直後の時点T1 における溶接電流による誘導電圧VAT1
と誘導電圧が重畳したチップ間電圧VBT1 、および溶接
電流が減少から増加に転じる直前の時点T2 における誘
導電圧VAT2 と誘導電圧が重畳したチップ間電圧VBT2
を検出し、あるいは、溶接電流が増加期間中の時点T 1
と、減少期間中の時点T2 において、前記VAT1 、V
AT2 、VBT1 、VBT2 の検出を行い、(|VAT1 −V
AT2 |)の値と(|VBT1 −VBT2 |)の値が同一値に
なるように調整し、調整された後の誘導電圧VA と前記
誘導電圧が重畳したチップ間電圧VB の差分を抵抗溶接
のチップ間電圧としているため、インバータ電源を使用
した抵抗溶接機の溶接電流通電時間の任意の時点でチッ
プ間電圧の検出が可能な抵抗溶接機のチップ間電圧検出
方法およびその装置を実現できる。
【0040】さらに、溶接電流が減少から増加に変化す
る時点、または増加から減少に変化する時点における誘
導電圧の変化幅と、誘導電圧の重畳したチップ間電圧の
変化幅を検出し、両変化幅が同一値になるように調整
し、調整された後の誘導電圧V A と前記誘導電圧が重畳
したチップ間電圧VB の差分を得て、これを抵抗溶接の
チップ間電圧としているため、インバータ電源を使用し
た抵抗溶接機の溶接電流通電時間の任意の時点でチップ
間電圧の検出が可能な抵抗溶接機のチップ間電圧検出方
法およびその装置を実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の抵抗溶接機のチップ間
電圧検出装置のブロック図。
【図2】本発明の第2の実施例の抵抗溶接機のチップ間
電圧検出装置のブロック図。
【図3】本発明の第1の実施例の交流電源を用いた抵抗
溶接機のチップ間電圧検出装置の電圧・電流波形図。
【図4】本発明の第1および第2の実施例のインバータ
電源を用いた抵抗溶接機のチップ間電圧検出装置の電圧
・電流波形図。
【符号の説明】
5 トロイダルコイル(サーチコイル) 6 第1増幅器 7 第2増幅器 11 除算回路(信号比検出回路) 12 乗算回路(増幅度調整回路) 13 差動増幅回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井原 英樹 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−101386(JP,A) (58)調査した分野(Int.Cl.7,DB名) B23K 11/24 - 11/25 515

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 溶接電流の立ち上がり時点において溶接
    電源とチップを接続した配線上の溶接電流による誘導電
    圧V A0 と被溶接材をはさむ上下のチップ間の溶接電流に
    よる誘導電圧が重畳したチップ間電圧V B0 とを検出する
    第1のステップと、誘導電圧の重畳していないチップ間
    電圧V t を検出したい時点において前記溶接電源と前記
    チップを接続した前記配線上の溶接電流による誘導電圧
    A と前記上下のチップ間の溶接電流による誘導電圧が
    重畳したチップ間電圧V B とを検出する第2のステップ
    と、前記第1のステップで検出された前記誘導電圧が重
    畳したチップ間電圧V B0 と前記誘導電圧V A0 の比を用い
    て、前記第2のステップで検出された前記誘導電圧V A
    と前記誘導電圧が重畳したチップ間電圧V B の少なくと
    も一方を調整し、調整された前記誘導電圧が重畳したチ
    ップ間電圧V B と前記誘導電圧V A の差分を算出し、前
    記誘導電圧が重畳していないチップ間電圧V t を得る第
    3のステップとを備える抵抗溶接機のチップ間電圧検出
    方法。
  2. 【請求項2】 溶接電流による誘導電圧V A と、誘導電
    圧が重畳したチップ間電圧V B を検出し、前記溶接電流
    が減少から増加に変化した直後の時点T1 における前記
    溶接電流による誘導電圧VAT1 と誘導電圧が重畳したチ
    ップ間電圧VBT1 と、減少から増加に転じる直前の時点
    2 における誘導電圧VAT2 と誘導電圧が重畳したチッ
    プ間電圧VBT2 抽出し、(|VAT1 −VAT2 |)の値
    と(|VBT1 −VBT2 |)の値が同一値になるように
    記誘導電圧V A と前記誘導電圧が重畳したチップ間電圧
    B の少なくとも一方を調整し、調整された後の前記
    導電圧VA と前記誘導電圧が重畳したチップ間電圧VB
    の差分を得ることを特徴とする抵抗溶接機のチップ間電
    圧検出方法。
  3. 【請求項3】 溶接電流による誘導電圧V A と、誘導電
    圧が重畳したチップ間電圧V B を検出し、前記溶接電流
    が増加期間中の時点T1 における溶接電流による誘導電
    圧VAT1 と誘導電圧が重畳したチップ間電圧VBT1 と、
    減少期間中の時点T2 における誘導電圧VAT2 と誘導電
    圧が重畳したチップ間電圧VBT2 抽出し、式(|V
    AT1 −VAT2 |)の値と式(|VBT1 −VBT2 |)の値
    が同一値になるように前記誘導電圧V A と前記誘導電圧
    が重畳したチップ間電圧V B の少なくとも一方を調整
    し、調整された後の前記誘導電圧VA と前記誘導電圧が
    重畳したチップ間電圧VB の差分を得ることを特徴とす
    る抵抗溶接機のチップ間電圧検出方法。
  4. 【請求項4】 溶接電流による誘導電圧V A と、誘導電
    圧が重畳したチップ間電圧V B を検出し、前記溶接電流
    が減少から増加に変化する時点、または増加から減少に
    変化する時点における前記誘導電圧V A の変化幅と、
    時点における前記誘導電圧の重畳したチップ間電圧 B
    の変化幅を算出し、両変化幅が同一値になるように前記
    誘導電圧V A と前記誘導電圧が重畳したチップ間電圧V
    B の少なくとも一方を調整し、調整された後の前記誘導
    電圧VA と前記誘導電圧が重畳したチップ間電圧VB
    差分を得ることを特徴とする抵抗溶接機のチップ間電圧
    検出方法。
  5. 【請求項5】 溶接電流通路に介挿したサーチコイル
    と、そのコイルに流れる溶接電流により誘起する電圧を
    増幅する第増幅回路と、溶接電流による誘導電圧が重
    畳したチップ間電圧を検出して増幅する第増幅回路
    と、前記溶接電流の立ち上がり時の前記第1増幅回路と
    前記第2増幅回路の出力電圧の比を検出する信号比検出
    回路と、その信号比検出回路からの比を前記第2増幅回
    路の出力に乗算する増幅度調整回路と、前記第1増幅回
    路および前記増幅度調整回路の出力波形の差分を増幅す
    る差動増幅回路を備えたことを特徴とする抵抗溶接機の
    チップ間電圧検出装置。
  6. 【請求項6】 溶接電流通路に介挿したサーチコイル
    と、そのコイルに流れる溶接電流により誘起する電圧を
    増幅する第増幅回路と、溶接電流による誘導電圧が重
    畳したチップ間電圧を検出して増幅する第増幅回路
    と、前記溶接電流の立ち上がり時点の前記第1増幅回路
    と前記第2増幅回路の出力電圧の比を算出し、算出した
    出力電圧の比を任意の時点における前記第2増幅回路の
    出力に乗算した値と前記第1増幅回路の出力の差分を算
    出するCPU回路を備えたことを特徴とする抵抗溶接機
    のチップ間電圧検出装置。
  7. 【請求項7】 溶接電流通路に介挿したサーチコイル
    と、そのコイルに流れる溶接電流により誘起する電圧を
    増幅する第2増幅回路と、溶接電流による誘導電圧が重
    畳したチップ間電圧を検出して増幅する第1増幅回路
    と、前記溶接電流が減少から増加に変化した直後の時点
    1 において前記第2増幅回路から出力され る誘導電圧
    AT1 と同時点において前記第1増幅回路から出力され
    る誘導電圧が重畳したチップ間電圧V BT1 と、前記溶接
    電流が減少から増加に転じる直前の時点T 2 において前
    記第2増幅回路から出力される誘導電圧V AT2 と同時点
    において前記第1増幅回路から出力される誘導電圧が重
    畳したチップ間電圧V BT2 を抽出し、式(|V AT1 −V
    AT2 |)の値と式(|V BT1 −V BT2 |)の値の比を算
    出し、算出した比を任意の時点において前記第2増幅回
    路から出力される誘導電圧V A に乗算した値と前記第1
    増幅回路から出力される誘導電圧が重畳したチップ間電
    圧V B の差分を得るCPU回路を備えたことを特徴とす
    る抵抗溶接機のチップ間電圧検出装置。
  8. 【請求項8】 溶接電流通路に介挿したサーチコイル
    と、そのコイルに流れる溶接電流により誘起する電圧を
    増幅する第2増幅回路と、溶接電流による誘導電圧が重
    畳したチップ間電圧を検出して増幅する第1増幅回路
    と、前記溶接電流が増加期間中の時点T 1 において前記
    第2増幅回路から出力される誘導電圧V AT1 と同時点に
    おいて前記第1増幅回路から出力されるチップ間電圧V
    BT1 と、前記溶接電流が減少期間中の時点T 2 において
    前記第2増幅回路から出力される誘導電圧V AT2 と同時
    点において前記第1増幅回路から出力される誘導電圧が
    重畳したチップ間電圧V BT2 を抽出し、式(|V AT1
    AT2 |)の値と式(|V BT1 −V BT2 |)の値の比を
    算出し、算出した比を任意の時点において前記第2増幅
    回路から出力される誘導電圧V A に乗算した値と前記第
    1増幅回路から出力される誘導電圧が重畳したチップ間
    電圧V B の差分を得るCPU回路を備えたことを特徴と
    する抵抗溶接機のチップ間電圧検出装置。
  9. 【請求項9】 溶接電流通路に介挿したサーチコイル
    と、そのコイルに流れる溶接電流により誘起する電圧を
    増幅する第2増幅回路と、溶接電流による誘導電圧が重
    畳したチップ間電圧を検出して増幅する第1増幅回路
    と、前記溶接電流が減少から増加に変化する時点、また
    は増加から減少に変化する時点において前記第2増幅回
    路から出力される誘導電圧の変化幅V AU またはV AD と同
    時点において前記第1増幅回路から出力される誘導電圧
    が重畳したチップ間電圧の変化幅V BU またはV BD とを抽
    出し、両変化幅の比を算出し、算出した比を任意の時点
    において前記第2増幅回路から出力される誘導電圧V A
    に乗算した値と前記第1増幅回 路から出力される誘導電
    圧が重畳したチップ間電圧V B の差分を得るCPU回路
    を備えたことを特徴とする抵抗溶接機のチップ間電圧検
    出装置。
JP25872492A 1992-07-31 1992-09-29 抵抗溶接機のチップ間電圧検出方法およびその装置 Expired - Lifetime JP3172847B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP25872492A JP3172847B2 (ja) 1992-09-29 1992-09-29 抵抗溶接機のチップ間電圧検出方法およびその装置
EP93112285A EP0581315B1 (en) 1992-07-31 1993-07-30 Resistance welding monitor
CA002101712A CA2101712C (en) 1992-07-31 1993-07-30 Resistance welding monitor
US08/099,360 US5343011A (en) 1992-07-31 1993-07-30 Resistance welding monitor
DE69321670T DE69321670T2 (de) 1992-07-31 1993-07-30 Widerstandsschweissmonitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25872492A JP3172847B2 (ja) 1992-09-29 1992-09-29 抵抗溶接機のチップ間電圧検出方法およびその装置

Publications (2)

Publication Number Publication Date
JPH06106363A JPH06106363A (ja) 1994-04-19
JP3172847B2 true JP3172847B2 (ja) 2001-06-04

Family

ID=17324211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25872492A Expired - Lifetime JP3172847B2 (ja) 1992-07-31 1992-09-29 抵抗溶接機のチップ間電圧検出方法およびその装置

Country Status (1)

Country Link
JP (1) JP3172847B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5330677B2 (ja) * 2006-11-17 2013-10-30 積水化学工業株式会社 抵抗溶接監視方法及び抵抗溶接制御方法
JP4971398B2 (ja) * 2009-09-17 2012-07-11 ナストーア株式会社 抵抗溶接の監視装置及び監視方法
EP2475087B1 (en) 2011-01-11 2016-03-23 OSRAM GmbH Power supply device, for example for light sources

Also Published As

Publication number Publication date
JPH06106363A (ja) 1994-04-19

Similar Documents

Publication Publication Date Title
JPH08112673A (ja) 自動溶接機の溶接経路の補正装置および方法
JP2007511190A (ja) 同期電動機のロータ位置を検出する方法
JP3172847B2 (ja) 抵抗溶接機のチップ間電圧検出方法およびその装置
JPH11289792A (ja) インバータ装置
JP4336214B2 (ja) 電力用半導体装置
KR910003526B1 (ko) 비이드 제어방법
JP3375500B2 (ja) 放電加工方法および放電加工装置
KR100294891B1 (ko) 유도 전동기의 누설 인덕턴스 추정방법
JP3094700B2 (ja) インバータの出力電流補正装置
JP2522685B2 (ja) ワイヤカットのギャップ電圧検出装置
JP3421387B2 (ja) 抵抗溶接機の電極間電圧測定装置及び測定方法
JP4013385B2 (ja) 溶接装置
JPS6015434B2 (ja) 溶接電極間電圧検出装置
JPH11118628A (ja) トルクセンサ
JPS6150709B2 (ja)
JP3117848B2 (ja) 電磁流量計
JPH075004A (ja) 電磁流量計
JP2000009696A (ja) 渦流探傷装置
JP3060346B2 (ja) 超電導コイル監視装置
JPS63150110A (ja) 放電加工装置
JPH0830722B2 (ja) 分析計からの低周波交流信号整流回路
JPH0127392B2 (ja)
JPS6161909B2 (ja)
JPS62138082A (ja) 直流モ−タ制御回路
JPH11142199A (ja) 電磁流量計

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080330

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12