JP3172847B2 - 抵抗溶接機のチップ間電圧検出方法およびその装置 - Google Patents
抵抗溶接機のチップ間電圧検出方法およびその装置Info
- Publication number
- JP3172847B2 JP3172847B2 JP25872492A JP25872492A JP3172847B2 JP 3172847 B2 JP3172847 B2 JP 3172847B2 JP 25872492 A JP25872492 A JP 25872492A JP 25872492 A JP25872492 A JP 25872492A JP 3172847 B2 JP3172847 B2 JP 3172847B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- chip
- induced
- welding current
- superimposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、抵抗溶接の溶接品質を
モニタリングする場合や品質を一定に制御する場合に、
有効な制御因子としての抵抗溶接機のチップ間電圧検出
方法およびその装置に関する。
モニタリングする場合や品質を一定に制御する場合に、
有効な制御因子としての抵抗溶接機のチップ間電圧検出
方法およびその装置に関する。
【０００２】
【従来の技術】近年、抵抗溶接機の自動化に伴って、抵
抗溶接が良好に行われたか否かをモニターする方法が種
々考えられている。それらのモニター方法は、いずれも
溶接時のチップ間電圧の変化を検出することによって、
溶接が良好に行われたか否かを判定するものであり、チ
ップ間電圧の変化をいかにして正確に検出するかどうか
が重要な問題となる。さらに、抵抗溶接機の基本性能を
改善可能な電源として、インバータ電源を用いた直流溶
接機が広く使用されており、この種の抵抗溶接機のチッ
プ間電圧の検出方法も重要になりつつある。
抗溶接が良好に行われたか否かをモニターする方法が種
々考えられている。それらのモニター方法は、いずれも
溶接時のチップ間電圧の変化を検出することによって、
溶接が良好に行われたか否かを判定するものであり、チ
ップ間電圧の変化をいかにして正確に検出するかどうか
が重要な問題となる。さらに、抵抗溶接機の基本性能を
改善可能な電源として、インバータ電源を用いた直流溶
接機が広く使用されており、この種の抵抗溶接機のチッ
プ間電圧の検出方法も重要になりつつある。
【０００３】抵抗溶接機のチップ間電圧を検出する手段
としてはチップに直接、またはチップホルダーなどチッ
プに近い部位にリード線を取り付け検出する方法があ
る。このとき、溶接電流により誘起されチップ間電圧に
重畳される誘導電圧を打ち消し、正確にチップ間電圧を
検出する方式が特公昭５６−４３５４号公報および特公
平１−５２１１５号公報に開示されている方式が一般的
であった。特公昭５６−４３５４号公報の方式は、チッ
プ間電圧をＶt 、溶接電流をＩW 、測定されたリード線
間電圧をＶS とすればＶS は
としてはチップに直接、またはチップホルダーなどチッ
プに近い部位にリード線を取り付け検出する方法があ
る。このとき、溶接電流により誘起されチップ間電圧に
重畳される誘導電圧を打ち消し、正確にチップ間電圧を
検出する方式が特公昭５６−４３５４号公報および特公
平１−５２１１５号公報に開示されている方式が一般的
であった。特公昭５６−４３５４号公報の方式は、チッ
プ間電圧をＶt 、溶接電流をＩW 、測定されたリード線
間電圧をＶS とすればＶS は
【０００４】
【数１】
【０００５】であり、上式中、溶接電流ＩW の変化率が
零となるときのリード線間電圧ＶS を検出し、その値を
チップ間電圧Ｖt とするものである。また、特公平１−
５２１１５号公報の方式は溶接電流ＩW が交流電流であ
ることを利用し、上式の半周期積分することで、微分項
零となるときのリード線間電圧ＶS を検出し、その値を
チップ間電圧Ｖt とするものである。また、特公平１−
５２１１５号公報の方式は溶接電流ＩW が交流電流であ
ることを利用し、上式の半周期積分することで、微分項
【０００６】
【数２】
【０００７】が零となるため、半周期間のチップ間電圧
Ｖt の平均値を検出できる。
Ｖt の平均値を検出できる。
【０００８】
【発明が解決しようとする課題】このような従来のチッ
プ間電圧検出方法において、リード線を介して検出する
ものでは、上、下のチップに接続したリード線をよじり
合わせることによって、チップ間電圧に重畳した誘導電
圧を打消すことができるが、リード線がチップ間に被溶
接物を溶接する妨げとなり実用的ではない。また、誘導
電圧の影響を電気的な処理を施し、チップ間電圧を検出
する方式の特公昭５６−４３５４号公報においては溶接
電流周期の内、半周期に１回しかチップ間電圧が検出で
きない。また、特公平１−５２１１５号公報において
は、半周期の平均値だけを検出するものである。この点
は品質モニター方法によっては、チップ間電圧の検出デ
ータ数が不足する、または、データの精度が低いという
問題点を生じ、モニター精度を確保することが困難とな
る場合がある。さらに、従来の方式は溶接電源にインバ
ータ電源を用いた場合、溶接電流ＩW による誘導電圧分
プ間電圧検出方法において、リード線を介して検出する
ものでは、上、下のチップに接続したリード線をよじり
合わせることによって、チップ間電圧に重畳した誘導電
圧を打消すことができるが、リード線がチップ間に被溶
接物を溶接する妨げとなり実用的ではない。また、誘導
電圧の影響を電気的な処理を施し、チップ間電圧を検出
する方式の特公昭５６−４３５４号公報においては溶接
電流周期の内、半周期に１回しかチップ間電圧が検出で
きない。また、特公平１−５２１１５号公報において
は、半周期の平均値だけを検出するものである。この点
は品質モニター方法によっては、チップ間電圧の検出デ
ータ数が不足する、または、データの精度が低いという
問題点を生じ、モニター精度を確保することが困難とな
る場合がある。さらに、従来の方式は溶接電源にインバ
ータ電源を用いた場合、溶接電流ＩW による誘導電圧分
【０００９】
【数３】
【００１０】が零となる場合がなく、しかもインバータ
電源は直流電源であるため半周期間（１）式を積分して
も微分項は零にならず、適用が困難である問題点があ
る。
電源は直流電源であるため半周期間（１）式を積分して
も微分項は零にならず、適用が困難である問題点があ
る。
【００１１】本発明は、上記の従来の問題点を解決する
もので、溶接電流による誘導電圧が重畳したチップ間電
圧からチップ間電圧のみ通電時間の任意の時点で検出が
可能で、交流電源およびインバータ電源を用いた抵抗溶
接機に適用できるようにした抵抗溶接機のチップ間電圧
検出方法およびその装置を提供することを目的とする。
もので、溶接電流による誘導電圧が重畳したチップ間電
圧からチップ間電圧のみ通電時間の任意の時点で検出が
可能で、交流電源およびインバータ電源を用いた抵抗溶
接機に適用できるようにした抵抗溶接機のチップ間電圧
検出方法およびその装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】この目的を達成するため
に、本発明の抵抗溶接のチップ間電圧検出方法およびそ
の装置は溶接電流による誘導電圧ＶA と、前記誘導電圧
が重畳したチップ間電圧ＶB を検出し、溶接電流の立ち
上がり時点における誘導電圧ＶA0と、同時点における前
記誘導電圧が重畳したチップ間電圧ＶB0の比を用いて、
前記誘導電圧Ｖ A と、前記誘導電圧が重畳したチップ間
電圧Ｖ B の少なくとも一方を調整し、調整された後の誘
導電圧ＶA と前記誘導電圧が重畳したチップ間電圧ＶB
の差分を抵抗溶接のチップ間電圧Ｖ t とするものであ
る。また、溶接電流が減少から増加に変化した直後の時
点Ｔ１における溶接電流による誘導電圧ＶAT1 と誘導電
圧が重畳したチップ間電圧ＶBT1 と、減少から増加に転
じる直前の時点Ｔ２における誘導電圧ＶAT2 と誘導電圧
が重畳したチップ間電圧ＶBT2 を検出し、あるいは、溶
接電流が増加期間中の時点Ｔ１と、減少期間中の時点Ｔ
２においてＶAT1，ＶAT2，ＶBT1，ＶBT2 を検出し、式
（｜ＶAT1 −ＶAT2 ｜）の値と式（｜ＶBT1 −Ｖ
BT2 ｜）の値が同一値になるように調整し、調整された
後の誘導電圧ＶA と前記誘導電圧が重畳したチップ間電
圧ＶB の差分を得て、これを抵抗溶接機のチップ間電圧
Ｖ t とするものである。さらに、溶接電流が減少から増
加に変化する時点、または増加から減少に変化する時点
における誘導電圧の変化幅と、誘導電圧の重畳したチッ
プ間電圧の変化幅を検出し、両変化幅が同一値になるよ
うに調整し、調整された後の誘導電圧ＶA と前記誘導電
圧が重畳したチップ間電圧ＶB の差分を得て、これを抵
抗溶接機のチップ間電圧Ｖ t とする構成を有している。
に、本発明の抵抗溶接のチップ間電圧検出方法およびそ
の装置は溶接電流による誘導電圧ＶA と、前記誘導電圧
が重畳したチップ間電圧ＶB を検出し、溶接電流の立ち
上がり時点における誘導電圧ＶA0と、同時点における前
記誘導電圧が重畳したチップ間電圧ＶB0の比を用いて、
前記誘導電圧Ｖ A と、前記誘導電圧が重畳したチップ間
電圧Ｖ B の少なくとも一方を調整し、調整された後の誘
導電圧ＶA と前記誘導電圧が重畳したチップ間電圧ＶB
の差分を抵抗溶接のチップ間電圧Ｖ t とするものであ
る。また、溶接電流が減少から増加に変化した直後の時
点Ｔ１における溶接電流による誘導電圧ＶAT1 と誘導電
圧が重畳したチップ間電圧ＶBT1 と、減少から増加に転
じる直前の時点Ｔ２における誘導電圧ＶAT2 と誘導電圧
が重畳したチップ間電圧ＶBT2 を検出し、あるいは、溶
接電流が増加期間中の時点Ｔ１と、減少期間中の時点Ｔ
２においてＶAT1，ＶAT2，ＶBT1，ＶBT2 を検出し、式
（｜ＶAT1 −ＶAT2 ｜）の値と式（｜ＶBT1 −Ｖ
BT2 ｜）の値が同一値になるように調整し、調整された
後の誘導電圧ＶA と前記誘導電圧が重畳したチップ間電
圧ＶB の差分を得て、これを抵抗溶接機のチップ間電圧
Ｖ t とするものである。さらに、溶接電流が減少から増
加に変化する時点、または増加から減少に変化する時点
における誘導電圧の変化幅と、誘導電圧の重畳したチッ
プ間電圧の変化幅を検出し、両変化幅が同一値になるよ
うに調整し、調整された後の誘導電圧ＶA と前記誘導電
圧が重畳したチップ間電圧ＶB の差分を得て、これを抵
抗溶接機のチップ間電圧Ｖ t とする構成を有している。
【００１３】
【作用】この構成において、溶接電流ＩW による誘導電
圧ＶA と、誘導電圧が重畳したチップ間電圧ＶB を検出
するが、ＶA とＶB は
圧ＶA と、誘導電圧が重畳したチップ間電圧ＶB を検出
するが、ＶA とＶB は
【００１４】
【数４】
【００１５】となる。ただし、Ｖt はチップ間電圧、Ｋ
A とＫB は検出回路に起因する誘起電圧係数である。ま
た、溶接電流の値が零に近い立ち上がり時点において検
出するため、チップ間電圧Ｖt は Ｖt ＝ＩW ・Ｒt （Ｒt はチップ間抵抗）≒０ ・・・・（４） となり、溶接電流の立ち上がり時点における誘導電圧Ｖ
AOと、同時点における前記誘導電圧が重畳したチップ間
電圧ＶB0は
A とＫB は検出回路に起因する誘起電圧係数である。ま
た、溶接電流の値が零に近い立ち上がり時点において検
出するため、チップ間電圧Ｖt は Ｖt ＝ＩW ・Ｒt （Ｒt はチップ間抵抗）≒０ ・・・・（４） となり、溶接電流の立ち上がり時点における誘導電圧Ｖ
AOと、同時点における前記誘導電圧が重畳したチップ間
電圧ＶB0は
【００１６】
【数５】
【００１７】となり、誘導電圧が重畳したチップ間電圧
ＶB は誘導電圧成分のみが検出される。ここで、ＶB0と
ＶAOの比をもとめ、その値をＫ0 とすると
ＶB は誘導電圧成分のみが検出される。ここで、ＶB0と
ＶAOの比をもとめ、その値をＫ0 とすると
【００１８】
【数６】
【００１９】このＫ0 の値により検出ゲインを調整す
る。誘導電圧ＶA を調整した場合は
る。誘導電圧ＶA を調整した場合は
【００２０】
【数７】
【００２１】となり、ＶB とＫ0 ＶA の差をとればチッ
プ間電圧Ｖt を得ることができる。また、インバータ電
源を用いた場合の溶接電流が減少から増加に変化した直
後の時点Ｔ1 における溶接電流による誘導電圧ＶAT1 と
誘導電圧が重畳したチップ間電圧ＶBT1 と、減少から増
加に転じる直前の時点Ｔ2 における誘導電圧ＶAT2と誘
導電圧が重畳したチップ間電圧ＶBT2 を検出する。時点
Ｔ1 のチップ間電圧ＶtT1 、時点Ｔ2 のチップ間電圧を
ＶtT2 とすると、ＶtT1 とＶtT2 は溶接電流ＩW がイン
バータ電源においては、ほぼ同一値に制御されており、
検出時間差もインバータ発振周期（１ｍｓ程度）以下で
あることからほぼ等しい。ここでＶtT 1 とＶtT2 をＶt
と置くと、（７）式を用いて ＶBT1 ＝Ｋ0 ＶAT1 ＋Ｖt ・・・・（９） ＶBT2 ＝Ｋ0 ＶAT2 ＋Ｖt ・・・・（１０） と表せる。したがって、 （｜ＶBT1 −ＶBT2 ｜）＝｛Ｋ0 （｜ＶAT1 −ＶAT2 ｜）｝ ・・・（１１） ここで、検出ゲインを調整し、（｜ＶBT1 −ＶBT2 ｜）
＝（｜ＶAT1 −ＶAT2 ｜）、すなわち、Ｋ0 ＝１すなわ
ち（２）（３）式において、ＫA ＝ＫB とすることによ
り、溶接電流による誘導電圧と、誘導電圧が重畳したチ
ップ間電圧の差分を取ればチップ間電圧Ｖt が検出でき
る。
プ間電圧Ｖt を得ることができる。また、インバータ電
源を用いた場合の溶接電流が減少から増加に変化した直
後の時点Ｔ1 における溶接電流による誘導電圧ＶAT1 と
誘導電圧が重畳したチップ間電圧ＶBT1 と、減少から増
加に転じる直前の時点Ｔ2 における誘導電圧ＶAT2と誘
導電圧が重畳したチップ間電圧ＶBT2 を検出する。時点
Ｔ1 のチップ間電圧ＶtT1 、時点Ｔ2 のチップ間電圧を
ＶtT2 とすると、ＶtT1 とＶtT2 は溶接電流ＩW がイン
バータ電源においては、ほぼ同一値に制御されており、
検出時間差もインバータ発振周期（１ｍｓ程度）以下で
あることからほぼ等しい。ここでＶtT 1 とＶtT2 をＶt
と置くと、（７）式を用いて ＶBT1 ＝Ｋ0 ＶAT1 ＋Ｖt ・・・・（９） ＶBT2 ＝Ｋ0 ＶAT2 ＋Ｖt ・・・・（１０） と表せる。したがって、 （｜ＶBT1 −ＶBT2 ｜）＝｛Ｋ0 （｜ＶAT1 −ＶAT2 ｜）｝ ・・・（１１） ここで、検出ゲインを調整し、（｜ＶBT1 −ＶBT2 ｜）
＝（｜ＶAT1 −ＶAT2 ｜）、すなわち、Ｋ0 ＝１すなわ
ち（２）（３）式において、ＫA ＝ＫB とすることによ
り、溶接電流による誘導電圧と、誘導電圧が重畳したチ
ップ間電圧の差分を取ればチップ間電圧Ｖt が検出でき
る。
【００２２】また、前述した時点Ｔ1 と時点Ｔ2 を、溶
接電流の増加期間中の時点と、減少期間中の時点に検出
時点を拡張したもので、ＶtT1 とＶtT2 が等しいと仮定
する場合の誤差が増加するが実用的には問題ない範囲で
あり、検出時点の設定をより容易なものとしている。
接電流の増加期間中の時点と、減少期間中の時点に検出
時点を拡張したもので、ＶtT1 とＶtT2 が等しいと仮定
する場合の誤差が増加するが実用的には問題ない範囲で
あり、検出時点の設定をより容易なものとしている。
【００２３】さらに、インバータ電源を用いた場合にお
いて、溶接電流が減少から増加に変化した時点、または
増加から減少に変化した時点における溶接電流による誘
導電圧の変化幅（ＶAUまたはＶAD）と、誘導電圧の重畳
したチップ間電圧の変化幅（ＶBUまたはＶBD）を検出す
る。この場合、検出時点は一点であるため、前述したチ
ップ間電圧の時間変動の誤差は発生しない。したがっ
て、（９）（１０）式と同様に、 ＶBU＝Ｋ0 ＶAU ・・・・（１２） または、 ＶBD＝Ｋ0 ＶAD ・・・・（１３） となり、Ｋ0 ＝１となるよう検出ゲインを調整すれば、
溶接電流による誘導電圧と、誘導電圧が重畳したチップ
間電圧の差分を取ればチップ間電圧が検出できる。
いて、溶接電流が減少から増加に変化した時点、または
増加から減少に変化した時点における溶接電流による誘
導電圧の変化幅（ＶAUまたはＶAD）と、誘導電圧の重畳
したチップ間電圧の変化幅（ＶBUまたはＶBD）を検出す
る。この場合、検出時点は一点であるため、前述したチ
ップ間電圧の時間変動の誤差は発生しない。したがっ
て、（９）（１０）式と同様に、 ＶBU＝Ｋ0 ＶAU ・・・・（１２） または、 ＶBD＝Ｋ0 ＶAD ・・・・（１３） となり、Ｋ0 ＝１となるよう検出ゲインを調整すれば、
溶接電流による誘導電圧と、誘導電圧が重畳したチップ
間電圧の差分を取ればチップ間電圧が検出できる。
【００２４】
（実施例１）以下本発明の第１の実施例について、図
１、図３および図４を参照しながら説明する。
１、図３および図４を参照しながら説明する。
【００２５】図１において、溶接電源１の出力に上部チ
ップ２と下部チップ３が接続され、被溶接材４が挿入さ
れる。上部チップ２と下部チップ３はリード線で第１増
幅回路６に接続され、また、サーチコイルとしてトロイ
ダルコイル５が第２増幅回路７に接続されている。第２
増幅回路７の出力によりサンプリングパルスを出力する
周期パルス発生回路８が、サンプル／ホールド回路９、
１０のサンプル／ホールド入力に接続されており、サン
プル／ホールド回路９、１０の信号入力は第１増幅回路
６の出力と第２増幅回路７の出力に接続され、それぞれ
の出力を取り込み、ホールドする。サンプル／ホールド
回路９、１０の出力は信号比検出回路として使用される
除算回路１１の入力に接続され、その除算出力は第２増
幅回路７の出力とともに増幅度調整回路としての乗算回
路１２の入力に接続され、乗算回路１２の出力は差動増
幅回路１３の一方の入力に接続され、他の入力端には第
１増幅回路６の出力が接続される。
ップ２と下部チップ３が接続され、被溶接材４が挿入さ
れる。上部チップ２と下部チップ３はリード線で第１増
幅回路６に接続され、また、サーチコイルとしてトロイ
ダルコイル５が第２増幅回路７に接続されている。第２
増幅回路７の出力によりサンプリングパルスを出力する
周期パルス発生回路８が、サンプル／ホールド回路９、
１０のサンプル／ホールド入力に接続されており、サン
プル／ホールド回路９、１０の信号入力は第１増幅回路
６の出力と第２増幅回路７の出力に接続され、それぞれ
の出力を取り込み、ホールドする。サンプル／ホールド
回路９、１０の出力は信号比検出回路として使用される
除算回路１１の入力に接続され、その除算出力は第２増
幅回路７の出力とともに増幅度調整回路としての乗算回
路１２の入力に接続され、乗算回路１２の出力は差動増
幅回路１３の一方の入力に接続され、他の入力端には第
１増幅回路６の出力が接続される。
【００２６】上記構成において動作を説明すると、溶接
電源１の出力に接続され、加圧シリンダー（図示せず）
で加圧される上部チップ２と下部チップ３の間に被溶接
材４を挿入し、溶接電流ＩW が通電され溶接が開始され
る。（以下の説明で溶接電源１に交流電源を使用した場
合は図３を参照し、溶接電源１がインバータ電源を用い
た場合には図４を参照する。）また、上部チップ２と下
部チップ３の間の電圧が第１増幅回路６に入力され、第
１増幅回路６の出力として溶接電流ＩW による誘導電圧
が重畳したチップ間電圧ＶB （以下電圧ＶB と記す）が
得られる。同時にサーチコイルとしてトロイダルコイル
５を電流通路に介挿し、溶接電流による誘導電圧を検出
し、第２増幅回路７に入力される。第２増幅回路７の出
力電圧Ｖ A （以下電圧ＶA と記す）は微分回路と比較回
路で構成され、電圧ＶA の立ち上がりに同期したサンプ
リングパルスを出力する同期パルス発生回路８に入力さ
れる。サンプル／ホールド回路９、１０は同期パルス発
生回路８の出力パルスにより、それぞれ第１増幅回路６
の出力値である電圧ＶB と第２増幅回路７の出力値であ
る電圧ＶA を取り込み、ホールドする。図３において溶
接電流ＩW の立ち上がり時点、すなわち、電圧ＶA の立
ち上がり時点であるｔ0 で同期パルス発生回路８はサン
プリングパルスを発生し、サンプル／ホールド回路９、
１０はそれぞれ電圧ＶB0、電圧ＶAOを取り込み出力す
る。電圧ＶB0、電圧ＶAOは信号比検出回路として使用さ
れる除算回路１１において除算され、両者の比に相当す
る電圧Ｖ KO（ＶKO＝ＶB0／ＶAO）が出力される。増幅度
調整回路としての乗算回路１２は電圧ＶA と除算回路１
１の出力電圧ＶKOを乗算し、その出力電圧は差動増幅回
路１３に入力され、差動増幅回路１３の他の入力端には
第２増幅回路７の出力電圧ＶB が入力されている。電圧
ＶA は、乗算回路１２で増幅度が調整され（ＶKO×
ＶA ）となり、また（ＶKO＝ＫB ／ＫA ）であるので差
動増幅回路１３の出力はチップ間電圧Ｖt となる。
電源１の出力に接続され、加圧シリンダー（図示せず）
で加圧される上部チップ２と下部チップ３の間に被溶接
材４を挿入し、溶接電流ＩW が通電され溶接が開始され
る。（以下の説明で溶接電源１に交流電源を使用した場
合は図３を参照し、溶接電源１がインバータ電源を用い
た場合には図４を参照する。）また、上部チップ２と下
部チップ３の間の電圧が第１増幅回路６に入力され、第
１増幅回路６の出力として溶接電流ＩW による誘導電圧
が重畳したチップ間電圧ＶB （以下電圧ＶB と記す）が
得られる。同時にサーチコイルとしてトロイダルコイル
５を電流通路に介挿し、溶接電流による誘導電圧を検出
し、第２増幅回路７に入力される。第２増幅回路７の出
力電圧Ｖ A （以下電圧ＶA と記す）は微分回路と比較回
路で構成され、電圧ＶA の立ち上がりに同期したサンプ
リングパルスを出力する同期パルス発生回路８に入力さ
れる。サンプル／ホールド回路９、１０は同期パルス発
生回路８の出力パルスにより、それぞれ第１増幅回路６
の出力値である電圧ＶB と第２増幅回路７の出力値であ
る電圧ＶA を取り込み、ホールドする。図３において溶
接電流ＩW の立ち上がり時点、すなわち、電圧ＶA の立
ち上がり時点であるｔ0 で同期パルス発生回路８はサン
プリングパルスを発生し、サンプル／ホールド回路９、
１０はそれぞれ電圧ＶB0、電圧ＶAOを取り込み出力す
る。電圧ＶB0、電圧ＶAOは信号比検出回路として使用さ
れる除算回路１１において除算され、両者の比に相当す
る電圧Ｖ KO（ＶKO＝ＶB0／ＶAO）が出力される。増幅度
調整回路としての乗算回路１２は電圧ＶA と除算回路１
１の出力電圧ＶKOを乗算し、その出力電圧は差動増幅回
路１３に入力され、差動増幅回路１３の他の入力端には
第２増幅回路７の出力電圧ＶB が入力されている。電圧
ＶA は、乗算回路１２で増幅度が調整され（ＶKO×
ＶA ）となり、また（ＶKO＝ＫB ／ＫA ）であるので差
動増幅回路１３の出力はチップ間電圧Ｖt となる。
【００２７】このように、本実施例による抵抗溶接機の
チップ間電圧検出方法およびその装置は、誘導電圧ＶA
と誘導電圧の重畳したチップ間電圧ＶB を溶接電流の立
ち上がり時点のそれぞれの電圧ＶAO、ＶB0をサンプル／
ホールド回路９、１０に取り込み、除算回路１１で取り
込んだＶAOとＶB0の比を求め、その比に相当する除算回
路１１の出力により誘導電圧ＶA のゲイン調整を乗算回
路１２で行い、乗算回路１２の出力と電圧ＶB を差動増
幅回路１３に入力し、両入力の差分であるチップ間電圧
を得るので、溶接電流を通電中の全期間チップ間電圧を
検出できるため、チップ間電圧が必要となる任意の時点
でその値を得ることができる。
チップ間電圧検出方法およびその装置は、誘導電圧ＶA
と誘導電圧の重畳したチップ間電圧ＶB を溶接電流の立
ち上がり時点のそれぞれの電圧ＶAO、ＶB0をサンプル／
ホールド回路９、１０に取り込み、除算回路１１で取り
込んだＶAOとＶB0の比を求め、その比に相当する除算回
路１１の出力により誘導電圧ＶA のゲイン調整を乗算回
路１２で行い、乗算回路１２の出力と電圧ＶB を差動増
幅回路１３に入力し、両入力の差分であるチップ間電圧
を得るので、溶接電流を通電中の全期間チップ間電圧を
検出できるため、チップ間電圧が必要となる任意の時点
でその値を得ることができる。
【００２８】また、溶接電流の立ち上がり時の電圧ＶA
と電圧ＶB を利用するためインバータ電源にも適用でき
る。
と電圧ＶB を利用するためインバータ電源にも適用でき
る。
【００２９】（実施例２）以下、本発明の第２の実施例
について、図２および図４を参照しながら説明する。な
お、第１の実施例で説明したものと同一構成部材には同
一番号を用い、その説明を省略する。図１と異なるのは
第１増幅器６と第２増幅器７の出力がマルチプレクサ１
４に接続され、さらにマルチプレクサ１４の出力はＡ／
Ｄ変換回路１５のアナログ入力とつながり、Ａ／Ｄ変換
回路１５のデジタル出力はＣＰＵ回路１６に接続され
る。また、マルチプレクサ１４の入力切り替え端子はＣ
ＰＵ回路１６に接続されている。
について、図２および図４を参照しながら説明する。な
お、第１の実施例で説明したものと同一構成部材には同
一番号を用い、その説明を省略する。図１と異なるのは
第１増幅器６と第２増幅器７の出力がマルチプレクサ１
４に接続され、さらにマルチプレクサ１４の出力はＡ／
Ｄ変換回路１５のアナログ入力とつながり、Ａ／Ｄ変換
回路１５のデジタル出力はＣＰＵ回路１６に接続され
る。また、マルチプレクサ１４の入力切り替え端子はＣ
ＰＵ回路１６に接続されている。
【００３０】上記構成において動作を説明すると、溶接
電源１の出力に接続され、加圧シリンダー（図示せず）
で加圧される上部チップ２と下部チップ３の間に被溶接
材４を挿入し、溶接電流ＩW が通電され溶接が開始され
る。本実施例の場合、溶接電源１はインバータ電源が使
用される。上部チップ２と下部チップ３の間の電圧が第
１増幅回路６に入力され、第１増幅回路６の出力として
溶接電流ＩW による誘導電圧が重畳したチップ間電圧Ｖ
B （以下電圧ＶB と記す）が得られる。同時にサーチコ
イルとしてトロイダルコイル５を電流通路に介挿し、溶
接電流による誘導電圧を検出し、第２増幅回路７に入力
される。第２増幅回路７の出力電圧ＶA（以下電圧ＶA
と記す）と電圧ＶB はマルチプレクサ１４に入力され、
電圧ＶAと電圧ＶB はＣＰＵ回路１６からの入力切り替
え信号に対応してマルチプレクサ１４から出力される。
Ａ／Ｄ変換回路１５は前記入力切り替え信号に同期した
Ａ／Ｄ変換信号をＣＰＵ回路１６から受け、電圧ＶA と
電圧ＶB をアナログ値からデジタル値に変換する。な
お、ＣＰＵ回路１６は演算処理回路、記憶回路、Ｉ／Ｏ
回路（図示せず）を含み、記憶回路に記憶した動作プロ
グラムに基づきデータの入出力、演算処理を行う。ＣＰ
Ｕ回路１６はマルチプレクサ１４の入力を交互に切り替
え、同時にＡ／Ｄ変換回路１５にＡ／Ｄ変換信号を送
り、電圧ＶA と電圧ＶB を交互に連続して変換させる。
電源１の出力に接続され、加圧シリンダー（図示せず）
で加圧される上部チップ２と下部チップ３の間に被溶接
材４を挿入し、溶接電流ＩW が通電され溶接が開始され
る。本実施例の場合、溶接電源１はインバータ電源が使
用される。上部チップ２と下部チップ３の間の電圧が第
１増幅回路６に入力され、第１増幅回路６の出力として
溶接電流ＩW による誘導電圧が重畳したチップ間電圧Ｖ
B （以下電圧ＶB と記す）が得られる。同時にサーチコ
イルとしてトロイダルコイル５を電流通路に介挿し、溶
接電流による誘導電圧を検出し、第２増幅回路７に入力
される。第２増幅回路７の出力電圧ＶA（以下電圧ＶA
と記す）と電圧ＶB はマルチプレクサ１４に入力され、
電圧ＶAと電圧ＶB はＣＰＵ回路１６からの入力切り替
え信号に対応してマルチプレクサ１４から出力される。
Ａ／Ｄ変換回路１５は前記入力切り替え信号に同期した
Ａ／Ｄ変換信号をＣＰＵ回路１６から受け、電圧ＶA と
電圧ＶB をアナログ値からデジタル値に変換する。な
お、ＣＰＵ回路１６は演算処理回路、記憶回路、Ｉ／Ｏ
回路（図示せず）を含み、記憶回路に記憶した動作プロ
グラムに基づきデータの入出力、演算処理を行う。ＣＰ
Ｕ回路１６はマルチプレクサ１４の入力を交互に切り替
え、同時にＡ／Ｄ変換回路１５にＡ／Ｄ変換信号を送
り、電圧ＶA と電圧ＶB を交互に連続して変換させる。
【００３１】ＣＰＵ回路１６はＡ／Ｄ変換された電圧Ｖ
A と電圧ＶB を取り込み、記憶し、電圧ＶA （または電
圧ＶB ）の極性が負から正に変化する時点を検出し、そ
の時点の直後に取り込んだＡ／Ｄ変換回路１５の変換デ
ータのうち、電圧ＶA のデータをＶAT1 とし、電圧ＶB
のデータをＶBT1 とする。さらに、電圧ＶA （または電
圧ＶB ）の変化周期の１周期後に同様の極性変化をした
時点の直前に取り込んだ変換データのうち、電圧ＶA の
データをＶAT2 とし、電圧ＶB のデータをＶBT 2 として
いる。
A と電圧ＶB を取り込み、記憶し、電圧ＶA （または電
圧ＶB ）の極性が負から正に変化する時点を検出し、そ
の時点の直後に取り込んだＡ／Ｄ変換回路１５の変換デ
ータのうち、電圧ＶA のデータをＶAT1 とし、電圧ＶB
のデータをＶBT1 とする。さらに、電圧ＶA （または電
圧ＶB ）の変化周期の１周期後に同様の極性変化をした
時点の直前に取り込んだ変換データのうち、電圧ＶA の
データをＶAT2 とし、電圧ＶB のデータをＶBT 2 として
いる。
【００３２】また、Ａ／Ｄ変換された電圧ＶA と電圧Ｖ
B を取り込み、記憶し、電圧ＶA （または電圧ＶB ）の
極性が正の期間に取り込んだ変換データのうち、電圧Ｖ
A のデータをＶAT1 とし、電圧ＶB のデータをＶBT1 と
している。さらに、電圧ＶA（または電圧ＶB ）の極性
が負の期間に取り込んだ変換データのうち、電圧ＶAの
データをＶAT2 とし、電圧ＶB のデータをＶBT2 として
いる。この場合、ＶAT 1 、ＶAT2 、ＶBT1 、ＶBT2 の取
り込みタイミングはチップ間電圧の検出誤差を少なくす
るため電圧ＶA （または電圧ＶB ）が正の期間の中心時
点、および負の時間の中心時点を採用している。
B を取り込み、記憶し、電圧ＶA （または電圧ＶB ）の
極性が正の期間に取り込んだ変換データのうち、電圧Ｖ
A のデータをＶAT1 とし、電圧ＶB のデータをＶBT1 と
している。さらに、電圧ＶA（または電圧ＶB ）の極性
が負の期間に取り込んだ変換データのうち、電圧ＶAの
データをＶAT2 とし、電圧ＶB のデータをＶBT2 として
いる。この場合、ＶAT 1 、ＶAT2 、ＶBT1 、ＶBT2 の取
り込みタイミングはチップ間電圧の検出誤差を少なくす
るため電圧ＶA （または電圧ＶB ）が正の期間の中心時
点、および負の時間の中心時点を採用している。
【００３３】そして、ＣＰＵ回路１６により、（｜Ｖ
BT1 −ＶBT2 ｜）および、（｜ＶAT1−ＶAT2 ｜）の演
算を行い、両演算結果より前記した（１１）式のＫ0 を
求め、Ｋ0 の値を用いて電圧ＶA の値を調整し、Ｋ0 の
値を用いて調整処理された電圧ＶA と電圧ＶB の引き算
処理を行いチップ間電圧Ｖt を検出している。
BT1 −ＶBT2 ｜）および、（｜ＶAT1−ＶAT2 ｜）の演
算を行い、両演算結果より前記した（１１）式のＫ0 を
求め、Ｋ0 の値を用いて電圧ＶA の値を調整し、Ｋ0 の
値を用いて調整処理された電圧ＶA と電圧ＶB の引き算
処理を行いチップ間電圧Ｖt を検出している。
【００３４】さらに、ＣＰＵ回路１６はＡ／Ｄ変換され
た電圧ＶA と電圧ＶB を取り込み、記憶し、電圧Ｖ
A （または電圧ＶB ）の極性が負から正に変化する時点
を検出し、その時点に取り込んだ変換データのうち、電
圧ＶA のデータをＶAUとし、電圧ＶB のデータをＶBUと
し、ＶAUとＶBUの比を求め、前記した（１２），（１
３）式に示すＫ0 を算出している。そのＫ0 の値を用い
て調整処理された電圧ＶA と電圧ＶB の引き算処理を行
いチップ間電圧Ｖt を検出している。上記動作の他に、
電圧ＶA （または電圧ＶB ）の極性が正から負に変化す
る時点を検出し、その時点に取り込んだ変換データのう
ち、電圧ＶA のデータをＶADとし、電圧ＶB のデータを
ＶBDとしても（１３）式に示すようにチップ間電圧Ｖt
が同様な動作で検出できる。
た電圧ＶA と電圧ＶB を取り込み、記憶し、電圧Ｖ
A （または電圧ＶB ）の極性が負から正に変化する時点
を検出し、その時点に取り込んだ変換データのうち、電
圧ＶA のデータをＶAUとし、電圧ＶB のデータをＶBUと
し、ＶAUとＶBUの比を求め、前記した（１２），（１
３）式に示すＫ0 を算出している。そのＫ0 の値を用い
て調整処理された電圧ＶA と電圧ＶB の引き算処理を行
いチップ間電圧Ｖt を検出している。上記動作の他に、
電圧ＶA （または電圧ＶB ）の極性が正から負に変化す
る時点を検出し、その時点に取り込んだ変換データのう
ち、電圧ＶA のデータをＶADとし、電圧ＶB のデータを
ＶBDとしても（１３）式に示すようにチップ間電圧Ｖt
が同様な動作で検出できる。
【００３５】このように、本実施例による抵抗溶接のチ
ップ間電圧検出方法およびその装置は、誘導電圧ＶA と
誘導電圧の重畳したチップ間電圧ＶB をマルチプレクサ
１４、Ａ／Ｄ変換回路１５およびＣＰＵ回路１６により
連続して取り込み、電圧ＶA（または電圧ＶB ）の極性
変化の判別を行い、あるいは電圧ＶA （または電圧
Ｖ B ）極性の判別を行い、それぞれの判別時点でＣＰＵ
回路１６が取り込んだ電圧ＶA （または電圧ＶB ）のデ
ータからＶAT1 、ＶAT2 、ＶBT1 、ＶBT2 を求め、前記
した（１１）式｛（｜ＶBT1 −ＶBT2 ｜＝Ｋ0 ｜ＶAT1
−ＶAT2 ｜）｝からＫ0 を算出し、その値により電圧Ｖ
A の値を調整している。そして、ＣＰＵ回路１６はＫ0
の値を用いて調整処理された電圧ＶA と電圧ＶB の引き
算処理を行いチップ間電圧Ｖt を検出している。
ップ間電圧検出方法およびその装置は、誘導電圧ＶA と
誘導電圧の重畳したチップ間電圧ＶB をマルチプレクサ
１４、Ａ／Ｄ変換回路１５およびＣＰＵ回路１６により
連続して取り込み、電圧ＶA（または電圧ＶB ）の極性
変化の判別を行い、あるいは電圧ＶA （または電圧
Ｖ B ）極性の判別を行い、それぞれの判別時点でＣＰＵ
回路１６が取り込んだ電圧ＶA （または電圧ＶB ）のデ
ータからＶAT1 、ＶAT2 、ＶBT1 、ＶBT2 を求め、前記
した（１１）式｛（｜ＶBT1 −ＶBT2 ｜＝Ｋ0 ｜ＶAT1
−ＶAT2 ｜）｝からＫ0 を算出し、その値により電圧Ｖ
A の値を調整している。そして、ＣＰＵ回路１６はＫ0
の値を用いて調整処理された電圧ＶA と電圧ＶB の引き
算処理を行いチップ間電圧Ｖt を検出している。
【００３６】さらに、電圧ＶA （または電圧ＶB ）の極
性変化の判別を行い、判別時点でＣＰＵ回路１６が取り
込んだ電圧ＶA （または電圧ＶB ）のデータからＶ
AU（またはＶAD）とＶBU（またはＶBD）の比を求め、Ｋ
0 を算出している。そして、ＣＰＵ回路１６はＫ0 の値
を用いて調整処理された電圧ＶA と電圧ＶB の引き算処
理を行いチップ間電圧Ｖt を検出している。
性変化の判別を行い、判別時点でＣＰＵ回路１６が取り
込んだ電圧ＶA （または電圧ＶB ）のデータからＶ
AU（またはＶAD）とＶBU（またはＶBD）の比を求め、Ｋ
0 を算出している。そして、ＣＰＵ回路１６はＫ0 の値
を用いて調整処理された電圧ＶA と電圧ＶB の引き算処
理を行いチップ間電圧Ｖt を検出している。
【００３７】したがって、溶接電流を通電中の全期間チ
ップ間電圧を検出できるため、チップ間電圧が必要とな
る任意の時点でその値を得ることができ、従来困難であ
ったインバータ電源を用いた場合にも適用できる。
ップ間電圧を検出できるため、チップ間電圧が必要とな
る任意の時点でその値を得ることができ、従来困難であ
ったインバータ電源を用いた場合にも適用できる。
【００３８】
【発明の効果】以上の説明から明らかなように、本発明
によれば溶接電流による誘導電圧ＶAと、誘導電圧が重
畳したチップ間電圧ＶB を検出し、溶接電流の立ち上が
り時点における誘導電圧ＶA0と、同時点における前記誘
導電圧が重畳したチップ間電圧ＶB0の比を用いて、前記
誘導電圧Ｖ A と、前記誘導電圧が重畳したチップ間電圧
Ｖ B の少なくとも一方を調整し、調整された後の誘導電
圧ＶA と前記誘導電圧が重畳したチップ間電圧ＶB の差
分を抵抗溶接のチップ間電圧Ｖ t としているため、溶接
電流の通電時間の任意の時点でチップ間電圧Ｖ t の検出
が可能で、溶接電源は交流電源およびインバータ電源の
いずれにも用いられる抵抗溶接機のチップ間電圧検出方
法およびその装置を実現できる。
によれば溶接電流による誘導電圧ＶAと、誘導電圧が重
畳したチップ間電圧ＶB を検出し、溶接電流の立ち上が
り時点における誘導電圧ＶA0と、同時点における前記誘
導電圧が重畳したチップ間電圧ＶB0の比を用いて、前記
誘導電圧Ｖ A と、前記誘導電圧が重畳したチップ間電圧
Ｖ B の少なくとも一方を調整し、調整された後の誘導電
圧ＶA と前記誘導電圧が重畳したチップ間電圧ＶB の差
分を抵抗溶接のチップ間電圧Ｖ t としているため、溶接
電流の通電時間の任意の時点でチップ間電圧Ｖ t の検出
が可能で、溶接電源は交流電源およびインバータ電源の
いずれにも用いられる抵抗溶接機のチップ間電圧検出方
法およびその装置を実現できる。
【００３９】また、溶接電流が減少から増加に変化した
直後の時点Ｔ1 における溶接電流による誘導電圧ＶAT1
と誘導電圧が重畳したチップ間電圧ＶBT1 、および溶接
電流が減少から増加に転じる直前の時点Ｔ2 における誘
導電圧ＶAT2 と誘導電圧が重畳したチップ間電圧ＶBT2
を検出し、あるいは、溶接電流が増加期間中の時点Ｔ 1
と、減少期間中の時点Ｔ2 において、前記ＶAT1 、Ｖ
AT2 、ＶBT1 、ＶBT2 の検出を行い、（｜ＶAT1 −Ｖ
AT2 ｜）の値と（｜ＶBT1 −ＶBT2 ｜）の値が同一値に
なるように調整し、調整された後の誘導電圧ＶA と前記
誘導電圧が重畳したチップ間電圧ＶB の差分を抵抗溶接
のチップ間電圧としているため、インバータ電源を使用
した抵抗溶接機の溶接電流通電時間の任意の時点でチッ
プ間電圧の検出が可能な抵抗溶接機のチップ間電圧検出
方法およびその装置を実現できる。
直後の時点Ｔ1 における溶接電流による誘導電圧ＶAT1
と誘導電圧が重畳したチップ間電圧ＶBT1 、および溶接
電流が減少から増加に転じる直前の時点Ｔ2 における誘
導電圧ＶAT2 と誘導電圧が重畳したチップ間電圧ＶBT2
を検出し、あるいは、溶接電流が増加期間中の時点Ｔ 1
と、減少期間中の時点Ｔ2 において、前記ＶAT1 、Ｖ
AT2 、ＶBT1 、ＶBT2 の検出を行い、（｜ＶAT1 −Ｖ
AT2 ｜）の値と（｜ＶBT1 −ＶBT2 ｜）の値が同一値に
なるように調整し、調整された後の誘導電圧ＶA と前記
誘導電圧が重畳したチップ間電圧ＶB の差分を抵抗溶接
のチップ間電圧としているため、インバータ電源を使用
した抵抗溶接機の溶接電流通電時間の任意の時点でチッ
プ間電圧の検出が可能な抵抗溶接機のチップ間電圧検出
方法およびその装置を実現できる。
【００４０】さらに、溶接電流が減少から増加に変化す
る時点、または増加から減少に変化する時点における誘
導電圧の変化幅と、誘導電圧の重畳したチップ間電圧の
変化幅を検出し、両変化幅が同一値になるように調整
し、調整された後の誘導電圧Ｖ A と前記誘導電圧が重畳
したチップ間電圧ＶB の差分を得て、これを抵抗溶接の
チップ間電圧としているため、インバータ電源を使用し
た抵抗溶接機の溶接電流通電時間の任意の時点でチップ
間電圧の検出が可能な抵抗溶接機のチップ間電圧検出方
法およびその装置を実現できる。
る時点、または増加から減少に変化する時点における誘
導電圧の変化幅と、誘導電圧の重畳したチップ間電圧の
変化幅を検出し、両変化幅が同一値になるように調整
し、調整された後の誘導電圧Ｖ A と前記誘導電圧が重畳
したチップ間電圧ＶB の差分を得て、これを抵抗溶接の
チップ間電圧としているため、インバータ電源を使用し
た抵抗溶接機の溶接電流通電時間の任意の時点でチップ
間電圧の検出が可能な抵抗溶接機のチップ間電圧検出方
法およびその装置を実現できる。
【図１】本発明の第１の実施例の抵抗溶接機のチップ間
電圧検出装置のブロック図。
電圧検出装置のブロック図。
【図２】本発明の第２の実施例の抵抗溶接機のチップ間
電圧検出装置のブロック図。
電圧検出装置のブロック図。
【図３】本発明の第１の実施例の交流電源を用いた抵抗
溶接機のチップ間電圧検出装置の電圧・電流波形図。
溶接機のチップ間電圧検出装置の電圧・電流波形図。
【図４】本発明の第１および第２の実施例のインバータ
電源を用いた抵抗溶接機のチップ間電圧検出装置の電圧
・電流波形図。
電源を用いた抵抗溶接機のチップ間電圧検出装置の電圧
・電流波形図。
５ トロイダルコイル（サーチコイル） ６ 第１増幅器 ７ 第２増幅器 １１ 除算回路（信号比検出回路） １２ 乗算回路（増幅度調整回路） １３ 差動増幅回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井原 英樹 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−101386（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) B23K 11/24 - 11/25 515
Claims (9)
- 【請求項１】 溶接電流の立ち上がり時点において溶接
電源とチップを接続した配線上の溶接電流による誘導電
圧Ｖ A0 と被溶接材をはさむ上下のチップ間の溶接電流に
よる誘導電圧が重畳したチップ間電圧Ｖ B0 とを検出する
第１のステップと、誘導電圧の重畳していないチップ間
電圧Ｖ t を検出したい時点において前記溶接電源と前記
チップを接続した前記配線上の溶接電流による誘導電圧
Ｖ A と前記上下のチップ間の溶接電流による誘導電圧が
重畳したチップ間電圧Ｖ B とを検出する第２のステップ
と、前記第１のステップで検出された前記誘導電圧が重
畳したチップ間電圧Ｖ B0 と前記誘導電圧Ｖ A0 の比を用い
て、前記第２のステップで検出された前記誘導電圧Ｖ A
と前記誘導電圧が重畳したチップ間電圧Ｖ B の少なくと
も一方を調整し、調整された前記誘導電圧が重畳したチ
ップ間電圧Ｖ B と前記誘導電圧Ｖ A の差分を算出し、前
記誘導電圧が重畳していないチップ間電圧Ｖ t を得る第
３のステップとを備える抵抗溶接機のチップ間電圧検出
方法。 - 【請求項２】 溶接電流による誘導電圧Ｖ A と、誘導電
圧が重畳したチップ間電圧Ｖ B を検出し、前記溶接電流
が減少から増加に変化した直後の時点Ｔ1 における前記
溶接電流による誘導電圧ＶAT1 と誘導電圧が重畳したチ
ップ間電圧ＶBT1 と、減少から増加に転じる直前の時点
Ｔ2 における誘導電圧ＶAT2 と誘導電圧が重畳したチッ
プ間電圧ＶBT2 を抽出し、（｜ＶAT1 −ＶAT2 ｜）の値
と（｜ＶBT1 −ＶBT2 ｜）の値が同一値になるように前
記誘導電圧Ｖ A と前記誘導電圧が重畳したチップ間電圧
Ｖ B の少なくとも一方を調整し、調整された後の前記誘
導電圧ＶA と前記誘導電圧が重畳したチップ間電圧ＶB
の差分を得ることを特徴とする抵抗溶接機のチップ間電
圧検出方法。 - 【請求項３】 溶接電流による誘導電圧Ｖ A と、誘導電
圧が重畳したチップ間電圧Ｖ B を検出し、前記溶接電流
が増加期間中の時点Ｔ1 における溶接電流による誘導電
圧ＶAT1 と誘導電圧が重畳したチップ間電圧ＶBT1 と、
減少期間中の時点Ｔ2 における誘導電圧ＶAT2 と誘導電
圧が重畳したチップ間電圧ＶBT2 を抽出し、式（｜Ｖ
AT1 −ＶAT2 ｜）の値と式（｜ＶBT1 −ＶBT2 ｜）の値
が同一値になるように前記誘導電圧Ｖ A と前記誘導電圧
が重畳したチップ間電圧Ｖ B の少なくとも一方を調整
し、調整された後の前記誘導電圧ＶA と前記誘導電圧が
重畳したチップ間電圧ＶB の差分を得ることを特徴とす
る抵抗溶接機のチップ間電圧検出方法。 - 【請求項４】 溶接電流による誘導電圧Ｖ A と、誘導電
圧が重畳したチップ間電圧Ｖ B を検出し、前記溶接電流
が減少から増加に変化する時点、または増加から減少に
変化する時点における前記誘導電圧Ｖ A の変化幅と、同
時点における前記誘導電圧の重畳したチップ間電圧Ｖ B
の変化幅を算出し、両変化幅が同一値になるように前記
誘導電圧Ｖ A と前記誘導電圧が重畳したチップ間電圧Ｖ
B の少なくとも一方を調整し、調整された後の前記誘導
電圧ＶA と前記誘導電圧が重畳したチップ間電圧ＶB の
差分を得ることを特徴とする抵抗溶接機のチップ間電圧
検出方法。 - 【請求項５】 溶接電流通路に介挿したサーチコイル
と、そのコイルに流れる溶接電流により誘起する電圧を
増幅する第２増幅回路と、溶接電流による誘導電圧が重
畳したチップ間電圧を検出して増幅する第１増幅回路
と、前記溶接電流の立ち上がり時の前記第１増幅回路と
前記第２増幅回路の出力電圧の比を検出する信号比検出
回路と、その信号比検出回路からの比を前記第２増幅回
路の出力に乗算する増幅度調整回路と、前記第１増幅回
路および前記増幅度調整回路の出力波形の差分を増幅す
る差動増幅回路を備えたことを特徴とする抵抗溶接機の
チップ間電圧検出装置。 - 【請求項６】 溶接電流通路に介挿したサーチコイル
と、そのコイルに流れる溶接電流により誘起する電圧を
増幅する第２増幅回路と、溶接電流による誘導電圧が重
畳したチップ間電圧を検出して増幅する第１増幅回路
と、前記溶接電流の立ち上がり時点の前記第１増幅回路
と前記第２増幅回路の出力電圧の比を算出し、算出した
出力電圧の比を任意の時点における前記第２増幅回路の
出力に乗算した値と前記第１増幅回路の出力の差分を算
出するＣＰＵ回路を備えたことを特徴とする抵抗溶接機
のチップ間電圧検出装置。 - 【請求項７】 溶接電流通路に介挿したサーチコイル
と、そのコイルに流れる溶接電流により誘起する電圧を
増幅する第２増幅回路と、溶接電流による誘導電圧が重
畳したチップ間電圧を検出して増幅する第１増幅回路
と、前記溶接電流が減少から増加に変化した直後の時点
Ｔ 1 において前記第２増幅回路から出力され る誘導電圧
Ｖ AT1 と同時点において前記第１増幅回路から出力され
る誘導電圧が重畳したチップ間電圧Ｖ BT1 と、前記溶接
電流が減少から増加に転じる直前の時点Ｔ 2 において前
記第２増幅回路から出力される誘導電圧Ｖ AT2 と同時点
において前記第１増幅回路から出力される誘導電圧が重
畳したチップ間電圧Ｖ BT2 を抽出し、式（｜Ｖ AT1 −Ｖ
AT2 ｜）の値と式（｜Ｖ BT1 −Ｖ BT2 ｜）の値の比を算
出し、算出した比を任意の時点において前記第２増幅回
路から出力される誘導電圧Ｖ A に乗算した値と前記第１
増幅回路から出力される誘導電圧が重畳したチップ間電
圧Ｖ B の差分を得るＣＰＵ回路を備えたことを特徴とす
る抵抗溶接機のチップ間電圧検出装置。 - 【請求項８】 溶接電流通路に介挿したサーチコイル
と、そのコイルに流れる溶接電流により誘起する電圧を
増幅する第２増幅回路と、溶接電流による誘導電圧が重
畳したチップ間電圧を検出して増幅する第１増幅回路
と、前記溶接電流が増加期間中の時点Ｔ 1 において前記
第２増幅回路から出力される誘導電圧Ｖ AT1 と同時点に
おいて前記第１増幅回路から出力されるチップ間電圧Ｖ
BT1 と、前記溶接電流が減少期間中の時点Ｔ 2 において
前記第２増幅回路から出力される誘導電圧Ｖ AT2 と同時
点において前記第１増幅回路から出力される誘導電圧が
重畳したチップ間電圧Ｖ BT2 を抽出し、式（｜Ｖ AT1 −
Ｖ AT2 ｜）の値と式（｜Ｖ BT1 −Ｖ BT2 ｜）の値の比を
算出し、算出した比を任意の時点において前記第２増幅
回路から出力される誘導電圧Ｖ A に乗算した値と前記第
１増幅回路から出力される誘導電圧が重畳したチップ間
電圧Ｖ B の差分を得るＣＰＵ回路を備えたことを特徴と
する抵抗溶接機のチップ間電圧検出装置。 - 【請求項９】 溶接電流通路に介挿したサーチコイル
と、そのコイルに流れる溶接電流により誘起する電圧を
増幅する第２増幅回路と、溶接電流による誘導電圧が重
畳したチップ間電圧を検出して増幅する第１増幅回路
と、前記溶接電流が減少から増加に変化する時点、また
は増加から減少に変化する時点において前記第２増幅回
路から出力される誘導電圧の変化幅Ｖ AU またはＶ AD と同
時点において前記第１増幅回路から出力される誘導電圧
が重畳したチップ間電圧の変化幅Ｖ BU またはＶ BD とを抽
出し、両変化幅の比を算出し、算出した比を任意の時点
において前記第２増幅回路から出力される誘導電圧Ｖ A
に乗算した値と前記第１増幅回 路から出力される誘導電
圧が重畳したチップ間電圧Ｖ B の差分を得るＣＰＵ回路
を備えたことを特徴とする抵抗溶接機のチップ間電圧検
出装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25872492A JP3172847B2 (ja) | 1992-09-29 | 1992-09-29 | 抵抗溶接機のチップ間電圧検出方法およびその装置 |
| EP93112285A EP0581315B1 (en) | 1992-07-31 | 1993-07-30 | Resistance welding monitor |
| CA002101712A CA2101712C (en) | 1992-07-31 | 1993-07-30 | Resistance welding monitor |
| US08/099,360 US5343011A (en) | 1992-07-31 | 1993-07-30 | Resistance welding monitor |
| DE69321670T DE69321670T2 (de) | 1992-07-31 | 1993-07-30 | Widerstandsschweissmonitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25872492A JP3172847B2 (ja) | 1992-09-29 | 1992-09-29 | 抵抗溶接機のチップ間電圧検出方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06106363A JPH06106363A (ja) | 1994-04-19 |
| JP3172847B2 true JP3172847B2 (ja) | 2001-06-04 |
Family
ID=17324211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25872492A Expired - Lifetime JP3172847B2 (ja) | 1992-07-31 | 1992-09-29 | 抵抗溶接機のチップ間電圧検出方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172847B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5330677B2 (ja) * | 2006-11-17 | 2013-10-30 | 積水化学工業株式会社 | 抵抗溶接監視方法及び抵抗溶接制御方法 |
| JP4971398B2 (ja) * | 2009-09-17 | 2012-07-11 | ナストーア株式会社 | 抵抗溶接の監視装置及び監視方法 |
| EP2475087B1 (en) | 2011-01-11 | 2016-03-23 | OSRAM GmbH | Power supply device, for example for light sources |
-
1992
- 1992-09-29 JP JP25872492A patent/JP3172847B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06106363A (ja) | 1994-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08112673A (ja) | 自動溶接機の溶接経路の補正装置および方法 | |
| JP2007511190A (ja) | 同期電動機のロータ位置を検出する方法 | |
| JP3172847B2 (ja) | 抵抗溶接機のチップ間電圧検出方法およびその装置 | |
| JPH11289792A (ja) | インバータ装置 | |
| JP4336214B2 (ja) | 電力用半導体装置 | |
| KR910003526B1 (ko) | 비이드 제어방법 | |
| JP3375500B2 (ja) | 放電加工方法および放電加工装置 | |
| KR100294891B1 (ko) | 유도 전동기의 누설 인덕턴스 추정방법 | |
| JP3094700B2 (ja) | インバータの出力電流補正装置 | |
| JP2522685B2 (ja) | ワイヤカットのギャップ電圧検出装置 | |
| JP3421387B2 (ja) | 抵抗溶接機の電極間電圧測定装置及び測定方法 | |
| JP4013385B2 (ja) | 溶接装置 | |
| JPS6015434B2 (ja) | 溶接電極間電圧検出装置 | |
| JPH11118628A (ja) | トルクセンサ | |
| JPS6150709B2 (ja) | ||
| JP3117848B2 (ja) | 電磁流量計 | |
| JPH075004A (ja) | 電磁流量計 | |
| JP2000009696A (ja) | 渦流探傷装置 | |
| JP3060346B2 (ja) | 超電導コイル監視装置 | |
| JPS63150110A (ja) | 放電加工装置 | |
| JPH0830722B2 (ja) | 分析計からの低周波交流信号整流回路 | |
| JPH0127392B2 (ja) | ||
| JPS6161909B2 (ja) | ||
| JPS62138082A (ja) | 直流モ−タ制御回路 | |
| JPH11142199A (ja) | 電磁流量計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |