JP2000233277A - 溶接装置 - Google Patents
溶接装置Info
- Publication number
- JP2000233277A JP2000233277A JP3532899A JP3532899A JP2000233277A JP 2000233277 A JP2000233277 A JP 2000233277A JP 3532899 A JP3532899 A JP 3532899A JP 3532899 A JP3532899 A JP 3532899A JP 2000233277 A JP2000233277 A JP 2000233277A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- welding voltage
- welding
- period
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Arc Welding In General (AREA)
- Arc Welding Control (AREA)
- Generation Of Surge Voltage And Current (AREA)
Abstract
(57)【要約】
【課題】 本発明は、時間遅れなく溶接電圧を検出し、
それに基づき正確な溶接制御を行う溶接装置を提供する
ことを目的とするものである。 【解決手段】 溶接電圧サンプリング回路部２４におい
て、溶接電圧検出回路部１１で検出された溶接電圧をス
イッチング素子３のＯＦＦ期間あるいはＯＦＦ期間の一
部の期間に同期してサンプリングし、フィードバック制
御回路部２５において、サンプリングされた溶接電圧に
応じてスイッチング素子３の駆動を制御し、母材７とワ
イヤ８（電極）間に適正な溶接電圧を印加するので、溶
接性能を向上させることができる。
それに基づき正確な溶接制御を行う溶接装置を提供する
ことを目的とするものである。 【解決手段】 溶接電圧サンプリング回路部２４におい
て、溶接電圧検出回路部１１で検出された溶接電圧をス
イッチング素子３のＯＦＦ期間あるいはＯＦＦ期間の一
部の期間に同期してサンプリングし、フィードバック制
御回路部２５において、サンプリングされた溶接電圧に
応じてスイッチング素子３の駆動を制御し、母材７とワ
イヤ８（電極）間に適正な溶接電圧を印加するので、溶
接性能を向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、母材と電極間にア
ークを発生させて溶接を行う溶接装置に関する。
ークを発生させて溶接を行う溶接装置に関する。
【０００２】
【従来の技術】従来の消耗電極式アーク溶接装置では、
電極となるワイヤと母材が短絡する短絡期間と、ワイヤ
と母材間にアークが発生するアーク期間を判別して各々
制御している。アーク期間と短絡期間は、溶接出力電圧
波形を溶接装置内に取り込み、所定の電圧値と比較する
ことにより判別（以下アーク・短絡判定という）してい
る。
電極となるワイヤと母材が短絡する短絡期間と、ワイヤ
と母材間にアークが発生するアーク期間を判別して各々
制御している。アーク期間と短絡期間は、溶接出力電圧
波形を溶接装置内に取り込み、所定の電圧値と比較する
ことにより判別（以下アーク・短絡判定という）してい
る。
【０００３】図３を用いて、従来の消耗電極式アーク溶
接装置の構成および動作を説明する。図３に示すよう
に、交流電源１の出力を、第１の整流素子２で整流し、
スイッチング素子３でスイッチングし、主変圧器４で変
圧し、第２の整流素子５で整流し、リアクトル６を経
て、出力端子間１０に接続されたチップ９内を通したワ
イヤ８と母材７の間に供給する。
接装置の構成および動作を説明する。図３に示すよう
に、交流電源１の出力を、第１の整流素子２で整流し、
スイッチング素子３でスイッチングし、主変圧器４で変
圧し、第２の整流素子５で整流し、リアクトル６を経
て、出力端子間１０に接続されたチップ９内を通したワ
イヤ８と母材７の間に供給する。
【０００４】そして、出力端子間１０に並列に接続した
溶接電圧検出回路部１１で検出された溶接電圧検出信号
Ｖａ０と、アーク・短絡判定回路部１４において溶接電
圧設定回路部１３で設定したＶｂと比較し、アーク期間
および短絡期間の判定を行い、アーク・短絡判定信号Ｖ
ａｓを出力する。アーク・短絡判定信号Ｖａｓにより、
スイッチング回路部１７で、アーク期間であればアーク
制御回路部１５の出力を、短絡期間であれば短絡制御回
路部１６の出力を駆動回路部１８に出力し、スイッチン
グ素子３を駆動する。
溶接電圧検出回路部１１で検出された溶接電圧検出信号
Ｖａ０と、アーク・短絡判定回路部１４において溶接電
圧設定回路部１３で設定したＶｂと比較し、アーク期間
および短絡期間の判定を行い、アーク・短絡判定信号Ｖ
ａｓを出力する。アーク・短絡判定信号Ｖａｓにより、
スイッチング回路部１７で、アーク期間であればアーク
制御回路部１５の出力を、短絡期間であれば短絡制御回
路部１６の出力を駆動回路部１８に出力し、スイッチン
グ素子３を駆動する。
【０００５】さらに、以上のように構成された消耗電極
式アーク溶接装置におけるアーク・短絡判定について、
図４を用いて説明する。通常、図４（１）および（２）
で示すように、アーク・短絡判定回路部１４では、溶接
電圧検出信号Ｖａ０を、設定電圧Ｖｂと比較し、アーク
・短絡判定信号Ｖａｓを出力する。ただ、ここで、溶接
装置に接続されるケーブル長は数十メートルになると、
図４（３）に示すように、スイッチング素子の駆動に同
期して溶接電圧検出信号Ｖａ０に重畳されるリップル電
圧信号の振幅が大となり、図４（４）に示すように、ア
ーク・短絡の誤判定を招いていた。
式アーク溶接装置におけるアーク・短絡判定について、
図４を用いて説明する。通常、図４（１）および（２）
で示すように、アーク・短絡判定回路部１４では、溶接
電圧検出信号Ｖａ０を、設定電圧Ｖｂと比較し、アーク
・短絡判定信号Ｖａｓを出力する。ただ、ここで、溶接
装置に接続されるケーブル長は数十メートルになると、
図４（３）に示すように、スイッチング素子の駆動に同
期して溶接電圧検出信号Ｖａ０に重畳されるリップル電
圧信号の振幅が大となり、図４（４）に示すように、ア
ーク・短絡の誤判定を招いていた。
【０００６】
【発明が解決しようとする課題】一方、溶接装置に接続
されるケーブル長は数十メートル等になる場合が多々有
り、上記誤判定を逃れるための対策として、図５に示す
ように、母材７と溶接電圧検出回路部１１の間を溶接電
圧検出専用ケーブル３０でむすび、溶接電圧検出回路部
１１とアーク・短絡判定回路部１４との間にフィルタ回
路部１２を設け、図６（１）および（２）に示すよう
に、溶接電圧検出信号Ｖａ０を平滑し、平滑信号Ｖａ１
とし、アーク・短絡判定回路部１４に入力していた。
されるケーブル長は数十メートル等になる場合が多々有
り、上記誤判定を逃れるための対策として、図５に示す
ように、母材７と溶接電圧検出回路部１１の間を溶接電
圧検出専用ケーブル３０でむすび、溶接電圧検出回路部
１１とアーク・短絡判定回路部１４との間にフィルタ回
路部１２を設け、図６（１）および（２）に示すよう
に、溶接電圧検出信号Ｖａ０を平滑し、平滑信号Ｖａ１
とし、アーク・短絡判定回路部１４に入力していた。
【０００７】しかし、この場合、図６（２）および
（３）に示すように、フィルタ回路部１２で平滑つまり
遅延させることによりリップル電圧信号を抑制していた
ので、溶接電圧波形に現れる瞬時の変化を時間遅れなし
に確実に検出できず、アーク・短絡判定に遅れが発生し
ていた。
（３）に示すように、フィルタ回路部１２で平滑つまり
遅延させることによりリップル電圧信号を抑制していた
ので、溶接電圧波形に現れる瞬時の変化を時間遅れなし
に確実に検出できず、アーク・短絡判定に遅れが発生し
ていた。
【０００８】本発明は上記の問題点を解決し、時間遅れ
なく溶接電圧を検出し、それに基づき正確な溶接制御を
行う溶接装置を提供することを目的とするものである。
なく溶接電圧を検出し、それに基づき正確な溶接制御を
行う溶接装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の溶接装置は、母材と電極間に印加す
る溶接電圧を調整するスイッチング素子と、印加された
溶接電圧を検出する溶接電圧検出回路部と、前記溶接電
圧検出回路部で検出された溶接電圧を前記スイッチング
素子の駆動に同期してサンプリングする溶接電圧サンプ
リング回路部と、前記溶接電圧サンプリング回路部でサ
ンプリングされた溶接電圧に応じて前記スイッチング素
子の駆動を制御するフィードバック制御回路部とを備
え、前記溶接電圧サンプリング回路部は、前記スイッチ
ング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間
に同期して溶接電圧をサンプリングするものである。
に、請求項１記載の溶接装置は、母材と電極間に印加す
る溶接電圧を調整するスイッチング素子と、印加された
溶接電圧を検出する溶接電圧検出回路部と、前記溶接電
圧検出回路部で検出された溶接電圧を前記スイッチング
素子の駆動に同期してサンプリングする溶接電圧サンプ
リング回路部と、前記溶接電圧サンプリング回路部でサ
ンプリングされた溶接電圧に応じて前記スイッチング素
子の駆動を制御するフィードバック制御回路部とを備
え、前記溶接電圧サンプリング回路部は、前記スイッチ
ング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間
に同期して溶接電圧をサンプリングするものである。
【００１０】請求項２記載の溶接装置における溶接電圧
サンプリング回路部は、スイッチング素子のＯＦＦ期間
あるいはＯＦＦ期間の一部の期間を示す信号を出力する
同期信号形成回路部と、溶接電圧検出回路部で検出され
た溶接電圧を、前記同期信号形成回路部の信号に同期し
てサンプリングするサンプルホールド回路部とを備える
ものである。
サンプリング回路部は、スイッチング素子のＯＦＦ期間
あるいはＯＦＦ期間の一部の期間を示す信号を出力する
同期信号形成回路部と、溶接電圧検出回路部で検出され
た溶接電圧を、前記同期信号形成回路部の信号に同期し
てサンプリングするサンプルホールド回路部とを備える
ものである。
【００１１】請求項３記載の溶接装置は、スイッチング
素子で調整された溶接電圧を変圧する主変圧器の二次側
に補助巻線を設け、同期信号形成回路部が前記補助巻線
の出力により、スイッチング素子のＯＦＦ期間あるいは
ＯＦＦ期間の一部の期間を判断するものである。
素子で調整された溶接電圧を変圧する主変圧器の二次側
に補助巻線を設け、同期信号形成回路部が前記補助巻線
の出力により、スイッチング素子のＯＦＦ期間あるいは
ＯＦＦ期間の一部の期間を判断するものである。
【００１２】請求項４記載の溶接装置におけるフィード
バック制御回路部は、アーク・短絡を判定するためのし
きい値を設定する溶接電圧設定回路部と、溶接電圧サン
プリング回路部でサンプリングされた溶接電圧を、前記
溶接電圧設定回路部に設定されたしきい値と比較し、ア
ーク期間と短絡期間の判定を行うアーク・短絡判定回路
部と、前記アーク・短絡判定回路部の判定によりスイッ
チング素子を駆動する駆動回路部とを備えるものであ
る。
バック制御回路部は、アーク・短絡を判定するためのし
きい値を設定する溶接電圧設定回路部と、溶接電圧サン
プリング回路部でサンプリングされた溶接電圧を、前記
溶接電圧設定回路部に設定されたしきい値と比較し、ア
ーク期間と短絡期間の判定を行うアーク・短絡判定回路
部と、前記アーク・短絡判定回路部の判定によりスイッ
チング素子を駆動する駆動回路部とを備えるものであ
る。
【００１３】
【発明の実施の形態】本発明は上記した構成により、請
求項１記載の溶接装置によれば、溶接電圧サンプリング
回路部において、溶接電圧検出回路部で検出された溶接
電圧をスイッチング素子のＯＦＦ期間あるいはＯＦＦ期
間の一部の期間に同期してサンプリングすることで、少
なくとも溶接電圧検出信号にリップル電圧信号が重畳さ
れている期間中はサンプリングを禁止し、フィードバッ
ク制御回路部において、リップル電圧を除去しサンプリ
ングされた溶接電圧に応じてスイッチング素子の駆動を
制御し、母材と電極間に適正な溶接電圧を印加すること
ができる。
求項１記載の溶接装置によれば、溶接電圧サンプリング
回路部において、溶接電圧検出回路部で検出された溶接
電圧をスイッチング素子のＯＦＦ期間あるいはＯＦＦ期
間の一部の期間に同期してサンプリングすることで、少
なくとも溶接電圧検出信号にリップル電圧信号が重畳さ
れている期間中はサンプリングを禁止し、フィードバッ
ク制御回路部において、リップル電圧を除去しサンプリ
ングされた溶接電圧に応じてスイッチング素子の駆動を
制御し、母材と電極間に適正な溶接電圧を印加すること
ができる。
【００１４】請求項２記載の溶接装置によれば、同期信
号形成回路部でスイッチング素子のＯＦＦ期間あるいは
ＯＦＦ期間の一部の期間を示す信号を形成し、サンプル
ホールド回路部において、溶接電圧検出回路部で検出さ
れた溶接電圧を、同期信号形成回路部の信号に同期して
サンプリングすることができる。
号形成回路部でスイッチング素子のＯＦＦ期間あるいは
ＯＦＦ期間の一部の期間を示す信号を形成し、サンプル
ホールド回路部において、溶接電圧検出回路部で検出さ
れた溶接電圧を、同期信号形成回路部の信号に同期して
サンプリングすることができる。
【００１５】請求項３記載の溶接装置によれば、主変圧
器の二次側に設けた補助巻線の出力を同期信号形成回路
部に入力することにより、スイッチング素子のＯＦＦ期
間あるいはＯＦＦ期間の一部の期間を判断することがで
きる。
器の二次側に設けた補助巻線の出力を同期信号形成回路
部に入力することにより、スイッチング素子のＯＦＦ期
間あるいはＯＦＦ期間の一部の期間を判断することがで
きる。
【００１６】請求項４記載の溶接装置によれば、アーク
・短絡判定回路部において、溶接電圧サンプリング回路
部でサンプリングされた溶接電圧を、溶接電圧設定回路
部に設定されたしきい値と比較し、アーク期間と短絡期
間の判定を行い、その判定に基づき駆動回路部によりス
イッチング素子を駆動するので、アーク・短絡判定を正
確に行うことができる。
・短絡判定回路部において、溶接電圧サンプリング回路
部でサンプリングされた溶接電圧を、溶接電圧設定回路
部に設定されたしきい値と比較し、アーク期間と短絡期
間の判定を行い、その判定に基づき駆動回路部によりス
イッチング素子を駆動するので、アーク・短絡判定を正
確に行うことができる。
【００１７】(実施の形態)以下、本発明の一実施の形態
について、図1および図２を参照しながら説明する。
について、図1および図２を参照しながら説明する。
【００１８】図１に示すように、本実施の形態の消耗電
極式アーク溶接装置では、交流電源１の出力を、第１の
整流素子２で整流し、スイッチング素子３で溶接に適し
た出力を得るためにスイッチングし、主変圧器２１で変
圧し、第２の整流素子５で整流し、リアクトル６を経
て、出力端子間１０に接続されたチップ９内を通したワ
イヤ８と母材７の間に供給する。
極式アーク溶接装置では、交流電源１の出力を、第１の
整流素子２で整流し、スイッチング素子３で溶接に適し
た出力を得るためにスイッチングし、主変圧器２１で変
圧し、第２の整流素子５で整流し、リアクトル６を経
て、出力端子間１０に接続されたチップ９内を通したワ
イヤ８と母材７の間に供給する。
【００１９】また、主変圧器２１の二次側に補助巻線２
２を設け、その出力を第３の整流素子２３で整流し、同
期信号形成回路部１９へ入力する。第3の整流素子２３
の出力信号Ｖｓは、同期信号形成回路部１９へ処理さ
れ、信号Ｖｃとなり、サンプルホールド回路部２０に入
力される。サンプルホールド回路部２０は、出力端子間
１０に並列に接続した溶接電圧検出回路部１１で検出さ
れた溶接電圧検出信号Ｖａ０と同期信号形成回路部１９
の出力信号Ｖｃにより信号Ｖａ２を形成し、アーク・短
絡判定回路部１４へ入力する。補助巻線２２と、第３の
整流素子２３と、同期信号形成回路部１９と、サンプル
ホールド回路部２０とで、溶接電圧サンプリング回路部
２４を形成する。
２を設け、その出力を第３の整流素子２３で整流し、同
期信号形成回路部１９へ入力する。第3の整流素子２３
の出力信号Ｖｓは、同期信号形成回路部１９へ処理さ
れ、信号Ｖｃとなり、サンプルホールド回路部２０に入
力される。サンプルホールド回路部２０は、出力端子間
１０に並列に接続した溶接電圧検出回路部１１で検出さ
れた溶接電圧検出信号Ｖａ０と同期信号形成回路部１９
の出力信号Ｖｃにより信号Ｖａ２を形成し、アーク・短
絡判定回路部１４へ入力する。補助巻線２２と、第３の
整流素子２３と、同期信号形成回路部１９と、サンプル
ホールド回路部２０とで、溶接電圧サンプリング回路部
２４を形成する。
【００２０】そして、アーク・短絡判定回路部１４は、
サンプリングされた信号Ｖａ２と、溶接電圧設定回路部
１３で設定した電圧信号Ｖｂと比較し、アーク・短絡判
定信号Ｖａｓを出力する。スイッチング回路部１７では
アーク・短絡判定信号Ｖａｓによりアーク期間であれば
アーク制御回路部１５の出力を、短絡期間であれば短絡
制御回路部１６の出力を駆動回路部１８に出力し、スイ
ッチング素子３を駆動する。溶接電圧設定回路部１３
と、アーク・短絡判定回路部１４と、アーク制御回路部
１５と、短絡制御回路部１６と、スイッチング回路部１
７と、駆動回路部１８とで、フィードバック制御回路部
２５を形成する。
サンプリングされた信号Ｖａ２と、溶接電圧設定回路部
１３で設定した電圧信号Ｖｂと比較し、アーク・短絡判
定信号Ｖａｓを出力する。スイッチング回路部１７では
アーク・短絡判定信号Ｖａｓによりアーク期間であれば
アーク制御回路部１５の出力を、短絡期間であれば短絡
制御回路部１６の出力を駆動回路部１８に出力し、スイ
ッチング素子３を駆動する。溶接電圧設定回路部１３
と、アーク・短絡判定回路部１４と、アーク制御回路部
１５と、短絡制御回路部１６と、スイッチング回路部１
７と、駆動回路部１８とで、フィードバック制御回路部
２５を形成する。
【００２１】次に、以上のように構成された本実施の形
態の消耗電極式アーク溶接装置におけるアーク・短絡判
定について、図２を用いて説明する。溶接電圧検出回路
部１１で、溶接出力電圧を検出し、図２（１）の溶接電
圧検出信号Ｖａ０を出力する。また、同期信号形成回路
部１９で、第３の整流素子２３の出力信号Ｖｓから、ス
イッチング素子３のスイッチングＯＦＦ期間あるいはＯ
ＦＦ期間の一部の期間を示す図２（２）の信号Ｖｃを形
成する。そして、サンプルホールド回路部２０で溶接電
圧検出信号Ｖａ０から信号Ｖｃによりスイッチング素子
３のスイッチングＯＦＦ期間あるいはＯＦＦ期間の一部
の期間中のみサンプリングし、サンプリングしていない
期間は直前のサンプリング値を保持し、図２（３）のサ
ンプルホールド信号Ｖａ2を得る。続いて、サンプルホ
ールド信号Ｖａ２と溶接電圧設定回路部１３の電圧信号
Ｖｂをアーク・短絡判定回路部１４で比較し、図２
（４）のアーク・短絡判定信号Ｖａｓを得る。
態の消耗電極式アーク溶接装置におけるアーク・短絡判
定について、図２を用いて説明する。溶接電圧検出回路
部１１で、溶接出力電圧を検出し、図２（１）の溶接電
圧検出信号Ｖａ０を出力する。また、同期信号形成回路
部１９で、第３の整流素子２３の出力信号Ｖｓから、ス
イッチング素子３のスイッチングＯＦＦ期間あるいはＯ
ＦＦ期間の一部の期間を示す図２（２）の信号Ｖｃを形
成する。そして、サンプルホールド回路部２０で溶接電
圧検出信号Ｖａ０から信号Ｖｃによりスイッチング素子
３のスイッチングＯＦＦ期間あるいはＯＦＦ期間の一部
の期間中のみサンプリングし、サンプリングしていない
期間は直前のサンプリング値を保持し、図２（３）のサ
ンプルホールド信号Ｖａ2を得る。続いて、サンプルホ
ールド信号Ｖａ２と溶接電圧設定回路部１３の電圧信号
Ｖｂをアーク・短絡判定回路部１４で比較し、図２
（４）のアーク・短絡判定信号Ｖａｓを得る。
【００２２】以上により、少なくとも溶接電圧検出信号
Ｖａ０にリップル電圧信号が重畳されている期間中はサ
ンプリングを禁止することで、サンプルホールド信号Ｖ
ａ2は、リップル電圧信号が重畳されないので、たとえ
数十メートル等のケーブルを使用しても、従来のように
誤判定を防ぐために溶接電圧検出専用ケーブルを用いた
り、フィルタ回路部を設けて平滑する必要はなくなり、
時間遅れのない信号となる。
Ｖａ０にリップル電圧信号が重畳されている期間中はサ
ンプリングを禁止することで、サンプルホールド信号Ｖ
ａ2は、リップル電圧信号が重畳されないので、たとえ
数十メートル等のケーブルを使用しても、従来のように
誤判定を防ぐために溶接電圧検出専用ケーブルを用いた
り、フィルタ回路部を設けて平滑する必要はなくなり、
時間遅れのない信号となる。
【００２３】これらにより、数十メートル等のケーブル
を使用しても時間遅れのない正確な溶接出力電圧信号を
検出し、アーク制御及び短絡制御を正確に実行し溶接性
能を向上させることができる。
を使用しても時間遅れのない正確な溶接出力電圧信号を
検出し、アーク制御及び短絡制御を正確に実行し溶接性
能を向上させることができる。
【００２４】したがって、溶接電圧サンプリング回路部
２４において、溶接電圧検出回路部１１で検出された溶
接電圧をスイッチング素子３のＯＦＦ期間あるいはＯＦ
Ｆ期間の一部の期間に同期してサンプリングし、フィー
ドバック制御回路部２５において、サンプリングされた
溶接電圧に応じてスイッチング素子３の駆動を制御し、
母材７とワイヤ８（電極）間に適正な溶接電圧を印加す
るので、溶接性能を向上させることができる。
２４において、溶接電圧検出回路部１１で検出された溶
接電圧をスイッチング素子３のＯＦＦ期間あるいはＯＦ
Ｆ期間の一部の期間に同期してサンプリングし、フィー
ドバック制御回路部２５において、サンプリングされた
溶接電圧に応じてスイッチング素子３の駆動を制御し、
母材７とワイヤ８（電極）間に適正な溶接電圧を印加す
るので、溶接性能を向上させることができる。
【００２５】また、溶接電圧サンプリング回路部２４
は、同期信号形成回路部１９とサンプルホールド回路部
２０とを備え、同期信号形成回路部１９でスイッチング
素子３のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を
示す信号を形成し、サンプルホールド回路部２０におい
て、溶接電圧検出回路部１１で検出された溶接電圧を、
同期信号形成回路部１９の信号に同期してサンプリング
し、母材７とワイヤ８（電極）間に適正な溶接電圧を印
加するので、溶接性能を向上させることができる。
は、同期信号形成回路部１９とサンプルホールド回路部
２０とを備え、同期信号形成回路部１９でスイッチング
素子３のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を
示す信号を形成し、サンプルホールド回路部２０におい
て、溶接電圧検出回路部１１で検出された溶接電圧を、
同期信号形成回路部１９の信号に同期してサンプリング
し、母材７とワイヤ８（電極）間に適正な溶接電圧を印
加するので、溶接性能を向上させることができる。
【００２６】また、スイッング素子３のＯＦＦ期間ある
いはＯＦＦ期間の一部の期間を判断するのに、主変圧器
２１の二次側に設けた補助巻線２２の出力を用いるの
で、スイッチング素子３が実際に駆動したタイミングで
判断できる。ゆえに、駆動回路部１８の出力を用いるよ
り遅れなく正確に溶接電圧を検出し、母材７とワイヤ８
（電極）間に適正な溶接電圧を印加するので、溶接性能
を向上させることができる。
いはＯＦＦ期間の一部の期間を判断するのに、主変圧器
２１の二次側に設けた補助巻線２２の出力を用いるの
で、スイッチング素子３が実際に駆動したタイミングで
判断できる。ゆえに、駆動回路部１８の出力を用いるよ
り遅れなく正確に溶接電圧を検出し、母材７とワイヤ８
（電極）間に適正な溶接電圧を印加するので、溶接性能
を向上させることができる。
【００２７】また、フィードバック制御回路部２５は、
溶接電圧設定回路部１３とアーク・短絡判定回路部１４
と駆動回路部１８を備え、アーク・短絡判定回路部１４
において、溶接電圧サンプリング回路部２４でサンプリ
ングされた溶接電圧を、溶接電圧設定回路部１３に設定
されたしきい値と比較し、アーク期間と短絡期間を正確
に判定し、その判定に基づき駆動回路部１８によりスイ
ッチング素子３を駆動し、母材７とワイヤ８（電極）間
に適正な溶接電圧を印加するので、溶接性能を向上させ
ることができる。
溶接電圧設定回路部１３とアーク・短絡判定回路部１４
と駆動回路部１８を備え、アーク・短絡判定回路部１４
において、溶接電圧サンプリング回路部２４でサンプリ
ングされた溶接電圧を、溶接電圧設定回路部１３に設定
されたしきい値と比較し、アーク期間と短絡期間を正確
に判定し、その判定に基づき駆動回路部１８によりスイ
ッチング素子３を駆動し、母材７とワイヤ８（電極）間
に適正な溶接電圧を印加するので、溶接性能を向上させ
ることができる。
【００２８】
【発明の効果】以上の説明から明らかなように、請求項
１記載の溶接装置によれば、溶接電圧サンプリング回路
部において、溶接電圧検出回路部で検出された溶接電圧
をスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の
一部の期間に同期してサンプリングすることで、少なく
とも溶接電圧検出信号にリップル電圧信号が重畳されて
いる期間中はサンプリングを禁止し、フィードバック制
御回路部において、リップル電圧を除去しサンプリング
された溶接電圧に応じてスイッチング素子の駆動を制御
し、母材と電極間に適正な溶接電圧を印加するので、溶
接性能を向上させることができる。
１記載の溶接装置によれば、溶接電圧サンプリング回路
部において、溶接電圧検出回路部で検出された溶接電圧
をスイッチング素子のＯＦＦ期間あるいはＯＦＦ期間の
一部の期間に同期してサンプリングすることで、少なく
とも溶接電圧検出信号にリップル電圧信号が重畳されて
いる期間中はサンプリングを禁止し、フィードバック制
御回路部において、リップル電圧を除去しサンプリング
された溶接電圧に応じてスイッチング素子の駆動を制御
し、母材と電極間に適正な溶接電圧を印加するので、溶
接性能を向上させることができる。
【００２９】請求項２記載の溶接装置によれば、溶接電
圧サンプリング回路部が、同期信号形成回路部とサンプ
ルホールド回路部とを備え、同期信号形成回路部でスイ
ッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の
期間を示す信号を形成し、サンプルホールド回路部にお
いて、溶接電圧検出回路部で検出された溶接電圧を、同
期信号形成回路部の信号に同期してサンプリングし、母
材と電極間に適正な溶接電圧を印加するので、溶接性能
を向上させることができる。
圧サンプリング回路部が、同期信号形成回路部とサンプ
ルホールド回路部とを備え、同期信号形成回路部でスイ
ッチング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の
期間を示す信号を形成し、サンプルホールド回路部にお
いて、溶接電圧検出回路部で検出された溶接電圧を、同
期信号形成回路部の信号に同期してサンプリングし、母
材と電極間に適正な溶接電圧を印加するので、溶接性能
を向上させることができる。
【００３０】請求項３記載の溶接装置によれば、主変圧
器の二次側に設けた補助巻線の出力を同期信号形成回路
部に入力することにより、スイッチング素子のＯＦＦ期
間あるいはＯＦＦ期間の一部の期間を判断し、より時間
遅れなく正確に溶接電圧を検出し、母材と電極間に適正
な溶接電圧を印加するので、溶接性能を向上させること
ができる。
器の二次側に設けた補助巻線の出力を同期信号形成回路
部に入力することにより、スイッチング素子のＯＦＦ期
間あるいはＯＦＦ期間の一部の期間を判断し、より時間
遅れなく正確に溶接電圧を検出し、母材と電極間に適正
な溶接電圧を印加するので、溶接性能を向上させること
ができる。
【００３１】請求項４記載の溶接装置によれば、フィー
ドバック制御回路部が、溶接電圧設定回路部とアーク・
短絡判定回路部と駆動回路部を備え、アーク・短絡判定
回路部において、溶接電圧サンプリング回路部でサンプ
リングされた溶接電圧を、溶接電圧設定回路部に設定さ
れたしきい値と比較し、アーク期間と短絡期間を正確に
判定し、その判定に基づき駆動回路部によりスイッチン
グ素子を駆動し、母材と電極間に適正な溶接電圧を印加
するので、溶接性能を向上させることができる。
ドバック制御回路部が、溶接電圧設定回路部とアーク・
短絡判定回路部と駆動回路部を備え、アーク・短絡判定
回路部において、溶接電圧サンプリング回路部でサンプ
リングされた溶接電圧を、溶接電圧設定回路部に設定さ
れたしきい値と比較し、アーク期間と短絡期間を正確に
判定し、その判定に基づき駆動回路部によりスイッチン
グ素子を駆動し、母材と電極間に適正な溶接電圧を印加
するので、溶接性能を向上させることができる。
【００３２】したがって、本発明によれば、溶接電圧サ
ンプリング回路部が、スイッチング素子のＯＦＦ期間あ
るいはＯＦＦ期間の一部の期間に同期して溶接電圧をサ
ンプリングすることにより、溶接電圧検出信号に重畳さ
れるリップル電圧信号を検出しないため、正確な溶接電
圧信号を検出し、それに基づき母材と電極間に印加する
溶接電圧を正確に制御するので、溶接性能を向上させる
ことができる。たとえ、数十メートル等のケーブルを使
用しても、従来のように誤判定を防ぐために用いた溶接
電圧検出専用ケーブルは必要でなくなり、フィルタ回路
を設ける必要もなくなり、時間遅れなく溶接電圧信号を
検出でき、母材と電極間に適正な溶接電圧を印加するこ
とができる。また、アーク・短絡判定回路部を設けるこ
とで、アーク制御及び短絡制御を正確に実行し溶接性能
を向上させることができる。これにより良好な溶接作業
性を維持できる。
ンプリング回路部が、スイッチング素子のＯＦＦ期間あ
るいはＯＦＦ期間の一部の期間に同期して溶接電圧をサ
ンプリングすることにより、溶接電圧検出信号に重畳さ
れるリップル電圧信号を検出しないため、正確な溶接電
圧信号を検出し、それに基づき母材と電極間に印加する
溶接電圧を正確に制御するので、溶接性能を向上させる
ことができる。たとえ、数十メートル等のケーブルを使
用しても、従来のように誤判定を防ぐために用いた溶接
電圧検出専用ケーブルは必要でなくなり、フィルタ回路
を設ける必要もなくなり、時間遅れなく溶接電圧信号を
検出でき、母材と電極間に適正な溶接電圧を印加するこ
とができる。また、アーク・短絡判定回路部を設けるこ
とで、アーク制御及び短絡制御を正確に実行し溶接性能
を向上させることができる。これにより良好な溶接作業
性を維持できる。
【図１】本発明の一実施の形態における消耗電極式アー
ク溶接装置の構成を示すブロック図
ク溶接装置の構成を示すブロック図
【図２】同アーク・短絡判定を示す説明図
【図３】従来の消耗電極式アーク溶接装置の構成を示す
ブロック図
ブロック図
【図４】同アーク・短絡判定を示す説明図
【図５】従来の消耗電極式アーク溶接装置の構成を示す
ブロック図
ブロック図
【図６】同アーク・短絡判定を示す説明図
３ スイッチング素子 ７ 母材 ８ ワイヤ １１ 溶接電圧検出回路部 １３ 溶接電圧設定回路部 １４ アーク・短絡判定回路部 １８ 駆動回路部 １９ 同期信号形成回路部 ２０ サンプルホールド回路部 ２１ 主変圧器 ２２ 補助巻線 ２４ 溶接電圧サンプリング回路部 ２５ フィードバック制御回路部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E001 AA03 DE04 4E082 AB01 DA01 EC03 EE07 EF02 5H790 BA03 BB03 BB08 CC02 EA02 EA03 EA06 EA15 EB03
Claims (4)
- 【請求項１】 母材と電極間に印加する溶接電圧を調整
するスイッチング素子と、印加された溶接電圧を検出す
る溶接電圧検出回路部と、前記溶接電圧検出回路部で検
出された溶接電圧を前記スイッチング素子の駆動に同期
してサンプリングする溶接電圧サンプリング回路部と、
前記溶接電圧サンプリング回路部でサンプリングされた
溶接電圧に応じて前記スイッチング素子の駆動を制御す
るフィードバック制御回路部とを備え、前記溶接電圧サ
ンプリング回路部は、前記スイッチング素子のＯＦＦ期
間あるいはＯＦＦ期間の一部の期間に同期して溶接電圧
をサンプリングする溶接装置。 - 【請求項２】 溶接電圧サンプリング回路部は、スイッ
チング素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期
間を示す信号を出力する同期信号形成回路部と、溶接電
圧検出回路部で検出された溶接電圧を、前記同期信号形
成回路部の信号に同期してサンプリングするサンプルホ
ールド回路部とを備えた請求項１記載の溶接装置。 - 【請求項３】 スイッチング素子で調整された溶接電圧
を変圧する主変圧器の二次側に補助巻線を設け、同期信
号形成回路部が前記補助巻線の出力により、スイッチン
グ素子のＯＦＦ期間あるいはＯＦＦ期間の一部の期間を
判断する請求項２記載の溶接装置。 - 【請求項４】 フィードバック制御回路部は、アーク・
短絡を判定するためのしきい値を設定する溶接電圧設定
回路部と、溶接電圧サンプリング回路部でサンプリング
された溶接電圧を、前記溶接電圧設定回路部に設定され
たしきい値と比較し、アーク期間と短絡期間の判定を行
うアーク・短絡判定回路部と、前記アーク・短絡判定回
路部の判定によりスイッチング素子を駆動する駆動回路
部とを備えた請求項１から３のいづれかに記載の溶接装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03532899A JP4013385B2 (ja) | 1999-02-15 | 1999-02-15 | 溶接装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03532899A JP4013385B2 (ja) | 1999-02-15 | 1999-02-15 | 溶接装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000233277A true JP2000233277A (ja) | 2000-08-29 |
| JP4013385B2 JP4013385B2 (ja) | 2007-11-28 |
Family
ID=12438769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03532899A Expired - Lifetime JP4013385B2 (ja) | 1999-02-15 | 1999-02-15 | 溶接装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4013385B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015058440A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社ダイヘン | アーク溶接用電源装置及びアーク溶接の溶接状態判定方法 |
-
1999
- 1999-02-15 JP JP03532899A patent/JP4013385B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015058440A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社ダイヘン | アーク溶接用電源装置及びアーク溶接の溶接状態判定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4013385B2 (ja) | 2007-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3293416B2 (ja) | 放電加工機の放電状態検出装置 | |
| US7423395B2 (en) | Sensorless vector control method for alternating-current motor and control apparatus therefor | |
| EP1536552B1 (en) | Ac generator sensor-less vector control method and control device thereof | |
| JP3458632B2 (ja) | 溶接電圧検出方法およびアーク溶接機 | |
| JP2000233277A (ja) | 溶接装置 | |
| JPH02108979A (ja) | 電気伝導度検出器 | |
| JP2006121797A (ja) | 充電器 | |
| JPH11271366A (ja) | 電圧低下検出装置 | |
| JPH0947883A (ja) | インバータ式抵抗溶接制御装置 | |
| JP2002090406A (ja) | 定電流定抵抗電子負荷装置 | |
| KR100896466B1 (ko) | 정전 검출장치 | |
| JP3951931B2 (ja) | 溶接制御方法及び消耗電極式パルスアーク溶接装置 | |
| JPS61244267A (ja) | 電源回路 | |
| JPH0332296B2 (ja) | ||
| JPS62227577A (ja) | 溶接電源の出力制御方法 | |
| JP2000147040A (ja) | 電力機器の短絡試験装置 | |
| JP3770693B2 (ja) | 消耗電極式アーク溶接電源 | |
| GB2188798A (en) | Electrical apparatus with rush current controlling function | |
| JPS62138082A (ja) | 直流モ−タ制御回路 | |
| JPH11304852A (ja) | 電流検出装置 | |
| JPH11234102A (ja) | Ａｃ負荷制御装置 | |
| KR0152961B1 (ko) | 전원 시스템의 과도전류 제어방법 및 그 장치 | |
| KR200210354Y1 (ko) | 전파 정류를 이용한 러닝머신 속도 제어 장치 | |
| JPH0952181A (ja) | インバータ式抵抗溶接電源装置 | |
| JPH10208575A (ja) | リレー制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |