JPH0332296B2 - - Google Patents
Info
- Publication number
- JPH0332296B2 JPH0332296B2 JP55066884A JP6688480A JPH0332296B2 JP H0332296 B2 JPH0332296 B2 JP H0332296B2 JP 55066884 A JP55066884 A JP 55066884A JP 6688480 A JP6688480 A JP 6688480A JP H0332296 B2 JPH0332296 B2 JP H0332296B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- circuit
- frequency
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 206010014357 Electric shock Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
本発明は３相電源等を駆動源に用い、各相対応
の制御信号により各相の電圧を制御して所定の処
理を行う装置において、装置１次側の電力ケーブ
ルの配電盤への接続違いにより生じる相回転を電
源周波数とともに自動的に判別して、各相対応の
制御信号を正しく制御する多相電源の相検出制御
機構付き装置に関する。
の制御信号により各相の電圧を制御して所定の処
理を行う装置において、装置１次側の電力ケーブ
ルの配電盤への接続違いにより生じる相回転を電
源周波数とともに自動的に判別して、各相対応の
制御信号を正しく制御する多相電源の相検出制御
機構付き装置に関する。
第段１図に３相電源を駆動源とし、相回転検出
が必要な装置の一般的構成を示す。図において、
配電盤１の電源端子Ｕ，Ｖ，Ｗからの各相の交流
電圧は接続ケーブル２′により、変圧器２の各入
力端子U′，V′，W′に印加される。変圧器２にお
いて所定の電圧に調整された各相の交流電圧は、
整流回路３４で整流、平滑化され、被制御部６に
与えられる。一方、被制御部６の電圧は制御回路
４に帰還されて、入力装置５の入力情報と比較さ
れ、該制御回路により、この入力情報にもとづい
て整流回路３の出力電圧が調整される。整流回路
３は例えばSCR回路であり、制御回路４により
各相毎の零クロスパルスを基準にその点弧時期が
制御される。従つて、図のＵとU′，ＶとV′およ
びＷとW′がそぞれ正しく接続されていないと、
安定な制御を実施し得なくなる。相回転検出回路
７は、このＵとU′、ＶとV′およびＷとW′がそれ
ぞれ正しく接続されているかどうかをチエツク
し、その結果を制御信号として制御回路４に出力
するものである。
が必要な装置の一般的構成を示す。図において、
配電盤１の電源端子Ｕ，Ｖ，Ｗからの各相の交流
電圧は接続ケーブル２′により、変圧器２の各入
力端子U′，V′，W′に印加される。変圧器２にお
いて所定の電圧に調整された各相の交流電圧は、
整流回路３４で整流、平滑化され、被制御部６に
与えられる。一方、被制御部６の電圧は制御回路
４に帰還されて、入力装置５の入力情報と比較さ
れ、該制御回路により、この入力情報にもとづい
て整流回路３の出力電圧が調整される。整流回路
３は例えばSCR回路であり、制御回路４により
各相毎の零クロスパルスを基準にその点弧時期が
制御される。従つて、図のＵとU′，ＶとV′およ
びＷとW′がそぞれ正しく接続されていないと、
安定な制御を実施し得なくなる。相回転検出回路
７は、このＵとU′、ＶとV′およびＷとW′がそれ
ぞれ正しく接続されているかどうかをチエツク
し、その結果を制御信号として制御回路４に出力
するものである。
ところで、従来は第１図の相回転検出回路７に
表示灯を接続し、その点滅状態によつて相回転の
正常・異常を操作者が認識し、異常の場合、操作
者が配電盤側電源端子Ｕ，Ｖ，Ｗの３線のうち２
線のケーブルを入替える操作を行つていた。この
ように、従来はどうしても操作者によるケーブル
入替操作という作業を必要とするため、装置が一
定の配電盤に永久的に接続されるのであれば特に
問題はないが、制御対象により、随時移動の高い
装置においては、操作性に不自由を感じることゝ
なる。又、ケーブル入替時には不注意による感電
事故の危険性もある。
表示灯を接続し、その点滅状態によつて相回転の
正常・異常を操作者が認識し、異常の場合、操作
者が配電盤側電源端子Ｕ，Ｖ，Ｗの３線のうち２
線のケーブルを入替える操作を行つていた。この
ように、従来はどうしても操作者によるケーブル
入替操作という作業を必要とするため、装置が一
定の配電盤に永久的に接続されるのであれば特に
問題はないが、制御対象により、随時移動の高い
装置においては、操作性に不自由を感じることゝ
なる。又、ケーブル入替時には不注意による感電
事故の危険性もある。
本発明は上記従来の問題点を解決するためにな
されたものでで、電源投入直後、相回転を検出
し、配電盤の接続状態をチエツクするとゝもに電
源自体の商用周波数もチエツクし、このチエツク
した結果にもとづいて、内部で自動的に相回転お
よびは周波数に対応した制御信号の切換えを行う
ことを可能にした多相電源の相検出制御機構付き
装置を提供することにある。
されたものでで、電源投入直後、相回転を検出
し、配電盤の接続状態をチエツクするとゝもに電
源自体の商用周波数もチエツクし、このチエツク
した結果にもとづいて、内部で自動的に相回転お
よびは周波数に対応した制御信号の切換えを行う
ことを可能にした多相電源の相検出制御機構付き
装置を提供することにある。
第２図は本発明の一実施例を示した図である。
図において、配電盤１、変圧器２、整流回路３、
被制御部６は第１図と同様である。１１は相回転
検出回路で、２相パルス発生回路１３と信号分配
回路１４と信号方向切換回路１５とから構成され
る。この相回転検出回路１１における２相同期パ
ルス発生回路１３の同期パルスを取り込み、この
情報から信号分配回路１４および信号方向切換回
路１５に必要な信号を出力するものが主制御回路
１２である。主制御回路１２は、こゝでは中央演
算処理装置CPU１３、ROM１７、RAM１８よ
りなるコンピユータと、内部タイマ１９および入
出力インターフエイスITF２０とで構成される例
を示してある。CPU１６は相回転検出のための
演算チエツク等を行う処理装置、ROM１７はそ
の制御プログラムを記憶するメモリ、RAM１８
は演算データを一時記憶するメモリである。
図において、配電盤１、変圧器２、整流回路３、
被制御部６は第１図と同様である。１１は相回転
検出回路で、２相パルス発生回路１３と信号分配
回路１４と信号方向切換回路１５とから構成され
る。この相回転検出回路１１における２相同期パ
ルス発生回路１３の同期パルスを取り込み、この
情報から信号分配回路１４および信号方向切換回
路１５に必要な信号を出力するものが主制御回路
１２である。主制御回路１２は、こゝでは中央演
算処理装置CPU１３、ROM１７、RAM１８よ
りなるコンピユータと、内部タイマ１９および入
出力インターフエイスITF２０とで構成される例
を示してある。CPU１６は相回転検出のための
演算チエツク等を行う処理装置、ROM１７はそ
の制御プログラムを記憶するメモリ、RAM１８
は演算データを一時記憶するメモリである。
第２図の動作概要は次の通りである。まず２相
同期パルス発生回路１３で作成した２相の同期パ
ルス（該当相毎の零クロス信号）のうち、基準相
の同期パルスITF２０のａ端子に取り込み、該基
準相の同期パルスとｂ端子のもう一方の同期パル
スの相対位置をROM１７に予め設定されたプロ
グラムに従つて検出して周波数および相回転をチ
エツクし、それにもとづいて周波数切換信号SE
および相回転切換信号SFを出し、それぞれ信号
分配回路１４の入力端子Ｅ、信号方向切換回路１
５の入力端子Ｆに供給する。信号SOは被制御部
６に対して所定の制御を行うための、基準相同期
パルスを起点として基準相交流電圧に対する制御
出力信号である。この信号SOは信号分配回路１
４で50Hzあるいは60Hzのいずれか一方の商用周波
数に応じた位相遅れを持つた信号に分配され、第
２相および第３相用の制御出力信号として端子
ｃ，ｄから信号方向切換回路１５の入力端子Ｈお
よびＩに供給される。信号方向切換回路１５は切
換信号SFにもとづき第２図においてＵとU′、Ｖ
をV′およびＷとW′が正しく接続されている時は
端子ＨとＪ，ＩとＫを接続し、ケーブルが正しく
接続されていない場合はＨとＫ、ＩとＪを接続す
る回路である。従つて、配電盤１にケーブルが正
しく接続されている場合は、信号方向切換回路１
５の端子Ｊからは第２相の制御信号が、端子Ｋか
らは第３相用の制御信号が出力され、又、ケーブ
ルが正しく接続されていない場合は、端子Ｋから
第２相用の制御信号が、そして端子Ｊから第３相
用の制御信号が出力されることになる。この端子
Ｊ，Ｋの出力が制御信号S2，S3として、基準相す
なわち第１相用の制御出力SOに相当する制御信
号S1とゝもに整流回路３に与えられる。
同期パルス発生回路１３で作成した２相の同期パ
ルス（該当相毎の零クロス信号）のうち、基準相
の同期パルスITF２０のａ端子に取り込み、該基
準相の同期パルスとｂ端子のもう一方の同期パル
スの相対位置をROM１７に予め設定されたプロ
グラムに従つて検出して周波数および相回転をチ
エツクし、それにもとづいて周波数切換信号SE
および相回転切換信号SFを出し、それぞれ信号
分配回路１４の入力端子Ｅ、信号方向切換回路１
５の入力端子Ｆに供給する。信号SOは被制御部
６に対して所定の制御を行うための、基準相同期
パルスを起点として基準相交流電圧に対する制御
出力信号である。この信号SOは信号分配回路１
４で50Hzあるいは60Hzのいずれか一方の商用周波
数に応じた位相遅れを持つた信号に分配され、第
２相および第３相用の制御出力信号として端子
ｃ，ｄから信号方向切換回路１５の入力端子Ｈお
よびＩに供給される。信号方向切換回路１５は切
換信号SFにもとづき第２図においてＵとU′、Ｖ
をV′およびＷとW′が正しく接続されている時は
端子ＨとＪ，ＩとＫを接続し、ケーブルが正しく
接続されていない場合はＨとＫ、ＩとＪを接続す
る回路である。従つて、配電盤１にケーブルが正
しく接続されている場合は、信号方向切換回路１
５の端子Ｊからは第２相の制御信号が、端子Ｋか
らは第３相用の制御信号が出力され、又、ケーブ
ルが正しく接続されていない場合は、端子Ｋから
第２相用の制御信号が、そして端子Ｊから第３相
用の制御信号が出力されることになる。この端子
Ｊ，Ｋの出力が制御信号S2，S3として、基準相す
なわち第１相用の制御出力SOに相当する制御信
号S1とゝもに整流回路３に与えられる。
第３図は本発明の相回転および周波数の検出方
法の原理説明図である。これは基準相の同期パル
スと他の相の同期パルスの相対位置を表わしたも
ので、(イ)〜(ハ)は周波数数が50Hz、(ニ)〜(ヘ)は周波
数
が60Hzの場合を示す。なお、同期パルスは、その
基準電圧となる交流全波整流電圧の零点位置で立
ち上がる波形電圧を呈するものであればよく、必
ずしもパルス状でなくても可能である。第３図に
おいて、ESおよびES′は基準相（第１相）の全波
整流電圧、E1およびE2は第２相全波整流電圧、
E3およびE4は第３相全波整流電圧、PS，PS′およ
びP1〜P4は各電圧を基準点とする同期パルスで
ある。相回転の検出方法は、基準相の同期パルス
PSあるいはPS′の立ち上り位置から他の相の予想
される同期パルスP1〜P4の立ち上り位置をあら
かじめ設定しておき、２相同期パルス発生回路３
からITF２０を通して取り込んだ基準相の同期パ
ルスに対し、もう一方の同期パルスが、上記あら
かじめ設定した予想位置、即ち、第３図のT1か
T2，T3かあるいはT4のどれに相当するかをCPU
１６、ROM１７、RAM１８のコンピユータ・
システムとタイマ回路１９を用いて検出する方法
をとるものである。
法の原理説明図である。これは基準相の同期パル
スと他の相の同期パルスの相対位置を表わしたも
ので、(イ)〜(ハ)は周波数数が50Hz、(ニ)〜(ヘ)は周波
数
が60Hzの場合を示す。なお、同期パルスは、その
基準電圧となる交流全波整流電圧の零点位置で立
ち上がる波形電圧を呈するものであればよく、必
ずしもパルス状でなくても可能である。第３図に
おいて、ESおよびES′は基準相（第１相）の全波
整流電圧、E1およびE2は第２相全波整流電圧、
E3およびE4は第３相全波整流電圧、PS，PS′およ
びP1〜P4は各電圧を基準点とする同期パルスで
ある。相回転の検出方法は、基準相の同期パルス
PSあるいはPS′の立ち上り位置から他の相の予想
される同期パルスP1〜P4の立ち上り位置をあら
かじめ設定しておき、２相同期パルス発生回路３
からITF２０を通して取り込んだ基準相の同期パ
ルスに対し、もう一方の同期パルスが、上記あら
かじめ設定した予想位置、即ち、第３図のT1か
T2，T3かあるいはT4のどれに相当するかをCPU
１６、ROM１７、RAM１８のコンピユータ・
システムとタイマ回路１９を用いて検出する方法
をとるものである。
次に、この相回転および周波数の検出動作を第
４図のフローチヤートにもとづいて少し詳しく説
明する。まず基準相パルスPSまたはPS′の読み取
りを行い、それとほヾ同時にタイマ回路１９を駆
動させて一定周期のタイマ信号（タイマ・クロツ
ク）をカウントする。そして、あらかじめ設定し
た時間Ｔ１にタイカウント値が達した時、同期パ
ルスＰ１が入力するかどうかチエツクする
（CHECK１）。その結果、同期パルスＰ１の入力
があると、周波数切換信号SEをオンにし、60Hz
の周波数用に信号分配回路１４の動作を切換え
る。即ち、信号SEがオンの場合、信号分配回路
１４の出力端子ｃ，ｄからは、それぞれ基準相の
制御信号SOに対して60Hzの商用周波数に応じた
位相遅れを持つ第２相および第３相用の制御信号
が出力される。又、この時、相回転切換信号SF
はオフのまゝで、信号方向切換回路１５における
入力端子Ｈの第２相用制御信号が出力端子Ｊに、
入力端子Ｉの第３相用制御信号が出力端子Ｋに
各々そのまゝ現われる。
４図のフローチヤートにもとづいて少し詳しく説
明する。まず基準相パルスPSまたはPS′の読み取
りを行い、それとほヾ同時にタイマ回路１９を駆
動させて一定周期のタイマ信号（タイマ・クロツ
ク）をカウントする。そして、あらかじめ設定し
た時間Ｔ１にタイカウント値が達した時、同期パ
ルスＰ１が入力するかどうかチエツクする
（CHECK１）。その結果、同期パルスＰ１の入力
があると、周波数切換信号SEをオンにし、60Hz
の周波数用に信号分配回路１４の動作を切換え
る。即ち、信号SEがオンの場合、信号分配回路
１４の出力端子ｃ，ｄからは、それぞれ基準相の
制御信号SOに対して60Hzの商用周波数に応じた
位相遅れを持つ第２相および第３相用の制御信号
が出力される。又、この時、相回転切換信号SF
はオフのまゝで、信号方向切換回路１５における
入力端子Ｈの第２相用制御信号が出力端子Ｊに、
入力端子Ｉの第３相用制御信号が出力端子Ｋに
各々そのまゝ現われる。
CHECK１で同期パルスＰ１の入力がないと、
タイマ信号のカウントを継続し、あらかじめ設定
した時間Ｔ２にタイマカウント値が達すると、同
期パルスＰ２が入力するかどうかをチエツクする
（CHECK２）。その結果、同期パルスＰ２の入力
があると、周波数切換信号SEおよび相回転切換
信号SFをいずれもオフのまゝにしておく、従つ
て、信号分配回路４の出力端子ｃ，ｄからはそれ
ぞれ基準相の制御信号SOに対して50Hzの商用周
波数に応じた位相遅れを持つ第２相および第３相
用の制御信号が出力され、これらが信号方向切換
回路１５の入力端子Ｈ，Ｉに入り、そのまゝ出力
端子Ｊ，Ｋに現われる。
タイマ信号のカウントを継続し、あらかじめ設定
した時間Ｔ２にタイマカウント値が達すると、同
期パルスＰ２が入力するかどうかをチエツクする
（CHECK２）。その結果、同期パルスＰ２の入力
があると、周波数切換信号SEおよび相回転切換
信号SFをいずれもオフのまゝにしておく、従つ
て、信号分配回路４の出力端子ｃ，ｄからはそれ
ぞれ基準相の制御信号SOに対して50Hzの商用周
波数に応じた位相遅れを持つ第２相および第３相
用の制御信号が出力され、これらが信号方向切換
回路１５の入力端子Ｈ，Ｉに入り、そのまゝ出力
端子Ｊ，Ｋに現われる。
CHECK２で同期パルスＰ２の入力がないと、
再びタイマ信号のカウントを継続し、次のあらか
じめ設定した時間Ｔ３にタイマカウント値が達す
ると、同期パルスＰ３が入力するかどうかをチエ
ツクするCHECK３。その結果、同期パルスＰ３
の入力があると、周波数切換信号SEおよび相回
転切換信号SFをいずれもオンに切換える。この
場合、信号分配回路１４の出力端子ｃ，ｄからは
基準相制御信号SOに対して60Hzの商用周波数に
応じた位相遅れを持つ第２相および第３相用の制
御信号が出力されるが、これらの信号は信号方向
切換回路１５で相切換えが行われ、出力端子Ｊに
は第３相用制御信号が、また出力端子Ｋには第２
相用制御信号がそれぞれ現われる。
再びタイマ信号のカウントを継続し、次のあらか
じめ設定した時間Ｔ３にタイマカウント値が達す
ると、同期パルスＰ３が入力するかどうかをチエ
ツクするCHECK３。その結果、同期パルスＰ３
の入力があると、周波数切換信号SEおよび相回
転切換信号SFをいずれもオンに切換える。この
場合、信号分配回路１４の出力端子ｃ，ｄからは
基準相制御信号SOに対して60Hzの商用周波数に
応じた位相遅れを持つ第２相および第３相用の制
御信号が出力されるが、これらの信号は信号方向
切換回路１５で相切換えが行われ、出力端子Ｊに
は第３相用制御信号が、また出力端子Ｋには第２
相用制御信号がそれぞれ現われる。
CHECK３で同期パルスＰ３の入力がないと、
再びタイマ信号のカウントを継続し、次のあらか
じめ設定した時間Ｔ４にタイマカウント値が達す
ると、同期パルスＰ４が入力するかどうかをチエ
ツクするCHECK４。その結果、同期パルスＰ４
の入力があると、周波数切換信号SEはオフの
まゝとするが、相回転切換信号SFはオンに切換
える。この場合、信号分配回路１４の出端子ｃ，
ｄからは基準相制御信号SOに対して50Hzの商用
周波数に応じた位相遅れを持つ第２相および第３
相用制御信号が出力され、これが信号方向切換回
路１５で相切換えが行われる結果、出力端子Ｊに
は第３相用制御信号が、また出力端子Ｋには第２
相用制御信号がそれぞれ現わる。なお、CHECK
４で同期パルスＰ４の入力がないと、欠相と判断
し、例えば装置を止める等の必要な処理が行われ
る。
再びタイマ信号のカウントを継続し、次のあらか
じめ設定した時間Ｔ４にタイマカウント値が達す
ると、同期パルスＰ４が入力するかどうかをチエ
ツクするCHECK４。その結果、同期パルスＰ４
の入力があると、周波数切換信号SEはオフの
まゝとするが、相回転切換信号SFはオンに切換
える。この場合、信号分配回路１４の出端子ｃ，
ｄからは基準相制御信号SOに対して50Hzの商用
周波数に応じた位相遅れを持つ第２相および第３
相用制御信号が出力され、これが信号方向切換回
路１５で相切換えが行われる結果、出力端子Ｊに
は第３相用制御信号が、また出力端子Ｋには第２
相用制御信号がそれぞれ現わる。なお、CHECK
４で同期パルスＰ４の入力がないと、欠相と判断
し、例えば装置を止める等の必要な処理が行われ
る。
上記各相対応の制御信号Ｓ１，Ｓ２，Ｓ３は整
流回路３に与えられる。整流回路３は例えば
SCR回路で、相回転検出制御回路１１から与え
られる制御信号Ｓ１，Ｓ２，Ｓ３にもとづき、そ
れぞれ変圧器２の各相U′，V′，W′の交流出力電
圧を整流、平滑化して被制御部６に供給する回路
である。ここで、U′，V′，W′のうち２線のケー
ブルが入替わつていても、それに対応して制御信
号Ｓ１，Ｓ２，Ｓ３の相切換えが自動的に行われ
るため、相回転の正逆方向に関係なく、被制御部
６４へは正常に整流、平滑化された電圧が供給さ
れる。
流回路３に与えられる。整流回路３は例えば
SCR回路で、相回転検出制御回路１１から与え
られる制御信号Ｓ１，Ｓ２，Ｓ３にもとづき、そ
れぞれ変圧器２の各相U′，V′，W′の交流出力電
圧を整流、平滑化して被制御部６に供給する回路
である。ここで、U′，V′，W′のうち２線のケー
ブルが入替わつていても、それに対応して制御信
号Ｓ１，Ｓ２，Ｓ３の相切換えが自動的に行われ
るため、相回転の正逆方向に関係なく、被制御部
６４へは正常に整流、平滑化された電圧が供給さ
れる。
第５図は本発明の応用例で、アーク溶接制御装
置に適用した場合を示したものである。図におい
て、整流回路（SCR回路）３の出力電圧は溶接
トーチ電極２１と被容接物２２とに印加される。
整流回路３の出力電圧（アーク電圧）は電圧検出
回路２３で検出され、主制御回路１２に与えられ
る。主制御回路１２は予め設定されている電圧設
定値とアーク電圧を比較し、基準相交流電圧に対
する点弧時期を示す制御信号を出力するが、この
時、相回転検出制御回路１１を通して与えられる
基準相と他の相の同期パルスの相対位置に従つて
相回転切換信号を同時に出力する。相回転検出制
御回路１１は、上記基準相交流電圧に対する制御
信号を遅延して、それぞれ第２相および第３相の
交流電圧に対する点弧時期を示す制御信号を作成
すると同時に、主制御回路１２からの相回転切換
信号によつて２つの制御信号を入替え、整流回路
３の各相対応SCRの点弧時期を制御する。なお、
上記SCRの点弧時期を示す制御信号の作成等、
溶接の制御に関する各種の処理は、相回転の検出
制御と同様に、主制御回路１２のROMにそれ用
のプログラムを用意しておくことにより、コンピ
ユータで処理することが可能である。
置に適用した場合を示したものである。図におい
て、整流回路（SCR回路）３の出力電圧は溶接
トーチ電極２１と被容接物２２とに印加される。
整流回路３の出力電圧（アーク電圧）は電圧検出
回路２３で検出され、主制御回路１２に与えられ
る。主制御回路１２は予め設定されている電圧設
定値とアーク電圧を比較し、基準相交流電圧に対
する点弧時期を示す制御信号を出力するが、この
時、相回転検出制御回路１１を通して与えられる
基準相と他の相の同期パルスの相対位置に従つて
相回転切換信号を同時に出力する。相回転検出制
御回路１１は、上記基準相交流電圧に対する制御
信号を遅延して、それぞれ第２相および第３相の
交流電圧に対する点弧時期を示す制御信号を作成
すると同時に、主制御回路１２からの相回転切換
信号によつて２つの制御信号を入替え、整流回路
３の各相対応SCRの点弧時期を制御する。なお、
上記SCRの点弧時期を示す制御信号の作成等、
溶接の制御に関する各種の処理は、相回転の検出
制御と同様に、主制御回路１２のROMにそれ用
のプログラムを用意しておくことにより、コンピ
ユータで処理することが可能である。
以上のように本発明によれば、従来、相回転、
周波数の調整が必要な装置に対して、操作者が行
つていたケーブルの接続替え等の作業を全く省略
することができ、その結果、装置自体の操作性、
信頼性の向上がもたらされる。又、相回転と周波
数の両方について、３相あるいはそれ以上の多相
電源を対象に高精度、確実に制御することが可能
である。
周波数の調整が必要な装置に対して、操作者が行
つていたケーブルの接続替え等の作業を全く省略
することができ、その結果、装置自体の操作性、
信頼性の向上がもたらされる。又、相回転と周波
数の両方について、３相あるいはそれ以上の多相
電源を対象に高精度、確実に制御することが可能
である。
第１図は本発明で対象とする相回転検出の必要
な装置の一般的構成を示す図、第２図は本発明の
一実施例の構成図、第３図は本発明の原理を説明
するためのタイミング図、第４図は本発明による
制御動作を説明するための流れ図、第５図は本発
明の応用例の構成図である。 １……配電盤、２……変圧器、３……整流回
路、６……被制御部、１１……相回転検出制御回
路、１２……主制御回路、１３……２相同期パル
ス発生回路、１４……信号分配回路、１５……信
号方向切換回路、１６……CPU、１７……
ROM、１８……RAM、１９……タイマ回路、
２０……入出力インターフエイス回路。
な装置の一般的構成を示す図、第２図は本発明の
一実施例の構成図、第３図は本発明の原理を説明
するためのタイミング図、第４図は本発明による
制御動作を説明するための流れ図、第５図は本発
明の応用例の構成図である。 １……配電盤、２……変圧器、３……整流回
路、６……被制御部、１１……相回転検出制御回
路、１２……主制御回路、１３……２相同期パル
ス発生回路、１４……信号分配回路、１５……信
号方向切換回路、１６……CPU、１７……
ROM、１８……RAM、１９……タイマ回路、
２０……入出力インターフエイス回路。
Claims (1)
- 【特許請求の範囲】 １ 多相電源を駆動源に用い、その一つの相を基
準相として、該基準相対応の制御信号及び該基準
相対応の制御信号と前記多相電源の周波数にもと
づいた他の各相対応の制御信号により各相の電圧
を制御して所定の処理を行う装置において、前記
多相電源の前記基準相を含む２相を取込み、該基
準相の同期信号と他の相の同期信号を発生する手
段と、前記基準相の同期信号の発生からあらかじ
め定めた複数の時間経過時点での前記他の相の同
期信号の発生状態により、前記多相電源の相回転
及び周波数を判定する手段と、前記判定された相
回転に応じて前記制御信号の相切換えを行う手段
と、前記判定された周波数に応じて前記制御信号
の周波数切換えを行う手段とを具備してなる多相
電源の相検出制御機構付き装置。 ２ 前記同相信号は該当相電圧の零クロスに対応
して発生せしめることを特徴とする特許請求の範
囲第１項記載の多相電源の相検出制御機構付き装
置。 ３ 前記他の相の同期信号が前記基準相の同期信
号の発生からあらかじめ定めた複数の時間経過時
点のいずれにおいても検出されない場合、欠相と
判定することを特徴とする特許請求の範囲第１項
記載の多相電源の相検出制御機構付き装置。 ４ 少なくとも前記基準相の同期信号からの他の
相の同期信号の時間経過時点により前記電源の相
回転及び周波数を判定する手段はコンピユータを
用いることを特徴とする特許請求の範囲第１項、
第２項もしくは第３項記載の多相電源の相検出制
御機構付き装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6688480A JPS56162928A (en) | 1980-05-20 | 1980-05-20 | Phase detection control system for polyphase power source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6688480A JPS56162928A (en) | 1980-05-20 | 1980-05-20 | Phase detection control system for polyphase power source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56162928A JPS56162928A (en) | 1981-12-15 |
| JPH0332296B2 true JPH0332296B2 (ja) | 1991-05-10 |
Family
ID=13328760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6688480A Granted JPS56162928A (en) | 1980-05-20 | 1980-05-20 | Phase detection control system for polyphase power source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56162928A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58198168A (ja) * | 1982-05-14 | 1983-11-18 | Sawafuji Electric Co Ltd | 船舶用電源装置における相回転検出方式 |
| JPS59168522A (ja) * | 1983-03-16 | 1984-09-22 | Hitachi Ltd | 電力変換装置用ゲ−ト制御装置 |
| JPS62102167A (ja) * | 1985-10-30 | 1987-05-12 | Meidensha Electric Mfg Co Ltd | 反相検出方法 |
| JPS63225173A (ja) * | 1987-03-16 | 1988-09-20 | Hioki Denki Kk | 検相器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842779A (ja) * | 1971-09-30 | 1973-06-21 | ||
| JPS5342662A (en) * | 1976-09-30 | 1978-04-18 | Matsushita Electric Ind Co Ltd | Distributing system of control signal to three-phase ac voltage control element |
-
1980
- 1980-05-20 JP JP6688480A patent/JPS56162928A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842779A (ja) * | 1971-09-30 | 1973-06-21 | ||
| JPS5342662A (en) * | 1976-09-30 | 1978-04-18 | Matsushita Electric Ind Co Ltd | Distributing system of control signal to three-phase ac voltage control element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56162928A (en) | 1981-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100592356B1 (ko) | 전기 아크 용접 장치, 전기 아크 용접기, 전기 아크 용접 방법 및 이 방법에 의해 제조되는 장치 | |
| AU2002252295A1 (en) | Electric arc welding system | |
| JPH0332296B2 (ja) | ||
| JP2001218390A (ja) | 電源系統切替装置 | |
| US4366435A (en) | Power supply utilizing a thyristor | |
| SU851640A1 (ru) | Способ переключени двух фазныхСЕТЕй пЕРЕМЕННОгО TOKA | |
| JP3017867B2 (ja) | 交直変換装置の制御装置 | |
| JP2000114936A (ja) | ディジタル三角波波形発生装置 | |
| SU733092A1 (ru) | Низкочастотный генератор дл питани электроэрозионных станков | |
| JPS6416296A (en) | Method of controlling power converter | |
| EP0091606B1 (en) | Distance relay | |
| EP0268337A1 (en) | Apparatus for controlling the power supply of an inductive load | |
| SU1292107A1 (ru) | Устройство дл переключени двух @ -фазных источников переменного тока | |
| SU851287A1 (ru) | Устройство дл контрол чередовани фАз ТРЕХфАзНОгО пЕРЕМЕННОгО НАпР жЕНи | |
| SU961044A1 (ru) | Устройство дл уравнивани частот | |
| SU612363A1 (ru) | Способ управлени -фазным статическим преобразователем | |
| JP2000233277A (ja) | 溶接装置 | |
| JPS58198128A (ja) | 無停電装置 | |
| JPH0739137A (ja) | 位相制御装置 | |
| JPH061981B2 (ja) | 電力変換器の位相制御装置 | |
| JPH0133844B2 (ja) | ||
| JPH11216575A (ja) | 溶接機の制御装置 | |
| JPH0783608B2 (ja) | 電力変換器の制御装置 | |
| JPH0323927B2 (ja) | ||
| JPH0748952B2 (ja) | 電力変換器の制御装置 |