JP4012446B2 - 半導体集積回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関し、特に、低消費電力を実現する半導体集積回路に関するものである。
【０００２】
【従来の技術】
近年、携帯電話や、ポータブルオーディオプレーヤなど、電池駆動による携帯用機器が広く普及している。このような携帯用機器においては、消費電力を低く抑えることが重要であり、消費電力の低減に向いているＣＭＯＳ型の半導体集積回路を用いる場合が多い。
【０００３】
半導体集積回路において消費電力を減らす方法としては、動作周波数を下げる方法や、動作電圧を下げる方法が一般に行われている。さらなる電力削減の方法としては、不用なブロックの電源を切ってしまう方法がある。電源を切る方法としては、電源発生回路と電源を必要とする回路の間にトランジスタなどで構成する電源スイッチを設け、スイッチを開くのが一般的である。
【０００４】
また、携帯用機器においては、使用している電池の出力電圧をモニタし、電池残量を表示する機能を備えているものが多く、半導体集積回路に電池電圧モニタのためのアナログデジタル変換回路（以下、ＡＤ変換回路と称す）を集積することが要望されている。
【０００５】
図３に、ＡＤ変換器を集積した従来の半導体集積回路のブロック図を示す。図において、半導体集積回路３００はアナログ回路３０１とロジック回路３０８とを備えている。アナログ回路３０１は、電池３０３の出力電圧、及び外部回路３０４、３０５からのアナログ信号をロジック回路３０８からの制御信号に基づいてアナログデジタル変換するＡＤ変換器３０６と、ＡＤ変換器３０６に入力される信号を選択するアナログスイッチ群３０７を有しており、入力パッド３１３を介して接続されたアナログ回路用電源３０２で動作する。アナログスイッチ群３０７は、入力パッド３１０を介して入力される電池３０３の出力電圧を入力とするスイッチ３０７ａと、入力パッド３１１を介して外部回路３０４から出力される信号を入力とするスイッチ３０７ｂと、入力パッド３１２を介して外部回路３０５から出力される信号を入力とするスイッチ３０７ｃとを有しており、スイッチ３０７ａ〜３０７ｃの出力はＡＤ変換器３０６に入力されている。スイッチ３０７ａ〜３０７ｃは、いずれも半導体素子により構成されており、ロジック回路３０８からの制御信号により、いずれか１つだけを閉じた状態とすることができる。ロジック回路３０８は、入力パッド３１４を介して接続されたロジック回路用電源３０９で動作し、ＡＤ変換器３０６とアナログスイッチ群３０７とを制御するとともに、ＡＤ変換器３０６が変換結果として出力する信号を入力とし、信号処理した結果を、出力パッド３１５を介してデジタルアナログ変換器（図示せず）等に出力する。
【０００６】
以下、従来の半導体集積回路の動作を説明する。ロジック回路３０８は、所望の信号のアナログデジタル変換結果を得るために、アナログスイッチ群３０７のなかのスイッチのうち１つだけを閉じ、ＡＤ変換器３０６にてアナログデジタル変換を行わせる。そして、変換結果として得られた信号をロジック回路３０８において信号処理し、得られた信号を外部に出力する。
【０００７】
例えば、電池電圧の確認を行う際は、電池３０３が接続されているスイッチ３０７ａのみを閉じ、ＡＤ変換器３０６にアナログデジタル変換をさせ、変換結果を取り込む。ロジック回路３０８では、入力したデータから電池残量を算出し、これを外部に出力し、外部表示装置（図示せず）などに表示する。
【０００８】
また、外部回路３０４の信号の処理を行う場合には、スイッチ３０７ｂのみを閉じて、外部回路３０４の信号のみをＡＤ変換器３０６によりアナログデジタル変換させ、変換結果をロジック回路３０８において所望の信号処理をして外部に出力する。
【０００９】
【発明が解決しようとする課題】
上記のような従来のＡＤ変換回路を集積した半導体集積回路においては、複数のアナログ入力信号をＡＤ変換するためのＡＤ変換回路を、各入力に対してそれぞれ個別に複数設ける代わりに、各入力を切り替えるアナログスイッチ群を設け、これにより選択した入力をＡＤ変換回路に入力する構成とすることにより、１つのＡＤ変換回路により複数信号のＡＤ変換を可能として、回路規模の削減を実現していた。
【００１０】
しかしながら、従来の半導体集積回路においては、消費電力を削減するために、アナログ回路３０１とロジック回路３０８への電源供給を停止すると、下記のような問題が生じる。
【００１１】
まず、ロジック回路３０８への電源供給を停止し、電源がフローティング状態になることにより、ロジック回路３０８が出力するアナログスイッチ群３０７への制御信号が不定状態になり、２つ以上のスイッチが閉じてしまう可能性がある。この場合、電池３０３や、外部回路３０４、３０５が短絡することとなり、不必要な電池３０３の消費や、外部回路３０４、３０５の破損を生じる危険があるという問題点があった。
【００１２】
また、電池３０３が接続されたスイッチ３０７ａが閉じた状態でアナログ回路３０１とロジック回路３０８への電源供給が停止すると、電源が切れた状態であっても、電池３０３とアナログ回路３０１のグランドとの間で電流が流れ、電池３０３の消耗が速くなり、低消費電力化が図れないという問題点があった。
【００１３】
本発明は、上記のような問題点に鑑みてなされたものであり、外部回路等に悪影響を与えることなく、消費電流を低減することが可能な半導体集積回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために、本発明（請求項１）に係る半導体集積回路は、第１の電源電圧が供給され常時動作する第１の処理回路と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路と、を有する半導体集積回路であって、前記第１の処理回路は、前記第２の処理回路に対し、通常動作状態のときに第２の電源電圧を、待機状態のときに前記第２の電源電圧より低い第３の電源電圧を供給する電源制御手段と、半導体集積回路外部からの複数の入力信号がそれぞれ入力される複数のスイッチよりなり、通常動作状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのうちの１つが閉じて前記複数の入力信号のうちの１つが該半導体集積回路内部に出力され、待機状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのすべてが開くスイッチ群と、を備えるものである。
【００１６】
また、本発明（請求項２）に係る半導体集積回路は、請求項１に記載の半導体集積回路において、前記第３の電源電圧が、略接地レベルであるものである。
【００１８】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１による半導体集積回路の構成を示すブロック図である。本実施の形態１においては、一例として外部からの信号入力として、２つの外部回路からの信号と、電池からの出力電圧とが入力される半導体集積回路について説明する。
【００１９】
図１において、半導体集積回路１００はアナログ回路１０１とロジック回路１０８とを備えている。アナログ回路１０１は、電池１０３の出力電圧、及び外部回路１０４、１０５からの信号をロジック回路１０８からの制御信号に基づいてアナログデジタル変換するＡＤ変換器１０６と、ＡＤ変換器１０６に入力される信号を選択するアナログスイッチ群１０７を有しており、入力パッド１２５を介して接続されたアナログ回路用電源１０２で動作する。アナログスイッチ群１０７は、入力パッド１２０を介して入力される電池１０３の出力電圧を入力とするスイッチ１０７ａと、入力パッド１２３を介して外部回路１０４から出力される信号を入力とするスイッチ１０７ｂと、入力パッド１２４を介して外部回路１０５から出力される信号を入力とするスイッチ１０７ｃとを有しており、スイッチ１０７ａ〜１０７ｃの出力はＡＤ変換器１０６に入力されている。１０８はＡＤ変換器１０６とアナログスイッチ１０７を制御し、ＡＤ変換器１０６の出力する変換結果を入力とし、信号処理を行うロジック回路である。１１１はロジック回路１０８へ供給する電源をロジック回路用高電圧側電源１０９もしくはロジック回路用低電圧側電源１１０に切り替えるロジック回路用電源切り替えスイッチである。１１２は外部より入力される切り替え信号１１３に従い、ロジック回路用電源切り替えスイッチ１１１を制御するための待機状態通知回路である。また、上述したロジック回路用電源切り替えスイッチ１１１および待機状態通知回路１１２が電源制御部１３０を構成している。スイッチ１０７ａ〜１０７ｃは、ロジック回路１０８からの制御信号により、いずれか１つだけを閉じた状態、あるいは全てを開いた状態に制御される。なお、ここでは、アナログスイッチ群１０７への入力信号を３つとし、アナログスイッチ群１０７を構成するスイッチを３つとした場合について説明しているが、入力信号の数が増減した場合、アナログスイッチ群１０７を構成するスイッチは、入力信号の数に相応して設ける。
【００２０】
ロジック回路用電源切り替えスイッチ１１１は、入力パッド１２６を介してロジック回路用高電圧側電源１０９に、また、入力パッド１２７を介してロジック回路用低電圧側電源１１０に、それぞれ接続されている。
【００２１】
本実施の形態１による半導体集積回路において、アナログ回路１０１と電源制御部１３０は、アナログ回路用電源１０２から電源電圧（第１の電源電圧）が供給され常時動作する処理回路（第１の処理回路）５００であり、ロジック回路１０８は、通常動作状態と待機状態に動作状態が切り換わる処理回路（第２の処理回路）６００である。
【００２２】
以下、本実施の形態１に係る半導体集積回路の動作を説明する。
通常動作時において、待機状態通知回路１１２は通常動作／待機状態切り替え信号１１３ａに従いロジック回路用高電圧側電源１０９をロジック回路１０８に供給するようロジック回路用電源切り替えスイッチ１１１を設定する。アナログ回路用電源１０２はアナログ回路１０１と、待機状態通知回路１１２へ電源を供給する。ロジック回路１０８は、所望の信号のアナログデジタル変換結果を得るために、アナログスイッチ群１０７のスイッチのうち１つだけを閉じ、ＡＤ変換器１０６にてアナログデジタル変換を行う。そして、変換結果として得られた信号をロジック回路１０８において信号処理し、得られた信号を外部に出力する。
【００２３】
例えば、電池電圧の確認を行う際は、電池１０３が接続されているスイッチ１０７ａのみを閉じ、ＡＤ変換器１０６にアナログデジタル変換させ、変換結果を取り込む。ロジック回路１０８では、入力したデータから電池残量を算出し、これを外部に出力し、外部表示装置（図示せず）に表示する。
また、外部回路１０４の信号の処理を行う場合には、スイッチ１０７ｂのみを閉じて、外部回路１０４の信号をＡＤ変換器１０６によりアナログデジタル変換させ、変換結果をロジック回路１０８において所望の信号処理をして外部に出力する。
【００２４】
待機状態時において、アナログ回路用電源１０２は、通常動作時と同様に、アナログ回路１０１、及び待機状態通知回路１１２へ電源を供給する。待機状態通知回路１１２は、待機状態であることを示す通常動作／待機状態切り替え信号１１３ａに従い、ロジック回路用電源切り替えスイッチ１１１に対し、ロジック回路用高電圧側電源１０９からロジック回路用低電圧側電源１１０に出力を切り替えるよう指示する。これにより、ロジック回路１０８はロジック回路用低電圧側電源１１０と接続され、アナログスイッチ群１０７のスイッチ１０７ａ〜１０７ｃを全てが開くように制御する。
【００２５】
ここで、ロジック回路用低電圧側電源１１０の出力電圧は、アナログ回路１０１に入力される信号がアナログ回路１０１内にてＬＯＷレベルであると判定されるしきい値電圧以下の電圧に設定されている。この結果、アナログ回路１０１ではロジック回路１０８からの出力信号をすべてＬＯＷレベルと判断し、アナログスイッチ群１０７の制御信号もすべてＬＯＷレベルとなる。アナログスイッチ群１０７を、制御信号がＬＯＷレベルである場合すべて開くように設計することにより、待機状態において、アナログスイッチ群１０７内のスイッチ１０７ａ〜１０７ｃはすべて開く。
【００２６】
このように、ＡＤ変換を行わないときに、ロジック回路１０８に通常動作時に供給される電源電圧よりも低い電源電圧を供給するようにすることにより、ロジック回路１０８がアナログスイッチ群１０７に出力する制御信号を、上述した従来の技術のように不定状態ではなく、ＬＯＷレベルに固定して、アナログスイッチ群１０７内のスイッチ１０７ａ〜１０７ｃをすべて開くように制御することができ、スイッチ１０７ａ〜１０７ｃが不定状態となって起こる不必要な電池１０３の消費や、２つのスイッチが閉じることにより起こる短絡等による外部回路１０４，１０５への悪影響を防ぐことができる。
【００２７】
ここで、ロジック回路用低電圧側電源１１０の電位としては、接地レベル（以後ＧＮＤと称す）が望ましい。なぜならば、ロジック回路１０８内の電位差が０になることによりリーク電流が最小限に抑えられるからであり、また、ＧＮＤの電源回路を作成することはＧＮＤ以外の中間電位を発生する電源回路を作成するよりも非常に容易に実現可能だからである。
【００２８】
このように、本実施の形態１に係る半導体集積回路によれば、第１の電源電圧が供給され常時動作する第１の処理回路５００と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路６００と、を有する半導体集積回路において、前記第１の処理回路５００が、第２の処理回路であるロジック回路１０８に対して、通常動作状態のときにロジック回路用高電圧側電源１０９（第２の電源電圧）を、待機状態のときにロジック回路用高電圧側電源１０９よりも低電圧であるロジック回路用低電圧側電源１１０（第３の電源電圧）を、前記第２の処理回路に対し供給する電源制御部１３０を含むものとしたから、第２の処理回路であるロジック回路１０８の待機状態における出力を確定でき、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路の出力を制御入力とするアナログスイッチ群１０７の動作に悪影響を与えることなく、消費電流を低減することができる。また、待機状態の際に、ロジック回路１０８から出力される制御信号により、ＡＤ変換回路１０６への入力信号を選択するためのアナログスイッチ群１０７のスイッチ１０７ａ〜１０７ｃを全て開くようにしたので、外部回路等に悪影響を与えることなく、消費電流を低減することができる。
【００２９】
実施の形態２．
図２は本発明の実施の形態２による半導体集積回路の構成を示すブロック図であり、図において、図１と同一符号は同一または相当する部分である。待機状態通知回路２１２は外部より入力パッド２１３を介して入力される通常動作／待機状態切り替え信号２１３ａに従い、信号確定回路２１４及びロジック回路用電源スイッチ２１５に対し、待機状態と通常動作状態のいずれかの状態を指示する信号を出力する。ロジック回路用電源スイッチ２１５は、待機状態通知回路２１２の出力に応じて、ロジック回路用高電圧側電源１０９とロジック回路２０８との接続、非接続を切り替える。信号確定回路２１４は入力の一方がロジック回路２０８の制御出力、もう一方が待機状態通知回路２１２の出力と接続され、その出力はアナログスイッチ群１０７の制御信号として使用される。この信号確定回路２１４は待機状態通知回路２１２の出力に応じて通常動作時にはロジック回路２０８から出力されるアナログスイッチ群１０７への制御信号をそのまま出力させるとともに、待機状態時には、常にアナログスイッチ群１０７の全てのスイッチを開くような制御信号を出力するものであり、この実施の形態２においては、信号確定回路２１４としてＡＮＤ素子２１４ａを用いている。上述した待機状態通知回路２１２、信号確定回路２１４、及びロジック回路用電源スイッチ２１５が電源制御部２２０を構成している。
【００３０】
本実施の形態２による半導体集積回路において、アナログ回路１０１と電源制御部２２０は、アナログ回路用電源１０２から電源電圧（第１の電源電圧）が供給され常時動作する処理回路（第１の処理回路）７００であり、ロジック回路２０８は、通常動作状態と待機状態に動作状態が切り換わる処理回路（第２の処理回路）８００である。
【００３１】
以下、動作を説明する。なお、上記実施の形態１と同様の構成の部分についての説明はここでは省略する。通常動作時において、待機状態通知回路２１２は通常動作／待機状態切り替え信号２１３ａに従いロジック回路用電源スイッチ２１５を閉じ、信号確定回路２１４へはロジック回路２０８から出力されるアナログスイッチ群１０７への制御信号をそのまま出力させるような制御信号を出力する。本実施の形態２のように、信号確定回路２１４にＡＮＤ素子２１４ａを用いる場合、待機状態通知回路２１２は信号確定回路２１４へ通常動作時にはＨＩＧＨレベルを出力する。これにより、信号確定回路２１４の出力としては、ロジック回路２０８が出力する制御信号がそのまま出力され、アナログスイッチ群１０７のスイッチ１０７ａ〜１０７ｃはロジック回路２０８の制御信号に応じて選択的に一つだけ閉じた状態となる。
【００３２】
待機状態においては、待機状態通知回路２１２は通常動作／待機状態切り替え信号２１３ａに従い、ロジック回路用電源スイッチ２１５を開き、ロジック回路２０８への電源供給は停止する。アナログ回路用電源１０２から電源の供給を受け待機状態時も電源が停止しない待機状態通知回路２１２は信号確定回路２１４への出力をＬＯＷレベルにすることにより待機状態であることを通知する。待機状態通知回路２１２からの信号に従い、信号確定回路２１４のＡＮＤ素子２１４ａはロジック回路２０８からの信号の値にかかわらず、制御信号としてＬＯＷレベルを出力し、アナログスイッチ群１０７のスイッチ１０７ａ〜１０７ｃを制御信号がＬＯＷレベルのとき全て開くよう設計しておくことにより、アナログスイッチ群１０７の全てのスイッチ１０７ａ〜１０７ｃが開放となる。この結果、ロジック回路２０８に供給する電源を断って、ロジック回路２０８の出力信号が不定となった場合に、スイッチ１０７ａ〜１０７ｃが不定状態となって起こる不必要な電池１０３の消費や、２つのスイッチが閉じることにより起こる短絡等による外部回路１０４，１０５への悪影響を防ぐことができる。
【００３３】
このように、本実施の形態２によれば、第１の電源電圧が供給され常時動作する第１の処理回路７００と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路８００と、を有する半導体集積回路において、半導体集積回路外部からの複数の入力信号がそれぞれ入力される複数のスイッチ１０７ａ〜１０７ｃを有し、通常動作状態のときに、第２の処理回路であるロジック回路２０８が出力する信号に基づいて、前記複数のスイッチのうちの１つを閉じて前記複数の入力信号のうちの１つを選択して出力するスイッチ群１０７を備え、第１の処理回路７００が、通常動作状態のときにロジック回路用高電圧側電源１０９（第２の電源電圧）をロジック回路２０８に対し供給し、待機状態のときに前記第２の電源電圧のロジック回路２０８に対する供給を停止するとともに、前記スイッチ群１０７の前記複数のスイッチ１０７ａ〜１０７ｃをすべて開くように制御する電源制御部２２０を含むものとしたから、前記複数の入力信号の信号源１０３，１０４、１０５に悪影響を与えることなく、消費電流を低減することができる。
【００３４】
なお、前記各実施の形態においては、待機状態通知回路１１２、２１２に供給する電源がアナログ回路用電源１０２であるものについて説明したが、待機状態通知回路１１２、２１２に常時供給される電源であれば、アナログ回路用電源とは独立して設けた電源であっても良い。
【００３５】
また、実施の形態１において、ロジック回路用電源切り替えスイッチ１１１を半導体集積回路内部に配置したが、待機状態通知回路１１２の制御に従い待機状態での第２の処理回路の電源電位を確定できるものであれば半導体集積回路外部に配置するものとしても良い。
【００３６】
また、実施の形態２において、ロジック回路用電源スイッチ２１５を半導体集積回路内部に配置したが、待機状態通知回路２１２の制御に従い待機状態での第２の処理回路の電源供給を停止することができるものであれば半導体集積回路外部に配置するものとしても良い。
【００３７】
【発明の効果】
以上のように、本発明（請求項１）によれば、第１の電源電圧が供給され常時動作する第１の処理回路と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路と、を有する半導体集積回路であって、前記第１の処理回路は、前記第２の処理回路に対し、通常動作状態のときに第２の電源電圧を、待機状態のときに前記第２の電源電圧より低い第３の電源電圧を供給する電源制御手段と、半導体集積回路外部からの複数の入力信号がそれぞれ入力される複数のスイッチよりなり、通常動作状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのうちの１つが閉じて前記複数の入力信号のうちの１つが該半導体集積回路内部に出力され、待機状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのすべてが開くスイッチ群と、を備えるものとしたから、前記複数の入力信号の信号源に悪影響を与えることなく、消費電流を低減することができる半導体集積回路を提供できる効果がある。
【００３９】
また、本発明（請求項２）によれば、請求項１に記載の半導体集積回路において、前記第３の電源電圧を接地レベルとしたから、待機状態時の前記第２の処理回路のリーク電流を最小限に抑えることができ、かつ回路設計を容易にすることができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体集積回路の構成を示すブロック図である。
【図２】本発明の実施の形態２による半導体集積回路の構成を示すブロック図である。
【図３】従来の半導体集積回路のブロック図である。
【符号の説明】
１０１ アナログ回路
１０２ アナログ回路用電源
１０３ 電池
１０４、１０５ 外部回路
１０６ ＡＤ変換器
１０７ アナログスイッチ群
１０７ａ〜１０７ｃ スイッチ
１０８，２０８ ロジック回路
１０９ ロジック回路用高電圧側電源
１１０ ロジック回路用低電圧側電源
１１１ ロジック回路用電源切り替えスイッチ
１１２、２１２ 待機状態通知回路
１１３ａ、２１３ａ 通常動作／待機状態切り替え信号
１３０、２２０ 電源制御部
２１４ 信号確定回路
２１５ ロジック回路用電源スイッチ
５００、７００ 第１の処理回路
６００、８００ 第２の処理回路

Claims (2)

1. 第１の電源電圧が供給され常時動作する第１の処理回路と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路と、を有する半導体集積回路であって、
   前記第１の処理回路は、
   前記第２の処理回路に対し、通常動作状態のときに第２の電源電圧を、待機状態のときに前記第２の電源電圧より低い第３の電源電圧を供給する電源制御手段と、
   半導体集積回路外部からの複数の入力信号がそれぞれ入力される複数のスイッチよりなり、通常動作状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのうちの１つが閉じて前記複数の入力信号のうちの１つが該半導体集積回路内部に出力され、待機状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのすべてが開くスイッチ群と、を備える、
   ことを特徴とする半導体集積回路。
2. 請求項１に記載の半導体集積回路において、
   前記第３の電源電圧は、略接地レベルである、
   ことを特徴とする半導体集積回路。

Images