JP3993362B2 - プリディストーション回路及び歪波信号の歪制御方法 - Google Patents
プリディストーション回路及び歪波信号の歪制御方法 Download PDFInfo
- Publication number
- JP3993362B2 JP3993362B2 JP2000135390A JP2000135390A JP3993362B2 JP 3993362 B2 JP3993362 B2 JP 3993362B2 JP 2000135390 A JP2000135390 A JP 2000135390A JP 2000135390 A JP2000135390 A JP 2000135390A JP 3993362 B2 JP3993362 B2 JP 3993362B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- distortion
- output terminal
- wave signal
- hybrid circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
この発明は、例えば無線送信装置等における最終段のアンプに前置して設けられるプリディストーション回路及びこの回路を用いた歪波信号の歪制御方法に関するものである。
【0002】
【従来の技術】
従来、無線送信装置等においては、図4に示されるように、最終段のアンプ100に前置してプリディストーション回路200が設けられる。プリディストーション回路200は、アンプ100の入出力特性が図5(b)のようであるときに、これとは逆の図5(a)に示される如き入出力特性を持つようにされるもので、アンプ100の入出力特性とプリディストーション回路200の入出力特性とを合わせることにより、リニアな特性のアンプが得られるものである。
【0003】
ところで、従来のプリディストーション回路200は、図6に示されるように構成されている。すなわち、出力端子から出力する信号に位相差を与えないハイブリッド回路201により入力信号を2経路に分岐し、一方の経路に歪発生器210、振幅制御が可能な可変移相器220を設け、他方の経路に可変遅延回路230を設け、2つの経路の出力を上記ハイブリッド回路201と同じハイブリッド回路202により合成する。
【0004】
【発明が解決しようとする課題】
このプリディストーション回路200では、歪波信号を歪発生器210にて発生し、可変移相器220にて振幅と位相とを制御するのであるが、可変移相器220により遅延が生じ、これを補償するために可変遅延回路230における遅延量の調整が煩雑になるという問題点があった。
【0005】
本発明は係る従来におけるプリディストーション回路が有する問題点を解決せんとしてなされたもので、その目的は、歪波信号の振幅と位相の制御を従来より容易な構成により行い得るようにし、移相器をなくし遅延量の調整が不要となるプリディストーション回路及びこの回路を用いた歪波信号の歪制御方法を提供することである。
【0006】
【課題を解決するための手段】
本発明の請求項1に記載のプリディストーション回路は、入力される基本波信号に異なる位相を持たせて異なる2つの出力端子から出力する第1のハイブリッド回路と、入力される信号に異なる位相を持たせて第1第2の出力端子から出力すると共に、前記第1の出力端子がオープンとされ、前記第2の出力端子に歪量を調整可能な第1の歪発生器が接続され、前記第1のハイブリッド回路の前記出力端子の一方から出力された基本波信号を入力し前記第1の出力端子にて反射させて位相を異ならせて第3の出力端子から出力する一方、前記入力された基本波信号の位相を異ならせた後に前記第1の歪発生器により歪ませた歪波信号を得て前記第3の出力端子から出力する第2のハイブリッド回路と、入力される信号に異なる位相を持たせて第1第2の出力端子から出力すると共に、前記第1の出力端子がオープンとされ、前記第2の出力端子に歪量を調整可能な第2の歪発生器が接続され、前記第1のハイブリッド回路の前記出力端子の他方から出力された基本波信号を入力し前記第1の出力端子にて反射させて位相を異ならせて第3の出力端子から出力する一方、前記入力された基本波信号の位相を異ならせた後に前記第2の歪発生器により歪ませた歪波信号を得て前記第3の出力端子から出力する第3のハイブリッド回路と、前記第2のハイブリッド回路と前記第3のハイブリッド回路の出力を合成する合成器とを具備することを特徴とする。これによって、第2のハイブリッド回路から出力される歪波信号と第3のハイブリッド回路から出力される歪波信号の位相が異なり歪量が調整可能となっているので、これらハイブリッド回路から出力される歪波信号を合成して得られる歪波信号に所望の位相と振幅を与えることができる。
【0007】
本発明の請求項2に記載のプリディストーション回路は、第1、第2及び第3のハイブリッド回路は、90゜ハイブリッド回路により構成されていることを特徴とする。これによって、合成前の2つの歪波信号の位相が90゜異なることになる。
【0008】
本発明の請求項3に記載のプリディストーション回路では、第1の歪発生器と第2の歪発生器とに与えるバイアス電圧を変化させて歪量を調整することを特徴とする。これにより、バイアスを変えて歪量を調整し、所望の合成結果を得ることが可能である。
【0009】
本発明の請求項4に記載の歪波信号の歪制御方法は、入力される基本波信号に異なる位相を持たせて異なる2つの出力端子から出力する第1のハイブリッド回路と、入力される信号に異なる位相を持たせて第1第2の出力端子から出力すると共に、前記第1の出力端子がオープンとされ、前記第2の出力端子に歪量を調整可能な第1の歪発生器が接続され、前記第1のハイブリッド回路の前記出力端子の一方と入力端子が接続され、前記第1第2の出力端子から反射される信号間の位相を異ならせて出力するための第3の出力端子を備えた第2のハイブリッド回路と、入力される信号に異なる位相を持たせて第1第2の出力端子から出力すると共に、前記第1の出力端子がオープンとされ、前記第2の出力端子に歪量を調整可能な第2の歪発生器が接続され、前記第1のハイブリッド回路の前記出力端子の他方と入力端子が接続され、前記第1第2の出力端子から反射される信号間の位相を異ならせて出力するための第3の出力端子を備えた第3のハイブリッド回路と、前記第2のハイブリッド回路と前記第3のハイブリッド回路の出力を合成する合成器とを具備するプリディストーション回路を用い、前記第2のハイブリッド回路において、前記第1のハイブリッド回路の前記出力端子の一方から出力された基本波信号を入力し、前記第1の出力端子にて反射させて位相を異ならせて第3の出力端子から出力する一方、前記入力された基本波信号の位相を異ならせた後に、前記第1の歪発生器により所要の歪を与えて歪波信号を得て前記第3の出力端子から出力し、前記第3のハイブリッド回路において、前記第1のハイブリッド回路の前記出力端子の他方から出力された基本波信号を入力し、前記第1の出力端子にて反射させて位相を異ならせて第3の出力端子から出力する一方、前記入力された基本波信号の位相を異ならせた後に、前記第2の歪発生器により所要の歪を与えて歪波信号を得て前記第3の出力端子から出力することを特徴とする。請求項5に記載の歪波信号の歪制御方法は、第1、第2及び第3のハイブリッド回路において異ならせる位相を、90゜とすることを特徴とする。請求項6に記載の歪波信号の歪制御方法は、第1の歪発生器と第2の歪発生器とに与えるバイアス電圧を変化させて歪量を調整することを特徴とする。
【0010】
【発明の実施の形態】
以下添付図面を参照して本発明の実施の形態に係るプリディストーション回路を説明する。図1に示されるようにプリディストーション回路1は、例えば無線送信装置等における最終段のアンプ2に前置して設けられる。プリディストーション回路1は、分岐手段である3つのハイブリッド回路11、12、13を備える。
【0011】
上記のハイブリッド回路11、12、13は、90゜ハイブリッド回路であって、図2に示すように入力信号に位相の変化を与え又は与えずに出力する。具体的には、端子T1からの入力信号は、位相変化を与えられることなく端子T3へ出力されると共に、90゜の位相変化を与えられて端子T4へ出力される。同様に、端子T2からの入力信号は、位相変化を与えられることなく端子T4へ出力されると共に、90゜の位相変化を与えられて端子T3へ出力される。
【0012】
図1のプリディストーション回路においては、ハイブリッド回路11の入力端子I−1から入力信号を入力し、入力端子I−2は抵抗Rを介して接地されている。ハイブリッド回路11の一方の出力端子O−1から出力される信号をハイブリッド回路12の入力端子I−3へ与える。また、ハイブリッド回路11の他方の出力端子O−2から出力される信号をハイブリッド回路13の入力端子I−4へ与える。
【0013】
ハイブリッド回路12の端子T12−1はオープンとされ、端子T12−2には歪発生器14が接続されている。また、ハイブリッド回路13の端子T13−1はオープンとされ、端子T13−2には歪発生器15が接続されている。歪発生器14、15は、端子B14、B15に与えるバイアス電圧を変化させることにより歪量を変化させることが可能となっている。
【0014】
ハイブリッド回路12の出力端子O12−1から出力される信号とハイブリッド回路13の出力端子O13−1から出力される信号は、合成器16により合成されてアイソレータ17へ到るように構成されている。上記ハイブリッド回路12と歪発生器14とは、歪補償回路18を構成し、また、ハイブリッド回路13と歪発生器15とは、歪補償回路19を構成する。
【0015】
以上のように構成されてたプリディストーション回路1の動作を説明する。ハイブリッド回路11の入力端子I−1に入力された入力信号(以下、基本波信号)は位相が変えられることなく、出力端子O−1から出力され、ハイブリッド回路12の入力端子I−3に入力され、端子T12−1において反射されて位相を90゜変えられて出力端子O12−1から出力される。また、ハイブリッド回路12の入力端子I−3に入力された基本波信号は位相を90゜変えられて歪発生器14に到り、歪波信号とされて出力端子O12−1から出力される。
【0016】
一方、ハイブリッド回路11の入力端子I−1に入力された基本波信号は位相を90゜変えられて、出力端子O−2から出力され、ハイブリッド回路13の入力端子I−4に入力され、端子T13−1において反射されて位相を90゜変えられて出力端子O13−1から出力される。また、ハイブリッド回路13の入力端子I−4に入力された基本波信号は位相を90゜変えられて歪発生器14に到り、歪波信号とされて出力端子O13−1から出力される。
【0017】
以上の結果、ハイブリッド回路12の出力端子O12−1から出力される基本波信号と、ハイブリッド回路13の出力端子O13−1から出力される基本波信号とは位相が90゜異なり、これが合成器16において合成され、例えば、図3に示される基本波信号S1となる。同様に、ハイブリッド回路12の出力端子O12−1から出力される歪波信号S2と、ハイブリッド回路13の出力端子O13−1から出力される歪波信号S3とは位相が90゜異なる。つまり、図3に示されるように、歪波信号S2と歪波信号S3とは位相が90゜異なる。これが合成器16において合成され、歪波信号S4が得られる。
【0018】
前述の通り、歪発生器14、15は、バイアス電圧を変化させることにより歪量を変化させることが可能であるので、図3に示す歪波信号S2と歪波信号S3の振幅(大きさ)を変更することができ、これが合成器16において合成された歪波信号S4の位相と振幅とが変更される。そこで、歪発生器14、15のバイアス電圧を適切に設定して、プリディストーション回路1の入出力特性がアンプ2の入出力特性と逆の入力特性となるようにする。
【0019】
斯して、移相器を用いることなくプリディストーション回路を構成することができるので、これによる遅延量を補償する遅延回路を調整することがなく、構成を簡素化でき、しかも所望の歪波信号を得てアンプの歪補償を行うことが可能である。
【0020】
【発明の効果】
以上説明したように本発明によれば、合成される前の2つの歪波信号の位相が異なり、その歪量が調整可能となっているので、構成が簡素でありながら、合成して得られる歪波信号に所望の位相と振幅を与えることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るプリディストーション回路の構成図。
【図2】本発明の実施の形態に係るプリディストーション回路に用いられる90゜ハイブリッド回路の動作を説明するための図。
【図3】本発明の実施の形態に係るプリディストーション回路における歪波合成動作を説明するための図。
【図4】プリディストーション回路が用いられる回路配置を示す図。
【図5】プリディストーション回路とアンプの入出力特性を示す図。
【図6】従来のプリディストーション回路の構成図。
【符号の説明】
1 プリディストーション回路
2 アンプ
11、12、13 ハイブリッド回路
14、15 歪発生器
16 合成器
17 アイソレータ
18、19 歪補償回路
Claims (6)
- 入力される基本波信号に異なる位相を持たせて異なる2つの出力端子から出力する第1のハイブリッド回路と、
入力される信号に異なる位相を持たせて第1第2の出力端子から出力すると共に、前記第1の出力端子がオープンとされ、前記第2の出力端子に歪量を調整可能な第1の歪発生器が接続され、前記第1のハイブリッド回路の前記出力端子の一方から出力された基本波信号を入力し前記第1の出力端子にて反射させて位相を異ならせて第3の出力端子から出力する一方、前記入力された基本波信号の位相を異ならせた後に前記第1の歪発生器により歪ませた歪波信号を得て前記第3の出力端子から出力する第2のハイブリッド回路と、
入力される信号に異なる位相を持たせて第1第2の出力端子から出力すると共に、前記第1の出力端子がオープンとされ、前記第2の出力端子に歪量を調整可能な第2の歪発生器が接続され、前記第1のハイブリッド回路の前記出力端子の他方から出力された基本波信号を入力し前記第1の出力端子にて反射させて位相を異ならせて第3の出力端子から出力する一方、前記入力された基本波信号の位相を異ならせた後に前記第2の歪発生器により歪ませた歪波信号を得て前記第3の出力端子から出力する第3のハイブリッド回路と、
前記第2のハイブリッド回路と前記第3のハイブリッド回路の出力を合成する合成器と
を具備することを特徴とするプリディストーション回路。 - 第1、第2及び第3のハイブリッド回路は、90゜ハイブリッド回路により構成されていることを特徴とする請求項1に記載のプリディストーション回路。
- 第1の歪発生器と第2の歪発生器とに与えるバイアス電圧を変化させて歪量を調整することを特徴とする請求項1または2項に記載のプリディストーション回路。
- 入力される基本波信号に異なる位相を持たせて異なる2つの出力端子から出力する第1のハイブリッド回路と、
入力される信号に異なる位相を持たせて第1第2の出力端子から出力すると共に、前記第1の出力端子がオープンとされ、前記第2の出力端子に歪量を調整可能な第1の歪発生器が接続され、前記第1のハイブリッド回路の前記出力端子の一方と入力端子が接続され、前記第1第2の出力端子から反射される信号間の位相を異ならせて出力するための第3の出力端子を備えた第2のハイブリッド回路と、
入力される信号に異なる位相を持たせて第1第2の出力端子から出力すると共に、前記第1の出力端子がオープンとされ、前記第2の出力端子に歪量を調整可能な第2の歪発生器が接続され、前記第1のハイブリッド回路の前記出力端子の他方と入力端子が接続され、前記第1第2の出力端子から反射される信号間の位相を異ならせて出力するための第3の出力端子を備えた第3のハイブリッド回路と、
前記第2のハイブリッド回路と前記第3のハイブリッド回路の出力を合成する合成器とを具備するプリディストーション回路を用い、
前記第2のハイブリッド回路において、
前記第1のハイブリッド回路の前記出力端子の一方から出力された基本波信号を入力し、
前記第1の出力端子にて反射させて位相を異ならせて第3の出力端子から出力する一方、
前記入力された基本波信号の位相を異ならせた後に、前記第1の歪発生器により所要の歪を与えて歪波信号を得て前記第3の出力端子から出力し、
前記第3のハイブリッド回路において、
前記第1のハイブリッド回路の前記出力端子の他方から出力された基本波信号を入力し、
前記第1の出力端子にて反射させて位相を異ならせて第3の出力端子から出力する一方、
前記入力された基本波信号の位相を異ならせた後に、前記第2の歪発生器により所要の歪を与えて歪波信号を得て前記第3の出力端子から出力することを特徴とする歪波信号の歪制御方法。 - 第1、第2及び第3のハイブリッド回路において異ならせる位相を、90゜とすることを特徴とする請求項4に記載の歪波信号の歪制御方法。
- 第1の歪発生器と第2の歪発生器とに与えるバイアス電圧を変化させて歪量を調整することを特徴とする請求項4または5項に記載の歪波信号の歪制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000135390A JP3993362B2 (ja) | 2000-05-09 | 2000-05-09 | プリディストーション回路及び歪波信号の歪制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000135390A JP3993362B2 (ja) | 2000-05-09 | 2000-05-09 | プリディストーション回路及び歪波信号の歪制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001320245A JP2001320245A (ja) | 2001-11-16 |
JP3993362B2 true JP3993362B2 (ja) | 2007-10-17 |
Family
ID=18643476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000135390A Expired - Fee Related JP3993362B2 (ja) | 2000-05-09 | 2000-05-09 | プリディストーション回路及び歪波信号の歪制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3993362B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243939A (ja) | 2002-02-14 | 2003-08-29 | Seiko Epson Corp | 歪み補償回路 |
-
2000
- 2000-05-09 JP JP2000135390A patent/JP3993362B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001320245A (ja) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002523968A (ja) | 電気および光信号の線形化のための列をなす歪み発生器 | |
JP2001053552A (ja) | フィードフォワード増幅回路、及びフィードフォワード増幅回路における非線形歪の補償方法。 | |
JP2003503867A (ja) | 増幅器を直線化する方法及び装置 | |
JP2699864B2 (ja) | フィードフォワード型歪補償回路 | |
JPH07147547A (ja) | フィードフォワード型歪補償回路 | |
US5363056A (en) | Circuit for linearization of amplified electronic signals | |
JP2002057533A (ja) | 前置歪み補償回路、低歪み電力増幅器、及びその制御方法 | |
JP3993362B2 (ja) | プリディストーション回路及び歪波信号の歪制御方法 | |
JP2007288545A (ja) | 前置歪補償回路 | |
JP4931551B2 (ja) | 歪み補償装置、増幅装置、歪み補償方法及び増幅方法 | |
JP2788865B2 (ja) | 歪補償器 | |
JP4299213B2 (ja) | 歪み発生回路および歪み補償装置 | |
JP3371837B2 (ja) | フィードフォワード増幅器及びその増幅方法 | |
JPH06197137A (ja) | ベクトル変調器 | |
JPH0797733B2 (ja) | 電力増幅器用非直線歪み補償回路 | |
JPH07264082A (ja) | 無線送信装置における歪み補償装置 | |
KR100206469B1 (ko) | 전송시스템에서 왜곡 보상 회로 | |
JP2005260471A (ja) | プリディストーション回路 | |
JPH0794954A (ja) | 電力増幅装置 | |
JP2000314753A (ja) | 位相測定方法および装置 | |
JPS5936406A (ja) | ブリデイスト−シヨン方式歪補償回路 | |
JPH0244905A (ja) | 歪発生回路 | |
JP2002374129A (ja) | プリディストーション歪み補償回路、プリディストーション歪み補償方法、プログラム、および媒体 | |
JP2730616B2 (ja) | 非直線性補償回路 | |
JPH05335842A (ja) | 非線形補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |