JP3992804B2 - 動画像復号方法及び装置並びに動画像再生装置 - Google Patents
動画像復号方法及び装置並びに動画像再生装置 Download PDFInfo
- Publication number
- JP3992804B2 JP3992804B2 JP30020997A JP30020997A JP3992804B2 JP 3992804 B2 JP3992804 B2 JP 3992804B2 JP 30020997 A JP30020997 A JP 30020997A JP 30020997 A JP30020997 A JP 30020997A JP 3992804 B2 JP3992804 B2 JP 3992804B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- picture
- circuit
- shift register
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の属する技術分野】
本発明は、動画像復号方法及び装置並びに動画像再生装置に関する。
【0002】
【従来の技術】
例えばMPEG−2方式に従った動画像復号装置では、バッファメモリに対し、時間軸圧縮され符号化されたビデオ及びオーディオのビットストリームを書き込み、書き込まれたデータを読み出して復号し、この際、必要に応じ参照データとして符号化画像データを読み出し、復号された画像データを書き込み、原画像順にデータを読み出している。このため、バッファメモリに対する単位時間当たりのアクセス量が比較的多い。
【0003】
従来の早送り再生動作では、バッファメモリから符号化画像データを読み出す際に間引きを行い、間引きされたデータの表示時間だけシステムタイムクロックを増加させ、システムタイムクロックとタイムスタンプとを比較して同期再生を行っていた。
【0004】
【発明が解決しようとする課題】
しかし、早送り再生動作において、バッファメモリへの符号化データの書き込み量が増加するので、バッファメモリのバンド幅を広くする必要がある。すなわち、バッファメモリのワード長を長くし、又は、動作クロック周波数を上げる必要がある。このため、動画像復号装置が高価になる原因となっていた。
【0005】
符号化データをバッファメモリに書き込む際に、データの間引きをしようとすると、この時点でシステムタイムクロックを増加させることになるので、早送り再生速度を略設定値にすることができない。
本発明の目的は、このような問題点に鑑み、早送り再生の為にバッファメモリのワード長を長くしたり動作クロック周波数を上げたりする必要がなく、かつ、略設定速度で早送り再生することが可能な動画像復号方法及び装置並びに動画像再生装置を提供することにある。
【0006】
本発明の第1態様では、
バッファメモリと、
タイムスタンプをもち符号化されたビデオビットストリームを符号化画像データとして該バッファメモリに格納させる前段回路と、
該バッファメモリから該符号化画像データを読み出させて復号し、システムタイムクロックと該タイムスタンプとを比較して画像を同期再生する後段回路とを有する動画像復号装置において、
該前段回路は、該ビデオビットストリームに含まれるピクチャスタートコードを検出し、N倍速早送り再生の場合に、時間平均したときにN個のピクチャスタートコードに対し(N−1)個のピクチャスタートコードの割合でピクチャスタートコードをカットコードに置き換え、この置き換え後のビデオビットストリームから、該カットコードの後から次のピクチャスタートコードの前までの部分をカットしたものを、該符号化画像データとして該バッファメモリに格納させ、
該後段回路は、該バッファメモリから読み出した該符号化画像データから該カットコードを検出したときに該システムタイムクロックを1ピクチャ再生時間だけ増加させ、通常の動作クロックで同期再生する。
【0007】
この動画像復号装置によれば、早送り再生動作においても、単位時間当たりのメモリアクセス量は、1倍速再生動作の場合と同一になる。したがって、早送り再生動作のために、バッファメモリのワード長を長くしたり動作クロック周波数を上げたりする必要がないという効果を奏する。また、このように増加させたシステムタイムクロックを用いることにより、略設定速度で早送り再生することが可能となるという効果を奏する。
【0008】
本発明の第2態様の動画像復号装置では、第1態様1において、上記前段回路は、
上記ビデオビットストリームがシリアルに供給される検出用シフトレジスタと、
該検出用シフトレジスタの内容を、上記ピクチャスタートコードと比較する比較回路と、
上記Nの値が供給され、該比較回路が一致を検出したときに上記置き換えを行うか否かを判定し、肯定判定したときに上記書込制御信号を上記第2状態にする制御回路と、
を有する。
【0009】
本発明の第3態様の動画像復号装置では、第2態様において、上記検出用シフトレジスタは、上記ピクチャスタートコードとピクチャコーディングタイプとを同時に保持可能なビット数を有し、
上記制御回路は、該ピクチャコーディングタイプが非参照画像であることを示しているときに該ピクチャコーディングタイプが参照画像であることを示しているときよりも優先的に上記置き換えを行う。
【0010】
この動画像復号装置によれば、どのピクチャを間引くかの判断が容易になるという効果を奏する。
本発明の第4態様の動画像復号装置では、第2又は3態様において、上記前段回路はさらに、
上記カットコードがロードされるコードシフトレジスタと、
該コードシフトレジスタのシリアル出力と上記検出用シフトレジスタのシリアル出力との一方を選択する選択回路とを有し、
上記制御回路は該選択回路に対し、上記置き換えを行わないと判定した場合に該検出用シフトレジスタのシリアル出力を選択させ、該置き換えを行うと判定した場合に該コードシフトレジスタのシリアル出力を選択させる。
【0011】
本発明の第5態様の動画像復号装置では、第1〜4態様のいずれかにおいて、上記前段回路はさらに、上記ピクチャスタートコードをカットコードに該カットコードの後から次のピクチャスタートコードの前までに対応した期間を第1状態とし他の期間を第2状態とする書込制御信号を生成し、該書込制御信号が該第2状態のときに該ビデオビットストリームを該符号化画像データとして該バッファメモリに格納させる。
【0012】
本発明の第6態様の動画像復号装置では、第1〜5態様のいずれかにおいて、上記前段回路は、上記ピクチャスタートコードの所定ビットを反転することにより、実質的に該ピクチャスタートコードを上記カットコードに置き換える。
この動画像復号装置によれば、上記コードシフトレジスタや上記選択回路が不要となるので、構成が簡単化される。
【0013】
本発明の第7態様の動画像復号装置では、第1乃至6態様のいずれかにおいて、上記後段回路は、
上記バッファメモリから読み出された上記符号化画像データがシリアルに供給されるシフトレジスタと、
該後段回路の該シフトレジスタの内容を上記カットコードと比較する比較回路とを有する。
【0014】
本発明の第8態様の動画像再生装置では、第1〜7態様のいずれか1つの動画像復号装置を有する。
本発明の第9態様では、タイムスタンプをもち符号化されたビデオビットストリームをバッファメモリに格納させ、該バッファメモリから該ビデオビットストリームを読み出させて復号し、システムタイムクロックと該タイムスタンプとを比較して画像を同期再生する動画像復号方法において、
該ビデオビットストリームに含まれるピクチャスタートコードを検出し、N倍速早送り再生の場合に、時間平均したときにN個のピクチャスタートコードに対し(N−1)個のピクチャスタートコードの割合でピクチャスタートコードをカットコードに置き換えるとともに、このカットコードの後から次のピクチャスタートコードの前までに対応した期間を第1状態とし他の期間を第2状態とする書込制御信号を生成し、該書込制御信号が該第2状態のときに該ビデオビットストリームを該バッファメモリに格納させ、
該バッファメモリから読み出した該符号化画像データから該カットコードを検出したときに該システムタイムクロックを1ピクチャ再生時間だけ増加させ、通常の動作クロックで同期再生する。
【0015】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態を説明する。
図1は、ビデオ・オーディオデコーダの概略構成を示す。
MPEG−2方式の多重ビットストリームは、符号化されているビデオビットストリームとオーディオビットストリームとデータビットストリームとが多重され、パケット化されており、パックヘッダと複数のパケットから1パックが構成されている。パックヘッダにはシステムクロックレファランスSCRが含まれ、パケットヘッダにはストリームID、デコーディングタイムスタンプDTS及びプレゼンテーションタイムスタンプPTSが含まれている。
【0016】
システムデコーダ10は、この多重化ビットストリームからSCR、DTS及びPTS等の制御情報を分離し、また、ストリームIDに基づいてビデオビットストリームVBSとオーディオビットストリームABSとデータビットストリームとを分離する。
ビデオビットストリームVBS及びオーディオビットストリームABSはそれぞれ、メモリ制御回路11を介してバッファメモリ13の符号化データ領域131及び133に書き込まれ、システムクロックレファランスSCR、デコーディングタイムスタンプDTS及びプレゼンテーションタイムスタンプPTSは全体制御回路12に供給される。全体制御回路12は、例えばデジタルPLL回路等で生成されたクロックをカウンタで計数することにより、不連続なシステムクロックレファランスSCRに基づいて連続的なシステムタイムクロックSTCを生成する。
【0017】
全体制御回路12の指令に基づいてメモリ制御回路11により、符号化データ領域133内のデータが読み出され、オーディオデコーダ20に供給されてオーディオ信号ASが生成され、また、符号化データ領域131内のデータが読み出され、メモリバス14を介し符号化画像データDAT0として可変長復号回路15に供給される。符号化画像データDAT0は、可変長復号回路15により量子化DCT係数に変換され、次に逆量子化回路16でDCT係数に変換され、次に逆DCT回路17で画像データDAT1に変換される。
【0018】
符号化画像データDAT0に含まれている制御データは、可変長復号回路15で分離され、その一部が全体制御回路12に供給され、これにはピクチャコーディングタイプPCTが含まれている。
画像データDAT1がIピクチャ(内部符号化画像)の場合には、予測復号回路を含む動き補償回路18を素通りし、メモリバス14及びメモリ制御回路11を介し復号画像データDAT2としてメモリ13の復号データ領域132に格納される。画像データDAT1がPピクチャ(前方向予測符号化画像)又はBピクチャ(双方向予測符号化画像)の場合には、メモリ制御回路11により、メモリ13の復号データ領域132から参照用復号画像データが読み出され、DAT3として動き補償回路18に供給され、DAT3から予測画像が生成され、これに画像データDAT1が加算されて復号画像データDAT2が生成され、メモリバス14及びメモリ制御回路11を介し復号データ領域132に格納される。
【0019】
復号データ領域132内のデータは、メモリ制御回路11により、符号化前の画像順に読み出され、メモリバス14を介し表示用復号画像データDAT4として画像表示回路19に供給され、フォーマット変換等が行われ、その後アナログ化されてビデオ信号VSが生成される。
図2は、図1中のシステムデコーダ10の一部構成を示す。
【0020】
シフトレジスタ101のシリアルデータ入力端には、多重ビットストリームから分離されたビデオビットストリームVBS0が供給される。他方、シフトレジスタ102のシリアルデータ入力端及び並列データ入力端にはそれぞれ、‘0’及びカットコードCCが供給される。シフトレジスタ101及び102のシリアルデータ出力端は、セレクタ103のデータ入力端に接続されている。セレクタ103は、制御回路104からの選択制御信号に応じて、シフトレジスタ101と102の出力の一方を選択し、ビデオビットストリームVBSとして出力する。
【0021】
シフトレジスタ101のビット数は、ピクチャスタートコードPSの最上位ビットからピクチャコーディングタイプPCTの最下位ビットまでのビット数に等しく、ピクチャスタートコードPSのビット数32とテンポラルレファランスのビット数10とピクチャコーディングタイプPCTのビット数3との合計45である。シフトレジスタ101の上位32ビットは、32ビットのピクチャスタートコードPSと比較回路105で比較され、その結果が一致信号EQ1として制御回路104に供給される。また、シフトレジスタ101の下位3ビットが制御回路104に供給される。この3ビットは、比較回路105が一致を検出したとき、ピクチャコーディングタイプPCTに等しい。制御回路104にはまた、操作者により設定されたN倍速再生モードのNの値が供給される。
【0022】
制御回路104は、セレクタ103と連動して切換スイッチ106の切換制御を行う。セレクタ103がシフトレジスタ101の出力を選択しているときには、クロックφ1が切換スイッチ106を通ってシフトレジスタ101のクロック入力端CKに供給され、セレクタ103がシフトレジスタ102の出力を選択しているときには、クロックφ1が切換スイッチ106を通ってシフトレジスタ102のクロック入力端CKに供給される。
【0023】
上記構成において、比較回路105が一致を検出せずに一致信号EQ1がインアクティブになっているとき、制御回路104はセレクタ103に対しシフトレジスタ101の出力を選択させ、切換スイッチ106に対しシフトレジスタ101側を選択させる。これにより、ビデオビットストリームVBS0はシフトレジスタ101及びセレクタ103を通り、ビデオビットストリームVBSとして出力される。
【0024】
比較回路105が一致を検出して一致信号EQ1がアクティブになると、制御回路104はデータを間引きするかどうかを判定し、データを間引きすると判定した場合には、セレクタ103に対しシフトレジスタ102の出力を選択させ、切換スイッチ106に対しシフトレジスタ102側に切り換えさせる。これにより、シフトレジスタ102からカットコードCCが読み出され、セレクタ103を通りビデオビットストリームVBSとして出力される。カットコードCCが完全に読み出されると、ビデオビットストリームVBSは‘0’が連続するデータとなる。この状態は、次に一致信号EQ1がアクティブになり、且つ、制御回路104が間引きを行わないと判定するまで続く。制御回路104は、一致信号EQ1がアクティブになるとカットコードCCをシフトレジスタ102にロードさせる。
【0025】
なお、カットコードCCが完全に読み出された後は、シフトレジスタ102へのクロック供給を停止し、又は、セレクタ103の出力をハイインピーダンス状態にしてもよい。
制御回路104によるデータの間引きは、時間平均したときに、Nピクチャに対し(N−1)ピクチャの割合になるように行われる。この際、ピクチャコーディングタイプPCTがBピクチャ(非参照ピクチャ)であることを示している場合にはピクチャコーディングタイプPCTがIピクチャ又はPピクチャ(参照ピクチャ)を示している場合よりも優先的に行われる。例えばBピクチャのみが間引きの対象になる。
【0026】
制御回路104は、セレクタ103に対しシフトレジスタ102の出力を選択させている間、低レベルになるライト信号WRTを、図1のメモリ制御回路11に供給する。図4(A)〜(C)はそれぞれ、ビデオビットストリームVBS0、ライト信号WRT及びビデオビットストリームVBSを示す。図4(C)の点線は、ビデオビットストリームVBSの値が0の期間を示している。ハッチングを付した部分は、カットコードCCを示している。
【0027】
図1において、メモリ制御回路11は、ライト信号WRTが高レベルの間、ビデオビットストリームVBSをメモリ13の符号化データ領域131に格納させる。これにより、符号化データ領域131には図4(D)に示すようなデータが格納される。
結果として、N倍速早送り再生動作においても、メモリ制御回路11の単位時間当たりのメモリアクセス量は、1倍速再生モードの場合と同一になる。したがって、早送り再生動作のために、バッファメモリのワード長を長くしたり動作クロック周波数を上げたりする必要がない。
【0028】
全体制御回路12は、デコーディングタイムスタンプDTSをシステムタイムクロックSTCと比較し、例えば両者が一致すると、メモリ制御回路11に対し、このデコーディングタイムスタンプDTSに対応した符号化画像データを符号化データ領域131から読み出させるための指令を供給する。これに応答してメモリ制御回路11はこのデータを読み出し、符号化画像データDAT0として可変長復号回路15に供給する。
【0029】
可変長復号回路15は、その一部として、図3に示すような構成を備えている。シフトレジスタ151のシリアルデータ入力端及びクロック入力端CKにはそれぞれ、符号化画像データDAT0及びクロックφ2が供給される。シフトレジスタ151の並列データは、比較回路152でカットコードCCと比較され、両者が一致したとき、一致信号EQ2がアクティブになる。一致信号EQ2は、図1の全体制御回路12に供給される。
【0030】
全体制御回路12は、一致信号EQ2がアクティブになると、1フレーム再生時間ΔSだけシステムタイムクロックSTCを増加させる。これにより、システムタイムクロックSTCは図5中の実線で示すように変化する。図5中、一点鎖線は1倍速モードの場合のシステムタイムクロックSTCであり、二点鎖線は一点鎖線の傾きを2倍にした直線である。実時間tが時刻t1〜t3の各々において1ピクチャの間引きが行われ、一致信号EQ2がアクティブになり、システムタイムクロックSTCがΔSだけ増加する。実時間tがt4のとき1ピクチャの間引きが2回連続して行われ、一致信号EQ2が2回連続してアクティブになり、その各々においてシステムタイムクロックSTCがΔSだけ増加する。
【0031】
全体制御回路12は、プレゼンテーションタイムスタンプPTSをシステムタイムクロックSTCと比較し、例えば両者が一致すると、メモリ制御回路11に対し、このプレゼンテーションタイムスタンプPTSに対応した画像データを復号データ領域132から読み出させるための指令を供給する。これに応答してメモリ制御回路11は、このデータを読み出し、表示用復号画像データDAT4として画像表示回路19に供給する。
【0032】
このように補正されたシステムタイムクロックSTCを用いることにより、略均一のN倍速で画像を再生することが可能となる。
[第2実施形態]
図6は、本発明の第2実施形態の、図2に対応したシステムデコーダ10Aの構成を示すブロック図である。
【0033】
この回路では、一致信号EQ1がアクティブになり、制御回路104Aがデータを間引きすると判定した場合には、シフトレジスタ101内の未使用の1又は複数のビット、例えばシフトレジスタ101の上位32ビットの次のビットを‘1’にすることにより、カットコードCCを生成する。
この構成によれば、図1のシフトレジスタ102、セレクタ103及び切換スイッチ106が不要となるので、第1実施形態の場合よりも構成が簡単になる。
【0034】
この場合、図3の構成に対応して、図7に示す構成が用いられる。比較回路152が一致を検出してその出力が‘1’になったときに、符号化画像データDAT0が‘1’であれば、アンドゲート153からの一致信号EQ2がアクティブになる。
なお、本発明には外にも種々の変形例が含まれる。
【0035】
例えば図6において、間引きを行う場合に制御回路104Aによりシフトレジスタ101の上位32ビット中の1つ又は複数の所定ビットを反転することにより、ピクチャスタートコードPSをカットコードCCに変換する構成であってもよい。この場合、可変長復号回路15では図3の構成を用いることができる。
また、ピクチャスタートコードPSの替わりに、他の実質的なピクチャ区切りコードを用いてもよい。
【0036】
上記実施形態ではMPEG−2方式の場合を説明したが、これは一例であり、本発明は他の方式に適用したものであってもよいことは勿論である。
【図面の簡単な説明】
【図1】本発明の第1実施形態のビデオ・オーディオデコーダの概略構成を示すブロック図である。
【図2】図1中のシステムデコーダの一部構成を示すブロック図である。
【図3】図1中の可変長復号回路の一部構成を示すブロック図である。
【図4】図1乃至図3の構成の動作説明図である。
【図5】システムタイムクロックSTCの変化示す図である。
【図6】本発明の第2実施形態の、図2に対応した構成を示すブロック図である。
【図7】本発明の第2実施形態の、図3に対応した構成を示すブロック図である。
【符号の説明】
10、10A システムデコーダ
11 メモリ制御回路
12 全体制御回路
13 メモリ
15 可変長復号回路
101、102、151 シフトレジスタ
103 セレクタ
104 制御回路
105、152 比較回路
106 切換スイッチ
Claims (9)
- バッファメモリと、
タイムスタンプをもち符号化されたビデオビットストリームを符号化画像データとして該バッファメモリに格納させる前段回路と、
該バッファメモリから該符号化画像データを読み出させて復号し、システムタイムクロックと該タイムスタンプとを比較して画像を同期再生する後段回路とを有する動画像復号装置において、
該前段回路は、該ビデオビットストリームに含まれるピクチャスタートコードを検出し、N倍速早送り再生の場合に、時間平均したときにN個のピクチャスタートコードに対し(N−1)個のピクチャスタートコードの割合でピクチャスタートコードをカットコードに置き換え、この置き換え後のビデオビットストリームから、該カットコードの後から次のピクチャスタートコードの前までの部分をカットしたものを、該符号化画像データとして該バッファメモリに格納させ、
該後段回路は、該バッファメモリから読み出した該符号化画像データから該カットコードを検出したときに該システムタイムクロックを1ピクチャ再生時間だけ増加させ、通常の動作クロックで同期再生する、
ことを特徴とする動画像復号装置。 - 上記前段回路は、
上記ビデオビットストリームがシリアルに供給される検出用シフトレジスタと、
該検出用シフトレジスタの内容を、上記ピクチャスタートコードと比較する比較回路と、
上記Nの値が供給され、該比較回路が一致を検出したときに上記置き換えを行うか否かを判定し、肯定判定したときに上記書込制御信号を上記第2状態にする制御回路と、
を有することを特徴とする請求項1記載の動画像復号装置。 - 上記検出用シフトレジスタは、上記ピクチャスタートコードとピクチャコーディングタイプとを同時に保持可能なビット数を有し、
上記制御回路は、該ピクチャコーディングタイプが非参照画像であることを示しているときに該ピクチャコーディングタイプが参照画像であることを示しているときよりも優先的に上記置き換えを行う、
ことを特徴とする請求項2記載の動画像復号装置。 - 上記前段回路はさらに、
上記カットコードがロードされるコードシフトレジスタと、
該コードシフトレジスタのシリアル出力と上記検出用シフトレジスタのシリアル出力との一方を選択する選択回路とを有し、
上記制御回路は該選択回路に対し、上記置き換えを行わないと判定した場合に該検出用シフトレジスタのシリアル出力を選択させ、該置き換えを行うと判定した場合に該コードシフトレジスタのシリアル出力を選択させる、
ことを特徴とする請求項2又は3記載の動画像復号装置。 - 上記前段回路はさらに、上記ピクチャスタートコードをカットコードに置き換えた後次のピクチャスタートコードの前までの期間を第1状態とし他の期間を第2状態とする書込制御信号を生成し、該書込制御信号が該第2状態のときに該ビデオビットストリームを該符号化画像データとして該バッファメモリに格納させることを特徴とする請求項1乃至4のいずれか1つに記載の動画像復号装置。
- 上記前段回路は、上記ピクチャスタートコードの所定ビットを反転することにより、実質的に該ピクチャスタートコードを上記カットコードに置き換えることを特徴とする請求項1乃至5のいずれか1つに記載の動画像復号装置。
- 上記後段回路は、
上記バッファメモリから読み出された上記符号化画像データがシリアルに供給されるシフトレジスタと、
該後段回路の該シフトレジスタの内容を上記カットコードと比較する比較回路と、
を有することを特徴とする請求項1乃至6のいずれか1つに記載の動画像復号装置。 - 請求項1乃至7のいずれか1つに記載の動画像復号装置を有することを特徴とする動画像再生装置。
- タイムスタンプをもち符号化されたビデオビットストリームをバッファメモリに格納させ、該バッファメモリから該ビデオビットストリームを読み出させて復号し、システムタイムクロックと該タイムスタンプとを比較して画像を同期再生する動画像復号方法において、
該ビデオビットストリームに含まれるピクチャスタートコードを検出し、N倍速早送り再生の場合に、時間平均したときにN個のピクチャスタートコードに対し(N−1)個のピクチャスタートコードの割合でピクチャスタートコードをカットコードに置き換えるとともに、このカットコードの後から次のピクチャスタートコードの前までに対応した期間を第1状態とし他の期間を第2状態とする書込制御信号を生成し、該書込制御信号が該第2状態のときに該ビデオビットストリームを該バッファメモリに格納させ、
該バッファメモリから読み出した該符号化画像データから該カットコードを検出したときに該システムタイムクロックを1ピクチャ再生時間だけ増加させ、通常の動作クロックで同期再生する、
ことを特徴とする動画像復号方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30020997A JP3992804B2 (ja) | 1997-10-31 | 1997-10-31 | 動画像復号方法及び装置並びに動画像再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30020997A JP3992804B2 (ja) | 1997-10-31 | 1997-10-31 | 動画像復号方法及び装置並びに動画像再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11136639A JPH11136639A (ja) | 1999-05-21 |
JP3992804B2 true JP3992804B2 (ja) | 2007-10-17 |
Family
ID=17882043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30020997A Expired - Fee Related JP3992804B2 (ja) | 1997-10-31 | 1997-10-31 | 動画像復号方法及び装置並びに動画像再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3992804B2 (ja) |
-
1997
- 1997-10-31 JP JP30020997A patent/JP3992804B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11136639A (ja) | 1999-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100405249B1 (ko) | 디코딩및리버스재생장치및방법 | |
US7058129B2 (en) | Decoding method and apparatus and recording method and apparatus for moving picture data | |
JP3491366B2 (ja) | 符号化データの特殊再生方法および特殊再生装置 | |
JP3326669B2 (ja) | データ再生装置 | |
JPH10200862A (ja) | オーディオ・ビデオ同期再生装置 | |
JPH08214265A (ja) | 符号化データの再生方法および再生装置 | |
KR100629093B1 (ko) | 디코딩 장치 및 디코딩 방법 | |
JP3025447B2 (ja) | ビデオデータデコーダ及びデコーディング方法 | |
JP2000083215A (ja) | 再生方法及び再生装置 | |
JP3992804B2 (ja) | 動画像復号方法及び装置並びに動画像再生装置 | |
TW480882B (en) | AV-decoder control method and AV-decoder control device | |
KR100376904B1 (ko) | 인코드된비디오데이타를제어할수있는비디오디코딩장치 | |
JP2003324690A (ja) | 映像記録再生装置 | |
JP3039416B2 (ja) | 映像記憶再生装置 | |
JP3203169B2 (ja) | Mpegビデオデコーダ | |
JPH1013817A (ja) | 動画像データの再生制御方式 | |
JP3338426B2 (ja) | Mpegビデオデコーダ | |
JP2000152236A (ja) | 動画像符号化装置および多重化方法とその装置および記録再生装置 | |
JP2004048206A (ja) | 映像再生方法および映像再生装置 | |
JPH11177934A (ja) | 再生方法及び再生装置及び記録再生方法及び記録再生装置 | |
JP2001008168A (ja) | 画像記録再生装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
JP3555519B2 (ja) | 圧縮画像再生方法及び装置 | |
JP3171178B2 (ja) | Mpeg動画像復号化装置 | |
JPH11213564A (ja) | 情報符号化装置および情報復号化装置および情報符号化復号化記録再生装置 | |
JP3745936B2 (ja) | 映像音声信号記録装置および映像音声信号記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |