JP3985784B2 - データ伝送方法及び装置 - Google Patents

データ伝送方法及び装置 Download PDF

Info

Publication number
JP3985784B2
JP3985784B2 JP2003432893A JP2003432893A JP3985784B2 JP 3985784 B2 JP3985784 B2 JP 3985784B2 JP 2003432893 A JP2003432893 A JP 2003432893A JP 2003432893 A JP2003432893 A JP 2003432893A JP 3985784 B2 JP3985784 B2 JP 3985784B2
Authority
JP
Japan
Prior art keywords
bits
data
bit
specific
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003432893A
Other languages
English (en)
Other versions
JP2005192043A (ja
Inventor
重行 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003432893A priority Critical patent/JP3985784B2/ja
Priority to US11/022,547 priority patent/US7474236B2/en
Publication of JP2005192043A publication Critical patent/JP2005192043A/ja
Application granted granted Critical
Publication of JP3985784B2 publication Critical patent/JP3985784B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0078Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0084Formats for payload data

Description

本願の特許請求の範囲に記載された発明は、映像信号情報をあらわすディジタル映像信号を成すものとされる、量子化ビット数が12ビットとされたパラレルデータをシリアル伝送するデータ伝送方法及びその実施に供されるデータ伝送装置に関する。
映像信号の分野においては、伝達情報の多様化及び再生画像の高品質化を実現する観点等からのディジタル化が図られており、例えば、映像信号情報をあらわすディジタルデータによって形成されるディジタル映像信号を扱う高精細度テレビジョン(High Definition Television:HDTV)システム等が提案されている。HDTVシステムのもとにおけるディジタル映像信号(以下、HD信号という)は、所定のデータフォーマットに従ったワード列データとして形成され、Y,PB /PR 形式のものとG,B,R形式のものとがある。Y,PB /PR 形式の場合、Yは輝度信号を意味し、PB 及びPR は色差信号を意味する。また、G,B,R形式の場合、G,B及びRは夫々緑色原色信号,青色原色信号及び赤色原色信号を意味する。
Y,PB /PR 形式のHD信号は、例えば、各々が10ビットワードが連なって成る10ビットワード列データとされるYデータ系列とPB /PR データ系列とが、フレーム同期及びライン同期がとられたもとでパラレル多重されて形成され、全体で、例えば、10ビットワード×2=20ビットワードが連なって成る20ビットワード列データの形態をとるものとされる。また、G,B,R形式のHD信号は、例えば、各々が10ビットワード列データとされるGデータ系列とBデータ系列とRデータ系列とが、夫々のラインブランキング期間部分の同期がとられたもとでパラレル多重されて形成され、全体で、例えば、10ビットワード×3=30ビットワードが連なって成る30ビットワード列データの形態をとるものとされる。
現行のHDTVシステムにあっては、フレームレートが30/1.000Hzもしくは30/1.001Hz(以下、これらのいずれをも30Hzという)とされたもとでの飛び越し走査用とされたY,PB /PR 形式もしくはG,B,R形式のHD信号が用いられているが、これに対して、次世代のHDTVシステムとして、50Hz,60Hz/1.000Hzもしくは60/1.001Hz(以下、これらのいずれをも60Hzという)等とされたもとで、各フレーム画像が第1及び第2フィールドに分けられることなく形成される順次走査用とされた、Y,PB /PR 形式もしくはG,B,R形式のHD信号を用いるシステムが提案されている。順次走査用とされた、Y,PB /PR 形式もしくはG,B,R形式のHD信号は、プログレッシブ(Progressive)方式のHD信号と称される。
フレームレートが50Hzあるいは60Hzとされたプログレッシブ方式のHD信号を成すディジタルデータは、米国のSMPTE(Society of Motion Picture and Television Engineers: 動画及びテレビジョン技術者協会)により制定された規格:SMPTE 274M によるデータフォーマットの規格化が図られている(非特許文献1参照。)。斯かる SMPTE 274M により規格化されたデータフォーマットにあっては、フレームレート: 50Hzあるいは60Hzの他、ラインあたりの有効データサンプル数:1920サンプル,フレームあたり有効ライン数:1080ライン,サンプリング周波数:148.5/1.000MHzもしくは148.5/1.001MHz(以下、これらのいずれをも148.5MHzという),量子化ビット数:8ビットもしくは10ビット等々が決められている。そして、パラレルデータインターフェースは、Y,PB /PR 形式の場合、8ビット×2=16ビットもしくは10ビット×2=20ビットであり、G,B,R形式の場合、8ビット×3=24ビットもしくは10ビット×3=30ビットである。
このような量子化ビット数が8ビットもしくは10ビットとされたディジタル映像信号を成すディジタルデータにあっては、映像信号情報をあらわすためには用いられないコードが禁止コードとして決められている。例えば、量子化ビット数が10ビットである場合、禁止コードは、16進表現で000h〜003h及び3FCh〜3FFh(添字hは16進数であることをあらわす)、即ち、 00 0000 0000 〜 00 0000 0011 及び 11 1111 1100 〜 11 1111 1111 とされる。そして、これらの禁止コードは、例えば、それらのうちの000h及び3FFhが、各映像データ部の前後に夫々配される一対のタイミング基準コードデータSAV(Start of Active Video) 及びEAV(End of Active Video)を構成するものとして用いられるものとされる。
なお、Y,PB /PR 形式の場合、PB データ系列及びPR データ系列の夫々のサンプリング周波数が、Yデータ系列のサンプリング周波数の1/2とされる。以下おいては、必要に応じて、Y,PB /PR 形式を4:2:2形式とあらわす。また、G,B,R形式の場合、Gデータ系列,Bデータ系列及びRデータ系列の夫々のサンプリング周波数が同一とされる。以下おいては、必要に応じて、G,B,R形式を4:4:4形式とあらわす。
また、こうしたHD信号とは別に、例えば、秒あたり24コマ(24コマ/秒)のフィルムを通じて映写される映画の動画像をHDTVシステムによる画像と同等の画質をもって実現するための、プログレッシブ方式のディジタル映像信号が提案されている。以下、このようなディジタル映像信号を、D−Cinema信号と呼ぶ。
D−Cinema信号は、例えば、フレームレートを24/1.000Hzもしくは24/1.001Hz(以下、これらのいずれをも24Hzという)とするプログレッシブ方式のディジタル映像信号と言うことができるが、D−Cinema信号のフレームレートは、24Hzに限られるものではなく、25Hz,30Hz等も考えられる。このようなD−Cinema信号も、Y,PB /PR 形式のものとG,B,R形式のものとがあり、Y,PB /PR 形式の場合には、例えば、各々が10ビットワード列データとされるYデータ系列とPB /PR データ系列とが、フレーム同期及びライン同期がとられたもとでパラレル多重されて形成され、全体で、例えば、20ビットワードが連なって成る20ビットワード列データの形態をとるものとされ、また、G,B,R形式の場合には、例えば、各々が10ビットワード列データとされるGデータ系列とBデータ系列とRデータ系列とが、夫々のラインブランキング期間部分の同期がとられたもとでパラレル多重されて形成され、全体で、例えば、30ビットワードが連なって成る30ビットワード列データの形態をとるものとされる。
そして、D−Cinema信号については、HD信号の場合と異なり、映像信号情報をあらわすためには用いられないコードである禁止コードの定めは設けられていない。即ち、D−Cinema信号にあっては、例えば、16進表現で000h〜003h及び3FCh〜3FFhとされるHD信号における禁止コードも、映像信号情報をあらわすためのコードとして用いられ得るのである。
なお、フレームレートを24Hz,25Hz及び30Hzとするディジタル映像信号を成すディジタルデータについては、そのフォーマットが SMPTE 274M により規格化されており、フレームレート: 24Hz,25Hz,30Hzの他、ラインあたりの有効データサンプル数:1920サンプル,フレームあたりの有効ライン数:1080ライン,サンプリング周波数:74.25/1.000MHzもしくは74.25/1.001MHz,量子化ビット数:8ビットもしくは10ビット等々が決められている。そして、パラレルデータインターフェースは、4:2:2形式の場合、8ビット×2=16ビットもしくは10ビット×2=20ビットであり、4:4:4形式の場合、8ビット×3=24ビットもしくは10ビット×3=30ビットである。
こうした状況の中で、HD信号あるいはD−Cinema信号を形成するディジタルデータについて、例えば、それに基づいて再生される画像の解像度の更なる向上を求めて、量子化ビット数を、従前の10ビットを越えるビット数、例えば、12ビットとすることが望まれるようになってきている。
量子化ビット数を、例えば、10ビットもしくは12ビットとするHD信号あるいはD−Cinema信号が、例えば、同軸ケーブル,オプティカル・ファイバー等によって形成されるデータ伝送路を通じて伝送されるに際しては、データ伝送路の構造が簡略化されることからして、HD信号あるいはD−Cinema信号がワード列データ(パラレルデータ)からビット列データ(シリアルデータ)に変換されて伝送されるシリアル伝送が望まれることになる。そして、量子化ビット数を10ビットとする4:2:2形式のHD信号のシリアル伝送に関しては、SMPTEによる規格化がなされており、SMPTEよって制定された規格:SMPTE 292M による HD-SDI (High Definition Serial Digital Interface)に準拠した伝送が行われる(非特許文献2参照。)。さらに、量子化ビット数を12ビットとするHD信号のシリアル伝送に関しても、SMPTEによる規格化が図られており、SMPTEよって提案された規格:SMPTE 372M による Dual Link 292M Interface に準拠した伝送が行われる(非特許文献3参照。)。
SMPTE 292M による HD-SDI に準拠した伝送にあっては、量子化ビット数を10ビットとし、禁止コードを含んで構成されたタイミング基準コードデータSAV及びEAVが挿入された4:2:2形式のHD信号が、データレート(ビットレート)を、例えば、1.485/1.000Gb/s もしくは1.485/1.001Gb/s とする1チャンネルのビット列データに変換されて、データ伝送路を通じた伝送に供される。また,SMPTE 372Mによる Dual Link 292M Interface に準拠した伝送にあっては、量子化ビット数を12ビットとし、禁止コードを含んで構成されたタイミング基準コードデータSAV及びEAVが挿入されたHD信号が、データレート(ビットレート)を、例えば、1.485/1.000Gb/s もしくは1.485/1.001Gb/s とする2チャンネルのビット列データに変換されて、さらには、必要に応じて、斯かる2チャンネルのビット列データが多重されてデータレート(ビットレート)を、例えば、2.970/1.000Gb/s もしくは2.970/1.001Gb/s とする1チャンネルの多重ビット列データを形成するものとされて、データ伝送路を通じた伝送に供される。
SMPTE STANDARD SMPTE 274-1998, for Television −1920×1080 Scanning and Analog and Parallel Digital Interfaces for Multiple Picture Rates SMPTE STANDARD SMPTE 292M-1998, for Television− Bit-Serial Digital Interface for High-Definition Television Systems PROPOSED SMPTE STANDARD SMPTE 372M, for Television− Dual Link 292M Interface for 1920×1080 Picture Raster
上述のように、量子化ビット数を10ビットとする4:2:2形式のHD信号及び量子化ビット数を12ビットとするHD信号のシリアル伝送については、SMPTEによる規格化の対象とされているが、例えば、禁止コードが設けられていないD−Cinema信号のシリアル伝送にあっては、SMPTEによる規格化の対象とされていない。そこで、例えば、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号のシリアル伝送にあたっては、SMPTE 372Mによる Dual Link 292M Interface に準拠した伝送がなされる量子化ビット数を12ビットとするHD信号の場合と同様の伝送を行うことが考えられる。即ち、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号を、データレート(ビットレート)を、例えば、1.485/1.000Gb/s もしくは1.485/1.001Gb/s とする2チャンネルのシリアルデータに変換して伝送するようにするのであり、それが可能であれば、SMPTE 372Mによる Dual Link 292M Interface に準拠した伝送に供される回路構成要素を利用して、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号のシリアル伝送を実現できることになる。
しかしながら、SMPTE 372Mによる Dual Link 292M Interface に準拠した伝送は、予め設定された禁止コードの定めが設けられて、各映像データ部には禁止コードが現れないものとされるHD信号を対象とするものとされている。それゆえ、禁止コードの定めが設けられていないD−Cinema信号が対象とされる場合には、D−Cinema信号における映像データ部にHD信号における禁止コードがあらわれる可能性があり、実際にD−Cinema信号における映像データ部に禁止コードがあらわれると、例えば、伝送されたシリアルデータを受けるデータ受信側において、受信したシリアルデータから元のD−Cinema信号を適正に再生できなくなってしまう等の、データ伝送上の不都合を生じることになってしまう。
そこで、このようなD−Cinema信号が禁止コードの定めが設けられていないものであることに起因する不都合を回避できるもとで、例えば、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号のシリアル伝送を実現できるデータ伝送システムが望まれるところとなるが、従来にあっては、斯かるD−Cinema信号のシリアル伝送を適切に実現できる伝送システムの具体例は見当たらない。また、このようなシリアル伝送システムに関する技術について記載された文献等も見出せない。
斯かる点に鑑み、本願の特許請求の範囲に記載された発明は、例えば、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号のような、各々が12ビットワード列データとされる3個のデータ系列がパラレル多重されて形成されるディジタル映像信号を成すパラレルデータを、それを2チャンネルのシリアルデータに変換し、例えば、斯かる2チャンネルのシリアルデータを互いに波長を異にする二つの光信号に変換し、さらに、それらを波長多重して多重光信号を得て、それを一つのデータ伝送路を通じて伝送することができ、しかも、その際、伝送されるシリアルデータを、それを受けるデータ受信側において元のパラレルデータの再生が適正に行われるものとなすことができるデータ伝送方法及びその実施に供されるデータ伝送装置を提供する。
本願の特許請求の範囲における請求項1から請求項6までのいずれかに記載された発明に係るデータ伝送方法は、各々が12ビットワード列データとされた第1,第2及び第3のデータ系列がパラレル多重されて形成され、ディジタル映像信号を成すパラレルデータに、各12ビットワード列データにおける各12ビットワードを上位10ビットと下位2ビットとに分割する処理を施し、分割された上位10ビットのうちに予め設定された禁止コードに該当する特定10ビットが混在するとき、その特定10ビットを含んでいた12ビットワードの一つが第1,第2及び第3のデータ系列のいずれに所属するものかをあらわす識別データを得、さらに、特定10ビットを禁止コードに該当しない他の10ビットをもって置き換えるとともに、分割された下位2ビットのうちの特定10ビットと共に12ビットワードの一つを形成していた特定2ビットを、予め設定された置換用2ビットをもって置き換えて、分割された上位10ビットが形成するワード、もしくは、分割された上位10ビット及び上述の他の10ビットの夫々が形成するワードが連なって成る第1のワード列データと、分割された下位2ビットと識別データとを含む10ビット、もしくは、分割された下位2ビットと置換用2ビットと識別データとを含む10ビットが形成するワードが連なって成る第2のワード列データとを形成し、第1及び第2のワード列データに夫々基づく第1及び第2のシリアルデータを得て、それらを伝送すべく送出するものとされる。
特に、本願の特許請求の範囲における請求項2に記載された発明に係るデータ伝送方法にあっては、上述に加えて、禁止コードに該当する特定10ビットを禁止コードに該当しない他の10ビットをもって置き換えるにあたり、当該他の10ビットを、特定10ビットを含んだ12ビットワードの一つにおける下位10ビットに、それを構成するビットのうちの一つもしくは複数についてのビット反転処理を施したものとする。
本願の特許請求の範囲における請求項7から請求項10までのいずれかに記載された発明に係るデータ伝送方法は、各々が12ビットワード列データとされた第1,第2及び第3のデータ系列がパラレル多重されて形成され、ディジタル映像信号を成すパラレルデータに、各12ビットワード列データにおける各12ビットワードを上位10ビットと下位2ビットとに分割する処理を施し、分割された上位10ビットのうちに予め設定された禁止コードに該当する特定10ビットが混在するとき、その特定10ビットを含んでいた12ビットワードの一つが第1,第2及び第3のデータ系列のいずれに所属するものかをあらわす識別データを得、さらに、特定10ビットを構成するビットのうちの一つもしくは複数についてのビット反転処理を施して、当該特定10ビットを禁止コードに該当しない10ビットに変換して、分割された上位10ビットが形成するワード、もしくは、分割された上位10ビット及び特定10ビットが変換されて得られる10ビットの夫々が形成するワードが連なって成る第1のワード列データと、分割された下位2ビットと分割された下位2ビットの一つを構成するビットのうちの一つについての反転ビットと識別データとを含む10ビットが形成するワードが連なって成る第2のワード列データとを形成し、第1及び第2のワード列データに夫々基づく第1及び第2のシリアルデータを得て、それらを伝送すべく送出するものとされる。
本願の特許請求の範囲における請求項11または請求項12に記載された発明に係るデータ伝送装置は、各々が12ビットワード列データとされた第1,第2及び第3のデータ系列がパラレル多重されて形成され、ディジタル映像信号を成すパラレルデータに、各12ビットワード列データにおける各12ビットワードを上位10ビットと下位2ビットとに分割する処理を施すビット分割手段,ビット分割手段により分割された上位10ビットに混在する予め設定された禁止コードに該当する特定10ビットを検出する禁止コード検出手段、及び、禁止コード検出手段により検出された特定10ビットを含んでいた12ビットワードの一つが第1,第2及び第3のデータ系列のいずれに所属するものかをあらわす識別データを得る識別データ発生手段を含み、禁止コード検出手段により特定10ビットが検出されるとき、その特定10ビットを禁止コードに該当しない他の10ビットをもって置き換えるとともに、ビット分割手段により分割された下位2ビットのうちの特定10ビットと共に12ビットワードの一つを形成していた特定2ビットを、予め設定された置換用2ビットをもって置き換え、分割された上位10ビットが形成するワード、もしくは、分割された上位10ビット及び上述の他の10ビットの夫々が形成するワードが連なって成る第1のワード列データと、分割された下位2ビットと識別データ発生手段から得られる識別データとを含む10ビット、もしくは、分割された下位2ビットと置換用2ビットと識別データとを含む10ビットが形成するワードが連なって成る第2のワード列データとを形成するデータ処理部と、データ処理部から得られる第1及び第2のワード列データに夫々基づく第1及び第2のシリアルデータを得るパラレル・シリアル(P/S)変換部と、P/S変換部から得られる第1及び第2のシリアルデータを伝送すべく送出するデータ送出部と、を備えて構成される。
特に、本願の特許請求の範囲における請求項12に記載された発明に係るデータ伝送装置にあっては、上述のデータ処理部,P/S変換部及びデータ送出部を備えたもとで、データ処理部が、禁止コードに該当する特定10ビットを禁止コードに該当しない他の10ビットをもって置き換えるにあたり、当該他の10ビットを、特定10ビットを含んでいた12ビットワードの一つにおける下位10ビットに、それを構成するビットのうちの一つもしくは複数についてのビット反転処理を施したものとする。
本願の特許請求の範囲における請求項13に記載された発明に係るデータ伝送装置は、各々が12ビットワード列データとされた第1,第2及び第3のデータ系列がパラレル多重されて形成され、ディジタル映像信号を成すパラレルデータに、各12ビットワード列データの夫々における各12ビットワードを上位10ビットと下位2ビットとに分割する処理を施すビット分割手段,ビット分割手段により分割された上位10ビットに混在する予め設定された禁止コードに該当する特定10ビットを検出する禁止コード検出手段、及び、禁止コード検出手段により検出された特定10ビットを含んでいた12ビットワードの一つが第1,第2及び第3のデータ系列のいずれに所属するものかをあらわす識別データを得る識別データ発生手段を含み、禁止コード検出手段により特定10ビットが検出されるとき、その特定10ビットを構成するビットのうちの一つもしくは複数についてのビット反転処理を施して、当該特定10ビットを禁止コードに該当しない10ビットに変換し、分割された上位10ビットが形成するワード、もしくは、分割された上位10ビット及び特定10ビットが変換されて得られる10ビットの夫々が形成するワードが連なって成る第1のワード列データと、ビット分割手段により分割された下位2ビットと分割された下位2ビットの一つを構成するビットのうちの一つについての反転ビットと識別データ発生手段から得られる識別データとを含む10ビットが形成するワードが連なって成る第2のワード列データとを形成するデータ処理部と、データ処理部から得られる第1及び第2のワード列データに夫々基づく第1及び第2のシリアルデータを得るP/S変換部と、P/S変換部から得られる第1及び第2のシリアルデータを伝送すべく送出するデータ送出部と、を備えて構成される。
このような本願の特許請求の範囲における請求項1から請求項10までのいずれかに記載された発明に係るデータ伝送方法、あるいは、本願の特許請求の範囲における請求項11から請求項13までのいずれかに記載された発明に係るデータ伝送装置にあっては、各々が12ビットワード列データとされた第1,第2及び第3のデータ系列がパラレル多重されて形成され、ディジタル映像信号を成すパラレルデータが、先ず、夫々が10ビットワードが連なって成るものとされる第1及び第2のワード列データに変換される。その際、第1及び第2のワード列データの夫々を形成すべく連なる10ビットワードは、それらのいずれもが、禁止コードに該当しないものとされ、それゆえ、第1及び第2のワード列データは、禁止コードに該当する特定10ビットを含むことがなく、しかも、容易にかつ適正に元のディジタル映像信号を成すパラレルデータに戻すことができるものとされる。
続いて、上述のようにして得られた第1及び第2のワード列データが、各々にP/S変換が施されることにより、第1及び第2のシリアルデータに夫々変換され、その第1及び第2のシリアルデータが、伝送されるべく送出される。
上述の本願の特許請求の範囲における請求項1から請求項10までのいずれかに記載された発明に係るデータ伝送方法、あるいは、本願の特許請求の範囲における請求項11から請求項13までのいずれかに記載された発明に係るデータ伝送装置によれば、例えば、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号のような、各々が12ビットワード列データとされる3個のデータ系列がパラレル多重されて形成されるディジタル映像信号を成すパラレルデータを、各々が禁止コードに該当する特定10ビットを含まず、かつ、容易かつ適正に元のディジタル映像信号を成すパラレルデータに戻すことができる二つのワード列データに変換し、さらに、それらを2チャンネルのシリアルデータに変換して、伝送すべく送出することができる。そして、斯かる送出にあたっては、2チャンネルのシリアルデータを多重して1チャンネルの多重シリアルデータとすることもできる。
従って、例えば、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号についての、SMPTE 372Mによる Dual Link 292M Interface に準拠したシリアル伝送を、そのD−Cinema信号が禁止コードの定めが設けられていないものであることに起因する不都合を回避できるもとで実現することができることになる。
本願の特許請求の範囲に記載された発明を実施するための最良の形態は、以下に述べられる実施例をもって説明される。
図1は、本願の特許請求の範囲における請求項1から請求項10までのいずれかに記載された発明に係るデータ伝送方法の例が実施される、本願の特許請求の範囲における請求項11から請求項13までのいずれかに記載された発明に係るデータ伝送装置の一例を含んだデータ送受装置を示す。
図1に示されるデータ送受装置においては、本願の特許請求の範囲における請求項11から請求項13までのいずれかに記載された発明に係るデータ伝送装置の例を構成する送信側において、ディジタル映像信号を成すパラレルデータDVXがデータ処理部11に供給される。
パラレルデータDVXは、例えば、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号とされる。斯かるD−Cinema信号は、例えば、フレームレートを24Hzとし、各フレームにおけるライン数が1125ライン,各フレームにおける有効ライン数が1080ライン,サンプリング周波数が74.25MHz,各ラインにおける有効データサンプル数が1920サンプル以内に設定されたものとされる。
量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号とされたパラレルデータDVXは、図2に示されるように、データレート(ワードレート)を74.25MB/s とする12ビットワード列データとされたGデータ系列と、データレート(ワードレート)を74.25MB/s とする12ビットワード列データとされたBデータ系列と、データレート(ワードレート)を74.25MB/s とする12ビットワード列データとされたRデータ系列とが、フレーム同期及びライン同期がとられたもとでパラレル多重されて得られる、データレート(ワードレート)を74.25MB/s とする36ビットワード列データとして、データ処理部11に供給される。
データ処理部11は、パラレルデータDVXに対するいくつかの互いに異なった態様のデータ処理のうちから選択された処理を行うものとされ、斯かるデータ処理の一つを実行する場合には、次のとおりに動作する。
先ず、内蔵するビット分割手段により、図2に示される如くにして供給されるパラレルデータDVXに対して、Gデータ系列を構成する12ビットワードGD0,GD1,GD2,GD3,・・・・・,Bデータ系列を構成する12ビットワードBD0,BD1,BD2,BD3,・・・・・、及び、Rデータ系列を構成する12ビットワードRD0,RD1,RD2,RD3,・・・・・の夫々を、上位10ビットG0;2〜G0;11,G1;2〜G1;11,G2;2〜G2;11,G3;2〜G3;11,・・・・・,B0;2〜B0;11,B1;2〜B1;11,B2;2〜B2;11,B3;2〜B3;11,・・・・・、及び、R0;2〜R0;11,R1;2〜R1;11,R2;2〜R2;11,R3;2〜R3;11,・・・・・と、下位2ビットG0;0〜G0;1,G1;0〜G1;1,G2;0〜G2;1,G3;0〜G3;1,・・・・・,B0;0〜B0;1,B1;0〜B1;1,B2;0〜B2;1,B3;0〜B3;1,・・・・・、及び、R0;0〜R0;1,R1;0〜R1;1,R2;0〜R2;1,R3;0〜R3;1,・・・・・とに分割する処理を施す。
ビット分割手段によって分割される上位10ビットG0;2〜G0;11,G1;2〜G1;11,G2;2〜G2;11,G3;2〜G3;11,・・・・・,B0;2〜B0;11,B1;2〜B1;11,B2;2〜B2;11,B3;2〜B3;11,・・・・・、及び、R0;2〜R0;11,R1;2〜R1;11,R2;2〜R2;11,R3;2〜R3;11,・・・・・には、例えば、前述のように000h〜003h及び3FCh〜3FFhとされる、予め設定された禁止コードに該当する上位10ビットである特定10ビットが混在する可能性があるが、続いて、内蔵する禁止コード検出手段により、ビット分割手段によって分割された上位10ビットG0;2〜G0;11,G1;2〜G1;11,G2;2〜G2;11,G3;2〜G3;11,・・・・・,B0;2〜B0;11,B1;2〜B1;11,B2;2〜B2;11,B3;2〜B3;11,・・・・・、及び、R0;2〜R0;11,R1;2〜R1;11,R2;2〜R2;11,R3;2〜R3;11,・・・・・に混在する予め設定された禁止コードに該当する特定10ビットの検出を行う。
その結果、禁止コード検出手段により禁止コードに該当する特定10ビットが検出されない場合には、この段階での別段の処理は行わない。一方、禁止コード検出手段により禁止コードに該当する特定10ビットが検出された場合には、内蔵する識別データ発生手段により、禁止コード検出手段により検出された禁止コードに該当する特定10ビットが、Gデータ系列を構成する12ビットワードGD0,GD1,GD2,GD3,・・・・・,Bデータ系列を構成する12ビットワードBD0,BD1,BD2,BD3,・・・・・、及び、Rデータ系列を構成する12ビットワードRD0,RD1,RD2,RD3,・・・・・のいずれ(複数の場合もある)から分割されたものか、即ち、禁止コード検出手段により検出された禁止コードに該当する特定10ビットを含んでいた12ビットワードが、Gデータ系列,Bデータ系列及びRデータ系列のいずれ(複数の場合もある)に所属するものか、をあらわす識別データを得る。
識別データ発生手段により得られる識別データは、例えば、ID0,ID1,ID2及びID3の4ビットをもって構成される。そして、斯かる識別データは、禁止コード検出手段により検出された禁止コードに該当する特定10ビットを含んでいた12ビットワードの所属先について、例えば、図3に示されるように、“1101”をもって、Gデータ系列,Bデータ系列及びRデータ系列の全部であること、“1011”をもって、Gデータ系列及びBデータ系列のみであること、“1010”をもって、Bデータ系列及びRデータ系列のみであること、“1001”をもって、Rデータ系列及びGデータ系列のみであること、“0111”をもって、Gデータ系列のみであること、“0110”をもって、Bデータ系列のみであること、及び、“0101”をもって、Rデータ系列のみであることをあらわす。
なお、禁止コード検出手段により禁止コードに該当する特定10ビットが検出されず、禁止コードに該当する特定10ビットを含んでいた12ビットワードがGデータ系列,Bデータ系列及びRデータ系列のいずれにも所属しない場合には、識別データを構成する4ビットID0,ID1,ID2及びID3は、上述以外の“0”と“1”との組合せをとる。
さらに、禁止コード検出手段により禁止コードに該当する特定10ビットが検出された場合には、検出された禁止コードに該当する特定10ビットを含んでいた、Gデータ系列を構成する12ビットワードGD0,GD1,GD2,GD3,・・・・・,Bデータ系列を構成する12ビットワードBD0,BD1,BD2,BD3,・・・・・、及び、Rデータ系列を構成する12ビットワードRD0,RD1,RD2,RD3,・・・・・のいずれかにおける下位10ビットに、それを構成する10ビットのうちの一つもしくは複数、例えば、その最下位ビットを一番目として上位側に数えて5番目のビットについてのビット反転処理を施して、当該下位10ビットを禁止コードに該当することがない10ビットに変換して、斯かる10ビットを置換用10ビットとし、検出された禁止コードに該当する特定10ビットを置換用10ビットをもって置き換える。検出された禁止コードに該当する特定10ビットが複数ある場合には、それらの全部を夫々に対応する置換用10ビットをもって置き換える。
斯かる際における特定10ビットが該当する禁止コードと置換用10ビットとの関係は、例えば、図4に示されるようになる。図4において、b0〜b9は、置換用10ビットを構成する10ビットを最下位ビット(LSB:b0)から最上位ビット(MSB:b9)まで順次あらわしている。置換用10ビットは、Gデータ系列を構成する12ビットワードGD0,GD1,GD2,GD3,・・・・・,Bデータ系列を構成する12ビットワードBD0,BD1,BD2,BD3,・・・・・、及び、Rデータ系列を構成する12ビットワードRD0,RD1,RD2,RD3,・・・・・のいずれかにおける下位10ビットが、最下位ビットを一番目として上位側に数えて5番目のビットであるビットb4についてのビット反転がなされたものとされている。図4は、例えば、検出された特定10ビットが該当する禁止コードが000hである場合、当該特定10ビットの置換えに用いられる置換用10ビットが、元の下位10ビットに応じて“0000010000”,“0000010001”,“0000010010”及び“0000010011”のいずれかとされることをあらわし、さらに、他の場合も同様であることをあらわしている。図4に示される8個の置換用10ビットのいずれもが、禁止コードに該当しないものであることは明らかである。
また、それとともに、禁止コード検出手段により禁止コードに該当する特定10ビットが検出された場合には、ビット分割手段により分割された下位2ビットG0;0〜G0;1,G1;0〜G1;1,G2;0〜G2;1,G3;0〜G3;1,・・・・・,B0;0〜B0;1,B1;0〜B1;1,B2;0〜B2;1,B3;0〜B3;1,・・・・・、及び、R0;0〜R0;1,R1;0〜R1;1,R2;0〜R2;1,R3;0〜R3;1,・・・・・のうちの、検出された禁止コードに該当する特定10ビットと共にGデータ系列を構成する12ビットワードGD0,GD1,GD2,GD3,・・・・・,Bデータ系列を構成する12ビットワードBD0,BD1,BD2,BD3,・・・・・、及び、Rデータ系列を構成する12ビットワードRD0,RD1,RD2,RD3,・・・・・のいずれかを形成していた特定2ビットについての、予め設定された置換用2ビットをもっての置換えを行う。斯かる際に用いられる置換用2ビットは、例えば、“01”もしくは“10”とされる。
そして、ビット分割手段により分割され、置換用2ビットによる置換えがなされなかった、もしくは、その一部についての置換用2ビットによる置換えがなされた、下位2ビットG0;0〜G0;1,G1;0〜G1;1,G2;0〜G2;1,G3;0〜G3;1,・・・・・,B0;0〜B0;1,B1;0〜B1;1,B2;0〜B2;1,B3;0〜B3;1,・・・・・、及び、R0;0〜R0;1,R1;0〜R1;1,R2;0〜R2;1,R3;0〜R3;1,・・・・・について、下位2ビットG0;0〜G0;1,B0;0〜B0;1及びR0;0〜R0;1をビット多重することによる6ビットGBR0(0〜1)の形成,下位2ビットG1;0〜G1;1,B1;0〜B1;1及びR1;0〜R1;1をビット多重することによる6ビットGBR1(0〜1)の形成,下位2ビットG2;0〜G2;1,B2;0〜B2;1及びR2;0〜R2;1をビット多重することによる6ビットGBR2(0〜1)の形成,下位2ビットG3;0〜G3;1,B3;0〜B3;1及びR3;0〜R3;1をビット多重することによる6ビットGBR3(0〜1)の形成,・・・・・を行う。
さらに、6ビットGBR0(0〜1),GBR1(0〜1),GBR2(0〜1),GBR3(0〜1),・・・・・に、識別データを構成する4ビットID0,ID1,ID2及びID3を夫々加えて、10ビットGBR0(0〜1)+ID0〜ID3,GBR1(0〜1)+ID0〜ID3,GBR2(0〜1)+ID0〜ID3,GBR3(0〜1)+ID0〜ID3,・・・・・を形成する。このようにして形成される10ビットGBR0(0〜1)+ID0〜ID3,GBR1(0〜1)+ID0〜ID3,GBR2(0〜1)+ID0〜ID3,GBR3(0〜1)+ID0〜ID3,・・・・・の夫々は、置換用2ビットを含むものであっても、置換用2ビットが“01”もしくは“10”とされていることにより、禁止コードに該当することがないものとされる。
次に、ビット分割手段により分割され、検出された禁止コードに該当する特定10ビットについての置換用10ビットをもっての置換えがなされなかった、もしくは、検出された禁止コードに該当する特定10ビットについての置換用10ビットをもっての置換えがなされた、上位10ビットG0;2〜G0;11,G1;2〜G1;11,G2;2〜G2;11,G3;2〜G3;11,・・・・・,B0;2〜B0;11,B1;2〜B1;11,B2;2〜B2;11,B3;2〜B3;11,・・・・・、及び、R0;2〜R0;11,R1;2〜R1;11,R2;2〜R2;11,R3;2〜R3;11,・・・・・をグループ1とグループ2とに振り分けるとともに、グループ2に10ビットGBR0(0〜1)+ID0〜ID3,GBR1(0〜1)+ID0〜ID3,GBR2(0〜1)+ID0〜ID3,GBR3(0〜1)+ID0〜ID3,・・・・・を加えて、図5において太実線により区切られている如くにして区分された10ビットグループ1及び10ビットグループ2を得る。
そして、図5に示される10ビットグループ1に属する10ビットが形成する20ビットワードが連なって成る、ワード伝送レートを74.25MB/s とする20ビットワード列データDPA(20)を、リンクAとして、図6のAに示される如くに形成するとともに、図5に示される10ビットグループ2に属する10ビットが形成する20ビットワードが連なって成る、ワード伝送レートを74.25MB/s とする20ビットワード列データDPB(20)をリンクBとして、図6のBに示される如くに形成する。即ち、ワード伝送レートを74.25MB/s とする36ビットワード列データであるDVXを、ワード伝送レートを74.25MB/s とする20ビットワード列データDPA(20)と、ワード伝送レートを74.25MB/s とする20ビットワード列データDPB(20)との、2系統のワード列データに変換するのである。
このようにして得られる20ビットワード列データDPA(20)及びDPB(20)のうちの、20ビットワード列データDPB(20)における識別データを構成する4ビットID0〜ID3を含んだ10ビットワード列データを、図6のBに示されるように、アルファチャンネルと称すると、アルファチャンネルにおける各10ビットワードは、例えば、図7に示されるものとされる。図7において、b0〜b9は、アルファチャンネルにおける各10ビットワードを構成する10ビットを最下位ビット(LSB:b0)から最上位ビット(MSB:b9)まで順次あらわしている。そして、アルファチャンネルにおける各10ビットワードにあっては、下位4ビット(b0〜b3)が、識別データを構成する4ビットID0〜ID3とされ、上位6ビット(b4〜b9)が、ビット分割手段により分割された、もしくは、置換用2ビットによる置換えがなされた下位2ビットRn;0,Rn;1,Bn;0,Bn;1,Gn;0及びGn;1とされている。
また、データ処理部11は、パラレルデータDVXに対するいくつかの互いに異なった態様のデータ処理のうちの他の一つを実行する場合には、次のとおりに動作する。
先ず、内蔵するビット分割手段により、図2に示される如くにして供給されるパラレルデータDVXに対して、Gデータ系列を構成する12ビットワードGD0,GD1,GD2,GD3,・・・・・,Bデータ系列を構成する12ビットワードBD0,BD1,BD2,BD3,・・・・・、及び、Rデータ系列を構成する12ビットワードRD0,RD1,RD2,RD3,・・・・・の夫々を、上位10ビットG0;2〜G0;11,G1;2〜G1;11,G2;2〜G2;11,G3;2〜G3;11,・・・・・,B0;2〜B0;11,B1;2〜B1;11,B2;2〜B2;11,B3;2〜B3;11,・・・・・、及び、R0;2〜R0;11,R1;2〜R1;11,R2;2〜R2;11,R3;2〜R3;11,・・・・・と、下位2ビットG0;0〜G0;1,G1;0〜G1;1,G2;0〜G2;1,G3;0〜G3;1,・・・・・、B0;0〜B0;1,B1;0〜B1;1,B2;0〜B2;1,B3;0〜B3;1,・・・・・、及び、R0;0〜R0;1,R1;0〜R1;1,R2;0〜R2;1,R3;0〜R3;1,・・・・・とに分割する処理を施す。
ビット分割手段によって分割される上位10ビットG0;2〜G0;11,G1;2〜G1;11,G2;2〜G2;11,G3;2〜G3;11,・・・・・,B0;2〜B0;11,B1;2〜B1;11,B2;2〜B2;11,B3;2〜B3;11,・・・・・、及び、R0;2〜R0;11,R1;2〜R1;11,R2;2〜R2;11,R3;2〜R3;11,・・・・・には、例えば、前述のように000h〜003h及び3FCh〜3FFhとされる、予め設定された禁止コードに該当する上位10ビットである特定10ビットが混在する可能性があるが、続いて、内蔵する禁止コード検出手段により、ビット分割手段によって分割された上位10ビットG0;2〜G0;11,G1;2〜G1;11,G2;2〜G2;11,G3;2〜G3;11,・・・・・,B0;2〜B0;11,B1;2〜B1;11,B2;2〜B2;11,B3;2〜B3;11,・・・・・、及び、R0;2〜R0;11,R1;2〜R1;11,R2;2〜R2;11,R3;2〜R3;11,・・・・・に混在する予め設定された禁止コードに該当する特定10ビットの検出を行う。
その結果、禁止コード検出手段により禁止コードに該当する特定10ビットが検出されない場合には、この段階での別段の処理は行わない。一方、禁止コード検出手段により禁止コードに該当する特定10ビットが検出された場合には、内蔵する識別データ発生手段により、禁止コード検出手段により検出された禁止コードに該当する特定10ビットが、Gデータ系列を構成する12ビットワードGD0,GD1,GD2,GD3,・・・・・,Bデータ系列を構成する12ビットワードBD0,BD1,BD2,BD3,・・・・・、及び、Rデータ系列を構成する12ビットワードRD0,RD1,RD2,RD3,・・・・・のいずれ(複数の場合もある)から分割されたものか、即ち、禁止コード検出手段により検出された禁止コードに該当する特定10ビットを含んでいた12ビットワードが、Gデータ系列,Bデータ系列及びRデータ系列のいずれ(複数の場合もある)に所属するものか、をあらわす識別データを得る。
識別データ発生手段により得られる識別データは、例えば、ID0,ID1及びID2の3ビットをもって構成される。そして、斯かる識別データは、禁止コード検出手段により検出された禁止コードに該当する特定10ビットを含んでいた12ビットワードの所属先について、例えば、図8に示されるように、“111”をもって、Gデータ系列,Bデータ系列及びRデータ系列の全部であること、“110”をもって、Gデータ系列及びBデータ系列のみであること、“101”をもって、Bデータ系列及びRデータ系列のみであること、“100”をもって、Rデータ系列及びGデータ系列のみであること、“011”をもって、Gデータ系列のみであること、“010”をもって、Bデータ系列のみであること、及び、“001”をもって、Rデータ系列のみであることをあらわす。
なお、識別データは、“000”をもって、禁止コードに該当する特定10ビットを含んでいた12ビットワードの所属先が、Gデータ系列,Bデータ系列及びRデータ系列のいずれでもないことをあらわすが、その際には、禁止コード検出手段により禁止コードに該当する特定10ビットが検出されない状態にあることに他ならない。即ち、禁止コード検出手段により禁止コードに該当する特定10ビットが検出されないときには、識別データを構成する3ビットID0,ID1及びID2は、“000”とされるのである。
さらに、禁止コード検出手段により禁止コードに該当する特定10ビットが検出された場合には、検出された禁止コードに該当する特定10ビットを構成する10ビットのうちの一つもしくは複数、例えば、その最下位ビットを一番目として上位側に数えて3番目のビットについてのビット反転処理を施して、当該特定10ビットを禁止コードに該当しない10ビットに変換する。検出された禁止コードに該当する特定10ビットが複数ある場合には、それらの全部について、上述と同様のビット反転処理を施し、禁止コードに該当しない10ビットに変換する。
斯かる際における特定10ビットが該当する禁止コードとビット反転処理が施された10ビットとの関係は、例えば、図9に示されるようになる。図9において、b0〜b9は、ビット反転処理が施された10ビットをその最下位ビット(LSB:b0)から最上位ビット(MSB:b9)まで順次あらわしている。また、( )内は、禁止コードに該当する特定10ビットを含んでいた12ビットワードにおけるビット順位をあらわす。
ビット反転処理が施された10ビットは、禁止コードに該当する特定10ビットに対して、その最下位ビットを一番目として上位側に数えて3番目のビットであるビットb2についてのビット反転がなされたものとされている。図9は、例えば、検出された特定10ビットが該当する禁止コードが000hである場合、当該特定10ビットが変換されて得られるビット反転処理が施された10ビットが、“0000000100”とされることをあらわし、さらに、他の場合も同様であることをあらわしている。図9に示される8個のビット反転処理が施された10ビットのいずれもが、禁止コードに該当しないものであることは明らかである。
そして、ビット分割手段により分割された下位2ビットG0;0〜G0;1,G1;0〜G1;1,G2;0〜G2;1,G3;0〜G3;1,・・・・・,B0;0〜B0;1,B1;0〜B1;1,B2;0〜B2;1,B3;0〜B3;1,・・・・・、及び、R0;0〜R0;1,R1;0〜R1;1,R2;0〜R2;1,R3;0〜R3;1,・・・・・について、下位2ビットG0;0〜G0;1,B0;0〜B0;1及びR0;0〜R0;1をビット多重することによる6ビットGBR0(0〜1)の形成,下位2ビットG1;0〜G1;1,B1;0〜B1;1及びR1;0〜R1;1をビット多重することによる6ビットGBR1(0〜1)の形成,下位2ビットG2;0〜G2;1,B2;0〜B2;1及びR2;0〜R2;1をビット多重することによる6ビットGBR2(0〜1)の形成,下位2ビットG3;0〜G3;1,B3;0〜B3;1及びR3;0〜R3;1をビット多重することによる6ビットGBR3(0〜1)の形成,・・・・・を行う。
さらに、6ビットGBR0(0〜1),GBR1(0〜1),GBR2(0〜1),GBR3(0〜1),・・・・・に、各6ビットのうちのいずれか、例えば、G0;1,G1;1,G2;1,G3;1,・・・・・の各々についてビット反転をしたものに相当する反転ビットG0N;1,G1N;1,G2N;1,G3N;1,・・・・・を夫々付加し、それに加えて、識別データを構成する3ビットID0,ID1及びID2を夫々付加して、10ビットGBR0(0〜1)+α0,GBR1(0〜1)+α1,GBR2(0〜1)+α2,GBR3(0〜1)+α3,・・・・・を形成する。ここで、α0,α1,α2,α3,・・・・・は、識別データを構成する3ビットID0,ID1及びID2に反転ビットG0N;1を加えた4ビット,識別データを構成する3ビットID0,ID1及びID2に反転ビットG1N;1を加えた4ビット,識別データを構成する3ビットID0,ID1及びID2に反転ビットG2N;1を加えた4ビット,識別データを構成する3ビットID0,ID1及びID2に反転ビットG3N;1を加えた4ビット,・・・・・をあらわす。このようにして形成される10ビットGBR0(0〜1)+α0,GBRI(0〜1)+α1,GBR2(0〜1)+α2,GBR3(0〜1)+α3,・・・・・の夫々は、反転ビットG0N;1,G1N;1,G2N;1,G3N;1,・・・・・を含むことからして、禁止コードに該当することがないものとされる。
次に、ビット分割手段により分割され、ビット反転処理が施された10ビットへの変換がなされなかった、もしくは、一部についてビット反転処理が施されて10ビットへの変換がなされた、上位10ビットG0;2〜G0;11,G1;2〜G1;11,G2;2〜G2;11,G3;2〜G3;11,・・・・・,B0;2〜B0;11,B1;2〜B1;11,B2;2〜B2;11,B3;2〜B3;11,・・・・・、及び、R0;2〜R0;11,R1;2〜R1;11,R2;2〜R2;11,R3;2〜R3;11,・・・・・をグループ1とグループ2とに振り分けるとともに、グループ2に10ビットGBR0(0〜1)+α0,GBR1(0〜1)+α1,GBR2(0〜1)+α2,GBR3(0〜1)+α3,・・・・・を加えて、図10において太実線により区切られているようにして区分された10ビットグループ1及び10ビットグループ2を得る。
そして、図10に示される10ビットグループ1に属する10ビットが形成する20ビットワードが連なって成る、ワード伝送レートを74.25MB/s とする20ビットワード列データDPA(20)を、リンクAとして、図11のAに示される如くに形成するとともに、図10に示される10ビットグループ2に属する10ビットが形成する20ビットワードが連なって成る、ワード伝送レートを74.25MB/s とする20ビットワード列データDPB(20)をリンクBとして、図11のBに示される如くに形成する。即ち、ワード伝送レートを74.25MB/s とする36ビットワード列データであるDVXを、ワード伝送レートを74.25MB/s とする20ビットワード列データDPA(20)と、ワード伝送レートを74.25MB/s とする20ビットワード列データDPB(20)との、2系統のワード列データに変換するのである。
このようにして得られる20ビットワード列データDPA(20)及びDPB(20)のうちの20ビットワード列データDPB(20)における4ビットα0,α1,α2,α3,・・・・・を含んだ10ビットワード列データを、図11のBに示されるように、アルファチャンネルと称すると、アルファチャンネルにおける各10ビットワードは、例えば、図12に示されるものとされる。図12において、b0〜b9は、アルファチャンネルにおける各10ビットワードを構成する10ビットを最下位ビット(LSB:b0)から最上位ビット(MSB:b9)まで順次あらわしている。そして、アルファチャンネルにおける各10ビットワードにあっては、下位3ビット(b0〜b2)が、識別データを構成する3ビットID0〜ID2とされ、中間位6ビット(b3〜b8)が、ビット分割手段により分割された下位2ビットRn;0,Rn;1,Bn;0,Bn;1,Gn;0及びGn;1とされ、そして、最上位ビット(b9)が反転ビットGnN;1、即ち、一位だけ下位のビット(b8)であるGn;1を反転させたものに相当するビットとされている。
データ処理部11は、上述の如くにして得たワード伝送レートを74.25MB/s とする20ビットワード列データDPA(20)及びDPB(20)を、データ挿入部12A及びデータ挿入部12Bに夫々供給する。
データ挿入部12Aにあっては、20ビットワード列データDPA(20)に、必要に応じたチャンネル識別データを含む補助データDAAを挿入し、補助データDAAが挿入された20ビットワード列データDPA’(20)を形成する。データ挿入部12Aから得られる20ビットワード列データDPA’(20)は、P/S変換部13Aに供給される。
P/S変換部13Aにあっては、20ビットワード列データDPA’(20)にP/S変換を施して、20ビットワード列データDPA’(20)に基づくビット伝送レートを74.25MB/s ×20=1.485Gb/s とするシリアルデータDSAを形成し、そのシリアルデータDSAを電光変換部(E/O変換部)14Aに供給する。
一方、データ挿入部12Bにあっては、20ビットワード列データDPB(20)に、必要に応じたチャンネル識別データを含む補助データDABを挿入し、補助データDABが挿入された20ビットワード列データDPB’(20)を形成する。データ挿入部12Bから得られる20ビットワード列データDPB’(20)は、P/S変換部13Bに供給される。
P/S変換部13Bにあっては、20ビットワード列データDPB’(20)にP/S変換を施して、20ビットワード列データDPB’(20)に基づくビット伝送レートを74.25MB/s ×20=1.485Gb/s とするシリアルデータDSBを形成し、そのシリアルデータDSBをE/O変換部14Bに供給する。
E/O変換部14Aは、光信号形成部を形成しており、シリアルデータDSAに電光変換処理を施して、シリアルデータDSAに基づく、ビット伝送レートを1.485Gb/s とし、例えば、略1.3μmとされる中心波長を有した光信号OSAを形成する。そして、このE/O変換部14Aから得られる光信号OSAは、合波部15に導かれる。また、E/O変換部14Bも、光信号形成部を形成しており、シリアルデータDSBに電光変換処理を施して、シリアルデータDSBに基づく、ビット伝送レートを1.485Gb/s とし、例えば、略1.55μmとされる中心波長を有した光信号OSBを形成する。そして、このE/O変換部14Bから得られる光信号OSBも、合波部15に導かれる。
合波部15は、方向性結合器型もしくは誘電体多層膜型波長多重(WDM)カップラ等によって形成され、E/O変換部14Aからの中心波長を略1.3μmとする光信号OSAとE/O変換部14Bからの中心波長を略1.55μmとする光信号OSBとを合波して多重化し、多重光信号OZVを伝送信号として送出する。斯かるもとで、E/O変換部14A及び14Bと合波部15とは、P/S変換部13A及び13Bから夫々得られるシリアルデータDSA及びDSBを伝送すべく送出するデータ送出部を形成している。
合波部15から送出される伝送信号である多重光信号OZVは、光コネクタ16を通じて光ファイバー伝送路20に導かれ、光ファイバー伝送路20を通じて受信側へと伝送される。光ファイバー伝送路20は、例えば、石英系シングルモードファイバー(石英系SMF)が用いられて形成される。
受信側においては、光ファイバー伝送路20を通じて伝送された多重光信号OZVが、光コネクタ21を通じて分波部22へと導かれる。分波部22は、方向性結合器型もしくは誘電体多層膜型波長多重(WDM)カップラ等によって形成され、多重光信号OZVに波長分離処理を施して分波し、多重光信号OZVから、ビット伝送レートを1.485Gb/s とし、中心波長を略1.3μmとする光信号OSAとビット伝送レートを1.485Gb/s とし、中心波長を略1.55μmとする光信号OSBとを、分離して導出する。これらの分波部22から得られる光信号OSA及びOSBは、光電変換部(O/E変換部)23A及び23Bに夫々導かれる。
O/E変換部23Aは、ビット伝送レートを1.485Gb/s とし、中心波長を略1.3μmとする光信号OSAに光電変換処理を施して、光信号OSAに基づく、ビット伝送レートを1.485Gb/s とするシリアルデータDSAを再生する。また、O/E変換部23Bは、ビット伝送レートを1.485Gb/s とし、中心波長を略1.55μmとする光信号OSBに光電変換処理を施して、光信号OSBに基づく、ビット伝送レートを1.485Gb/s とするシリアルデータDSBを再生する。そして、O/E変換部23Aから得られるシリアルデータDSA及びO/E変換部23Bから得られるシリアルデータDSBは、S/P変換部24A及び24Bに夫々供給される。
S/P変換部24Aにあっては、シリアルデータDSAにS/P変換を施して、シリアルデータDSAに基づく、ワード伝送レートを74.25MB/s とする20ビットワード列データDPA’(20)を再生し、それをデータ分離部25Aに供給する。データ分離部25Aにあっては、20ビットワード列データDPA’(20)から、チャンネル識別データを含んだ補助データDAAが分離されて、20ビットワード列データDPA(20)と補助データDAAとが個別に送出され、20ビットワード列データDPA(20)は、データ時間差吸収部26に供給される。
また、S/P変換部24Aにあっては、シリアルデータDSBにS/P変換を施して、シリアルデータDSBに基づく、ワード伝送レートを74.25MB/s とする20ビットワード列データDPB’(20)を再生し、それをデータ分離部25Bに供給する。データ分離部25Bにあっては、20ビットワード列データDPB’(20)から、チャンネル識別データを含んだ補助データDABが分離されて、20ビットワード列データDPB(20)と補助データDABとが個別に送出され、20ビットワード列データDPB(20)は、データ時間差吸収部26に供給される。
データ時間差吸収部26にあっては、データ分離部25Aからの20ビットワード列データDPA(20)とデータ分離部25Bからの20ビットワード列データDPB(20)との間に生じた相互時間差を吸収し、20ビットワード列データDPA(20)に基づくワード伝送レートを74.25MB/s とする20ビットワード列データDPAQ(20)と、20ビットワード列データDPB(20)に基づくワード伝送レートを74.25MB/s とする20ビットワード列データDPBQ(20)とを、相互時間差が実質的に無い状態に維持されることが目指されるものとして送出する。
ータ時間差吸収部26から得られる20ビットワード列データDPAQ(20)及びDPBQ(20)は、データ再生処理部30に供給される。データ再生処理部30にあっては、内蔵された識別データ検出手段による、20ビットワード列データDPAQ(20)及びDPBQ(20)からの、例えば、ID0,ID1,ID2及びID3の4ビットもしくはID0,ID1及びID2の3ビットにより構成された識別データの検出を行う。そして、識別データ検出手段により検出された識別データを用いて、20ビットワード列データDPAQ(20)及びDPBQ(20)に対し、送信側におけるデータ処理部11によりパラレルデータDVXに施されるデータ変換処理とは逆のデータ再生処理を施し、20ビットワード列データDPAQ(20)及びDPBQ(20)に基づくパラレルデータDVXを再生する。斯かるパラレルデータDVXは、例えば、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号とされる。
上述のような本願の特許請求の範囲における請求項1から10までのいずれかに記載された発明に係るデータ伝送方法、及び、本願の特許請求の範囲における請求項11から13までのいずれかに記載された発明に係るデータ伝送装置は、例えば、量子化ビット数を12ビットとする4:4:4形式のD−Cinema信号についての、SMPTE 372Mによる Dual Link 292M Interface に準拠したシリアル伝送を、適正に行うことができるものとして、広範に適用され得るものである。
本願の特許請求の範囲における請求項1から請求項10までのいずれかに記載された発明に係るデータ伝送方法の例が実施される、本願の特許請求の範囲における請求項11から請求項13までのいずれかに記載された発明に係るデータ伝送装置の一例を含んだデータ送受装置を示すブロック接続図である。 図1に示されるデータ送受装置におけるデータ処理部の動作説明に供されるデータをあらわす概念図である。 図1に示されるデータ送受装置におけるデータ処理部において形成される識別データの一例の説明に供される対応関係図である。 図1に示されるデータ送受装置におけるデータ処理部の動作説明に供される対応関係図である。 図1に示されるデータ送受装置におけるデータ処理部の動作説明に供されるデータをあらわす概念図である。 図1に示されるデータ送受装置におけるデータ処理部の動作説明に供されるデータをあらわす概念図である。 図1に示されるデータ送受装置におけるデータ処理部の動作説明に供されるデータをあらわす概念図である。 図1に示されるデータ送受装置におけるデータ処理部において形成される識別データの他の例の説明に供される対応関係図である。 図1に示されるデータ送受装置におけるデータ処理部の動作説明に供される対応関係図である。 図1に示されるデータ送受装置におけるデータ処理部の動作説明に供されるデータをあらわす概念図である。 図1に示されるデータ送受装置におけるデータ処理部の動作説明に供されるデータをあらわす概念図である。 図1に示されるデータ送受装置におけるデータ処理部の動作説明に供されるデータをあらわす概念図である。
符号の説明
11・・・データ処理部, 12A,12B・・・データ挿入部, 13A,13B・・・P/S変換部, 14A,14B・・・E/O変換部, 15・・・合波部, 16,21・・・光コネクタ, 20・・・光ファイバー伝送路, 22・・・分波部, 23A,23B・・・O/E変換部, 24A,24B・・・S/P変換部, 25A,25B・・・データ分離部, 26・・・データ時間差吸収部, 30・・・データ再生処理部

Claims (13)

  1. 各々が12ビットワード列データとされた第1,第2及び第3のデータ系列がパラレル多重されて形成され、ディジタル映像信号を成すパラレルデータに、上記12ビットワード列データの夫々における各12ビットワードを上位10ビットと下位2ビットとに分割する処理を施し、
    分割された上位10ビットのうちに予め設定された禁止コードに該当する特定10ビットが混在するとき、該特定10ビットを含んでいた上記12ビットワードの一つが上記第1,第2及び第3のデータ系列のいずれに所属するものかをあらわす識別データを得、さらに、上記特定10ビットを上記禁止コードに該当しない他の10ビットをもって置き換えるとともに、分割された下位2ビットのうちの上記特定10ビットと共に上記12ビットワードの一つを形成していた特定2ビットを、予め設定された置換用2ビットをもって置き換えて、
    上記分割された上位10ビットが形成するワード、もしくは、上記分割された上位10ビット及び上記他の10ビットの夫々が形成するワードが連なって成る第1のワード列データと、上記分割された下位2ビットと上記識別データとを含む10ビット、もしくは、上記分割された下位2ビットと上記置換用2ビットと上記識別データとを含む10ビットが形成するワードが連なって成る第2のワード列データとを形成し、
    上記第1及び第2のワード列データに夫々基づく第1及び第2のシリアルデータを得て、該第1及び第2のシリアルデータを伝送すべく送出するデータ伝送方法。
  2. 上記他の10ビットを、上記特定10ビットを含んでいた上記12ビットワードの一つにおける下位10ビットに、該下位10ビットを構成するビットのうちの一つもしくは複数についてのビット反転処理を施したものとすることを特徴とする請求項1記載のデータ伝送方法。
  3. 上記特定10ビットを含んでいた上記12ビットワードの一つにおける下位10ビットのうちの最下位ビットを1番目として上位側に数えて5番目のビットについて、ビット反転処理を施すことを特徴とする請求項2記載のデータ伝送方法。
  4. 上記第2のワード列データを、上記第1,第2及び第3のデータ系列に夫々属する3個の12ビットワードの各々から分割された3個の下位2ビット、もしくは、該3個の下位2ビットうちの少なくとも一つが上記置換用2ビットにより置き換えられて成る3個の下位2ビットと上記識別データとを含む10ビットが形成するワードが連なって成るものとすることを特徴とする請求項1記載のデータ伝送方法。
  5. 上記識別データを4ビット構成となすことを特徴とする請求項4記載のデータ伝送方法。
  6. 上記置換用2ビットを“01”及び“10”のいずれかとすることを特徴とする請求項5記載のデータ伝送方法。
  7. 各々が12ビットワード列データとされた第1,第2及び第3のデータ系列がパラレル多重されて形成され、ディジタル映像信号を成すパラレルデータに、上記12ビットワード列データの夫々における各12ビットワードを上位10ビットと下位2ビットとに分割する処理を施し、
    分割された上位10ビットのうちに予め設定された禁止コードに該当する特定10ビットが混在するとき、該特定10ビットを含んでいた上記12ビットワードの一つが上記第1,第2及び第3のデータ系列のいずれに所属するものかをあらわす識別データを得、さらに、上記特定10ビットを構成するビットのうちの一つもしくは複数についてのビット反転処理を施して、該特定10ビットを上記禁止コードに該当しない10ビットに変換して、
    上記分割された上位10ビットが形成するワード、もしくは、上記分割された上位10ビット及び上記特定10ビットが変換されて得られる10ビットの夫々が形成するワードが連なって成る第1のワード列データと、上記分割された下位2ビットと該分割された下位2ビットの一つを構成するビットのうちの一つについての反転ビットと上記識別データとを含む10ビットが形成するワードが連なって成る第2のワード列データとを形成し、
    上記第1及び第2のワード列データに夫々基づく第1及び第2のシリアルデータを得て、該第1及び第2のシリアルデータを伝送すべく送出するデータ伝送方法。
  8. 上記特定10ビットを構成するビットのうちの最下位ビットを1番目として上位側に数えて3番目のビットについて、ビット反転処理を施すことを特徴とする請求項7記載のデータ伝送方法。
  9. 上記第2のワード列データを、上記第1,第2及び第3のデータ系列に夫々属する3個に12ビットワードの各々から分割された3個の下位2ビットと該3個の下位2ビットの一つを構成するビットのうちの一つについての反転ビットと上記識別データとを含む10ビットが形成するワードが連なって成るものとすることを特徴とする請求項7記載のデータ伝送方法。
  10. 上記識別データを3ビット構成となすことを特徴とする請求項9記載のデータ伝送方法。
  11. 各々が12ビットワード列データとされた第1,第2及び第3のデータ系列がパラレル多重されて形成され、ディジタル映像信号を成すパラレルデータに、上記12ビットワード列データの夫々における各12ビットワードを上位10ビットと下位ビットとに分割する処理を施すビット分割手段,該ビット分割手段により分割された上位10ビットに混在する予め設定された禁止コードに該当する特定10ビットを検出する禁止コード検出手段、及び、該禁止コード検出手段により検出された上記特定10ビットを含んでいた上記12ビットワードの一つが上記第1,第2及び第3のデータ系列のいずれに所属するものかをあらわす識別データを得る識別データ発生手段を含み、上記禁止コード検出手段により上記特定10ビットが検出されるとき、該特定10ビットを上記禁止コードに該当しない他の10ビットをもって置き換えるとともに、上記ビット分割手段により分割された下位2ビットのうちの上記特定10ビットと共に上記12ビットワードの一つを形成していた特定2ビットを、予め設定された置換用2ビットをもって置き換え、上記分割された上位10ビットが形成するワード、もしくは、上記分割された上位10ビット及び上記他の10ビットの夫々が形成するワードが連なって成る第1のワード列データと、上記分割された下位2ビットと上記識別データ発生手段から得られる識別データとを含む10ビット、もしくは、上記分割された下位2ビットと上記置換用2ビットと上記識別データとを含む10ビットが形成するワードが連なって成る第2のワード列データとを形成するデータ処理部と、
    該データ処理部から得られる上記第1及び第2のワード列データに夫々基づく第1及び第2のシリアルデータを得るパラレル・シリアル変換部と、
    該パラレル・シリアル変換部から得られる上記第1及び第2のシリアルデータを伝送すべく送出するデータ送出部と、
    を備えて構成されるデータ伝送装置
  12. 上記データ処理部が、上記他の10ビットを、上記特定10ビットを含んでいた上記12ビットワードの一つにおける下位10ビットに、該下位10ビットを構成するビットのうちの一つもしくは複数についてのビット反転処理を施したものとすることを特徴とする請求項11記載のデータ伝送装置。
  13. 各々が12ビットワード列データとされた第1,第2及び第3のデータ系列がパラレル多重されて形成され、ディジタル映像信号を成すパラレルデータに、上記12ビットワード列データの夫々における各12ビットワードを上位10ビットと下位2ビットとに分割する処理を施すビット分割手段,該ビット分割手段により分割された上位10ビットに混在する予め設定された禁止コードに該当する特定10ビットを検出する禁止コード検出手段、及び、該禁止コード検出手段により検出された上記特定10ビットを含んでいた上記12ビットワードの一つが上記第1,第2及び第3のデータ系列のいずれに所属するものかをあらわす識別データを得る識別データ発生手段を含み、上記禁止コード検出手段により上記特定10ビットが検出されるとき、該特定10ビットを構成するビットのうちの一つもしくは複数についてのビット反転処理を施して、該特定10ビットを上記禁止コードに該当しない10ビットに変換し、上記分割された上位10ビットが形成するワード、もしくは、上記分割された上位10ビット及び上記特定10ビットが変換されて得られる10ビットの夫々が形成するワードが連なって成る第1のワード列データと、上記ビット分割手段により分割された下位2ビットと該分割された下位2ビットの一つを構成するビットのうちの一つについての反転ビットと上記識別データ発生手段から得られる識別データとを含む10ビットが形成するワードが連なって成る第2のワード列データとを形成するデータ処理部と、
    該データ処理部から得られる上記第1及び第2のワード列データに夫々基づく第1及び第2のシリアルデータを得るパラレル・シリアル変換部と、
    該パラレル・シリアル変換部から得られる上記第1及び第2のシリアルデータを伝送すべく送出するデータ送出部と、
    を備えて構成されるデータ伝送装置。
JP2003432893A 2003-12-26 2003-12-26 データ伝送方法及び装置 Expired - Lifetime JP3985784B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003432893A JP3985784B2 (ja) 2003-12-26 2003-12-26 データ伝送方法及び装置
US11/022,547 US7474236B2 (en) 2003-12-26 2004-12-23 Method of and apparatus for transmitting digital data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003432893A JP3985784B2 (ja) 2003-12-26 2003-12-26 データ伝送方法及び装置

Publications (2)

Publication Number Publication Date
JP2005192043A JP2005192043A (ja) 2005-07-14
JP3985784B2 true JP3985784B2 (ja) 2007-10-03

Family

ID=34746871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003432893A Expired - Lifetime JP3985784B2 (ja) 2003-12-26 2003-12-26 データ伝送方法及び装置

Country Status (2)

Country Link
US (1) US7474236B2 (ja)
JP (1) JP3985784B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4755691B2 (ja) * 2006-09-29 2011-08-24 株式会社メディアグローバルリンクス 高画質圧縮映像伝送システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445215A (en) * 1982-03-05 1984-04-24 Ampex Corporation Programmable frequency ratio synchronous parallel-to-serial data converter
US4698809A (en) * 1986-03-31 1987-10-06 Northern Telecom Limited Method and apparatus for the channelized serial transmission of redundantly encoded binary data
EP0424554A1 (de) * 1989-10-23 1991-05-02 Siemens Aktiengesellschaft Mehrstufiger Seriell-zu-Parallel- und/oder Parallel-zu-Seriell-Umsetzer
JPH1041979A (ja) 1996-07-25 1998-02-13 Sony Corp 伝送データ生成方法および伝送データ生成装置
JP2000101440A (ja) 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 符号化伝送方法および符号化伝送装置
WO2000035189A1 (fr) * 1998-12-07 2000-06-15 Matsushita Electric Industrial Co., Ltd. Procede et dispositif d'emission/reception pour systeme a interface serie numerique
JP2002320244A (ja) 2001-04-20 2002-10-31 Sony Corp データ形成方法並びにデータ伝送方法及び装置
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
JP2003304521A (ja) 2002-04-09 2003-10-24 Sony Corp 信号処理装置およびその方法と通信システム
US7015838B1 (en) * 2003-09-11 2006-03-21 Xilinx, Inc. Programmable serializing data path

Also Published As

Publication number Publication date
US20050160341A1 (en) 2005-07-21
US7474236B2 (en) 2009-01-06
JP2005192043A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
JP4645638B2 (ja) 信号送信装置、信号送信方法、信号受信装置及び信号受信方法
JP4692576B2 (ja) 信号送信装置及び信号送信方法
JP4557016B2 (ja) 信号送信装置
JP4114658B2 (ja) データ送信装置及びデータ受信装置
JP2005102161A (ja) 伝送システム
JP3985784B2 (ja) データ伝送方法及び装置
JP3594029B2 (ja) データ伝送方法及び装置
JP4089343B2 (ja) データ伝送方法及びデータ伝送装置
JP4517745B2 (ja) データ送信装置及びデータ受信装置
JP4079134B2 (ja) データ受信装置
JP2008028651A (ja) 信号処理装置及び信号処理方法
JP3982390B2 (ja) データ伝送方法及び装置
JP4131115B2 (ja) データ伝送方法及び装置
JP3975775B2 (ja) データ伝送方法及び装置
WO2023171357A1 (ja) 信号伝送装置、信号伝送方法、信号受信装置、信号受信方法、及びプログラム
JP2002320244A (ja) データ形成方法並びにデータ伝送方法及び装置
JP4706109B2 (ja) データ伝送方法及び装置
JP2002369219A (ja) データ伝送方法及び装置
JP2003169325A (ja) データ伝送方法及び装置
JP2002271786A (ja) データ伝送方法及び装置
JP2002330431A (ja) データ伝送方法及び装置
WO2002096106A1 (fr) Procede et appareil de transmission de donnees
JP2006013829A (ja) データ送信装置及びデータ受信装置
JP2002320245A (ja) データ伝送方法及び装置
JP2002238059A (ja) データ伝送方法及び装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3