JP3983444B2 - プラズマcvd装置および薄膜トランジスタの製造方法 - Google Patents
プラズマcvd装置および薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3983444B2 JP3983444B2 JP2000036452A JP2000036452A JP3983444B2 JP 3983444 B2 JP3983444 B2 JP 3983444B2 JP 2000036452 A JP2000036452 A JP 2000036452A JP 2000036452 A JP2000036452 A JP 2000036452A JP 3983444 B2 JP3983444 B2 JP 3983444B2
- Authority
- JP
- Japan
- Prior art keywords
- tray
- plasma cvd
- film transistor
- substrate
- cvd apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Plasma Technology (AREA)
Description
【発明の属する技術分野】
本発明は、薄膜トランジスタ(TFT:Thin Film Transistor)の製造に用いられるプラズマCVD装置およびTFTの製造方法に関し、特に駆動回路一体型液晶表示装置用のTFTの製造に用いられるプラズマCVD装置およびTFTの製造方法に関するものである。
【0002】
【従来の技術】
駆動回路一体型液晶表示装置のTFT用薄膜半導体には、多結晶体シリコン膜が用いられる。この多結晶体シリコンの表面には、結合相手のいない結合手であるダングリングボンドが生じるが、ダングリングボンドが表面に生じたチャネル部では電荷担体の移動度が低下する。このため、ダングリングボンドを低減する水素化(水素パッシベーション)処理の工程が設けられる。一連のTFT製造工程のうちで、水素化処理の前後の工程を抜き出すと、次のようになる。
【0003】
▲1▼多結晶体シリコン膜の形成−▲2▼ゲート絶縁膜の成膜−▲3▼ゲート配線の形成−▲4▼ソース・ドレイン領域への不純物ドーピング−▲5▼層間絶縁膜の成膜−▲6▼活性化処理−▲7▼ソース・ドレイン配線の形成−▲8▼水素化処理−▲9▼透明保護膜の成膜
上記▲8▼水素化処理では、プラズマCVD(Chemical Vapor Deposition)装置の成膜チャンバ内において、上記の多結晶体シリコン膜に対して水素プラズマ照射を行なう。この場合、多結晶体シリコン膜が形成されている基板(以下、成膜等の処理が施されている基板を単に「基板」または「被処理体」と記す)一枚ごとに水素プラズマ処理を行なう枚葉方式と、複数枚の基板を同時に水素プラズマ処理するバッチ方式との2種類の処理方式がある。この水素化処理は数十分の時間を要するので、ほとんどの場合、バッチ方式の水素化処理を行う。バッチ方式の水素化処理を行う場合、複数の基板を載せるトレイが用いられる。液晶表示装置の場合、基板の寸法が大きいので、複数の基板を載せるトレイは、例えば縦1m、横1.2mという大型なものになる。
【0004】
水素化処理の時間は、TFTの電荷担体に必要とされる移動度によって決まってくる。図13は、TFTの電荷担体の移動度と水素化処理時間との関係を示す図である。n型TFTおよびp型TFTともに、水素化処理時間が長くなるほど移動度が向上することが分かる。図13において、n型TFTの移動度が65cm2/(V・s)以上なければならない場合、水素化処理を40分間以上実施することにより、n型TFTにおける電荷担体の移動度65cm2/(V・s)以上を確保することができる。
【0005】
この▲8▼水素化処理の後、被処理体は別の成膜装置に搬送されて、▲9▼透明保護膜成膜工程において、例えばSiN膜を成膜し、順次TFTを形成してゆく。
【0006】
【発明が解決しようとする課題】
上記の製造方法によれば、水素化処理および透明保護膜の成膜を別々の装置で行うため、多くの処理時間を要し、生産効率を阻害していた。この2つの工程は、プラズマCVD装置を用いることにより、同じ装置内で両方の工程を実施できる可能性が高い。しかし、これまでのプラズマCVD装置では2つの工程で形成されるプラズマの種類が異なり、異なる種類のプラズマを同じプラズマCVD装置内に形成することができなかった。
【0007】
また、水素化処理においては、成膜チャンバの内面およびトレイは水素プラズマに40分間以上にわたって照射される。このため、長時間の水素プラズマ照射によって、トレイおよび成膜チャンバ内面は損傷を受けて、変色したり、変形したりしてくる。トレイは、▲8▼水素化処理と▲9▼透明保護膜の成膜との2工程を1セットとして繰り返し使用されるのが普通である。変形損傷を受けると、ローダやアンローダでの搬送時にトラブルを生じ、操業を中断しなければならない場合も生じる。水素プラズマ照射によって、トレイの温度が上昇して、温度が不均一に分布することに起因する熱ひずみが発生して、やはり変形が生じる。また、液晶表示装置用の成膜チャンバを更新するためには、高額な費用と操業中断を要するので、成膜チャンバを長寿命化することは非常に重要である。上記したようにトレイは大型であり、高価なものとなるので、トレイが短寿命であると、製造コストを押し上げることになる。
【0008】
そこで、本発明の目的は、液晶表示装置のTFTの製造において水素化処理および透明保護膜成膜の処理を連続化することが可能なプラズマCVD装置およびTFT製造方法を提供することにあり、他の目的は、水素化処理において基板を保持するトレイが変形損傷等を受けることを防止し得るプラズマCVD装置およびTFT製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明のプラズマCVD装置は、このあと説明するいずれかの薄膜トランジスタの製造方法に用いられ、対向電極間に高周波電圧を印加してプラズマを発生させる容量結合型プラズマCVD装置である。このプラズマCVD装置は、高周波電力の入力マッチング用の第1の固定コンデンサと、第1の固定コンデンサと並列に配線された、高周波電力の入力マッチング用の第2の固定コンデンサと、前記第1の固定コンデンサおよび前記第2の固定コンデンサのいずれか一方または並列配線された両方を用いるために選択して切り換える切換手段とを備え、第1の固定コンデンサは、水素プラズマ発生用のマッチングコンデンサであり、第2の固定コンデンサは、トレイ上に成膜する保護膜の成分のプラズマ発生用のマッチングコンデンサである。
【0010】
発生するプラズマの種類によって、高周波電力の入力のマッチング条件が大きく異なるので、2個の固定コンデンサを備えない場合には、可変コンデンサや可変抵抗の微調節のみでは2種類のプラズマを発生するためのRFパワーの入力マッチングがとれない。上記の構成により、高周波電力入力用のマッチング条件が大きく相違する2種類のプラズマを別々の機会に同一の成膜チャンバ内に発生することができる。より具体的には、水素プラズマとマッチング条件が相違する他の膜、例えばSiN成膜用の成分のプラズマを同じ成膜チャンバ内に容易に発生させることができる。この結果、このあと説明する効果を得ることが可能となる。すなわち、水素プラズマを発生させるためのRFパワーの入力マッチング条件に合わせた固定コンデンサを使用して、多結晶シリコンの水素化処理を行い、かつ同じ装置内で、例えば、SiNを成膜するためのプラズマ発生用のマッチングコンデンサを使用して被処理体に保護膜であるSiNを成膜することができる。このため、プロセス短縮を図ることができるだけでなく、高価なプラズマCVD装置の台数を1台減らすことができる。また、保護膜の成膜処理において、保護膜が被処理体だけでなく成膜チャンバの内面にも自然にコーティングが施されることになる。このため、成膜チャンバの長寿命化を図ることができる。さらに、配線や配管も含めてクリーンルーム内の省スペースを実現することが可能となる。なお、上記の2つの固定コンデンサは、それぞれ1つがマッチングに使用されてもよいし、両方が並列接続されてマッチングに使用されてもよい。並列接続されて使用する場合、それぞれのコンデンサの容量が加算されるので、大きな容量のコンデンサを1つ備えるよりも経済性に優れている。
【0013】
上記のプラズマCVD装置では、液晶表示装置用のTFTを製造する場合には、トレイ上に成膜する保護膜が透明膜であることが望ましい。
【0014】
プラズマCVD装置の内表面および基板搭載用のトレイには、プラズマ成分の膜が自然に付着し、水素化処理の際にスパッタされて基板上に再付着する。したがって、透明性の劣化を回避することが不可欠の液晶表示装置においては保護膜等はすべて透明膜とすることが望ましい。
【0015】
上記保護膜を形成するプラズマCVD装置では、該プラズマCVD装置で基板を処理する際に基板を載せた状態で搬送手段によって搬送されるトレイを備え、該トレイは上記の保護膜でコーティングされている。
【0016】
上記の構成により、多結晶シリコン膜を含む被処理体の水素化処理において、トレイは水素プラズマ照射によって変形等を生じないので、搬送トラブル等を発生せず、プロセスコスト低減を図ることが可能となる。このトレイは、板状のトレイであって、基板が配置される部分がくり抜かれているものが望ましい。その理由は、保護膜を形成するときに基板の陰になる部分には保護膜が形成されないので、保護膜がコーティングされた部分とコーティングされない部分との間で応力等が発生して歪みが残留する場合があるからである。トレイには、また、基板を簡便に支持する支持具が取り付けられていることが望ましい。また、プラズマCVD装置の成膜チャンバの長寿命化が得られることは、上記したとおりである。
【0017】
上記いずれかのプラズマCVD装置は、トレイを保護する保護膜がSiNである場合において、成膜チャンバの出入口に通じる直列に配列された第1加熱室および第2加熱室、ならびに基板をこれらの室から室へ搬送する搬送手段とを備えている。
【0018】
保護膜をコーティングされたトレイは、そのプラズマCVD装置に備えつけのトレイとして、プラズマCVD装置の連続運転中、一定の間隔で循環使用される。トレイを循環して水素化処理に使用するとき、成膜チャンバに導入する前に被処理体を載せたトレイは、水素化処理の処理温度である310℃程度に加熱される。この加熱を1段で室温から310℃まで加熱すると水素ガスがトレイから放出されて高い圧力になるので、真空排気を例えば10分間以上行わなければならない。しかし、この加熱を別個の2つの室で分けて行い、1段目を室温から例えば150℃程度まで、2段目を150℃から310℃程度まで加熱すると、2段目加熱の第2室の水素圧力は高圧にならず、真空排気を時間をかけて行う必要がなく、プロセス時間の短縮をすることができる。なお、第1加熱室と第2加熱室との間は開閉自在の扉で隔てられていることが望ましい。また、第2室と成膜チャンバとの間には開閉自在の扉があることが望ましいが、第2室で放出される水素量は少ないので、なくてもかまわない。
【0019】
本発明のTFT製造方法は、プラズマCVD装置を用いる薄膜トランジスタの製造方法であって、薄膜トランジスタのチャネル部を形成する多結晶シリコン膜を含む基板をプラズマCVD装置に装着するトレイであってトレイを保護する保護膜がコーティングされたトレイに取り付け、プラズマCVD装置において水素プラズマ中で水素化処理する工程と、水素化処理が行われた同じプラズマCVD装置において、水素化処理する工程と連続して行う、水素化処理工程により減厚したトレイにコーティングされた保護膜を増厚補強するようにトレイ上に保護膜を成膜すると同時に水素化処理された基板に対して、トレイ上に成膜する保護膜と同一の保護膜を成膜する工程とを備える。
【0020】
上記の構成により、同じプラズマCVD装置内で水素化処理と保護膜の成膜とを行うことができる。この結果、プロセス時間の短縮と装置設置コストの大幅低減を実現することができる。クリーンルーム内の省スペースに寄与することは言うまでもない。また、プラズマCVD装置の成膜チャンバの寿命を延長することができる。
【0022】
また水素化処理において減厚したトレイ表面の膜を増厚補強するため、トレイの表面に保護膜をコーティングする工程を別に設けなくても、被処理体に保護膜を成膜する際、トレイに保護膜が自然にコーティングされる。このトレイはこのプラズマCVD装置に備え付けのものとして、繰り返し使用することができるので、水素化処理の際に、トレイの保護膜として機能して、水素プラズマ照射を長時間受けても変形等を生じない。このため、搬送トラブルを抑制でき、プロセスコストを低減することができる。
【0023】
上記のTFT製造方法は、トレイを保護する保護膜がSiNである場合において、基板付きトレイを成膜チャンバに装着する前に2段階に加熱する2段階加熱工程を有し、その2段階加熱工程は、第1加熱室にて、基板付きトレイを水素化処理温度未満の温度にまで予備的に昇温する予備加熱の工程と、第1加熱室から搬送された予備加熱された状態の基板付きトレイを、第2加熱室にて水素化処理温度にまで昇温する仕上加熱の工程とを備えている。
【0024】
この製造方法により、第2加熱室で大量に水素ガスが放出されることはなく、成膜チャンバに被処理体を導入する以前に真空排気を、例えば10分間以上行う必要がなくなり、プロセス時間の短縮を図ることが可能となる。
【0025】
上記のTFT製造方法では、トレイを保護する保護膜が透明膜であることが望ましい。
【0026】
この構成により、液晶表示装置に用いることに支障を生じない透明膜を成膜することができる。透明膜としては保護膜および絶縁膜として信頼性の高いSiN膜を成膜することができる。
【0027】
上記のTFT製造方法では、水素化処理において、水素プラズマの照射エネルギー密度を0.2W/cm2以下に保つ。
【0028】
この製造方法により、トレイや成膜チャンバ内面の温度上昇は限定的なものとなり、温度の不均一に基づく熱ひずみが抑制され、このため、変形も抑制される。この結果、トレイの搬送等において変形した形状のために支障をきたすことが避けられる。
【0029】
上記のTFT製造方法では、基板が駆動回路一体型液晶表示装置に用いられる薄膜トランジスタが形成される基板であり、多結晶シリコンが、薄膜トランジスタを構成する多結晶シリコン膜である。
【0030】
上記のトレイの変形等は、駆動回路一体型液晶表示装置のTFTにおける多結晶シリコンの水素化処理が長時間にわたること、および液晶表示装置用の大型の基板を載せるトレイが大型であることのために、特に問題となる。そのため、本発明の製造方法を適用することにより、非常に有効に上記の効果を得ることができる。
【0031】
【発明の実施の形態】
次に本発明の実施の形態について図面を用いて説明する。
【0032】
(実施の形態1)
まず、ガラス基板11の上に下地膜12として、例えば、SiN膜、酸化膜または酸化膜とSiN膜との2層膜をプラズマCVD法により形成する。その後、アモルファスシリコン膜13を減圧CVD法またはプラズマCVD法により成膜し、アモルファスシリコン膜13を多結晶体化する(図1)。結晶化の方法として、例えば、レーザアニール、固相成長等が挙げられる。図2に示すように、チャネル形状にパターニングした多結晶体シリコン膜14を設けた後、図3に示すように、多結晶体上にゲート絶縁膜となる酸化シリコン膜15をプラズマCVDで形成する。その後、ゲート電極となるCr層をスパッタリングにより成膜し、ゲート電極形状16にパターニングする(図4)。その後、イオン注入によって、チャネル領域19の両側にソース/ドレイン領域17、19を形成し、層間絶縁膜21をプラズマCVD法により成膜する(図5)。次いで、コンタクトホールを形成し、ソース/ドレイン配線を成膜し、図6に示すように、配線形状22,23にパターニングする。この後、ソース/ドレイン領域の活性化を目的に400〜500℃程度に加熱される。水素化処理(水素パッシベーション)は、この活性化処理の後で行われる。水素化処理をした後、400〜500℃程度に加熱されると水素化した部分から水素が失われる場合がある。したがって、多結晶体シリコンを水素化処理するのに障害にならない堆積物のみがある段階で、かつ、後の工程で400〜500℃程度に加熱されることがない図6の段階の後において、水素化処理は行われる。
【0033】
水素化処理は、図7に示すプラズマCVD装置を用いて水素プラズマを照射することにより行う。図7において、このプラズマCVD装置は、高周波電源7において発生する高周波電力をプラズマCVD装置の本体(成膜チャンバ)3にバランス良く入力するためのマッチング部10を備えている。このマッチング部10は、2つの可変コンデンサ5,6と、インダクタンス8と、2つの固定コンデンサ1,2と、その2つの固定コンデンサの間を切り換える切換スイッチ4とを備えている。可変コンデンサ6と各固定コンデンサ1,2とは、成膜チャンバ3と並列になるように接地されている。2つの固定コンデンサのうち、透明膜であるSiN膜コーティング用のマッチング固定コンデンサ1の容量は1200pF程度であり、水素プラズマ発生にマッチングをとる固定コンデンサ2の容量は800pF程度である。可変コンデンサ6によって調節できない程度のマッチング条件に対する容量の相違を、切換スイッチ4により切り換えて固定コンデンサ1または固定コンデンサ2を用いることにより埋め合わせ、マッチング条件とする。水素化処理における水素プラズマ発生の際には、固定コンデンサ2を用い、微調節は可変コンデンサ5,6を用いて高周波電力の入力のマッチングをとる。水素化処理の際には、トレイは、例えば、図8に示すように2枚のトレイ31を背中合わせに配置して表側に搭載した被処理体32に水素プラズマ30を照射する。この2枚のトレイ31は、ともに被処理体32が配置されている部分が開口されているくり抜き部33を有し、さらに被処理体を簡便に支持する支持具34を備えている。
【0034】
水素化処理の後に、図9に示すように、TFTの被処理体の上に透明保護膜として、SiN膜を成膜する。このSiN膜の成膜は、TFTの被処理体の上にも、またトレイ表面および成膜チャンバの内表面に対しても行う。したがって、トレイ表面にSiN膜を形成するために別のプラズマCVD装置を用いなくてもよい。このSiN膜の成膜条件は、水素化処理条件によって変動する。しかし、水素プラズマ照射時のSiN膜のエッチング速度が約1nm/minであるので、少なくとも、SiN膜がなくなる前にSiN膜をコーティングする。このSiN膜のコーティング時には、固定コンデンサ1を用いてコーティング成分のプラズマを発生させる。
【0035】
上記のように、1つのプラズマCVD装置にマッチング用の2つの固定コンデンサを設けることにより、プロセス時間と高価なプラズマCVD装置の数とを減少することができる。さらに、トレイと成膜チャンバの損傷とそれに伴う搬送トラブルを防止したうえで、多結晶体シリコンの水素化処理を十分行うことができる。また、クリーンルームの省スペースを実現することができる。このため、低価格で安定して高性能を確保したTFTを得ることが可能となる。
【0036】
(実施の形態2)
実施の形態1のパッシベーション膜形成の際、TFTの被処理体だけでなく、成膜チャンバの内面およびトレイ表面にも透明膜であるSiN膜を形成することができる。実施の形態2においては、上記のSiN膜が形成されたトレイおよび成膜チャンバを用いて水素化処理を行うに際して、被処理体を載せたトレイの加熱を2段階に分けて行う。2段階の加熱は、開閉自在の扉で隔てられた第1加熱室と第2加熱室とにおいて行われる。例えば、第1加熱室での1段目において、第2加熱室との間の扉を閉ざした状態で室温から150℃程度まで加熱し、その後、第2加熱室に移送してその温度から300℃程度まで加熱する。
【0037】
比較のために行った1室のみで300℃程度にまで急激に加熱すると、トレイ等をコーティングしていたSiN膜中に含まれていた水素が一気に抜け、図10に示すように、500Pa程度にまで圧力が上昇し、これを排気するのに10分間以上を要する。この排気のために、水素化処理のプロセス時間は延長されるので、製造能率を低下させることになる。
【0038】
一方、本発明のように、2室において2段階に分けて加熱すると、第1加熱室および第2加熱室ともに、真空排気に時間をかけなくても、加熱に伴って数十Pa程度にまで圧力が上昇するだけである。図10において、加熱室を2つに分けた場合は第2加熱室における圧力を表示している。上記の加熱方法により、真空排気に時間をかける必要がなくなり、水素化処理のプロセスを短縮して製造能率を高めることが可能となる。なお、第1加熱室として、加熱室を特別に設けてもよいが、設けずに、プラズマCVD装置のローダにおいて第1段階の加熱を行ってもよく、むしろ好ましい。この場合には上記ローダに連続して第2加熱室を設け、その第2加熱室から成膜チャンバに被処理体を送り込むことになる。
【0039】
(実施の形態3)
トレイ表面および成膜チャンバ内面に透明膜をコーティングした状態で、図6に示した段階の被処理体に、水素化処理の水素プラズマのエネルギ密度を変えて照射した。その照射中の基板温度および照射後のチャネル部の電荷担体の移動度を測定した。図11は、移動度に及ぼす水素プラズマを励起するためのRFパワーの影響を示し、また図12は、基板温度に及ぼす水素化処理時間の影響を示す。図11および図12において、RFパワーをトレイの面積6800cm2で割った値を水素プラズマのエネルギ密度にしている。したがって、0.2W/cm2のRFパワーは、1360Wとなる。温度上昇を極力抑制する場合、本発明においては、水素プラズマのエネルギ密度は0.2W/cm2以下にするが、これは1360W以下のRFパワーに相当する。このエネルギ密度を保つことにより、基板の温度上昇は20℃程度以下に抑えられ、しかも十分高い移動度を得ることができる。この結果、トレイの変形も小さい範囲に限定され搬送トラブルを生じることがない。
【0040】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含む。
【0041】
【発明の効果】
本発明により、液晶表示装置用のTFTの製造において、水素化処理および保護膜の成膜処理を行うプラズマCVD装置の台数を減らし、かつプロセス時間の短縮をはかることができる。プラズマCVD装置の成膜チャンバの寿命を延長することもできる。また、これらの処理において用いられる被処理体を載せるトレイは、多結晶シリコンの水素化処理を長時間行っても変形等が抑制される。さらに、クリーンルームの省スペースが可能となる。このため、TFTの製造装置とメンテナンス費用との削減、工程短縮、およびトレイ変形等が原因となって発生する搬送トラブルを防止することができる。さらに、水素化処理の加熱に際して、時間ロスを減少させ製造能率を高めることができる。
【図面の簡単な説明】
【図1】 実施の形態1で製造した液晶表示装置用TFTにおいて、基板に下地膜とアモルファスシリコンを成膜した段階の断面図である。
【図2】 図1の状態においてアモルファスシリコンを多結晶体化してチャネル形状にパターニングした段階の断面図である。
【図3】 図2の状態の上にゲート絶縁膜を成膜した段階の断面図である。
【図4】 図3の状態にゲート配線用金属膜を成膜してゲート配線にパターニングした後に、イオン注入してソース/ドレイン領域を形成した段階の断面図である。
【図5】 図4の状態の上に層間絶縁膜を成膜した段階の断面図である。
【図6】 図5の状態の層間絶縁膜にコンタクトホールを設け、ソース/ドレイン配線用の金属膜を成膜して配線形状にパターニングした段階の断面図である。
【図7】 実施の形態1において使用したプラズマCVD装置の概略構成図である。
【図8】 実施の形態1での水素化処理におけるトレイ上の基板の配置を示す斜視図である。
【図9】 水素化処理を行った後、透明保護膜を形成した段階の断面図である。
【図10】 実施の形態2の水素化処理の前段階における加熱時の圧力推移を示す図である。加熱室を2室にした場合は、第2加熱室における圧力を表示。
【図11】 実施の形態3におけるTFTチャネル部の各電荷担体の移動度に及ぼす水素化処理のRFパワーの影響を示す図である。水素化処理時間:60分間
【図12】 実施の形態3の水素化処理時の基板温度に及ぼす水素化処理時間の影響を示す図である。
【図13】 一般的なTFTチャネル部の各電荷担体の移動度に及ぼす水素化処理時間の影響を示す図である。RFパワー:1500W
【符号の説明】
1 水素プラズマ発生用入力マッチング固定コンデンサ、2 透明膜の成分のプラズマ発生用入力マッチング固定コンデンサ、3 成膜チャンバ、4 切換スイッチ、5,6 可変コンデンサ、7 高周波電源、8 インダクタンス、10高周波電力マッチング部、11 液晶表示装置用TFT基板、12 下地膜、13 アモルファスシリコン膜、14 チャネル形状多結晶体シリコン、15 ゲート絶縁膜、16 ゲート配線、17,18 ソース/ドレイン領域、19 チャネル領域、21 層間絶縁膜、22,23 ソース/ドレイン配線、24 透明保護膜(SiN膜)、30 プラズマ、31 トレイ、32 被処理体(基板)、33 トレイのくり抜き部、34 支持具。
Claims (7)
- プラズマCVD装置を用いる薄膜トランジスタの製造方法であって、
前記薄膜トランジスタのチャネル部を形成する多結晶シリコン膜を含む基板を前記プラズマCVD装置に装着するトレイであって前記トレイを保護する保護膜がコーティングされた前記トレイに取り付け、前記プラズマCVD装置において水素プラズマ中で水素化処理する工程と、
前記水素化処理が行われた同じ前記プラズマCVD装置において、前記水素化処理する工程と連続して行う、前記水素化処理工程により減厚した前記トレイにコーティングされた前記保護膜を増厚補強するように前記トレイ上に保護膜を成膜すると同時に前記水素化処理された前記基板に対して、前記トレイ上に成膜する前記保護膜と同一の保護膜を成膜する工程とを備える薄膜トランジスタの製造方法。 - 前記トレイを保護する前記保護膜がSiNである場合において、前記薄膜トランジスタの製造方法は、前記基板付きトレイを成膜チャンバに装着する前に2段階に加熱する2段階加熱工程を有し、その2段階加熱工程は、第1加熱室にて、前記基板付きトレイを水素化処理温度未満の温度にまで予備的に昇温する予備加熱の工程と、前記第1加熱室から搬送された予備加熱された状態の前記基板付きトレイを、第2加熱室にて水素化処理温度にまで昇温する仕上加熱の工程とを備える、請求項1に記載の薄膜トランジスタの製造方法。
- 前記トレイを保護する前記保護膜が透明膜である、請求項1または2に記載の薄膜トランジスタの製造方法。
- 前記水素化処理において、水素プラズマの照射エネルギー密度を0.2W/cm2以下に保つ、請求項1〜3のいずれかに記載の薄膜トランジスタの製造方法
。 - 前記基板が駆動回路一体型液晶表示装置に用いられる薄膜トランジスタが形成される基板であり、前記多結晶シリコンが、前記薄膜トランジスタを構成する多結晶シリコン膜である、請求項1〜4のいずれかに記載の薄膜トランジスタの製造方法。
- 前記請求項1〜5のいずれかに記載の薄膜トランジスタの製造方法に用いられ、対向電極間に高周波電圧を印加してプラズマを発生させる容量結合型プラズマCVD装置において、高周波電力の入力マッチング用の第1の固定コンデンサと、前記第1の固定コンデンサと並列に配線された、高周波電力の入力マッチング用の第2の固定コンデンサと、前記第1の固定コンデンサおよび前記第2の固定コンデンサのいずれか一方または並列配線された両方を用いるために選択して切り換える切換手段とを備え、前記第1の固定コンデンサは、水素プラズマ発生用のマッチングコンデンサであり、前記第2の固定コンデンサは、前記トレイ上に成膜する前記保護膜の成分のプラズマ発生用のマッチングコンデンサである、プラズマCVD装置。
- 前記トレイを保護する前記保護膜がSiNである場合において、前記プラズマCVD装置は、成膜チャンバの出入口に通じる直列に配列された第1加熱室および第2加熱室、ならびに基板をこれらの室から室へ搬送する搬送手段とを備える、請求項6に記載のプラズマCVD装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000036452A JP3983444B2 (ja) | 2000-02-15 | 2000-02-15 | プラズマcvd装置および薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000036452A JP3983444B2 (ja) | 2000-02-15 | 2000-02-15 | プラズマcvd装置および薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001230207A JP2001230207A (ja) | 2001-08-24 |
JP3983444B2 true JP3983444B2 (ja) | 2007-09-26 |
Family
ID=18560500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000036452A Expired - Fee Related JP3983444B2 (ja) | 2000-02-15 | 2000-02-15 | プラズマcvd装置および薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3983444B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4715474B2 (ja) * | 2005-11-30 | 2011-07-06 | 株式会社島津製作所 | 太陽電池の反射防止膜成膜方法、および太陽電池反射防止膜成膜装置 |
TWI455172B (zh) | 2010-12-30 | 2014-10-01 | Semes Co Ltd | 基板處理設備、電漿阻抗匹配裝置及可變電容器 |
US11749505B2 (en) | 2021-02-23 | 2023-09-05 | Applied Materials, Inc. | Methods and apparatus for processing a substrate |
US11538663B2 (en) | 2021-02-23 | 2022-12-27 | Applied Materials, Inc. | Methods and apparatus for processing a substrate |
-
2000
- 2000-02-15 JP JP2000036452A patent/JP3983444B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001230207A (ja) | 2001-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7691692B2 (en) | Substrate processing apparatus and a manufacturing method of a thin film semiconductor device | |
KR100682163B1 (ko) | 하이브리드형 pvd-cvd 시스템 | |
JP3164956B2 (ja) | Cvdにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 | |
JPH0799321A (ja) | 薄膜半導体素子の製造方法および製造装置 | |
WO2017136141A1 (en) | Interface engineering for high capacitance capacitor for liquid crystal display | |
JP3977455B2 (ja) | 半導体装置の作製方法 | |
US6130118A (en) | Plasma reaction apparatus and plasma reaction | |
US6156627A (en) | Method of promoting crystallization of an amorphous semiconductor film using organic metal CVD | |
JP3983444B2 (ja) | プラズマcvd装置および薄膜トランジスタの製造方法 | |
JP3844526B2 (ja) | 結晶性珪素膜作製方法 | |
JP4001906B2 (ja) | 半導体装置の作製方法 | |
US6730368B1 (en) | Method of preparing a poly-crystalline silicon film | |
JP2000150389A (ja) | プラズマcvd装置およびこれを用いた半導体装置の製造方法 | |
JPH1098085A (ja) | プラズマ処理装置および薄膜トランジスタ製造方法 | |
JP4036278B2 (ja) | イオンドーピング装置 | |
JPH08316483A (ja) | 半導体の作製方法 | |
KR100221352B1 (ko) | 다결정 실리콘의 형성방법 및 형성장치 | |
JP2000243721A (ja) | 半導体装置の製造装置 | |
JP2000031081A (ja) | 半導体装置の製造方法 | |
JP2860894B2 (ja) | 半導体装置作製方法 | |
JPH10135136A (ja) | 結晶性半導体作製方法 | |
JP3073576B2 (ja) | 非単結晶半導体製造装置及び非単結晶半導体の製造方法 | |
JP2002134426A (ja) | 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法 | |
JP3797258B2 (ja) | 半導体装置の製造方法 | |
JP2005166800A (ja) | プラズマ処理装置及びその処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |