JP3980940B2

JP3980940B2 - ｐ型ＧａＮ系半導体の製造方法およびＧａＮ系半導体素子の製造方法

Info

Publication number: JP3980940B2
Application number: JP2002162556A
Authority: JP
Inventors: 広明岡川; 浩一谷口; 一行只友
Original assignee: Mitsubishi Cable Industries Ltd
Current assignee: Mitsubishi Cable Industries Ltd
Priority date: 2002-06-04
Filing date: 2002-06-04
Publication date: 2007-09-26
Anticipated expiration: 2022-06-04
Also published as: JP2004014598A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＧａＮ系半導体に添加されたｐ型不純物を活性化させ得る技術に関する。
【０００２】
【従来の技術】
ＧａＮ系半導体をｐ型とするためには、該半導体にｐ型不純物（Ｍｇ等）を添加するだけでは不十分であり、該ｐ型不純物を活性化させるための処理をさらに施さねばならない。
従来行われているｐ型不純物の主な活性化処理法としては、熱アニール（特許第２５４０７９１号）が挙げられ、それ以外にも新規な活性化処理法の開発が活発である。
【０００３】
上記新規な活性化処理法の１つとして、ｐ型不純物をドープしたＧａＮ系半導体に高周波電界を印加する方法が提案されている（特開２００１−３５１９２５）。この方法は、ｐ型不純物をドープしたＧａＮ系半導体を一対のＲＦ（高周波）電極間に接触させて配置し、高周波電界を印加するという方法である。該高周波電界の印加によって、ｐ型不純物が活性化され、ｐ型ＧａＮ系半導体が得られる。
【０００４】
【発明が解決しようとする課題】
しかし、本発明者等が、上記高周波電界を印加して行う活性化処理法について検討したところ、次の問題が存在していることがわかった。
先ず、活性化処理すべきＧａＮ系半導体は、通常、サファイアなど他の材料からなるウエハ上に層として成長させたものであるため、図４（ａ）に示すように、このウエハを含んだ積層構造体Ａ１０には、ＧａＮ系半導体層とウエハとの熱膨張係数差に起因した大きな反りやうねりが生じている。加えて、図４（ｂ）中に示すように、積層構造体Ａ１０の表面（特に成長したＧａＮ系半導体層表面）には、ミクロに見ると凹凸が多数存在しており、また意図的に凹凸構造を加工している場合もある。
本発明者等の見出した問題とは、このような大きな反り・うねりや、微細な凹凸が存在するために、図４（ａ）、（ｂ）に示すように、平板状のＲＦ電極Ｐ１０、Ｐ１１が積層構造体表面に均等に面接触できていないという問題である。そのために、ＧａＮ系半導体層には部分的に電界集中が生じ、得られたｐ型ＧａＮ系半導体層を詳細に調べるとｐ型活性化が不均一となっており、ひどい場合には、電界集中によって積層構造体の破壊が生じる場合もあることが分かった。
またさらに、電界集中の結果、沿面放電が生じやすいという問題も存在することがわかった。
【０００５】
本発明の課題は、上記問題を解決し、ＧａＮ系半導体に添加されたｐ型不純物の活性化をより均一に行うことができ、沿面放電を抑制することも可能な、ｐ型ＧａＮ系半導体の製造方法、およびＧａＮ系半導体素子の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は以下の特徴を有するものである。
（１）ｐ型不純物を含むＧａＮ系半導体に、液体電極を介して、ｐ型不純物を活性化させ得る電圧を印加することを特徴とする、ｐ型ＧａＮ系半導体の製造方法。
【０００７】
（２）上記ｐ型不純物を含むＧａＮ系半導体が、結晶基板上に形成されたＧａＮ系半導体からなる積層体中に含まれる、ｐ型不純物添加ＧａＮ系半導体層であって、該積層体の上面には一方の電圧印加用電極となる液体電極を接触させ、結晶基板の裏面には他方の電圧印加用電極となる液体電極を接触させ、両電圧印加用電極間に上記電圧を印加するものである、上記（１）記載の製造方法。
【０００８】
（３）上記電圧が高周波電圧である、上記（１）または（２）記載の製造方法。
【０００９】
（４）ｐ型不純物を含むＧａＮ系半導体層に、液体電極を介して、該ｐ型不純物を活性化させ得る電圧を印加する工程を有することを特徴とする、ＧａＮ系半導体素子の製造方法。
【００１０】
（５）上記電圧が高周波電圧である、上記（４）記載の製造方法。
【００１１】
【発明の実施の形態】
図１は、本発明の製造方法に従って、ｐ型不純物を含有するＧａＮ系半導体に電圧を印加し、該ｐ型不純物の活性化（以下、「ｐ型活性化」ともいう）を行っている状態を示す図である。同図に示すように、本発明の製造方法は、電圧印加用電極（両極）のうち少なくとも一方の電極Ｐ１に液体電極を用い、該液体電極を介して、ｐ型不純物を含むＧａＮ系半導体１に、ｐ型不純物を活性化させ得る電圧を印加することを特徴とする。
同図の例では、結晶基板Ｂ上にＧａＮ系半導体層１を成長させてなる積層構造体Ａの両面に液体電極Ｐ１、Ｐ２を接触させるために、絶縁材料からなる容器（絶縁容器）Ｃ１、Ｃ２内をそれぞれ被せて固定し、該容器内に液体電極の材料を充填して電極Ｐ１、Ｐ２とし、該容器Ｃ１、Ｃ２を貫通する配線によって電源装置へと接続している。
【００１２】
当該製造方法は、ｐ型ＧａＮ系半導体の製造方法としてだけでなく、ｐ型ＧａＮ系半導体を有する全てのＧａＮ系半導体素子（ＧａＮ系発光素子、ＧａＮ系受光素子、その他、ＧａＮ系半導体を用いた素子・ＩＣなど）の製造方法として、特にそのなかのｐ型不純物の活性化工程として有用である。
【００１３】
電圧印加用電極の少なくとも一方の電極に液体電極を用いることによって、加工対象のＧａＮ系半導体に反りやうねり、微細な凹凸があっても、半導体の表面全体に接触でき、ＧａＮ系半導体内に均一な電界を生じさせることができる。
ＧａＮ系半導体が、図１のように、結晶基板Ｂ上に成長したものである場合には、少なくとも該ＧａＮ系半導体層１に接する側の電圧印加用電極Ｐ１に液体電極を用いることが好ましく、同図のように、結晶基板Ｂの裏面側の電圧印加用電極Ｐ２にも液体電極を用いることがより好ましい態様である。
ＧａＮ系半導体内に均一な電界が生じる結果、ｐ型不純物の活性化も均一に行われる。また、ＧａＮ系半導体を液体（液体電極）で均一な接触状態にて覆っているため、沿面放電が抑制される。さらには、液体電極の温度を調節することによって、ＧａＮ系半導体全体をむらなく均一に加熱することができ、ｐ型不純物の活性化がより促進される利点がある。
【００１４】
図１の例では、加工対象のＧａＮ系半導体の形態を、サファイアなどの結晶基板Ｂ上に成長したＧａＮ系半導体層１として示しているが、これに限定されず、単独のＧａＮ系半導体部材であっても、後述のように、ＧａＮ半導体素子を製造する際の、結晶基板上に形成された積層体のうちの１以上の層であってもよい。
【００１５】
従来技術の説明において述べたとおり、ＧａＮ系半導体素子の製造では、通常、サファイアやＳｉＣなどからなる結晶基板（ウエハ）上にＧａＮ系半導体層を気相成長させているので、従来法による高周波電圧の印加では、反り、凹凸などに起因する問題が多い。よって、このような反りの生じ易い積層状・ウエハ状のもの、さらには、表面に凹凸加工がされているものを、活性化の対象とする場合に、液体電極を用いた本発明の有用性が最も顕著となる。
【００１６】
図２は、本発明の製造方法によって、ＧａＮ系半導体発光素子を製造する場合のｐ型活性化工程の例を示している。同図の例では、サファイア基板（ウエハ）Ｂ上に、バッファ層（図示せず）を介して成長させたＧａＮ系半導体層（１１、１２、１３、１４）からなる積層体Ｓをｐ型活性化処理の対象としている。
図２は、積層構造を明確に示すために部分的に拡大しているが、加工対象物に対して液体電極を接触させるための全体的な構成は図１と同様であって、積層体Ｓの上面には一方の電極Ｐ１となる液体電極を絶縁容器Ｃ１に収容して接触させ、結晶基板の裏面には他方の電極Ｐ２となる液体電極を絶縁容器Ｃ２に収容して接触させ、両電極間に、ｐ型不純物を活性化させ得る電圧を印加している。
【００１７】
図２（ａ）の例における積層体は、ＧａＮ系ＬＥＤを構成するための積層構造を有するものであって、素子化のためのさらなる加工は施されておらず、サファイアウエハ基板上に形成された平坦な積層状態となっているが、大きな反りが存在している。
該積層体の構成は、下層側から順に、ｎ型ＧａＮ層（コンタクト層、クラッド層兼用）１１、ＧａＮ系発光層（活性層のような単一層であっても、多重量子井戸構造のような多層であってもよい）１２、ｐ型不純物添加のＡｌ_0.1Ｇａ_0.9Ｎクラッド層１３、ｐ型不純物添加のＧａＮコンタクト層１４となっている。
ここで例示している積層構成は単なる一例であって、ＧａＮ系ＬＥＤの素子構造、その他、ＧａＮ系半導体レーザー、ＧａＮ系受光素子、ＧａＮ系半導体からなる集積回路などの構造については、従来公知のものを参照してよい。
【００１８】
図２（ｂ）の例では、積層体に対して、さらに個々の素子毎に必要な構造がＲＩＥによってエッチング加工されている。即ち、ｎ型電極を形成すべくｎ型層１１を部分的に露出させるための凹部ｍが、ウエハ上での素子の配列に従って形成されている。同図の状態に加えてさらに、ｎ型電極、ｐ型電極が形成された段階のものに液体電極を接触させてｐ型活性化処理を行ってもよい。
【００１９】
本発明の製造方法によれば、図２（ｂ）の例のように、凹凸加工された対象物であっても、電圧印加用電極として液体電極を用いているので、凹部内細部まで液体電極が行き渡って接触し、ｐ型不純物の均一な活性化が可能となる。
【００２０】
電圧印加用電極間に印加すべき電圧は、ｐ型不純物を活性化させ得るものであればよいが、特開２００１−３５１９２５号公報に記載されているように、周波数１００ＧＨｚ以下の高周波電界、好ましくは１０ｋＨｚ以上、４００ＭＨｚ以下の高周波電界が作用するような高周波電圧を印加することが好ましい。電界強度の大きさは、１０Ｖ／ｃｍ以上１５ＭＶ／ｃｍ以下とすることが好ましい。液体電極としたことにより電界集中による破壊電界強度は、前記公報に記載されている値よりも向上する。
【００２１】
電圧印加用電極として用いる液体電極自体について、また、液体電極を対象物に接触させるためのシール技術や配線技術自体については、強誘電体（ＬｉＮｉＯ₃など）を用いる光学分野の分極反転技術における液体電極を用いる手法を参照してもよい。
強誘電体を用いる光学分野は、本発明が属するＧａＮ系半導体の分野とは、全く異なる分野ではあるが、本発明者等は、液体電極自体、液体電極を対象物に接触させるためのシール技術や配線技術自体については、ＧａＮ系半導体への適用が可能であることを本発明において想到している。
【００２２】
上記液体電極を構成する溶媒としては、水、ポリオール、またはこれらの混合物などが挙げられる。また、電解質材料としては、塩化リチウム、塩化ナトリウム、塩化カリウムなどが挙げられる。またガリウム、インジウム、水銀などの液体金属などを用いることも可能である。後述のように高温下での電圧印加を行うのであれば、その温度に応じて、沸騰せず、利用可能なものを選択すればよい。
【００２３】
液体電極を介して活性化用の電圧を印加するに際しては、液体電極、ＧａＮ系半導体を含めた全体を、電圧印加に適した温度（５０℃〜４００℃程度）に昇温しておくことが好ましい。なお、前記温度範囲の中から、液体電極として用いる液体、後述の絶縁流体が蒸発しない値を適宜選択すればよい。
昇温方法としては、加工対象のＧａＮ系半導体（層）に液体電極を接触させたセット状態で、全体を絶縁流体中に置き、絶縁流体を加熱し昇温するという方法が挙げられる。この方法によれば、ＧａＮ系半導体表面における意図しない沿面放電をさらに抑制することができ、特に高電圧が必要なときに有用である。
前記絶縁流体としては、シリコンオイルなどの絶縁油、フロリナートなどの不活性絶縁液体、ＳＦ６などの絶縁ガスなどを用いることができる。
【００２４】
液体電極をＧａＮ系半導体やサファイア基板などの加工対象物に接触させる場合には、図１に示すように、液体電極Ｐ１、Ｐ２をそれぞれ絶縁容器Ｃ１、Ｃ２に収容するなどして、液体電極だけを単独で加工対象物に接触させてもよい。また、図３に示すように、柔軟で液体保持可能な濾紙などの素材Ｐ１１、Ｐ１２にいったん液体電極を含浸させ、その素材Ｐ１１、Ｐ１２を加工対象物に接触させることで、液体電極を接触させても良い。同図の例では、配線と濾紙との接続のために導体板Ｐ１１０、Ｐ１２０を用いている。図３のような態様によっても、液体電極は、ＧａＮ系半導体の凹凸の細部に行き渡ることができる。
【００２５】
本発明でいうＧａＮ系半導体とは、Ｉｎ_XＧａ_YＡｌ_ZＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１、Ｘ＋Ｙ＋Ｚ＝１）で示される化合物半導体であって、例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮなどが重要な化合物半導体として挙げられる。例えば、Ｉｎ_XＧａ_1-XＮ（０＜Ｘ＜１、特に、波長４２０ｎｍ以下の紫外線を発し得るものとして０．０１５≦ｘ≦０．１０）は、紫外線光源としての用途が期待され、重要である。
【００２６】
ｐ型ＧａＮ系半導体を形成するために添加されるｐ型不純物は、公知のものを用いてよく、例えば、Ｍｇ、Ｚｎ，Ｂｅ、Ｃなどが挙げられる。
【００２７】
ＧａＮ系半導体の成長に用いられる結晶基板としては、例えば、サファイア（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、ＧａＮ、ＡｌＮ、Ｓｉ、スピネル、ＺｎＯ、ＧａＡｓ、ＮＧＯなどが挙げられる。
これら結晶基板上にＧａＮ系半導体層を成長させる方法としては、ＨＶＰＥ法、ＭＯＶＰＥ法、ＭＢＥ法などが挙げられる。
その他、ＧａＮ系半導体素子の製造のために適宜必要となる、ＧａＮ系低温成長バッファ層を用いる技術、ＧａＮ系結晶の転位密度低下のための技術（選択成長法、結晶基板面に凹凸加工して行うラテラル成長やファセット成長の技術など）、パターニング技術、素子電極材料と構造、分断技術などについては、公知の技術を参照してよい。
【００２８】
【実施例】
本実施例では、ｐ型活性化の状態を観察するための試料として（サファイア基板／ＡｌＮ低温バッファ層／アンドープのＧａＮ結晶層／ｐ型不純物添加のＧａＮ結晶層）からなる積層体を形成し、本発明の製造方法に従ってｐ型活性化を行った。
【００２９】
（試料の作製）
直径２インチのサファイア基板（ウエハ）をＭＯＶＰＥ装置に設置し、１１００℃に昇温してサーマルエッチングを行った。
次に、成長温度を３７５℃に下げ、トリメチルアルミニウム（以下ＴＭＡ）およびアンモニア（以下ＮＨ₃）を原料として、ＡｌＮ低温バッファー層を形成した。
次に、１０００℃に昇温し、トリメチルガリウム（以下ＴＭＧ）、ＮＨ₃を原料として、アンドープのＧａＮ層を３μｍ成長させた。
次に、ｐ型不純物原料としてビスシクロペンタジエニルマグネシウム（以下ＣＰ２Ｍｇ）を加えたＧａＮ層を０．５μｍ形成し、試料を得た。
【００３０】
（ｐ型不純物の活性化処理）
ＭＯＶＰＥ装置から上記試料を取り出し、図１に示すように、テフロン（登録商標）製の絶縁容器Ｃ１、Ｃ２で試料の両板面を挟み込み、絶縁容器中に液体電極Ｐ１、Ｐ２として塩化カリウム水溶液を充填した。
試料の両板面に接触させた液体電極Ｐ１、Ｐ２を、それぞれ絶縁容器を貫通させた接続用配線を通じて電源（電界印加装置）の両極出力端子へと接続し、試料に対して、周波数１３．５６ＭＨｚの高周波電界を電界強度１０ｋＶ／ｃｍにて３分間作用させ、ｐ型不純物の活性化処理を行った。
【００３１】
（評価）
ｐ型活性化処理された上記試料のｐ型ＧａＮ層表面に、５ｍｍ角サイズのＨａｌｌ測定サンプルを２５個取れるように電極を形成し、正孔濃度を測定したところ、２５個全ての測定サンプルで測定ができ、いずれの測定サンプルの正孔濃度も、ほぼ等しく１．２×１０¹⁸ｃｍ^-3であった。
このことから、ウエハ全体として均一な活性化処理が可能であり、個々の素子に着目しても、好ましいｐ型活性化が可能であることが確認できた。
【００３２】
【発明の効果】
以上のように、液体電極を用いた電圧印加によって、ｐ型不純物の活性化をより均一に行うことができ、また、沿面放電を抑制することが可能な、ｐ型ＧａＮ系半導体の製造方法、およびＧａＮ系半導体素子の製造方法が提供できるようになった。
【図面の簡単な説明】
【図１】本発明の製造方法による加工工程の一例を概略的に示す図である。
【図２】本発明の製造方法によって、ＧａＮ系半導体素子を製造する場合の工程の例を概略的に示す図である。
【図３】本発明の製造方法において、加工対象物に液体電極を接触させる際の他の態様を概略的に示す断面図である。
【図４】従来の製造方法において、加工対象物に固体電極を接触させた際の問題点を示す断面図である。
【符号の説明】
１ｐ型不純物を含むＧａＮ系半導体
Ｐ１、Ｐ２液体電極

Claims

ｐ型不純物を含むＧａＮ系半導体に、液体電極を介して、ｐ型不純物を活性化させ得る電圧を印加することを特徴とする、ｐ型ＧａＮ系半導体の製造方法。
上記ｐ型不純物を含むＧａＮ系半導体が、結晶基板上に形成されたＧａＮ系半導体からなる積層体中に含まれる、ｐ型不純物添加ＧａＮ系半導体層であって、該積層体の上面には一方の電圧印加用電極となる液体電極を接触させ、結晶基板の裏面には他方の電圧印加用電極となる液体電極を接触させ、両電圧印加用電極間に上記電圧を印加するものである、請求項１記載の製造方法。
上記電圧が高周波電圧である、請求項１または２記載の製造方法。
ｐ型不純物を含むＧａＮ系半導体層に、液体電極を介して、該ｐ型不純物を活性化させ得る電圧を印加する工程を有することを特徴とする、ＧａＮ系半導体素子の製造方法。
上記電圧が高周波電圧である、請求項４記載の製造方法。