JP5019787B2 - 半導体積層体の処理方法、および窒化物系半導体発光素子の製造方法 - Google Patents

半導体積層体の処理方法、および窒化物系半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5019787B2
JP5019787B2 JP2006142990A JP2006142990A JP5019787B2 JP 5019787 B2 JP5019787 B2 JP 5019787B2 JP 2006142990 A JP2006142990 A JP 2006142990A JP 2006142990 A JP2006142990 A JP 2006142990A JP 5019787 B2 JP5019787 B2 JP 5019787B2
Authority
JP
Japan
Prior art keywords
nitride
layer
semiconductor
type
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006142990A
Other languages
English (en)
Other versions
JP2007317726A (ja
Inventor
明雄 相生
淳 小河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006142990A priority Critical patent/JP5019787B2/ja
Publication of JP2007317726A publication Critical patent/JP2007317726A/ja
Application granted granted Critical
Publication of JP5019787B2 publication Critical patent/JP5019787B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、低抵抗なp型窒化物系半導体層を含む窒化物系半導体層を有する半導体積層体の処理方法、および窒化物系半導体発光素子の製造方法に関する。
窒化物系半導体層を成長させた半導体積層体は、比較的短波長の紫外線領域から赤色を含む可視光領域までの広い波長領域の発光が可能であり、半導体レーザダイオード(LD)や、発光ダイオード(LED)などを構成する材料として広く用いられている。
窒化物系半導体に関して、旧来、気体雰囲気中でアニーリングすることにより、p型ドーパントと結合している水素を出して、低抵抗なp型窒化物系半導体層とする手法が用いられてきた。
この際、アニーリングは高温で処理することによって行なわれるために、窒化物系半導体層の分解がおこり、その結晶性が悪くなるという問題点が生じる。そこで、窒化物系半導体の分解圧以上で加圧した窒素雰囲気のもと、400℃以上の温度でアニーリングを行なったり、半導体積層体をさらにキャップ層で覆ったのちにアニーリングを行なったりすることで分解を防ぐ技術が用いられていた(特許文献1参照)。
特開平5−183189号公報
しかしながら、気体中、具体的には、窒素中でアニールする場合、窒化物系半導体層を成長させた半導体積層体を均一に加熱しないと、p型窒化物系半導体層の抵抗率に分布が生じるため、量産性の観点から好ましくない。
たとえば、図5に示すような装置510に、該半導体積層体101を立てて、ランプ501による輻射熱で加熱する場合、ランプ501から影になる部分とランプ501からの輻射が直接照射される部分の間に、温度差が生じてしまい、好ましくない。
そこで、半導体積層体101の抵抗率の面内分布を向上させるには、図6に示すような、プレート601上に半導体積層体101の全体が接するように設置する方法が考えられる。しかしながら、該方法では、プレート601上に半導体積層体101の全体を置く必要があり、多数をアニールする場合、装置面積、加熱源の大型化が必要となる。
基本的に、ガス中で熱処理する場合、ドーパントを不活化していた水素が結合から外れた場合、p型窒化物系半導体層表面に凝集し、表面から離脱しにくい傾向にある。このため、凝集していた水素が再度p型窒化物系半導体層中のドーパントと結合し、局所的に抵抗率を上げることがある。
したがって、前記のように、従来の方法では、該半導体積層体を、均一性良く、かつ大量にp型窒化物系半導体層の抵抗を低くするという点で十分でなく、さらなる量産化に適した方法が模索されていた。
本発明は、上記問題点を鑑みて、低抵抗、かつ抵抗率の面内均一性に優れたp型窒化物系半導体層を備える半導体積層体の処理方法を提供し、もって、窒化物系半導体発光素子を量産製造する方法を提供すること目的とする。
本発明は、基板に複数の窒化物系半導体層を成長してなる半導体積層体を、液体処理することを特徴とする半導体積層体の処理方法である。
また、本発明は、前記液体処理の温度は、50℃以上、400℃未満であることが好ましい。
また、本発明は、前記液体処理は、融点が400℃以下の液体を用いることが好ましい。
また、本発明は、前記液体は、水、エタノール、メタノール、インジウム、カリウム、ガリウム、セシウム、セレン、タリウム、ナトリウム、フランジウム、ボロニウム、ルビジウムを少なくとも1種以上含む液体であることが好ましい。
また、本発明は、前記液体中には、窒素、アルゴン、二酸化炭素、酸素、アンモニアを少なくとも1種以上含むことが好ましい。
また、本発明は、前記液体と共存するガスは、窒素、アルゴン、二酸化炭素、酸素、アンモニアを少なくとも1種以上含むガスであることが好ましい。
また、本発明は、前記液体中には、不純物として、Ga23、Si、Mg、Zn、C、Al、In、Ga、Nを少なくとも1種以上含むことが好ましい。
また、本発明は、処理方法を製造工程に含むことを特徴とする窒化物系半導体発光素子の製造方法である。
ガス中での気相処理によってアニールする場合、ドーパントを不活化していた水素が結合から外れた場合、p型窒化物系半導体層表面に凝集し、表面から離脱しにくい傾向にあるが、液体処理では凝集した水素が該窒化物系半導体表面から取り除かれて、再度、該窒化物系半導体層に取り込まれることなく、一旦、低抵抗化したp型窒化物系半導体層は、低抵抗な状態が保持される。
液体処理は、50℃以上400℃未満で行なうことから、窒化物系半導体層のp型ドーパントと結合している水素を効率良く切断することが出来る。50℃未満では、p型窒化物系半導体層のp型ドーパントと水素との結合を切断することが困難であり、400℃以上では、窒化物系半導体層が相互作用し、ウィスカー状の結晶が成長することがあるため好ましくないからである。
また、前記液体が、水、エタノール、メタノール、インジウム、カリウム、ガリウム、セシウム、セレン、タリウム、ナトリウム、フランジウム、ボロニウム、ルビジウムを少なくとも1種以上含む液体であることによって、低抵抗、かつ抵抗率の面内均一性に優れたp型窒化物系半導体層を備える半導体積層体、特に窒化物系半導体発光素子を量産製造することが可能となる。そして、液体中で処理する場合の方が、半導体積層体の均熱性が向上し、その設置方法に依存しないため、大量に半導体積層体をアニールすることができ、効果的な処理を行なうことができる。
また、前記液体中に、窒素、アルゴン、二酸化炭素、酸素、アンモニアを少なくとも1種以上含むことによって、結合から外れてp型窒化物系半導体層の表面で凝集している水素が、効率的に取り除かれ、再度、p型窒化物系半導体層に取り込まれることなく、一旦、低抵抗化したp型窒化物系半導体層は、低抵抗な状態が保持される。
また、Ga23、Si、Mg、Zn、C、Al、In、Gaが液体中に存在することにより、結合から外れて、該窒化物系半導体層の表面で凝集している水素が効率的に取り除かれ、再度、該窒化物系半導体層に取り込まれることなく、一旦、低抵抗化したp型窒化物系半導体層は、低抵抗な状態が保持される。
<半導体積層体>
本発明の半導体積層体は、窒化物系半導体層を基板上に複数積層してなる。窒化物系半導体層とは、具体的には、AlGaN、InGaN、GaNなど窒素を含む半導体、もしくはこれらの混晶半導体をいう。以下、本発明における半導体積層体の構造を図2に基づいて説明する。
基板200上には、MOCVD(有機金属気相成長法)法で成長を行なった窒化物系半導体層210を有する。基板200としては、具体的には、サファイア基板などを用いる。
基板200の上に100〜300Åのn型バッファ層201が積層し、その上に順次アンドープ層202、3〜11μmのn型クラッド層203、バリア層と井戸層からなる15〜20nmの活性層204、15〜45nmのp型クラッド層205、50〜100nmのp型コンタクト層206が積層した構造となっている。
以上の基板200上に形成された半導体積層は、全て窒化物系半導体によって形成される。
活性層204は、窒化物系半導体をレーザなどに扱う際の多重量子井戸式構造であり、この構造に関しては特に限定はなく、前記バリア層と井戸層とが幾重にも重なったものでも良い。つまり、本発明は、p型半導体層を含む、半導体積層体であればよい。
なお、基板は導電性基板、絶縁性基板のどちらでも良い。導電性基板である場合は、具体例としては、GaNであり、絶縁性基板の場合にはサファイアである。
次に、本発明の半導体積層体の製造方法について図2を参照して説明する。
基板200の上にMOCVD法を用いて、複数の前記窒化物系半導体層を順次、積層することにより行なう。まず、基板200を1000〜1200℃でベーキングを行なう。その後、1100〜1400℃でキャリアガスとして水素等を用いながら、原料として、たとえばトリメチルガリウムやアンモニア等を用いて、n型バッファ層201を形成する。そして、1000〜1300℃で上記と同様の方法で、原料としてトリメチルガリウム等を用いて、アンドープ層202を形成する。アンドープ層202の上にn型クラッド層203を形成する際は、n型ドーパントとして、モノシラン(SiH4)等をドープしながら、1000〜1300℃で原料として、たとえばトリメチルガリウムやアンモニア等を用いて行なう。
その後、n型クラッド層203の上に、1000〜1300℃にて、原料としてたとえばトリメチルインジウム、アンモニア等を用いて、バリア層と井戸層からなる多重量子井戸式構造をもつ活性層204を形成する。
p型クラッド層205を形成する際は、1000〜1300℃で、p型ドーパントとしてMgイオンやZnイオン等をドープしながら、原料としてトリメチルガリウム、トリメチルアルミニウムとアンモニア等を用いて行なう。最後に同様の方法でp型コンタクト層206を形成する。基板200の上に積層された窒化物系半導体層210からなる本発明の半導体積層体101は、以上の工程で形成される。
そして、Mgイオン等をドープされたp型クラッド層205、p型コンタクト層206のp型導電性活性化を行なうために、半導体積層体101に対して、以下に示す液体処理を行なう。
<液体処理>
前記半導体積層体中、p型の窒化物系半導体層のp型ドーパントと結合している水素を切断し、低抵抗な半導体層を形成する。本発明においては、気体中での処理ではなく、液体に浸漬させるため均一な効果が得られるために低温の操作でよい。また、本発明において、処理温度が高いとき、要する処理時間は短縮され、処理時間と処理温度の関係は反比例する。
液体処理は、半導体積層体全体が、50℃以上400℃未満の液体に3〜15分間浸る必要がある。p型窒化物系半導体層のp型ドーパントと結合している水素を効率良く切断することが出来る。
≪液体処理に用いる液体≫
液体処理に用いる液体として好ましい水、エタノール、メタノール、インジウム、カリウム、ガリウム、セシウム、セレン、タリウム、ナトリウム、フランジウム、ボロニウム、ルビジウムは、処理が均一な効果を期待できるため、本発明に使用される。上記に挙げる物質は、前記液体全体の10〜100%含まれていると効果が見込まれ、ガリウムを液体中に含んでいるとき特に高い効果が見込まれる。また、窒素、アルゴン、二酸化炭素、酸素、アンモニアのいずれかが、液体中、30cm3/L程度溶け込んでいた場合に効果が見られる。前記の気体の中で、アンモニアを液体中に含んでいるときに特に高い効果が見込まれる。
液体が外接する気体も上記の5種類の窒素、アルゴン、二酸化炭素、酸素、アンモニアなどが良いことが分かっている。閉鎖系の装置内等で本発明を実施する場合には、系内の気圧は106KPa程度である場合が最も望ましい。
不純物としてのGa23、Si、Mg、Zn、C、Al、In、Gaイオンは、敢えて、1質量%以上添加しなければ、添加しない場合と同様の効果しか見られない。上記の不純物の中でGaを液体中に含んでいるときに特に高い効果を得ることができる。不純物のイオンは加える場合は、全ての上記イオンを含むほうが望ましく、また、GaとMgの組み合わせで加える場合も効果が得られる。
≪液体処理の工程≫
液体、気体が入った閉鎖系の中に該半導体積層体をいれ、液体処理を行なう。この際に、具体的には、図1に示すような加熱装置を利用することができる。以下、該装置を用いた液体処理方法を例にして説明する。
まず、基板200上に窒化物系半導体層210を成長後、半導体積層体101を有機または無機溶剤を用いて結晶成長表面の清浄化処理を行なう。
そして清浄化した半導体積層体101を100枚程度を円筒状の熱処理容器102内に入れる。該熱処理容器102内には半導体積層体101が100枚程度組み込める治具103を設置しており、該熱処理容器102は、処理炉104内を可動できる機構になっており、治具103が回転するとき、半導体積層体は面積の10%程度液体に浸っていればよいと考えられる。
本発明においては、熱処理用液体に対し半導体積層体101が浸かる割合は100%である。
次に、処理炉104を50℃以上400℃未満まで、特に望ましくは350〜400℃まで温度を上げて、該熱処理容器102を10〜20分加熱する。その後、半導体積層体101を加熱装置から取り出し、塩酸、もしくは王水で洗浄し、成長表面を荒らさないように注意して表面に付着した液体を除去する。
液体中で処理する場合の方が、該半導体積層体への均熱性が向上し、該半導体積層体の設置方法に依存しないため、大量にアニールすることができ、効果的な処理を行なうことができる。
また、処理炉の代替としては昇温可能な他の結晶成長装置等を用いて処理を行なってもよい。
<窒化物系半導体発光素子>
複数の窒化物系半導体層を成長させた半導体積層体を素子化して、窒化物系半導体発光素子を形成する。
本発明の窒化物系半導体発光素子の断面図である図3に基づいて、まず、その構造を説明する。
サファイア基板300上には15〜45nm程度のn型AlGaNバッファ層301、その上にアンドープGaN層302、3〜11μm程度のn型GaNクラッド層303、そして、該n型GaNクラッド層303の上に、GaNバリア層と、InGaN井戸層からなる15〜20nm程度の発光層304を成長している。該発光層304の上には15〜45nm程度のp型AlGaNクラッド層305、50〜100nm程度のp型GaNコンタクト層306を成長している。上記の方法でサファイア基板300の上に窒化物系半導体層310が積層されている。
そして、p型GaNコンタクト層306上にp型電極322、n型GaNクラッド層303上にn型電極321を有する。
次に、図3を参照して窒化物系半導体発光素子に製造方法について説明する。
サファイア基板300の上にMOCVD法を用いて、複数の前記窒化物系半導体層310を順次、積層することにより行なう。まず、サファイア基板300を1000〜1300℃でベーキングを行なう。その後、1000〜1300℃でキャリアガスとして水素等を用いながら、原料として、たとえばトリメチルガリウム、トリメチルアルミニウムやアンモニアを用いて、n型AlGaNバッファ層301を形成する。そして、1000〜1300℃で上記と同様の方法で、原料としてトリメチルガリウム、アンモニウムを用いて、アンドープGaN層302を形成する。アンドープGaN層302の上にn型GaNクラッド層303を形成する際は、n型ドーパントとして、モノシラン(SiH4)等をドープしながら、1000〜1300℃でアンドープGaN層302と同様に行なう。
その後、700〜900℃にて、n型GaNクラッド層303の上に原料としてたとえばトリメチルインジウム、トリメチルガリウム、アンモニアを用いて、1.0〜3.5μmの井戸層と、12〜22μmのバリア層からなる発光層304を形成する。
p型AlGaNクラッド層305を形成する際は、1000〜1300℃で、p型ドーパントとしてMgイオンやZnイオン等をドープしながら、原料としてトリメチルガリウム、トリメチルアルミニウムとアンモニアを用いて行なう。最後に1000〜1300℃で、p型GaNコンタクト層306を形成する。
そして、Mgイオン等をドープされたp型AlGaNクラッド層305、p型GaNコンタクト層306のp型導電性活性化を行なうために、上述した液体処理を行ない、そののちにp型電極322、n型電極321を形成する。
なお、本実施の形態では、各層厚をしていているが、これに限られるものではない。また、MOCVD法によって窒化物系半導体層を形成しているが、MBE(分子線エピタキシー)法、MOMBE(有機金属分子線エピタキシー)法、その他の方法で実施してもよい。
<実施例1>
図1および図3に基づいて、本発明の窒化物系半導体発光素子の製造方法について説明する。
まず、図3にて、サファイア基板300を1100℃で水素雰囲気下にてベーキングを行なった。その後、MOCVD法にて、600℃でキャリアガスとして水素を、原料として、トリメチルガリウム、トリメチルアルミニウム、アンモニアを用いて、n型AlGaNバッファ層301を30nm形成した。そして、上記と同様の方法で、原料としてトリメチルガリウム、アンモニアを用いて、アンドープGaN層302を1μm形成した。アンドープGaN層302の上にn型GaNクラッド層303を4μm形成する際は、原料として、トリメチルガリウムとアンモニアを用いて、n型ドーパントとして、モノシラン(SiH4)をドープしながら、1100℃で、行なった。
そして、700℃にて、原料としてトリメチルインジウム、アンモニアを用いて、GaNからなる2.5nmのバリア層と、InGaNからなる17nmの井戸層で構成された発光層304を成長した。
発光層304の上に、p型AlGaNクラッド層305を30nm形成する際は、1100℃で、p型ドーパントとしてMgイオンをドープしながら、原料としてトリメチルガリウム、トリメチルアルミニウムとアンモニアを用いて行なった。最後に同様の方法でp型GaNコンタクト層306を形成した。
そして、Mgイオンをドープされたp型AlGaNクラッド層305、p型GaNコンタクト層306のp型導電性活性化を行なうために、上述の方法で製造した半導体積層体に対して、以下に示す液体処理を行なった。
上述の方法で形成した半導体積層体の半導体層成長表面を塩酸を用いて清浄化処理を行なった。清浄化した半導体積層体100枚を図1のような熱処理容器102内に入れた。
液体に対し半導体積層体が浸かる割合は100%であり、該液体としてガリウムを用いた。また、液体には不純物は添加せず、液体に接触しているガスはアルゴンを用いた。次に、処理炉104を250℃まで温度を上げるために、該熱処理容器102を10分加熱した。
その後、窒化物系半導体を成長させた半導体積層体101を熱処理容器102から取り出し、王水で洗浄し、成長表面を荒らさないように注意してガリウムを除去した。
そして、液体処理をした後に、p型GaNコンタクト層306上にp型電極322を、n型GaNクラッド層303上にn型電極321をそれぞれ形成し、窒化物系半導体発光素子を製造した。最後に、図3に示す該窒化物系半導体発光素子を利用した、発光ダイオードを周知の方法で形成し、図4に示すような、窒化物系半導体発光素子402を内蔵した発光ダイオード401を完成させた。
前記のように製造した同一半導体積層体内の発光ダイオード12000個の平均値をとると、電流20mAにおける電圧は3.25V、標準偏差は0.061であった。
<比較例1>
液体処理において、ガリウム液体を窒素ガス雰囲気に変え、処理温度を500℃にする以外は、全て実施例2と同様の方法で発光ダイオードを形成した。
同一半導体積層体内の発光ダイオード12000個の平均値をとると、電流20mAにおける電圧は3.37V、標準偏差は0.121であった。
<発光ダイオードの性能の比較(実施例1と比較例1)>
実施例1と比較例1による発光ダイオードの性能を比べると、各々の電流20mAにおける前記電圧の差は、p型窒化物系半導体層の抵抗に依存していると考えられる。比較例1のように窒素ガス中で熱処理する場合、ドーパを不活化していた水素が結合から外れ、p型窒化物系半導体層に凝集し、表面から離脱しにくい傾向にあることがわかる。しかし、実施例1のような、液体処理する場合では、凝集した水素が該窒化物系半導体表面から取り除かれて、再度、該窒化物系半導体層に取り込まれることなく、一旦、低抵抗化したp型窒化物系半導体層は、低抵抗な状態が保持される。
また、半導体積層体間における差異に関しても、本発明を利用した実施例1の方が低電圧であり、抵抗率の分布に関しても各々の標準偏差を比べると、実施例1の方が優れている結果となった。
<実施例2>
抵抗率の面内分布を確認するため、サファイア基板上にMOCVD法で、1100℃でキャリアガスとして水素を、原料として、トリメチルガリウム、トリメチルアルミニウム、アンモニアを用いて、Mgイオンをドープしながら、0.4μm/hrで0.1μmのp型Al0.07Ga0.93N層を成長した。
次に、実施例1の方法でガリウム液体を用いての液体処理をして、5mm角のサンプルでホール効果測定を行なった。面内20点を測定したところ、平均値としてキャリア濃度が1.6×1017/cm2、抵抗率の標準偏差が6.7%であった。
<比較例2>
抵抗率の面内分布を確認するため、サファイア基板上にMOCVD法で、1100℃でキャリアガスとして水素を、原料として、トリメチルガリウム、トリメチルアルミニウム、アンモニアを用いて、Mgイオンをドープしながら0.4μm/hrで0.1μmのp型Al0.07Ga0.93N層を成長した。
次に、比較例1の方法で窒素ガスを用いての熱処理をして、5mm角のサンプルでホール効果測定を行なった。面内20点を測定したところ、平均値としてキャリア濃度が2×1017/cm2、抵抗率の標準偏差が10.2%であった。
<p型窒化物系半導体層の性能の比較(実施例2と比較例2)>
実施例2と比較例2を比べると、実施例2の方が高い性能を示した。まず、キャリア濃度は全般的に実施例2の方が低く、抵抗率の標準偏差も実施例2の方が低かった。これは、窒化物系半導体層表面の水素の除去が、実施例2のように、液体を使用した方が均一行なわれ、その結果、抵抗率の面内均一性が得られることによる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明によれば、低抵抗、かつ抵抗率の面内均一性に優れたp型窒化物系半導体層を備える半導体積層体、そして窒化物系半導体発光素子を量産製造することができる。
実施例1において液体処理に用いた加熱装置の断面構造を示した図である。 本発明の半導体積層体の構造断面を示した図である。 本発明の窒化物系半導体発光素子の構造断面を示した図である。 本発明の窒化物系半導体発光素子を利用した発光ダイオードの構造断面を示した図である。 アニーリングをランプによる加熱によって行なう装置の斜視図である。 アニーリングをプレートによる加熱によって行なう装置の斜視図である。
符号の説明
101 半導体積層体、102 熱処理容器、103 治具、104 処理炉、200 基板、201 n型バッファ層、202 アンドープ層、203 n型クラッド層、204 活性層、205 p型クラッド層、206 p型コンタクト層、210 窒化物系半導体層、300 サファイア基板、301 n型AlGaNバッファ層、302 アンドープGaN層、303 n型GaNクラッド層、304 発光層、305 p型AlGaNクラッド層、306 p型GaNコンタクト層、310 窒化物系半導体層、321 n型電極、322 p型電極、401 発光ダイオード、402 窒化物系半導体発光素子、501 ランプ、510 装置、601 プレート。

Claims (4)

  1. 基板にp型窒化物半導体層を含む複数の窒化物系半導体層を成長してなる半導体積層体を50℃以上400℃未満のガリウム液体に浸漬させて熱処理を行なうことにより、前記窒化物系半導体層に含まれるp型ドーパントと水素との結合を切断することを特徴とする半導体積層体の処理方法。
  2. 前記ガリウム液体は、融点が400℃以下であることを特徴とする請求項1に記載の半導体積層体の処理方法。
  3. 前記ガリウム液体に共存するガスは、アルゴンであることを特徴とする請求項1または2に記載の半導体積層体の処理方法。
  4. 請求項1〜3のいずれかに記載の処理方法を製造工程に含むことを特徴とする窒化物系半導体発光素子の製造方法。
JP2006142990A 2006-05-23 2006-05-23 半導体積層体の処理方法、および窒化物系半導体発光素子の製造方法 Expired - Fee Related JP5019787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006142990A JP5019787B2 (ja) 2006-05-23 2006-05-23 半導体積層体の処理方法、および窒化物系半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006142990A JP5019787B2 (ja) 2006-05-23 2006-05-23 半導体積層体の処理方法、および窒化物系半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007317726A JP2007317726A (ja) 2007-12-06
JP5019787B2 true JP5019787B2 (ja) 2012-09-05

Family

ID=38851363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006142990A Expired - Fee Related JP5019787B2 (ja) 2006-05-23 2006-05-23 半導体積層体の処理方法、および窒化物系半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP5019787B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684859B1 (ko) * 2011-01-05 2016-12-09 삼성전자주식회사 발광 다이오드 제조방법 및 이에 의하여 제조된 발광 다이오드

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101134A (ja) * 1998-09-18 2000-04-07 Stanley Electric Co Ltd 窒化物半導体素子の製造方法および窒化物半導体素子
TW502438B (en) * 2001-07-23 2002-09-11 Uni Light Technology Inc Semiconductor device with ohmic contact and method for producing the same
JP2003086897A (ja) * 2001-09-07 2003-03-20 Nec Corp Iii族窒化物半導体光素子およびその製造方法
JP3980940B2 (ja) * 2002-06-04 2007-09-26 三菱電線工業株式会社 p型GaN系半導体の製造方法およびGaN系半導体素子の製造方法
EP2234183A3 (en) * 2002-11-16 2011-08-17 LG Innotek Co., Ltd. Light emitting device and fabrication method thereof
JP2004224600A (ja) * 2003-01-20 2004-08-12 Matsushita Electric Ind Co Ltd Iii族窒化物基板の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2007317726A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
US8652958B2 (en) Vertical deep ultraviolet light emitting diodes
US8563995B2 (en) Ultraviolet light emitting diode/laser diode with nested superlattice
US8304756B2 (en) Deep ultraviolet light emitting device and method for fabricating same
RU2394305C2 (ru) Полупроводниковый прибор со встроенными контактами (варианты) и способ изготовления полупроводниковых приборов со встроенными контактами (варианты)
US8415654B2 (en) Low resistance ultraviolet light emitting device and method of fabricating the same
US7683379B2 (en) Light emitting element and manufacturing method thereof
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
US20110177678A1 (en) Method for manufacturing nitride semiconductor device
WO2009120975A2 (en) Superlattice free ultraviolet emitter
US20080248639A1 (en) Method for forming electrode for group III nitride based compound semiconductor and method for manufacturing p-type group III nitride based compound semiconductor
US8716047B2 (en) Method for producing transparent conductive layer comprising TIO2 and method for producing semiconductor light-emitting element utilizing said method for producing transparent conductive layer
JP4781028B2 (ja) Iii族窒化物半導体積層体及びiii族窒化物半導体発光素子の製造方法
KR20140104062A (ko) P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
JP5019787B2 (ja) 半導体積層体の処理方法、および窒化物系半導体発光素子の製造方法
JP2005129923A (ja) 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法
CN113410350B (zh) 深紫外发光元件及其制备方法
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP2006013463A (ja) Iii族窒化物半導体発光素子
JP2995186B1 (ja) 半導体発光素子
JP2004363401A (ja) 半導体素子の製造方法
JP5200829B2 (ja) Iii族窒化物系化合物半導体発光素子の製造方法
US9698310B2 (en) Method for producing a semiconductor device
CN113394315B (zh) 深紫外发光元件及其制备方法
JP2007207929A (ja) Iii−v化合物半導体光装置を作製する方法
KR101171817B1 (ko) p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees