KR101171817B1 - p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스 - Google Patents

p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스 Download PDF

Info

Publication number
KR101171817B1
KR101171817B1 KR1020100016425A KR20100016425A KR101171817B1 KR 101171817 B1 KR101171817 B1 KR 101171817B1 KR 1020100016425 A KR1020100016425 A KR 1020100016425A KR 20100016425 A KR20100016425 A KR 20100016425A KR 101171817 B1 KR101171817 B1 KR 101171817B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
compound semiconductor
nitride compound
semiconductor layer
type
Prior art date
Application number
KR1020100016425A
Other languages
English (en)
Other versions
KR20110096897A (ko
Inventor
유병소
이준기
권광우
Original Assignee
전남대학교산학협력단
(주)큐엠씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단, (주)큐엠씨 filed Critical 전남대학교산학협력단
Priority to KR1020100016425A priority Critical patent/KR101171817B1/ko
Publication of KR20110096897A publication Critical patent/KR20110096897A/ko
Application granted granted Critical
Publication of KR101171817B1 publication Critical patent/KR101171817B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본원은, 전기화학적 정전위법(electrochemical potentiostatic method)을 이용하여 질화갈륨계 화합물 반도체에 함유된 p-형 도판트를 활성화시킴으로써 p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 증가시키고 전기적 특성을 개선할 수 있는 방법을 제공하고 이러한 방법을 이용하여 제조되는 질화갈륨계 화합물 반도체 디바이스 및 발광 디바이스를 제공하고자 한다.

Description

p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스 {METHOD FOR MANUFACTURING P-TYPE GaN-BASED COMPOUND SEMICONDUCTOR, METHOD FOR ACTVATING P-TYPE DOPANT CONTAINED IN GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED COMPOUND SEMICONDUCTOR DEVICE, AND GaN-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE}
본원은 p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트(dopant)의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스에 관한 것이다.
Mg이 도핑된 p-형 GaN 박막은 녹색, 청색 및 UV 발광 다이오드와 레이저 다이오드에서 정공(hole) 공급층으로서 사용된다. 일반적으로, n-형 GaN 층은 GaN-계 광전자 디바이스를 제작하기 위해 충분한 캐리어(전자) 농도(~ 5 x 1018 cm-3)를 나타낸다. p-GaN 층의 캐리어 농도는 n-GaN 층과 유사하여야 하지만 지난 십여년에 걸친 기술 개발에도 불구하고 여전히 1 오더(order) 낮은 수준(~5 x 1017 cm-3)이다. Amano 등이, 처음으로 낮은 에너지 전자-빔 조사를 사용한 p-형 GaN의 활성화에 성공한 이후, 여러 가지 방법들이 활성화도를 개선하기 위하여 연구되었다. Nakamura 등은, 비활성 가스 분위기에서 700℃ 이상의 열 어닐링(thermal annealing) 방법을 개발하였고, 현재, 대부분의 칩은 이러한 후속 열처리(postannealing) 방법을 기반으로 p-GaN 박막을 활성화하여 제작한다. 몇몇 변형된 방법들이 연구 되었고, p-GaN 특성들은 후속 열처리 방법의 변형에 의해 개선될 수 있다. 산소 혼합 가스 내에서 열 어닐링, 다단계 어닐링, 수소-저장 금속층을 이용한 어닐링, 그리고 소수 캐리어 주입과 함께하는 어닐링 등이 연구되었고, 이러한 단순한 변형 방법을 사용하여 정공 농도가 약 30~50% 증가되었다.
하지만, 상기 정공 농도는 활성화 에너지원으로서 KrF(248nm) 엑시머-레이저 조사를 이용함으로써 ~30% 향상될 수 있었지만, 높은 에너지 조사 때문에 Ga의 외부확산(out-diffusion)이 일어난다.
유기금속 화학기상증착(MOCVD)법으로 형성된 Mg이 도핑된 GaN 층은, Mg 원자가 상기 증착 공정 동안 H 원자와 결합하기 때문에 전기적으로 비활성화(passivated) 된다. 상기 Mg-H 결합을 끊고 격자로부터 H 원자를 제거하기 위해 활성화 공정이 필요하다. 상기 활성화 공정은 하기 화학식의 순방향 반응이다:
(Mg-H)0 ↔ Mg- + H+
기본적으로, 상기 반응은 가역적이고, H+ 이온들이 격자로부터 제거되는 경우 순방향 반응이 촉진된다. 종래의 열 어닐링은 p-GaN 층으로부터 H 원자를 제거하고, 정공 농도를 1 x 1018 cm-3 이상으로 하기 위해 사용될 수 있었다. 그러나, H 원자들을 제거하기 위해 800℃ 이상의 높은 온도가 요구되고, 질소 공공(vacancies)들이 상기 열 어닐링 공정에 의해 생성된다. 결국, 높은 정공 농도가 달성될지라도 p-GaN 층의 전기적 및 광학적 특성들은 디바이스 성능면에서 악화된다.
본원은, 전기화학적 정전위법(electrochemical potentiostatic method)을 이용하여 질화갈륨계 화합물 반도체에 함유된 p-형 도판트를 활성화시킴으로써 p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 증가시키고 전기적 특성을 개선할 수 있는 방법을 제공하고, 이러한 방법을 이용하여 제조되는 질화갈륨계 화합물 반도체 디바이스 및 발광 디바이스를 제공하고자 한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여, 본원의 일 측면은, 기판에 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층을 형성하고; 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 및 상기 상대 전극과 작업 전극(working electrode)로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:을 포함하는, p-형 질화갈륨계 화합물 반도체의 제조 방법을 제공한다.
본원의 다른 측면은, p-형 도판트를 포함하는 질화갈륨계 화합물 반도체가 형성된 기판을 전해액과 접촉시키고; 상기 전해액과 접촉되는 상대 전극(counter electrode)을 제공하고; 및, 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:을 포함하는, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법을 제공한다.
본원의 또 다른 측면은, 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 의해 제조된 p-형 질화갈륨계 화합물 반도체를 포함하는 질화갈륨계 화합물 반도체 디바이스를 제공한다.
본원의 또 다른 측면은, 기판 상에 형성된 n-형 질화갈륨계 화합물 반도체 층; 상기 n-형 질화갈륨계 화합물 반도체 층 상에 형성된 활성층; 및, 상기 활성층 상에 형성된 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층:을 포함하는 적층체를 포함하며, 상기 p-형 도판트는, 상기 적층체를 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층 사이에 전압을 인가함으로써 활성화된 것인, 발광 디바이스를 제공한다.
본원에 의하면, 전기화학적 정전위법을 이용하여 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층에 직접 전압을 인가함으로써 상기 p-형 도판트를 활성화시켜 p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 효과적으로 향상시킬 수 있으며, 또한, 광학적 전기적으로 높은 발광세기, 높은 이동도 및 낮은 저항H도를 얻을 수 있다. 이에, 본원에 의하여 활성화된 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체는 상기한 바와 같은 높은 정공 농도, 낮은 저항 등을 가짐으로써, 다양한 반도체 디바이스, 및 발광 다이오드, 레이저 다이오드 등과 같은 다양한 발광 디바이스 제작 시 순방향 문턱전압을 낮출 수 있어 상기 디바이스 구동 시에 전력소모를 줄일 수 있는 이점이 있고, 높은 운반자 농도는 정공의 이동도를 증대시켜 외부양자효율을 증대 시키고, 고휘도를 얻을 수 있다.
도 1은 본원의 일 구현예에 따른 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서 질화갈륨계 화합물 반도체 층에 포함되는 p-형 도판트를 활성화 하는 공정에 사용하는 처리 장치를 보여주는 개략도이고,
도 2는 본원의 일 구현예에 따른 p-형 질화갈륨계 화합물 반도체 디바이스의 일례로서 발광 다이오드의 층 구조를 보여주는 단면도이고,
도 3은 본원의 일 실시예에 있어서 제조된 질화갈륨계 화합물 반도체 디바이스의 모델의 층 구조를 보여주는 단면도이고,
도 4는 본원의 실시예에 있어서, 다양한 인가 전압에 따른 p-형 도판트의 활성화 후의 정공 농도를 분석한 결과이고,
도 5는 본원의 일 실시예에 있어서, 인가 전압 9 V 에서 활성화된 p-형 질화갈륨계 화합물 반도체 층의 표면에 대한 전자주사현미경(SEM = scanning electron microscopy) 사진이고,
도 6a는 본원의 비교예에 있어서, 10분 동안 N2 분위기 하에서 650℃로 열 어닐링하여 활성화된 p-형 질화갈륨계 화합물 반도체 층의 SIMS(secondary ion mass spectrometry) 깊이 프로파일(depth profile)이고,
도 6b는 본원의 일 실시예에 있어서 인가 전압 7 V 에서 전기화학적 정전위법을 이용하여 활성화된 p-형 질화갈륨계 층의 SIMS(secondary ion mass spectrometry) 깊이 프로파일이고,
도 7은 본원의 일 실시예에 있어서 제조된 질화갈륨계 화합물 반도체 디바이스의 모델의 층 구조를 보여주는 단면도이고,
도 8은 본원의 일 실시예에 있어서, TCL 패턴으로 p-형 전극을 나타내는 사진이고,
도 9는 본원의 일 실시예에 있어서, 각각 조건에 따른 EL 결과 그래프이고,
도 10은 본원의 일 실시예에 있어서, 3528PLCC 2type으로 패키지 한 발광 다이오드 칩을 나타내는 사진이고,
도 11a는 본원의 일 실시예에 있어서 웨이퍼 전체를 프로빙(probing)하여 20 mA에서의 Vf에 대한 칩 개수를 나타내는 그래프이고,
도 11b는 본원의 일 실시예에 있어서 한 웨이퍼의 전류시간에 따른 평균 Vf 값을 나타내는 그래프이고,
도 12는 본원의 일 실시예에 있어서 전류시간에 따른 풀 프로빙 맵(full probing map) 데이터이고,
도 13은 본 원의 일 실시예에 있어서 전류시간에 따른 463 nm(±1 nm) 파장의 칩들의 I-V 측정 결과 그래프이다.
이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 구현예 및 실시예를 상세히 설명한다.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본 발명의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
본원 명세서 전체에서 사용되는 정도의 용어 "전해액" 은 전해질을 포함하는 용액, 용융 상태의 전해질 또는 이를 포함하는 유동성 물질 등을 의미하는 것으로 해석될 수 있다.
본원 명세서 전체에서 사용되는 정도의 용어 "질화갈륨계 화합물 반도체" 는 도핑되거나 도핑되지 않은 질화갈륨계 화합물 반도체로서 Ga과 N 원소를 포함하는 반도체를 의미하는 것으로 해석될 수 있다.
본원 명세서 전체에서 사용되는 정도의 "알칼리 금속" 은 주기율표의 알칼리 금속족에 속하는 금속을 포함하는 것으로 해석될 수 있으며, "알칼리토 금속" 은 주기율표의 알칼리토 금속족에 속하는 금속을 포함할 수 있는 것으로 해석될 수 있다.
이하, 본원에 따른 p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스, 및 질화갈륨계 화합물 반도체 발광 디바이스의 구현예들이 첨부된 도면들을 참조하여 기술되며, 참조되는 숫자들은 다양한 도면들에 있어서 대응되거나 동일한 요소를 나타낸다. 그러나, 본원이 이러한 구현예들에 의하여 제한되는 것은 아니다.
본원의 일 측면에 있어서, p-형 질화갈륨계 화합물 반도체의 제조 방법은, 기판에 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층을 형성하고; 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 및 상기 상대 전극과 작업 전극(working electrode)로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:을 포함할 수 있다. 예를 들어, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액에 접촉시키는 경우, 상기 기판의 일부 또는 전부를 상기 전해액과 접촉하게 할 수 있으나, 이에 제한되는 것은 아니다.
본원에서, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키는 것은, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판의 일부 또는 전체를 상기 전해액과 접촉시키는 것을 의미하는 것으로 해석될 수 있으나, 이에 제한되는 것은 아니다. 여기서, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키는 방법은 특별히 제한되지 않는다.
예시적 구현들에서, 상기 기판으로서 10-6 Ω?cm 미만의 비저항(resistivity)을 가지는 다양한 기판을 사용할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기판은 비전도성일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기판은 Al2O3, Ga2O3 , Si 또는 SiC를 포함할 수 있으며, 또는, GaN 후막을 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기판의 비제한적 예로서 사파이어 등과 같은 Al2O3는 비전도성으로서 질화갈륨과 마찬가지로 육방정 구조를 가지며 (0001)면의 결정학적 구조가 서로 유사하다. 또한, Al2O3는 모오스 경도가 9로 경질이고 융점이 2050℃로 매우 높아 질화갈륨과 같이 고온 증착해야 하는 박막의 기판으로 적합하다. 그리고 산이나 알칼리에 쉽게 부식되지 않으므로 발광다이오드 제조 공정에 필요한 각종 습식 에칭에도 잘 견디며 가격이 저렴한 장점을 가지고 있다. SiC는 질화갈륨과 격자 부정합이 적고 열특성이 우수해 질화갈륨 박막을 성장하는 기판으로 널리 활용 되고 있다. 상기한 바와 같이 비전도성 기판을 사용하는 경우, 상기 질화갈륨계 화합물 반도체 층을 작업 전극(working electrode)로서 사용함으로써 상기 질화갈륨계 화합물 반도체 층에 직접 전압을 인가하여 상기 p-형 도판트를 더 효율적으로 활성화시킬 수 있다.
예시적 구현예들에서, 상기 기판 상에 질화갈륨계 화합물 반도체의 결정 품질을 더욱 향상시키기 위해, 질화갈륨(GaN), 질화알루미늄(AlN) 등으로 형성되는 저온-성장 버퍼(buffer)층을 형성할 수 있으나, 이에 제한되는 것은 아니다. 또한, 수평성장(lateral growth)이나, 파셋토 제어 성장(facet-controlled growth) 등의 저전이화 기술(dislocation reduction technique)을 이용할 수 있다.
예시적 구현들에서, 상기 p-형 도판트는 Mg, Zn, Cd, Be, Ca, Ba 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 이에 제한되지는 않는다.
예시적 구현들에서, 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층은 기상 증착 방법 (vapor-phase deposition method)을 이용하여 상기 기판에 형성될 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 상기 기상 증착 방법은 유기금속화학증착(Metal Organic Chemical Vapor Deposition; MOCVD) 방법, 분자선 에피탁시 (MBE = Molecular Beam Epitaxy) 방법 또는 수소기상에피택시(Hydride Vapor phase Epitaxy; HVPE) 방법 등일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 MOCVD 방법을 사용하는 경우, 상기 기판을 소정의 온도로 유지하면서 질화갈륨계 화합물을 위한 소스(source) 가스 및/또는 p-형 도판트를 위한 소스 가스를 주입하여 상기 기판에 상기 질화갈륨계 화합물 반도체를 형성하기 위한 화학반응이 일어나도록 함으로써 상기 기판에 소정의 조성을 가지는 질화갈륨계 화합물 반도체 층 및/또는 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층을 증착시킨다.
상기 질화갈륨계 화합물 반도체 층은 상기 기판의 표면에 직접 형성되거나, 또는, 상기 기판의 표면에 미리 형성된 저온-성장 버퍼층의 표면에 형성될 수 있다. 또한, 상기 질화갈륨계 화합물 반도체 층이 질화갈륨계 화합물 반도체 디바이스를 구성하는 복수의 층상의 반도체 층들 중 하나인 경우에는, 그 바로 아래의 반도체 층의 표면에 상기 질화갈륨계 화합물 반도체 층이 형성될 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에서, 상기 질화갈륨계 화합물 반도체로서, 질화갈륨(GaN), 질화알루미늄갈륨(AlxGa1 - xN), 질화인듐갈륨(InxGa1 - xN), 질화알루미늄갈륨인듐(AlGaInN) 등을 들 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에서, 예를 들어, 상기 p-형 질화갈륨계 화합물 반도체는 조성이나 p-형 도판트의 함유량 등이 다른 2층 이상의 적층 구조를 포함할 수 있으나, 이에 제한되는 것은 아니다.
도 1은, 본원의 일 구현예에 따른 p-형 질화갈륨계 화합물 반도체의 제조 방법 중 질화갈륨계 화합물 반도체 층에 포함되는 p-형 도판트를 활성화 하는 공정에 사용하는 처리 장치를 보여주는 개략도이다. 도 1에 도시된 바와 같이, 본원의 일 구현예에 따라 전기화학적 정전위법을 이용하여 p-형 도판트를 활성화하는 공정에 사용하는 처리 장치는, 전해액(400)을 수용하는 것과 동시에 상기 전해액(400) 중에 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층(200)이 형성된 기판(100)과 상대 전극(300)을 전해액과 접촉시키기 위한 전해조(500)와, 작업 전극(또는, 애노드)으로서 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층(200)과 상대 전극(또는, 캐소드)(300) 사이에 일정 전압을 인가하기 위한 전원(600)과, 상기 전원(600)과 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층(200)을 연결하기 위한 배선(700)과, 상기 전원(600)과 상대 전극(300)을 연결하기 위한 배선(800)을 구비하고 있다. 필요한 경우, 상기 전해조(500) 내에 전해액(400)의 온도를 모니터링하기 위한 열전대(미도시)를 구비할 수 있다. 열전대는 간접적으로 기판(100)의 온도를 감지한다. 한편, 필요한 경우, 상기 작업 전극 및 상대 전극 사이에 Hg/HgO 등과 같은 재료로 제조된 기준 전극을 배치하여 사용할 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에서, 상기 전해액은 용액 형태 또는 용융염 형태로 제공될 수 있으나, 이에 제한되는 것은 아니다.
상기 전해액이 용액 형태인 경우, 상기 전해액은 산성, 중성 또는 알칼리성을 가지는 전도성 용액일 수 있다. 예를 들어, 상기 전해액은 산성, 중성 또는 알칼리성 전해질을 포함하는 수용액일 수 있으나, 이에 제한되는 것은 아니다. 상기 산성 전해질은 산(acid)을 포함하는 것일 수 있으며, 상기 산은 특별히 제한되지 않으며, 비제한적 예로서, HCl, HF, HBr, HI, H2SO4, H2CO3, 또는 이들의 혼합물 등을 들 수 있다. 상기 알칼리성 전해질은 1종 이상의 알칼리성 금속염을 포함하는 것일 수 있으며, 상기 알칼리성 금속염은 특별히 제한되지 않으며, 비제한적 예로서, 알칼리 금속의 염, 알칼리 금속의 염 등을 들 수 있다. 상기 알칼리 금속의 염 및 알칼리 금속의 염은, 예를 들어, 알칼리 금속 또는 알칼리토 금속의 수산화물(hydroxides), 알칼리 금속 또는 알칼리토 금속의 할로겐화물(halides) 등을 들 수 있으나, 이에 제한되는 것은 아니다. 상기 금속의 할로겐화물은 상기 금속의 염화물, 불화물, 또는 브롬화물 등을 의미한다.
상기 전해액이 용융염 형태인 경우, 상기 전해액은 용융된 알칼리 금속의 할로겐화물, 알칼리토 금속의 할로겐화물, 또는 이들의 혼합물을 포함할 수 있으나, 이에 제한되지는 않는다. 예를 들어, 상기 알칼리 금속 또는 알칼리토 금속의 할로겐화물은 알칼리 금속의 염화물, 불화물, 또는 브롬화물 등을 의미한다.
상기 상대 전극으로서, p-형 질화갈륨계 화합물 반도체 층과의 사이에 전압을 인가할 때 전해액 중에 용출되지 않는 여러 가지 재료를 선택하여 사용할 수 있다. 예를 들어, 백금, 백금도금 티타늄, 납, 구리, 주석, 및 흑연으로 이루어진 군으로부터 선택되는 1종 이상을 사용하여 상대 전극을 제조하여 사용할 수 있으나, 이에 제한되는 것은 아니다.
상기 전원은, 순방향 전압이 인가되는 전형적인 정전압 시스템을 사용할 수 있다.
예시적 구현들에서, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 상기 전해액에 접촉시키기 전에 열처리하는 것을 추가 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 열처리 온도는 500℃ 이상, 예를 들어, 약 500℃ 내지 700℃ 일 수 있으나, 이에 제한되는 것은 아니다. 상기 열처리는 당업계에 알려진 열처리 방법 및 열처리 온도 등의 범위에서 특별히 제한 없이 사용할 수 있으며, 예를 들어, 가열, 자외선, 또는 RF 등을 이용하여 수행될 수 있으나, 이에 제한되는 것은 아니다.
상기 처리 장치를 이용하고 전기화학적 정전위법에 의한 p-형 도판트의 활성화 공정에는, 배선(7,8)을 통해 전원(600)을 접속하고, 기판(100), 및 상대 전극(4)을 각각, 전해조(500) 내에 수용한 전해액(400)과 접촉한 상태로, p-형 질화갈륨계 화합물 반도체 층(200)과 상대 전극(300) 사이에 전원(600)으로부터 일정 전압을 인가한다. 이러한 전압 인가에 따라, 상기 질화갈륨계 화합물 반도체 층(200)에 함유된 p-형 도판트가 전기화학적 정전위법에 의하여 탈수소화 반응이 진행되어 활성화됨으로써, p-형 질화갈륨계 화합물 반도체가 제조된다.
상기 전기화학적 정전위법을 이용한 활성화 공정에서, 열전대를 이용하여 전해액(400)의 온도를 모니터링하여, 열전대에 의해 측정된 값으로부터 산출된 상기 질화갈륨계 화합물 반도체 층(200)의 온도가 솔더(solder) 등의 융점을 초과하지 않는 범위에서 조절될 수 있도록 상기 양 전극들 사이에 인가하는 전압 값을 제어하는 것이 바람직하다. 컨트롤러는 미리 설정된 목표 온도로 상기 기판의 온도를 제어할 수 있다. 또한 도면에는 도시되어 있지는 않지만 전해조(500)의 외부로부터 전해액(400)을 냉각시킬 수 있도록 장치가 설계될 수도 있다.
상기 인가 전압의 값은, 질화갈륨계 화합물 반도체의 조성이나 두께, p-형 도판트의 종류나 첨가량, 전해액의 종류나 농도 등에 따라서 상이하기 때문에 특정할 수 없다. 바람직하게는, 상기 전기화학적 정전위법을 이용한 활성화 공정에서, 앞에서 본 바와 같이, 기판(100)의 온도가 융점을 넘지 않은 범위에서 전압값을 조정하고, 그 전압값에 따라서 질화갈륨계 화합물 반도체 층(200)에 첨가한 p-형 도판트의 거의 전량의 탈수소화가 일어나도록, 전압 인가 시간을 설정할 수 있다.
본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층이 형성되는 기판을 전해액과 접촉한 상태로, 작업 전극으로서 상기 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층을 사용하여 상기 전해액과 접촉시켜 설치되는 상대 전극과의 사이에 전압을 인가하는 것을 포함하는 공정에 의하여, 상기 질화갈륨계 화합물 반도체에 함유된 상기 p-형 도판트가 탈수소화 반응에 의해 활성화될 수 있다. 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 p-형 도판트의 활성화에 의하여 정공 농도를 약 5 x 1017 내지 약 5 x 1019 cm-3 까지 향상시킬 수 있다.
작업 전극으로서 상기 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층과 상대 전극 사이에 전압이 인가될 때, 전해액으로부터 상기 기판에 형성된 질화갈륨계 화합물 반도체에 전자(e-)가 공급되고, 공급되는 상기 전자에 의하여 p-형 도판트와 수소와의 결합이 끊어짐으로써 수소 이온(H+)이 발생한다. 발생한 수소 이온이 상대 전극과의 전위차로 인하여 상기 반도체로부터 방출되기 때문에 상기 반도체 내 수소 이온 농도가 감소한다. 이에 따라, 상기 p-형 도판트가 탈수소화되는 것으로 보인다. 상기 반도체로부터 방출되는 수소 이온은 상대 전극까지 이송되고 전자가 상대 전극 표면에 의하여 받아들여져 수소 분자(H2)가 생성된다.
또, 전해액이 수산화 이온(OH-)을 포함하는 경우, 상기 수산화 이온이 상기 질화갈륨계 화합물 반도체 층의 표면에 의하여 끌어당겨 지고, 상기 표면에서 전자를 방출하여, 상기 반도체 내 수소 이온과 결합하여 물 분자(H2O)를 생성한다. 결과적으로, 상기 반도체 내 수소 이온 농도가 감소한다. 이렇게 하여, p-형 도판트가 탈수소화되는 것으로 보인다.
또한, 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 활성화 처리를 실시하기 위해 적어도 기판과 상대 전극 사이에 전원을 인가하기 위한 전원과, 상기 기판이나 전해액 등을 수용하기 위한 전해조가 있어야 한다. 상기 활성화 처리는 상압 하에서 전해액의 비등점 이하의 비교적 저온에서 실시할 수 있다. 따라서, 상기 활성화 처리 장치의 초기 비용 및 운용 비용을 감소시킬 수 있다. 또, 예를 들면, 복수의 기판을 전해액 내에 상대 전극으로부터 같은 거리에 설치하여, 상기 복수의 기판 상의 질화갈륨계 화합물 반도체 층들을 편차(variations) 없이 한 번에 실질적으로 균일하게 활성화 처리할 수도 있다.
또, 상기 활성화 처리가 전해액 내에서 수행됨에 따라 상기 활성화 처리 동안에 질화갈륨계 화합물 반도체 층의 온도 상승이 억제된다. 상기 반도체의 조성은 질소 방출 등에 의해 변화되지 않는다. 전해액에 포함되는 금속 이온은 양이온으로서 활성화 처리 시에 상대 전극 측에 끌어 당겨지기 때문에 상기 반도체가 전해액 내에 포함되는 전해액 등에 의해 오염되지 않는다. 질화갈륨, 질화알루미늄갈륨, 질화인듐갈륨 등의 질화갈륨계 화합물 반도체는, 보통 습식 에칭(wet etching)이 곤란하기 때문에, 상기 활성화 처리에 사용하는 전해액에 의하여 에칭되지 않는다. 따라서, 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 질화갈륨계 화합물 반도체가 활성화 처리 동안 손상을 받는 것을 방지할 수 있다.
또한, 상기 활성화 처리는 상기 질화갈륨계 화합물 반도체 층의 실질적으로 전체 표면에 전해액이 접촉한 상태로 수행된다. 따라서, 예를 들면, 상기 반도체 층이 기판 상에 박막 형태로 형성되고, 상기 기판과 상기 반도체의 박막을 포함하는 디층 구조체에 있어서 스웰링(swelling), 휨(warpage), 불규칙성(irregularities) 등이 있는 경우에도, 상기 다층 구조체를 파손시키고 상기 p-형 도판트의 활성화 정도에 있어서 편차(variation) 없이 상기 반도체 내 상기 p-형 도판트를 균일하게 활성화시킬 수 있다.
따라서, 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 다양한 효과의 연계에 의하여, p-형 질화갈륨계 화합물 반도체를 보다 값싸고, 효율적으로 대량으로 생산하는 것이 가능해진다. p-형 도판트를 포함하는 질화갈륨계 화합물 반도체를 조성 변화나 오염 발생 없이 효율적이고 균일하게 활성화하여 실질적으로 일정한 반도체 품질을 얻을 수 있다. 따라서, p-형 질화갈륨계 화합물 반도체 제조 비용을 줄이는 것이 가능할 수 있다.
본원의 일 측면에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층이 사파이어와 같은 비전도성 기판에 기상 성장법에 따라서 형성되는 경우에, 작업 전극으로서 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층에 전압을 직접 인가함으로써 상기 p-형 도판트의 활성화 효율을 향상시킬 수 있다.
본원의 다른 측면에 있어서, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법은, p-형 도판트를 포함하는 질화갈륨계 화합물 반도체가 형성된 기판을 전해액과 접촉시키고; 상기 전해액과 접촉되는 상대 전극(counter electrode)을 제공하고; 및 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:을 포함할 수 있다. 이와 관련하여, 본원의 일 측면에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 대하여 기재한 상기 내용은 모두 상기 본원의 다른 측면에 따른 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법에 적용될 수 있다.
본원의 또 다른 측면에 있어서, 질화갈륨계 화합물 반도체 디바이스는, 상기한 바와 같은 본원의 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라서 제조되는 p-형 질화갈륨계 화합물 반도체를 포함할 수 있다. 이러한 디바이스는 상기한 바와 같은 본원의 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라서 제조되는 p-형 질화갈륨계 화합물 반도체를 포함하기 때문에 우수한 특성, 예를 들어, 발광 다이오드, 레이저 다이오드 등의 발광 디바이스의 경우 우수한 휘도 등을 얻을 수 있다.
예를 들어, 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법을 이용하여 발광 디바이스를 제조하는 경우, 기판 상에 발광 디바이스를 형성하는 상기 p-형 질화갈륨계 화합물 반도체 층 및 그외 복수의 층을 기상 증착법에 의하여 형성한 상태에서 상기한 바와 같은 전기화학적 정전위법에 의하여 상기 p-형 도판트를 활성화시킬 수 있다.
본원의 또 다른 측면에 있어서, 발광 디바이스는, 기판 상에 형성된 n-형 질화갈륨계 화합물 반도체 층; 상기 n-형 질화갈륨계 화합물 반도체 층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층:을 포함하는 적층체를 포함하며, 상기 p-형 도판트는, 상기 적층체를 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층 사이에 전압을 인가함으로써 활성화된 것일 수 있다. 상기 발광 디바이스의 구조는 특별히 제한되지 않으며, 당업계에 공지된 구조를 가지는 것 일 수 있다.
상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 대하여 기재한 모든 내용은 상기 본원의 또 다른 측면에 따른 상기 발광 디바이스에 적용될 수 있다.
도 2는 본원의 상기 발광 디바이스의 일 구현예에 있어서, 발광 다이오드의 층 구조를 나타내는 단면도이다.
도 2를 참조하면, 본원의 일 구현예예 따른 발광 다이오드는 기판(100)의 표면(110)에 순서대로 적층된 저온-성장 버퍼층(120), n-형 질화갈륨계 화합물 반도체 층(130), 중간층(140), 발광층(150), 및 상기한 바와 같이 활성화된 p-형 질화갈륨계 화합물 반도체 층(200)을 포함하는 적층체를 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 p-형 질화갈륨계 화합물 반도체 층(200)의 표면(210)의 일부에는 전극 패드(220)가 형성 되어 있다. 또, 상기 중간층(140), 발광층(150), 및 p-형 질화갈륨계 화합물 반도체 층(200)의 일부를 제거함으로써, 상기 n-형 질화갈륨계 화합물 반도체 층(130)의 일부가 노출 되고, 이렇게 노출되는 표면(230)에 전극 패드(240)가 형성 되어 있다.
저온-성장 버퍼층(260)으로서, 예를 들면, 질화갈륨, 질화알루미늄 등으로 형성되는 층을 사용할 수 있으나, 이에 제한되는 것은 아니다. n-형 질화갈륨계 화합물 반도체 층(130)으로는, n-형 도판트로서 실리콘(Si)을 포함하는 질화갈륨으로 형성된 층을 들 수 있으나, 이에 제한되는 것은 아니다. 있다. 중간층(140)은, 발광층(150)의 결정 품질을 높이기 위한 층으로서, 질화 인듐갈륨(InxGa1-xN)으로 형성되는 층을 들 수 있으나, 이에 제한되는 것은 아니다.
발광층(150)의 예로서 다중 양자 우물(MQW = multiple quantum-well) 층을 들 수 있으며, 이러한 다중 양자 우물 층은 초격자 디바이스로서, 예를 들어, 질화갈륨으로 형성되는 배리어층(barrier layer)과 질화인듐갈륨(InxGa1-xN)으로 형성되는 우물층(well layer)이 교대로 적층되거나, 또는, 각각 서로 상이한 조성 x를 가지는 질화인듐갈륨(InxGa1-xN)으로 형성되는 배리어층과 우물층이 교대로 적층되어, 배리어층이 상기 적층체의 최상층과 최하층으로서 배치되어 있을 수 있는 것일 수 있다.
상기 p-형 질화갈륨계 화합물 반도체 층(200)은, 예를 들어, p-형 도판트로서 마그네슘(Mg) 등이 첨가되고 이러한 p-형 도판트가 상기 본원의 일 측면에 따른 제조 방법에 의하여 활성화된 질화갈륨(GaN) 또는 질화알루미늄갈륨(AlxGa1-xN)로 형성된 되는 층이 사용될 수 있으나, 이에 제한되는 것은 아니다.
전극 패드(20)의 예로서, 상기 p-형 질화갈륨계 화합물 반도체 층(200)의 표면(210)에 적층되는 니켈층과 상기 니켈층의 위에 적층되는 골드(Au)층을 포함하는 적층체를 들 수 있으나, 이에 제한되는 것은 아니다. 전극 패드(220)의 예로서, 상기 n-형 질화갈륨계 화합물 반도체 층(130)의 노출되는 표면(230)에 순서대로 적층되는 티타늄(Ti)층, 알루미늄층, 니켈층 및 골드층을 포함하는 적층체를 들 수 있으나, 이에 제한되는 것은 아니다.
상기 저온-성장 버퍼층(120)으로부터 상기 p-형 질화갈륨계 화합물 반도체 층(200)까지의 각 층은, 예를 들어, 상기 설명한 MOCVD 방법 등의 기상 증착 방법(vapor-phase deposition method)에 의하여 형성될 수 있다. 즉, 기판(100)을 상기 MOCVD를 실시하기 위한 장치의 챔버 내에 도입하고, 상기 기판(100)의 온도를 각각의 층의 성장에 적당한 온도로 유지하면서, 각 층 형성을 위한 원료 가스를 챔버 내로 주입하여, 상기한 바와 같이, 상기 기판 또는 각 형성되는 층의 하부 층 상에서 화학반응이 일어나도록 함으로써, 소정의 조성을 가지는 질화갈륨계 화합물을 증착시킨다. 이러한 공정을 각 층에 대하여 반복함으로써 기판 상에 형성된 상기 저온-성장 버퍼층(120)으로부터 상기 p-형 질화갈륨계 화합물 반도체 층(200)을 포함하는 적층체(250)가 형성된다.
상기 챔버 내에 주입되는, 갈륨에 대한 소스 가스의 예로서, 트리메틸 갈륨〔Ga(CH3)3〕등을 들 수 있으나, 이에 제한되는 것은 아니다. 질소에 대한 소스 가스의 예로서, 암모니아(NH3) 등을 들 수 있으나, 이에 제한되는 것은 아니다. 마그네슘(Mg)에 대한 소스 가스의 예로서, 비스시클로펜타디에닐마그네슘〔Mg(C5H5)2〕등을 들 수 있으나, 이에 제한되는 것은 아니다.
도 1을 참조하면, 상기 적층체(250)를 형성한 뒤, 상기 p-형 질화갈륨계 화합물 반도체 층(200)에 전원(600)으로부터 배선(700)을 접속하고, 앞서 설명한 활성화 처리를 수행한다. 그 결과, 상기 적층체(250) 중 상기 p-형 질화갈륨계 화합물 반도체 층(200)에 함유된 p-형 도판트가, 상기 설명한 장치에 의하여 탈수소화에 의해 활성화된다.
이어서, 예를 들면, 포토리소그래피 공정과, 건식 에칭 혹은 습식 에칭 공정을 조합시켜, 중간층(140), 발광층(150), 및 p-형 질화갈륨계 화합물 반도체 층(200)의 일부를 제거하여, n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230)의 일부를 노출시킨다. 그 후, 포토리소그래피 공정, 증발법(evaporation method) 및 리프트 오프(lift-off) 등을 조합시켜, p-형 질화갈륨계 화합물 반도체 층(200)의 표면과 상기한 바와 같이 노출시킨 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230) 각각에 전극 패드(220) 및 (240)을 각각 형성함으로써, 도 2에 나타낸 바와 같은 발광 다이오드가 제조된다.
실제로는, 복수의 발광 디바이스를 지지할 수 있도록 충분히 큰 기판(100) (웨이퍼 = wafer)을 이용하여, 후술하는 공정에 의하여 복수의 발광 디바이스가 제조될 수 있다. 즉, 상기 웨이퍼-형태의 기판(100)의 표면에 적층체(250)를 형성하고, 이어서, 상기 적층체(250) 중 p-형 질화갈륨계 화합물 반도체 층(200)에 포함된 p-형 도판트는, 본원의 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라 전기화학적 정전위법에 의한 탈수소화에 의해 활성화한다.
이어서, 각 발광 디바이스 영역의 각각에 있어서, 중간층(140), 발광층(150) 및 p-형 질화갈륨계 화합물 반도체 층(200)의 소정의 일부를 제거하여 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230)의 일부를 노출시키고, p-형 질화갈륨계 화합물 반도체 층(200)의 표면(210)과 상기 노출시킨 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230) 각각에 전극 패드(220) 및 (240)을 각각 형성한다. 그리고 나서, 상기 각 영역을 커팅하여 분리시킨다. 이렇게 하여, 복수의 발광 디바이스가 제조된다.
상기 발광 디바이스에 있어서, 전극 패드(220)과 (240) 사이에 전류를 인가하는 경우, 전극 패드(220)로부터 p-형 질화갈륨계 화합물 반도체 층(200)에 정공이 주입되고, 전극 패드(240)로부터 n-형 질화갈륨계 화합물 반도체 층(130)에 주입된 전자가 상기 n-형 질화갈륨계 화합물 반도체 층(130)과 중간층(140)을 통과하여 전극 패드(220) 방향으로 수송된다. 이에 따라, 상기 정공과 전자가 발광층(150)에서 재결합하여, 발광층(150)을 형성하는 질화 갈륨계 화합물이 여기되어 발광한다.
본원은, 상기 도면을 참조하여 설명된 예들로 한정되는 것이 아니고, 본 원의 요지를 벗어나지 않는 범위에서 다양하게 변경될 수 있다. 예를 들면, 본 원의 구현예에 따라서, 상기한 바와 같이, 다수의 기판(100)을 전해액(400)과 접촉시켜 상기 다수의 기판(100)에 형성된 질화갈륨계 화합물 반도체 층(200)을 동시에 활성화 처리할 수 있다. 이러한 경우, 상기 활성화 처리에 있어서 편차가 생기지 않도록, 각 기판(100)을 상대 전극(300)으로부터 같은 거리에 배치할 수 있다. 또는, 각 기판(100) 마다 상대 전극(300)을 준비하고, 각각의 상대 전극(300)을 각 기판(100)으로부터 같은 거리에 배치할 수 있다. 또한, 예를 들면, 전해조(500)의 내면을 도전성 재료로 형성하여 전원(600)과 접속하고, 상대 전극(300)을 생략할 수 있다. 또한, 본원의 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라 전기화학적 정전위법에 의한 p-형 도판트의 활성화 방법은 질화갈륨계 화합물 반도체 디바이스, 질화갈륨계 화합물 발광디바이스 등의 구조에 제한되지 않고 당업계에 공지된 다양한 방법에 의하여 제조되는 다양한 질화갈륨계 화합물 반도체 디바이스, 질화갈륨계 화합물 발광 디바이스 등에 적용될 수 있다. 예를 들어, 본원의 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라 전기화학적 정전위법에 의한 p-형 도판트의 활성화 방법은 도 7에 따른 발광 디바이스에 있어서 p-형 도판트의 활성화에 적용될 수 있으나, 이에 제한되는 것은 아니다.
본원에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 의하여 제조되는 p-형 질화갈륨계 화합물 반도체는, 발광 디바이스 및 그 외 다른 질화갈륨계 화합물 반도체 디바이스에 포함될 수 있다.
본원의 질화갈륨계 화합물 반도체 디바이스들은 광검출기(photodetector)와 플레임 센서(flame sensor) 등과 같은 수광 디바이스들(light-receiving devices); 전계 효과 트랜지스터(Field Effect Transistors; FETs), 금속-반도체 전계 효과 트랜지스터(Metal-Semiconductor FETs: MESFETs), 금속-절연체-반도체 전계효과 트랜지스터(Metal-Insulator-Semiconductor FETs; MISFETs), 그리고 고전자 이동도 트랜지스터(High Electron Mobility Transistors; HEMTs) 등과 같은 전자 디바이스들에 응용될 수 있다.
본원의 일 구현예에 따른 제조 방법에 의하여, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트가 활성화되는 것을 확인하기 위해, 도 3 에 도시된 바와 같이, 비전도성 Al2O3(사파이어) 기판(100)의 c-면(plane)에 질화갈륨계 반도체 층을 형성하여 질화갈륨계 화합물 반도체 디바이스의 모델을 제작하였다. 구체적으로, Al2O3(사파이어) 기판(100) 표면(110)에 MOCVD 방법을 이용하여 530℃에서 얇은 (~25 nm) GaN 저온-성장 버퍼층(260)을 성장시킨 후, ~1. 0 μm 두께의 도핑되지 않은 GaN 층(270)과 ~1. 0 μm 두께의 Mg이 도핑된 질화갈륨계 반도체 층(280)을 각각 1030℃ 와 950℃ 에서 성장시켜 도 3에 나타낸 바와 같은 질화갈륨계 화합물 반도체 디바이스의 샘플들을 제작하였다.
보다 구체적으로, Al2O3 기판(100)을 MOCVD를 수행하기 위한 장치의 챔버 내에 세팅하고, 상기 Al2O3 기판(100)의 온도를 1100℃로 승온하여 그 표면을 열에칭 시켰다. 그 후, 상기 온도를 530℃로 유지하면서 상기 챔버 내로 〔Ga(CH3)3〕(트리메틸 갈륨)과 NH3(암모니아)를 주입하여 상기 Al2O3 기판(100)의 표면(110)에서 화학 반응이 일어나도록 하여 Al2O3 기판(100)의 c-면(plane)에 두께 ~25 nm의 GaN 버퍼층(260)을 형성하였다.
계속해서, Al2O3 기판(100)의 온도를 1030℃로 승온시키고 이 온도를 유지하면서, 상기 챔버 내로 Ga(CH3)3과 NH3를 주입하여 상기 형성된 GaN 버퍼층(260) 위에 Ga(CH3)3과 NH3의 화학 반응에 의하여 도판트를 포함하지 않은 질화갈륨계 반도체 층(270)을 형성하였다. 상기 기판의 온도를 950℃로 유지하면서 상기 도판트를 포함하지 않은 질화갈륨계 반도체 층(270)의 두께가 ~1. 0 ㎛가 되는 시점에서, 상기 챔버 내에 Mg(C5H5)2(비스시클로펜타디에닐 마그네슘)을 주입하여 상기 도판트를 포함하지 않은 질화갈륨계 반도체 층(270) 상에서 화학 반응이 일어나도록 하였다. 이에 따라, 상기 도판트를 포함하지 않은 질화갈륨계 반도체 층(270) 상에 p-형 도판트로서 Mg을 포함하는 두께 ~1. 0 ㎛의 질화갈륨계 반도체 층(280)을 형성하였다.
다음에, 상기 챔버로부터 꺼낸 상기 샘플들을 N2 분위기 하에서 650℃의 온도에서 10분 동안 어닐링하였다. 상기 샘플은 1. 9 X 1017 cm-3의 정공 캐리어 농도와 ~11cm2/Vs 의 이동도를 가졌다. 캐리어 특성은 니켈/골드(5/15nm) 컨택(contact)를 이용한 Hall 효과 측정(Hall effect measurement) 시스템(Ecopia HMS 3000)에 의해 측정되었다.
도 1에 도시된 바와 같이, 상기 어닐링 공정을 마친 샘플의 p-형 도판트로서 Mg을 함유하는 질화갈륨계 반도체 층(280)을 인듐을 이용하여 배선(700)과 접합(soldering)하여 작업 전극으로서 사용하였다. 또한, 상대 전극(300)으로서 Pt(백금) 시트(sheet)를 사용하였다. 상기 작업 전극, 상대 전극 및 기준전극에 각각 배선을 연결하여 전원(600)에 연결하였다. 상기 p-형 도판트를 포함한 질화갈륨계 반도체 층(280)을 포함하는 샘플을 0.5 M KOH 전해질 수용액(전해액)과 접촉시켜 전기화학적 정전위법에 의하여 상기 p-형 도판트를 포함한 질화갈륨계 반도체 층(280) 표면에서 H2O의 형성을 통해 H+ 이온을 제거하였다.
구체적으로, 상기 전해액에 접촉된 상태로 0에서 10 V에 이르는 범위에 순방향 전압을 전형적인 정전압 시스템을 이용하여 작업 전극인 p-형 도판트를 포함한 질화갈륨계 반도체 층(280)과 상대 전극(300) 사이에 4분 동안 인가시켰다.
도 4는 본원의 실시예에 따른 다양한 인가 전압에 따른 활성화 후의 정공 농도를 분석한 결과이다. 도 4에 도시된 바와 같이, 상기 인가된 전압이 p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 증가시키는 것이 관찰되었다. 모든 인가된 전압들에서, 상기 정공 농도가 2배 이상 증가했다. 가장 큰 증가는 3 V의 인가 전압에서 일어났고, 정공 농도가 1.9 x 1017 cm-3에서 4.5 x 1017 cm-3 약 2.4 배 증가했다. 또한, p-형 질화갈륨계 화합물 반도체 층의 표면은 3 V의 인가 전압에 대하여 영향을 받지 않았다. 전압이 3 V 이상으로 증가되었을 때, 정공 농도는 다시 감소하고, 다시 선형적으로 증가했다. 인가된 전압이 9 V 초과인 경우, p-GaN 표면은 KOH 수용액 내에 용해되어, p-형 질화갈륨계 화합물 반도체 층의 표면은 도 5에 도시된 바와 같이, 유백색이 되었다. 표면 거칠기(roughness) 값은 원자힘 현미경(atomic force microscopy; AFM)에 의해 측정되었으며, 표준시료 및 7 V 미만의 샘플에 대해 약 2.0 nm, 9 V에 대한 샘플에 대해 5.7 nm를 나타내었다. 질화갈륨은 끓는 KOH 수용액에만 녹는 것으로 알려져 있지만, 높은 전압은 P-GaN 격자를 여기 시켜 GaN가 상온에서 0.5 M KOH 묽은 용액에 용해되었다. 실제로, 20 V 이상의 전압이 인가될 때, p-GaN 층의 대부분이 제거되어 사파이어 기판이 노출된다. 용매의 종류, 수용액 농도, 전압 인가 시간, 상대 전극, p-GaN 성장 조건, 온도 등을 포함하는 많은 변수들이 활성화도에 영향을 미치지만, 상기 인가 전압은 본원에서 가장 지배적 요소로 작용한 것으로 관찰된다.
본 실시예에서, 가장 우수한 활성화 결과는 3 V의 인가 전압에서 수득되었다. 더 강한 전기장이 더 많은 Mg-H 결합을 끊고, H 원자를 쉽게 방출 시킬 수 있기 때문에 상기 인가 전압이 증가함에 따라, 정공 농도가 단순히 증가될 것으로 예상되었다. 그러나, 도 4에서, 정공 농도는 4 내지 5 V의 인가 전압에서 감소하였다. 이는, 전기화학적 정전위법에 의한 p-형 도판트의 활성화에 있어서, 경쟁 반응(competitive reaction)이 작업 전극(p-GaN)에서 일어나 상기 p-형 질화갈륨계 화합물 반도체의 활성화를 억제하는 것으로 보인다.
또한, 상기 전해액 중 수산화 그룹(OH-)이 p-형 도판트를 포함하는 질화갈륨과 반응함으로써 그 표면에 갈륨 산화물을 형성하였다. 갈륨 산화물은 p-형 질화갈륨계 화합물 반도체 층 내부에서 상기 인가된 전압을 감쇄시키고 그 표면으로의 H 원자의 외부-확산을 저해하였다.
도 6a는 10분 동안 N2 분위기 하에서 650℃로 열 어닐링하여 활성화된 p-형 질화갈륨계 층 (비교예)의 SIMS(이차이온질량분석법 = secondary ion mass spectrometry) 깊이 프로파일(depth profile)이고, 도 6b는 본원의 실시예에 따른 인가 전압 7 V 에서 전기화학적 정전위법에 의하여 활성화된 p-형 질화갈륨계 층의 SIMS 깊이 프로파일이다. 도 6a 및 도 6b에 도시된 바와 같이, 상기 SIMS에 의한 분석은, p-형 질화갈륨계 화합물 반도체 층이 더 높은 전압에서 전기화학 정전위법을 이용하여 활성화되었을 때 더 많은 산소 원자를 검출하였다. 정공 이동도는 상기 인가 전압을 증가시켰을 때 약간 감소했지만 모든 전압에서 9 내지 11 cm2/V s의 범위에 있다.
도 6a 및 도 6b에 도시된 본원의 SIMS 깊이 프로파일(depth profile)은 전기화학 정전위법에 의한 상기 p-형 도판트의 활성화 방법이 p-형 질화갈륨계 화합물 반도체 층 내부의 H 원자를 효과적으로 제거하는 것을 보여준다. 비교예인 도 6a에서, p-형 질화갈륨계 화합물 반도체 층은 열 어닐링을 통해 활성화되었고, ~1.7 x 1020 cm-3의 H 농도를 가진다. 대조적으로, 도 6b에서 H 농도는 상기 샘플을 7 V에서 전기화학적 정전위법을 사용하여 활성화했을 때 ~5.0 x 1019 cm- 3 로 감소했다. 상기 p-형 질화갈륨계 화합물 반도체 층이 3 V의 인가 전압을 사용하여 활성화 되는 경우, 정공 농도가 두 배 초과 일지라도, H 농도는 감소하지는 않았고 약 1.7 x 1020 cm- 3 를 유지하였다. 3 V의 낮은 인가 전압이 더 많은 Mg-H 결합을 끊을 수 있는 것처럼 보이지만, 억셉터(acceptor) Mg으로부터 제거된 H 원자의 단범위 확산(short-range diffusion)을 야기시키는 것으로 판단된다. 이러한 제거된 H 원자들은 상기 격자 내부의 질소 공공(vacancies)과 같은 고유 결함(defects)의 도판트에 의해 트랩(trap) 되었다. p-GaN 표면으로 H 원자를 방출시키기 위해 7 V와 같은 높은 인가 전압이 필요하며, 이들 H 원자들은 p-형 질화갈륨계 화합물 반도체 층 표면에서 OH- 와 반응하여 H2O를 형성한다.
본 실시예에서 상기 전기화학 정전위법에 의한 p-형 도판트의 활성화 방법은, p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 효과적으로 향상시켰다. KOH 전해액에서 전압을 인가한 후에, H 원자의 농도는 감소하였고, 정공 농도는 두 배 이상으로 증가하는 것을 확인하였다.
도 2에 도시되는 층 구조를 가지는 발광 다이오드를 제작했다. 먼저, 웨이퍼 형태의 사파이어 기판을 MOCVD를 실행하기 위한 장치의 챔버 내에 세팅하고, 상기 실시예 1에서 기재한 방법과 동일하게 두께 25 nm의 버퍼층(120)을 형성하였다.
다음에, 상기 버퍼층이 형성된 기판(100)의 온도를 1050℃에 승온하고, 상기 온도를 유지하면서 챔버 내에 Ga(CH3)3과 NH3와 n-형 도판트인 실리콘(Si)의 소스로서 SiH4(실란)을 주입하여 상기 버퍼층(120) 상에서 화학반응이 일어나도록 함으로써, 상기 버퍼층(120) 상에 n-형 질화갈륨계 화합물 반도체 층(130)으로서의 실리콘을 포함하는 질화갈륨 층(130)을 형성했다. 상기 n-형 질화갈륨계 화합물 반도체 층(130)의 두께가 ~2 ㎛가 되는 시점에서 SiH4의 주입을 중지하고, 인듐의 소스로서 〔In(CH3)3〕(트리메틸인듐)을 주입하여, n-형 질화갈륨계 화합물 반도체 층(130) 상에서 화학반응에 의해 두께 ~0.5 ㎛의 중간층(140)로서의 질화인듐갈륨(InxGa1 - xN, 0≤x≤0.2) 층을 형성하였다.
다음에, 상기 기판(100)의 온도를 750℃로 유지하면서, 챔버 내에 Ga(CH3)3과 NH3를 연속적으로 주입하고〔In(CH3)3〕을 간헐적으로 주입하여 상기 중간층(140) 상에서 화학반응이 일어나도록 하였다. 이에 의하여, 발광층(150)으로서, 질화갈륨으로 형성된 배리어층과 질화인듐갈륨(InxGa1-xN, 0≤x≤0.2)으로 형성된 우물층을 교대로 적층하고 그 최하층과 최상층이 배리어층이 되도록 적층된 초격자 디바이스인 다층 양자 우물층(MQW)을 형성하였다.
이어서, 상기 기판(100)의 온도를 750℃로 유지하면서, 상기 챔버 내에 Ga(CH3)3과 NH3와, 알루미늄의 소스로서〔Al(CH3)3〕(트리메틸 알루미늄)과, p-형 도판트인 마그네슘의 소스로서 〔Mg(C5H5)2〕(비스시클로펜타디에닐마그네슘)을 주입하여 상기 발광층(150) 상에서 화학반응이 이루어지도록 하였다. 이에 따라, p-형 도판트로서 마그네슘을 포함하는 이 두께 ~20 nm를 가지는 Al0 .2Ga0 .8N(질화알루미늄갈륨) 층이 p-형 질화갈륨계 화합물 반도체 층(200)으로서 형성되었다.
다음에, 상기 챔버로부터 꺼낸 상기 기판을 N2 분위기 하에서 650℃의 온도로 어닐링하였다. 이후, 도 1에 도시된 바와 같은 장치를 이용하여, 상기 실시예 1에서와 동일한 방법으로 상기의 p-형 질화갈륨계 화합물 반도체 층을 인듐을 이용하여 배선과 접합하여 작업 전극으로 사용하여 상대 전극과의 사이에 소정의 전압을 인가하여 상기 p-형 도판트를 활성화시켰다.
상기 p-형 도판트의 활성화 후에, 상기 p-형 질화갈륨계 화합물 반도체 층(200)의 표면(210)의 일부에 니켈층과 골드층을 포함하는 적층체를 이용하여 전극 패드(220)를 형성하고, 상기 발광 다이오드 영역내의 각각의 중간층(140), 발광층(150), 및 p-형 질화갈륨계 화합물 반도체 층(200)의 일부를 제거하여 상기 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230)의 일부를 노출시켜 상기 노출된 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230)에, 티탄층, 알루미늄층, 니켈층, 및 골드층을 포함하는 적층체를 이용하여 전극 패드(240)를 각각 형성한 뒤, 각 영역을 커팅하여 분리시켰다. 이렇게 하여, 복수의 발광 다이오드를 제작했다.
상기 발광 다이오드, 전극 패드(220,240) 사이에 순방향의 전류를 인가하여 전류-전압 특성을 측정하였다. 20 mA의 전류값에서 작동 전압이 3. 0 내지 3. 3 V 였다.
본원의 일 구현예에 따른 제조 방법에 의하여, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화에 따른 광 추출향상을 확인하기 위해, 질화갈륨계 반도체 층이 형성된 2인치 Al2O3 기판(제조사: LG Innotek)(100)을 N2 분위기 하에서 650℃의 온도로 10분동안 어닐링 하였다. 이 후 상기 Al2O3 기판(100) 9장을 장당 8조각으로 자른 다음 전류가 잘 흐를 수 있도록 p-GaN 쪽과 Al2O3 기판(100)의 Side에 인듐을 발랐다. 그리고, 전해액(400) 속의 기판의 면적을 일정하게 하기 위하여 Maskin Tape(polyethylene)로 상기 Al2O3 기판(100)을 Masking 하였다.
다음에, 도 1에 도시된 바와 같은 장치를 이용하여, 상기 Masking한 조각 샘플을 p-형 도판트로서 Mg 을 함유하는 질화갈륨계 화합물 반도체 층(200)을 작업 전극으로서 사용하고, 상대 전극(300)으로서 Pt(백금) 플래이트(plate)를 사용하였다. 상기 p-형 도판트를 포함한 질화갈륨계 반도체 층(200)을 포함하는 샘플을 각각 0.1 M, 0.3 M, 0.5 M로 몰농도를 변수로한 HCl 수용액에 접촉시켜 전기화학적 정전위법에 의한 본 실험을 실시하였다. 실험의 변수를 두지 않기 위해 전해질 수용액의 양, 작업 전극과 상대 전극(300)의 거리와 각도를 일정하게 유지하였다.
최적 조건을 수득하기 위하여 다음 표 1에서와 같이 HCl 전해액의 몰 농도, 인가전압, 인가시간을 변수로 두었다.
Figure 112010011914315-pat00001
표 1에 명시된 바와 같이 조건을 분류하여 총 54개의 변수로 하여 2인치 웨이퍼 9장을 장당 8조각으로 나누어 한 Cycle씩 실험을 실시하였다. 상기와 같이 전기화학 정전위법에 의한 상기 p-형 도판트 활성화가 끝난 샘플은 Masking tape를 떼어내고 염산으로 인듐을 제거한 후, BOE(Buffered Oxide Etchant) 처리를 하였다.
EL(Electro Luminescence) 측정을 위하여 도 7 및 도 8에 도시된 바와 같이 TCL 패턴으로 p-형 전극으로서 Ni 및 Au를 각각 100 Å, 2000 Å 적층하여 증착하고, n-형 전극으로서 인듐을 증착하여 발광 다이오드를 제작하였다. 이렇게 제작된 발광 다이오드를 가지고 EL 측정을 하였다. 도 9는 열 어닐링 활성화가 된 샘플들을 가지고 전기화학 정전위법에 의한 활성화를 진행한 EL 측정한 결과 그래프이다. 도 9에 도시된 바와 같이, 좌측의 그래프들은 EL 측정한 실제 결과 그래프이다. 열 어닐링에 의한 활성화 공정만 실시한 Reference 샘플의 O.P.(Optical Power) 값이 다르게 나와 비교하기 쉽도록 우측에는 임의의 단위(arbitrary unit)로 변환하여 나타낸 그래프를 도시 하였다. 도 8을 참조하면 본 실시예에서 상기 전기화학 정전위법에 의한 광 추출은, 0.3 M의 HCl 수용액에서 4 V의 전압을 3 min 동안 인가한 샘플은 Reference 샘플과 비교 시 약 40%의 광 추출 향상을 보이는 것을 확인하였다.
실시예 3에 따라 실험된 조건을 바탕으로 하여 본 실시예를 실시하였다. 먼저, 사파이어 기판(제조사: NINEX)을 N2 분위기 하에서 650℃의 온도로 10 min 동안 어닐링 하였다. 이 후, 전류가 잘 흐를 수 있도록 p-GaN 쪽과 Al2O3 기판(100) Side에 인듐을 발랐다. 그리고, 전해액(400) 속의 기판의 면적을 일정하게 하기 위하여 Masking tape(polyethylene)로 상기 기판을 Masking 하였다.
다음에, 도 1에 도시된 바와 같은 장치를 이용하여, 상기 실시예 3에서와 동일한 방법으로 상기 p-형 질화갈륨계 화합물 반도체 층을 인듐을 이용하여 배선과 접합하여 작업 전극으로 사용하고, 상대 전극으로서 Pt(백금) 플래이트(plate)를 사용하여 각각을 인듐 접합한 배선에 연결하여 전원(600)에 연결하였다. 상기 실시예 3에서 수행된 조건인 0.3 M HCl 수용액을 이용하여 4 V의 인가 전압에서의 3 min의 인가 시간을 기준으로 다음 표 2에 명시된 바와 같이 인가 시간을 4 min 씩 증가시키며 본 실시예를 수행하였다. 실험의 변수를 두지 않기 위해 전해질 수용액의 양, 작업 전극과 상대 전극(300)의 거리와 각도를 일정하게 유지하였다.
Figure 112010011914315-pat00002
표 2에 명시된 바와 같이 조건을 분류하여 상기와 같은 전기화학 정전위법에 의한 상기 p-형 도판트 활성화가 끝난 샘플을 MESA 에칭(MESA Etching), TCL 증착, 메탈 패드 증착, 산화막 패시베이션(passivation), 백그라인딩(back grinding), 스크라이빙(scribing)을 거친 조립(fabrication) 공정 및 도 10에 도시된 바와 같이 3528PLCC 2type으로 제작한 패키징(packaging) 공정을 실시하여 발광 다이오드를 제작하였다. 도 11a는 2인치 웨이퍼 전체를 프로빙(probing)하여 20 mA에서의 Vf 값에 대한 칩 개수를 나타내는 그래프이고, 도 11b는 한 웨이퍼의 전류시간에 따른 평균 Vf 값을 나타내는 그래프이다. 도 11a를 참조하면 Reference 샘플에 비해 HCl 0.3 M - 4 V @ 11 min, @ 15 min 그래프가 샤프하게, 즉 동일한 Vf 값을 가진 칩들이 많이 나왔다. 또한 도 11b를 참조하면 평균 Vf 값도 @ 11 min, @ 15 min 에서 0.2 V 이상 떨어진 것을 확인하였다.
도 12a 내지 도 12f는 본 발명의 실시예 4에 따른 전기화학 정전위 활성화 방법을 이용한 2인치 웨이퍼의 인가 전류 20 mA에서 Vf를 나타내는 풀 프로빙 맵(full probing map) 데이터이다. 도 12를 참조하면, 평균 Vf가 0.2 V 이상 떨어진 도 12d 및 도 12e의 경우, 다른 샘플들과 달리 전기화학 정전위 활성화 과정에서 전류가 흐르기 시작한 부분인 웨이퍼의 bottom 부분으로부터 멀어질수록 Vf가 상승하는 것을 알 수 있다. 이로 미루어 볼 때, 전기화학 정전위 활성화는 전류가 흐르는 부분부터 진행된다는 것을 알 수 있다.
도 13은 본 발명의 실시예 4에 따른 전기화학 정전위 활성화 방법을 이용한 각각의 웨이퍼에서 463 nm(±1 nm) 파장의 칩을 10개씩 선택하여 I-V 측정한 값의 평균을 나타내는 그래프이다. 도 13을 참조하면, 도 12에서 풀 프로빙 결과와 비슷하게 평균 Vf 값뿐만 아니라 동일 파장에서의 Vf 값도 20 mA 전류 인가를 기준으로 했을 경우, 7 min, 11 min, 15 min의 인가 시간에서 약 0.2 V 정도 감소되었음을 알 수 있다.
따라서, 본 실시예에 따라서 전기화학 정전위 활성화 방법을 이용하여 질화갈륨계 화합물 반도체에 함유된 p-형 도판트를 활성화시킴으로써, p-형 질화갈륨계 화합물 반도체 층의 정공 이동도를 증가시키고, Vf 값을 낮출 수 있어 발광 디바이스 구동 시에 전력 소모를 줄일 수 있는 장점이 있다.
이상, 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 여러 가지 다양한 형태로 변형될 수 있으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함이 명백하다.
100 : 기판
110 : 기판의 표면
120 : 버퍼층
130 : n-형 질화갈륨계 화합물 반도체 층
140 : 중간층
150 : 발광층
200 : p-형 질화갈륨계 화합물 반도체 층
210 : 기판의 표면
220 : 전극 패드
230 : n-형 질화갈륨계 화합물 반도체 층의 표면
240 : 전극 패드
250 : 적층체
260 : 버퍼층
270 : 도판트를 포함하지 않은 질화갈륨계 반도체 층
280 : p-형 도판트를 포함한 질화갈륨계 반도체 층
300 : 상대 전극
400 : 전해액
500 : 전해조
600 : 전원
700 : 작업 전극과 연결되는 배선
800 : 상대 전극과 연결되는 배선

Claims (25)

  1. Al2O3를 포함하는 비전도성 기판(substrate)에 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층을 형성하고;
    상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키고;
    상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 및
    상기 상대 전극과, 작업 전극(working electrode)으로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가함으로써 상기 전해액으로부터 상기 질화갈륨계 화합물 반도체에 전자(e-)가 직접 공급되어 상기 p-형 도판트를 활성화시키는 것:
    을 포함하는,
    p-형 질화갈륨계 화합물 반도체의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 p-형 도판트는 Mg, Zn, Cd, Be, Ca, Ba 및 이들의 조합으로 이루어진 군으로부터 선택되는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
  6. 제 1 항에 있어서,
    상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층은 기상 증착 방법(vapor-phase deposition method)을 이용하여 상기 기판에 형성되는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
  7. 제 6 항에 있어서,
    상기 기상 증착 방법은 유기금속화학증착(Metal Organic Chemical Vapor Deposition; MOCVD) 방법, 분자선 에피탁시(MBE = Molecular Beam Epitaxy) 방법 또는 수소기상에피택시(Hydride Vapor phase Epitaxy; HVPE) 방법인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
  8. 제 1 항에 있어서,
    상기 질화갈륨계 화합물 반도체는 질화갈륨, 질화알루미늄갈륨, 질화인듐갈륨, 또는, 질화알루미늄갈륨인듐을 포함하는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
  9. 제 1 항에 있어서,
    상기 전해액은 용액 형태 또는 용융염 형태로 제공되는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
  10. 제 9 항에 있어서,
    상기 전해액은 산성, 중성 또는 알칼리성 전해질을 포함하는 수용액을 포함하는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
  11. 제 9 항에 있어서,
    상기 전해액은 알칼리 금속의 할로겐화물 및 알칼리토 금속의 할로겐화물으로 이루어진 군에서 선택되는 하나 이상의 용융된 염을 포함하는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
  12. 제 1 항에 있어서,
    상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 상기 전해액과 접촉시키기 전에 열처리하는 것을 추가 포함하는, p-형 질화갈륨계 화합물 반도체의 제조 방법.
  13. p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층이 형성된 Al2O3를 포함하는 비전도성 기판을 전해액과 접촉시키고;
    상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 및
    상기 상대 전극과, 작업 전극(working electrode)으로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가함으로써 상기 전해액으로부터 상기 질화갈륨계 화합물 반도체에 전자(e-)가 직접 공급되어 상기 p-형 도판트를 활성화시키는 것:
    을 포함하는,
    질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 상기 전해액과 접촉시키기 전에 열처리하는 것을 추가 포함하는, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법.
  16. 제 13 항에 있어서,
    상기 전해액은 용액 형태 또는 용융염 형태로 제공되는 것인, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법.
  17. 삭제
  18. Al2O3를 포함하는 비전도성 기판;
    상기 기판 상에 형성된 n-형 질화갈륨계 화합물 반도체 층;
    상기 n-형 질화갈륨계 화합물 반도체 층 상에 형성된 활성층; 및
    상기 활성층 상에 형성된 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층:을 포함하는 적층체를 포함하며,
    상기 적층체의 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층을 작업 전극으로서 사용하여, 상기 적층체를 전해액과 접촉시킨 상태에서 상대 전극(counter electrode)과 상기 작업 전극(working electrode) 사이에 전압을 인가함으로써 상기 전해액으로부터 상기 질화갈륨계 화합물 반도체에 전자(e-)가 직접 공급되어 상기 적층체의 질화갈륨계 화합물 반도체 층에 포함된 상기 p-형 도판트가 활성화되는 것인,
    발광 디바이스.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제 18 항에 있어서,
    상기 p-형 도판트는 Mg, Zn, Cd, Be, Ca, Ba 및 이들의 조합으로 이루어진 군으로부터 선택되는 것인, 발광 디바이스 .
  23. 제 18 항에 있어서,
    상기 n-형 질화갈륨계 화합물 반도체 층, 상기 활성층 및 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층은 기상 증착 방법에 의하여 형성된 것인, 발광 디바이스 .
  24. 제 23 항에 있어서,
    상기 기상 증착 방법은 유기금속화학증착(Metal Organic Chemical Vapor Deposition; MOCVD) 방법 또는 수소기상에피택시(Hydride Vapor phase Epitaxy; HVPE) 방법인, 발광 디바이스.
  25. 제 18 항에 있어서,
    상기 p-형 도판트는, 상기 적층체를 열처리한 후 상기 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층 사이에 전압을 인가함으로써 활성화된 것인, 발광 디바이스.

KR1020100016425A 2010-02-23 2010-02-23 p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스 KR101171817B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016425A KR101171817B1 (ko) 2010-02-23 2010-02-23 p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016425A KR101171817B1 (ko) 2010-02-23 2010-02-23 p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스

Publications (2)

Publication Number Publication Date
KR20110096897A KR20110096897A (ko) 2011-08-31
KR101171817B1 true KR101171817B1 (ko) 2012-08-14

Family

ID=44931994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016425A KR101171817B1 (ko) 2010-02-23 2010-02-23 p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스

Country Status (1)

Country Link
KR (1) KR101171817B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628562A (zh) * 2022-03-11 2022-06-14 安徽格恩半导体有限公司 一种具有析氢层的半导体发光元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154477A (ja) 1997-06-05 1999-02-26 Tokai Rika Co Ltd シリコン基板における陽極化成方法
JP2001250809A (ja) 2000-01-26 2001-09-14 Trw Inc 精密なワイドバンドギャップ半導体のエッチング
JP2007042898A (ja) 2005-08-03 2007-02-15 Kyocera Corp P型窒化ガリウム系化合物半導体の製造方法と窒化ガリウム系化合物半導体素子
JP2007103396A (ja) 2005-09-30 2007-04-19 Toyoda Gosei Co Ltd III族窒化物系化合物半導体のp型活性化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154477A (ja) 1997-06-05 1999-02-26 Tokai Rika Co Ltd シリコン基板における陽極化成方法
JP2001250809A (ja) 2000-01-26 2001-09-14 Trw Inc 精密なワイドバンドギャップ半導体のエッチング
JP2007042898A (ja) 2005-08-03 2007-02-15 Kyocera Corp P型窒化ガリウム系化合物半導体の製造方法と窒化ガリウム系化合物半導体素子
JP2007103396A (ja) 2005-09-30 2007-04-19 Toyoda Gosei Co Ltd III族窒化物系化合物半導体のp型活性化方法

Also Published As

Publication number Publication date
KR20110096897A (ko) 2011-08-31

Similar Documents

Publication Publication Date Title
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
KR100662191B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100668351B1 (ko) 질화물계 발광소자 및 그 제조방법
US20100314605A1 (en) Vertical deep ultraviolet light emitting diodes
JP4980594B2 (ja) P型窒化ガリウム系化合物半導体の製造方法
EP2472607B1 (en) Gallium nitride compound semiconductor light-emitting device
CN103165785A (zh) 用于制造半导体器件的方法
CN101609867B (zh) 氮化物半导体发光二极管元件及其制造方法
CN107004744A (zh) 第iii族氮化物半导体发光器件的制造方法和第iii族氮化物半导体发光器件
KR100616516B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
US10161046B2 (en) Method for forming metal particle layer and light emitting device fabricated using metal particle layer formed by the method
KR101171817B1 (ko) p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스
TWI585993B (zh) Nitride light emitting device and manufacturing method thereof
JPWO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
WO2019079239A1 (en) ELECTROCHEMICAL REMOVAL OF ALUMINUM NITRIDE SUBSTRATES FOR ELECTRONIC AND OPTOELECTRONIC DEVICES
KR101622097B1 (ko) 질화물계 반도체 발광소자 및 이의 제조 방법
TW200400651A (en) Method for producing group III nitride compound semiconductor device
CN109473525B (zh) 一种氮化镓基发光二极管外延片及其制作方法
Jun et al. Effect of thermal annealing on the Pd/Au Contact to p-type Al0. 15Ga0. 85N
US9698310B2 (en) Method for producing a semiconductor device
KR100293467B1 (ko) 청색발광소자및그제조방법
Huang et al. Influence of hydrogen implantation concentration on the characteristics of GaN-based resonant-cavity LEDs
Lin et al. Electrical properties of Pt contacts on p-GaN activated in air
KR100631037B1 (ko) 누설전류 억압 및 제거에 효과적인 ⅲ-질화물계 반도체발광소자 제조방법
KR101101954B1 (ko) 확산방지층을 가지는 전극구조체를 구비한 수직형 구조의 그룹 Ⅲ족 n형 질화물계 반도체 소자 및 이를 포함하는 발광다이오드 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 8