JP3980825B2 - セグメント化混合信号回路におけるノイズ整形方法 - Google Patents
セグメント化混合信号回路におけるノイズ整形方法 Download PDFInfo
- Publication number
- JP3980825B2 JP3980825B2 JP2000343216A JP2000343216A JP3980825B2 JP 3980825 B2 JP3980825 B2 JP 3980825B2 JP 2000343216 A JP2000343216 A JP 2000343216A JP 2000343216 A JP2000343216 A JP 2000343216A JP 3980825 B2 JP3980825 B2 JP 3980825B2
- Authority
- JP
- Japan
- Prior art keywords
- rotation
- frequency
- graph
- amount
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル／アナログ変換器などのセグメント化混合信号回路におけるノイズ整形方法に関する。
【０００２】
【従来の技術】
添付図面の図１は、いわゆる“電流制御（current-steering）”タイプの従来のディジタル／アナログ変換器（ＤＡＣ）の各要素を示している。ＤＡＣ １は、ｍビットのディジタル入力ワードＤ１〜Ｄｍを対応するアナログ出力信号へと変換すべく設計される。
【０００３】
ＤＡＣ １は、複数個（ｎ）の同一の電流源２1〜２nを含み、ｎ＝２m−１である。各電流源２は、実質的に一定の電流Ｉを通過せしめる。ＤＡＣ １は更に、ｎ個の電流源２1〜２nにそれぞれが対応する複数の差動スイッチ回路４1〜４nも含んでいる。各差動スイッチ回路４は対応する電流源２に接続されると共に、その電流源により生成された電流を、上記変換器の第１接続ラインＡに接続された第１端子へと、または、上記変換器の第２接続ラインＢに接続された第２端子へと切り換える。
【０００４】
各差動スイッチ回路４は、（以下に説明される理由により“サモメタコード化信号［thermometer-coded signal］”と称される）複数の制御信号Ｔ１〜Ｔｎの１つを受けると共に、関連信号の値に従って自身の第１端子もしくは第２端子を選択する。ＤＡＣ １の第１出力電流ＩAは上記各差動スイッチ回路の各第１端子に供給された電流の総和であり、且つ、ＤＡＣ １の第２出力電流ＩBは上記各差動スイッチ回路の各第２端子に供給された電流の総和である。
【０００５】
上記アナログ出力信号は、ＤＡＣ １の第１出力電流ＩAを抵抗Ｒに吸い込むことにより生成される電圧ＶAと、該変換器の第２出力電流ＩBを他方の抵抗Ｒに吸い込むことにより生成される電圧ＶBとの間の電圧差ＶA−ＶBである。
図１のＤＡＣにおいて、サモメタコード化信号Ｔ１〜Ｔｎは、２進式サモメタデコーダ６により２進入力ワードＤ１〜Ｄｍから導出される。該デコーダ６は次の様に作動する。
【０００６】
２進入力ワードＤ１〜Ｄｍが最小値を有する場合にサモメタコード化信号Ｔ１〜Ｔｎは、差動スイッチ回路４1〜４nの各々がそれらの第２端子を選択することから電流源２1〜２nの全てが第２接続ラインＢへと接続されるようなものである。この状態においてＶA＝０かつＶB＝ｎＩＲである。また、アナログ出力信号ＶA−ＶB＝−ｎＩＲである。
【０００７】
２進入力ワードＤ１〜Ｄｍの値が漸進的に増加するとき、デコーダ６により生成されるサモメタコード化信号Ｔ１〜Ｔｎは、（差動スイッチ回路４1から開始して）上記差動スイッチ回路の多くがそれぞれの第１端子を選択すると共に、自身の第１端子を既に選択した差動スイッチ回路はその第２端子には戻らないようなものである。２進入力ワードＤ１〜Ｄｍが値ｉを有するとき、最初のｉ個の差動スイッチ回路４1〜４iはそれぞれの第１端子を選択するが、残りの（ｎ−ｉ）個の差動スイッチ回路４i+1〜４nはそれぞれの第２端子を選択する。アナログ出力信号ＶA−ＶBは、（２ｉ−ｎ）ＩＲに等しい。
【０００８】
図２は、３ビットの２進入力ワードＤ１〜Ｄ３（すなわち、この例においてｍ＝３）に対して生成されたサモメタコード化信号の例を示している。この場合、７個のサモメタコード化信号Ｔ１〜Ｔ７が必要とされる（ｎ＝２m−１＝７）。
図２が示す様に、２進式サモメタデコーダ６により生成されたサモメタコード化信号Ｔ１〜Ｔｎはいわゆるサモメタコード（thermometer code）に従うが、この場合に第ｒ番目の信号Ｔｒが起動された（“１”にセットされた）ときに下位の信号Ｔ１〜Ｔｒ−１の全ても起動されることは知られている。
【０００９】
電流制御式のＤＡＣにおいてサモメタコード化は一般的である、と言うのも、２進入力ワードが増加するにつれ、既に第１接続ラインＡに切り換えられた電流源が他のラインＢに切り換えられることなく更に多くの電流源がラインＡへと切り換えられるからである。従って、上記ＤＡＣの入力／出力特性は単調であると共に、入力ワードにおける１の変化から生ずるグリッチインパルスは小さい。
【００１０】
ところで、図１のアーキテクチャにおける電流源２の個数および対応する差動スイッチ回路４の個数は、特にｍが６以上の場合に非常に多くなることは理解される。例えばｍ＝６の場合、ｎ＝６３であり、６３個の電流源および６３個の差動スイッチ回路が必要とされる。そのような多数の電流源を取扱うべく、且つ、個々の差動スイッチ回路に対して効率的にサモメタ信号が供給され得るために、各電流源および各差動スイッチ回路を２次元配列のセルとして配置し、各セルは１個の電流源および協働する差動スイッチ回路を含むことが提案されている。この配置構成は図３に示される。
【００１１】
図３において、セルＣＬijは８行（ロウ）および８列（コラム）の８×８正方配列に配置される。図３において、各セルに適用された添字の第１桁は該セルが配置される行を表すと共に、添字の第２桁は該セルが配置される列を表す。従って、セルＣＬ18は行１、列８のセルである。
各セルＣＬijはそれ自体の電流源２およびそれ自体の差動スイッチ回路４を含む。図１のＤＡＣと同様に、上記配列の各セルのそれぞれの第１端子は上記ＤＡＣの第１接続ラインＡに一体的に接続されると共に、上記配列の各セルのそれぞれの第２端子は上記ＤＡＣの第２接続ラインＢに一体的に接続される。
【００１２】
図３において各セルＣＬijに割当てられた各番号は、各セルが起動（もしくは制御）されてそれぞれの第２端子の選択からそれぞれの第１端子の選択へと変化する順序を表している。上記配列の連続的な各行に対し、起動順序は上記配列における各セルの物理的順番に従うものであり、行１から開始してこの行の各セルを列の順番で順次に起動し、次に行２とし以下同様である。
【００１３】
【発明が解決しようとする課題】
図３において生ずる１つの問題は、上記配列の個々のセルの電流源２の出力電流は均一とすべきであるが、実用上は各セルの実際の出力電流は種々の原因から生ずる不均一性の影響を受ける、ということである。
図４（ａ）に示されたように、例えば電源ラインに沿って電圧が低下すると、行もしくは列に沿った傾斜誤差（graded error）が生じ得る。この場合、関連する行もしくは列の最初の４個のセルにおける各電流源は負の誤差を有するが、これは各セルが平均以下の出力電流を生成することを意味する。これらの負の誤差は、関連する行もしくは列の中心に向かって減少する。関連する行もしくは列の残りのセル５〜８における各電流源はそれぞれの正の誤差を有するが、これは各セルが平均以上の出力電流を生成することを意味する。これらの正の誤差は、関連する行もしくは列の中心から端部にかけて減少する。
【００１４】
図４（ｂ）に示されたように、上記配列を含むチップの内側に熱的分布があると行もしくは列における対称的誤差を引き起こし得る。この場合、行もしくは列の端部セル１、２、７および８における各電流源は負の誤差を有するが、行もしくは列の中央セル３〜６の各電流源は正の誤差を有する。
これに加え、確率的誤差（random error）などの他の種類の誤差もあり得る。上記セル配列に対する最終誤差分布は、個々の誤差成分の全てを重畳することにより生成される。
【００１５】
図４（ａ）および図４（ｂ）に示された傾斜誤差および対称的誤差は、蓄積して大きな積分線形誤差（integral linearity error：ＩＮＬ）に帰着し易い。例えば、図４（ａ）に示された傾斜誤差分布が図３に示されたセル配列の第１行内に存在すると仮定する。この場合、セル１〜４が（それぞれの第２端子の選択からそれぞれの第１端子の選択へと変更されて）漸進的に起動されるときに負の誤差が蓄積し、ディジタル入力コードが４であるときには相当な負の合計誤差に達する。セル５〜８が順次に起動されるときにのみ、これらのセルに付随する正の誤差がセル１〜４に付随する大きな負の誤差を相殺する。
【００１６】
当然ながら、図４（ａ）に対応する傾斜誤差が列１〜８の各々に沿って存在すると、状況は更に悪化する。この場合、セル１〜８が漸進的に起動されるにつれ、行１の８個のセルの各々に対して最大の負の誤差（図４（ａ）における位置１における誤差）が生ずる。同様に、行２において、図４（ａ）の位置２に対応する負の誤差は８回だけ蓄積する。従って、入力コードが（行１〜４における各セルの全てが起動された状態に対応する）３２へと増加する時点までは、蓄積される負の誤差は実際に極めて大きい。
【００１７】
図４（ｂ）に示された種類の対称的誤差の蓄積によっても、同様の問題が生ずる。
傾斜誤差および対称的誤差に依る不整合（mismatch）は、上記セル配列において各セルが物理的に配置されている順序とは異なる特殊な順序で各セルを選択することにより減少され得る。特に、（英国特許公開第ＧＢ−Ａ−２３３３１９０号に対応する）同時係属中の本出願人の特開平１１−２４３３３９号には、いわゆる“魔法陣（magic square）”における番号の順序に準じた特殊なセル選択順序が記述されているが、その全体内容は言及したことにより援用する。
【００１８】
しかしながら、そのような特殊なセル選択順序が採用された場合でも、個々のセグメントにより生成されるそれぞれの電流間には必然的に不整合が残留する。これは、ＤＡＣの性能における非線形性を引き起こす。
カリフォルニア州、サンディエゴ、１９９９年３月１６〜１９日のデルタ−シグマデータ変換器講演課程（Delta-Sigma Data Converters Lecture Course）におけるＪｅｓｐｅｒ Ｓｔｅｅｎｓｇａａｒｄの“ＳＣデルタ−シグマＡＤＣの構造的な最適化およびスケーリング（Structural Optimization and Scaling of SC Delta-Sigma ADCs）”と称された論文においては、ＤＡＣの各要素間の不整合を整形（shape）すべく要素（もしくはセグメント）回転を採用することが提案されている。該提案においては、データ依存式（data-directed）に回転量を使用して各要素が回転される。同じ講演課程において“デルタ−シグマＡＤＣおよびＤＡＣ用の不整合整形マルチビットＤＡＣ（Mismatch-Shaping Multibit DACs for Delta-Sigma ADCs and DACs）”と称されたＩａｎ Ｇａｌｔｏｎによる別の論文は、低周波から高周波へとノイズを移動することによりノイズ形状を改善する不整合整形技術（mismatch shaping technique）を開示している。これらの技術においてノイズは高い出力信号周波数にて周波数と共に急速に増加することから、有用な結果を得るためには大きなオーバーサンプリング比率が使用されねばならない。同じ講演課程において“ノイズ整形技術の独創的な用途（Unconventional Applications of Noise-Shaping Techniques）”と称されたＢｏｂ Ａｄａｍｓによる更なる論文は、歪みを整形済ノイズへと変換すべくシグマ−デルタＤＡＣにおいて要素“スクランブリング”が採用され得ることを開示している。上記スクランブリングは、出力信号の所望範囲周波数の内側および外側の両者における周波数スペクトル全体に渡り均一にノイズを分散するというランダム式、または、ノイズをＤＣから離間移動するデータ依存式であってノイズの振幅が周波数と共に漸進的に増加するというデータ依存式、のいずれかとされ得る。
【００１９】
【課題を解決するための手段】
本発明の第１の形態によれば、一連の動作サイクルを行うように働くディジタル回路およびアナログ回路を含む混合信号回路であって、前記アナログ回路は、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有し、且つ、前記ディジタル回路は、前記サイクルの各々において、前記セグメントのそれぞれに対して適用される一群のディジタル信号を発生すべく作用可能なディジタル信号発生手段と、ｒを関連サイクルに対する回転量とした場合、各サイクルにおいて前記各セグメントに適用される各ディジタル信号を、先のサイクルにおいて適用された各ディジタル信号と比較して、ｒ個のセグメントだけセグメント選択時の始点を循環的にシフトする回転手段と、前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量ｒを設定する回転制御手段と、を含むことを特徴とする混合信号回路が提供される。
【００２０】
本発明の第２の形態によれば、本発明の前記第１の形態を具現する混合信号回路を含むディジタル／アナログ変換回路が提供される。
本発明の第３の形態によれば、ディジタル回路およびアナログ回路を含むと共に、一連の動作サイクルを行うように働く混合信号回路において、前記アナログ回路は、予め定められた所望範囲周波数内の周波数を有する出力信号を協働して生成する複数の回路セグメントを有する混合信号回路で使用されるノイズ整形方法であって、前記各サイクルにおいて、前記各セグメントのそれぞれに適用される一群のディジタル信号を発生する段階と、ｒを関連サイクルに対する回転量とし、先のサイクルにおいて適用されたディジタル信号と比較して、各サイクルにおいて各セグメントに適用される各ディジタル信号をｒ個のセグメントだけセグメント選択時の始点を循環的にシフトする段階と、前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量を設定する段階と、を備えることを特徴とするノイズ整形方法が提供される。
【００２１】
本発明の第４の形態によれば、本発明を具現する混合信号回路において使用されるべき回転量ｒを選択する方法が提供される。
本発明の第５の形態によれば、コンピュータ上で実行されるときに、本発明の第４の形態を具現する方法の一定の段階もしくは全ての段階をコンピュータに実行させるコンピュータプログラムが提供される。上記プログラムは、担体（carrier）上にてもしくは担体により搬送され得る。担体は記憶媒体（例えば、ディスクまたはＣＤＲＯＭ）或いは信号（例えば、インターネットからのダウンロード）とされ得る。
【００２３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を詳述する。
図５は、本発明を具現するＤＡＣ ２０の各要素を示している。上記で論じたような図１のＤＡＣの各要素と同一のもしくは密接に対応する図５のＤＡＣの各要素は同一参照番号により表されると共に、こられの各要素の記述は省略される。
【００２４】
図５のＤＡＣは、ディジタル回路部分ＤＣおよびアナログ回路部分ＡＣを含んでいる。アナログ回路部分ＡＣは図１のＤＡＣと同様に構成されると共に、各セグメントが定電流源２およびスイッチ４を有する複数のセグメント（もしくはセル）を含んでいる。各セグメントにおけるスイッチ４は、ディジタル回路部分ＤＣから該スイッチ４に対して供給されて個別対応するサモメタコード化信号ＯＴにより制御される。
【００２５】
図５のＤＡＣにおいてディジタル回路部分ＤＣは、２進式サモメタデコーダ６に加え、セグメント回転ブロック２２および回転制御ブロック２４を含んでいる。
セグメント回転ブロック２２はｎ個の入力を有するが、該入力にては一群のサモメタコード化入力信号ＩＴ１〜ＩＴｎが受信される。これらのサモメタコード化入力信号ＩＴ１〜ＩＴｎは、上記ＤＡＣに適用される２進式入力ワードＤ１〜Ｄｍに基づき２進式サモメタデコーダ６により生成される。２進式サモメタデコーダ６は図１および図２に関して前述されたのと同様に動作することにより、２進式入力ワードＤ１〜Ｄｍからサモメタコード化入力信号ＩＴ１〜ＩＴｎを導出する。
【００２６】
セグメント回転ブロック２２もｎ個の出力を有するが、該出力にてはディジタル回路部分ＤＣのサモメタコード化出力信号ＯＴ１〜ＯＴｎが生成される。
セグメント回転ブロック２２はまた、回転制御ブロック２４から回転量ｒを受信すべく該回転制御ブロック２４の出力に接続された制御入力も有している。回転制御ブロック２４は、外部由来適用制御信号ＭＥＡＮおよびＳＰＲＥＡＤをそれぞれ受信する第１および第２入力を有している。
【００２７】
次に、図５のＤＡＣの動作を記述する。上記ＤＡＣは、所定の動作周波数（サンプリング速度）ＦDACにて一連の動作サイクル（変換サイクル）を実施する。ＦDACは例えば、１億サンプル／秒（１００Ｍサンプル／秒）である。
各サイクルにおいて、２進式サモメタデコーダ６は図２に関して前述したように、外部由来適用入力ワードＤ１〜Ｄｍをｎ個のサモメタコード化信号ＩＴ１〜ＩＴｎへと変換する。
【００２８】
各サイクルにおいてはまた、セグメント回転ブロック２２はそのサイクルにおいて使用されるべき回転量ｒの値を受信すると共に、受信したｒ値に従いサモメタコード化入力信号ＩＴ１〜ＩＴｎからｎ個のサモメタコード化出力信号ＯＴ１〜ＯＴｎを導出する。
セグメント回転ブロック２２の動作は図６に示されている。
【００２９】
図６において、サモメタコード化出力信号ＯＴ１〜ＯＴｎは一連のサイクルＣＹＣＬＥ １、ＣＹＣＬＥ ２およびＣＹＣＬＥ ３に対して示されている。ＣＹＣＬＥ １においてセグメント回転ブロック２２は、第１出力信号ＯＴ１を第１入力信号ＩＴ１に等しくし、第２出力信号ＯＴ２を第２入力信号ＩＴ２に等しくし、以下は残りの出力信号ＯＴ３〜ＯＴｎの全てに対して同様にする。
【００３０】
ＣＹＣＬＥ ２に関し、セグメント回転ブロック２２に対して回転制御ブロック２４により回転量ｒ1が供給される。この回転量ｒ1は、ＣＹＣＬＥ １で使用されたマッピングとは異なり、ＣＹＣＬＥ ２に関して出力信号ＯＴ１〜ＯＴｎに対する入力信号ＩＴ１〜ＩＴｎの新たな回転マッピングを定義する。この回転マッピングにおいて、各入力信号ＩＴ１〜ＩＴｎは新たな出力信号ＯＴ１〜ＯＴｎへとマッピングされるが、該出力信号ＯＴ１〜ＯＴｎは先のサイクルにおいて上記各入力信号がマッピングされた各出力信号から回転量ｒ1だけ異なるものである。図６に示されたように、この回転の結果、第（ｒ1＋１）番目の出力信号ＯＴ（ｒ1＋１）は第１入力信号ＩＴ１と等しくなる。同様に、次の出力信号ＯＴ（ｒ1＋２）は第２入力信号ＩＴ２と等しくなり、入力信号ＩＴ（ｎ−ｒ1）に等しくなる出力信号ＯＴｎまで、連続的な出力信号に関して同様である。各入力信号は循環様式で各出力信号へとマッピングされることから、第１出力信号ＯＴ１は入力信号ＩＴ（ｎ−ｒ1＋１）に等しくなる。“ラップ・アラウンド（wrapped around）”されたＩＴｎまでの残りの各入力信号は、出力信号ＯＴ２〜ＯＴ（ｒ1）へとマッピングされる。
【００３１】
次のサイクルＣＹＣＬＥ ３においては、回転制御ブロック２４により回転量ｒ2が特定される。以下に説明されるように、ｒ2は先のサイクルで使用された回転量ｒ1と同一でも良く異なるものでも良い。ｒ2個のセグメントだけ回転する結果、ＣＹＣＬＥ ３において入力信号ＩＴ１は出力信号ＯＴ（ｒ1＋ｒ2＋１）へとマッピングされる。連続的な入力信号はその後に連続的な出力信号へとマッピングされ、必要ならばラップ・アラウンドし、最終入力信号ＩＴｎは出力信号ＯＴ（ｒ1＋ｒ2）へとマッピングされる。
【００３２】
連続的サイクルにおいて使用される回転量ｒの値が本発明の好適実施例における回転制御ブロック２４により決定される手法を記述する前に、図７〜図９を参照し、各セグメントの回転の効果を説明する。
図７〜図９の各例において各プロットは、ＤＣから、ＤＡＣサンプリング速度ＦDACの１／２の周波数まで、の周波数範囲に渡り、図５のＤＡＣの出力信号ＶA−ＶBの信号／ノイズ比（ＳＮＲ）を示している。各プロットにおいて、垂直軸上に表されたＳＮＲはｄＢ単位で測定されると共に、水平軸上に表された周波数はサンプリング速度ＦDACの割合として測定される。
【００３３】
各例において個々のセグメントにおける各電流源２は、１．７％の標準偏差σを有する不整合を有するものとする。標準偏差σに対するこの数値は、出力信号スペクトル中のノイズ成分を強調することによりノイズ成分をバックグランド・ノイズから区別するに十分なほど大きくすべく、人為的に大きなものに選択している。これまでのＤＡＣにおいては、標準偏差の数値σ＝０．１７％が実用上は達成されている。
【００３４】
また、該例においては、セグメントの個数ｎは６４であるとする。
各例において、約０．３ＦDAC〜０．５ＦDAC（ナイキスト周波数）の広幅ノイズ・ピークが在ることは理解される。この広幅ノイズ・ピークは、量子化誤差（quantisation error）の影響を除去すべく、入力データＤ１〜Ｄｍに適用された高域フィルタリング・ディザ（high-pass-filtered dither）の結果である。本説明のために、該広幅ノイズ・ピークは無視され得る。
【００３５】
この例において上記ＤＡＣは、該ＤＡＣの出力にて、４個の“トーン（tones）”Ｔすなわち４個の異なる周波数成分から成る出力信号を合成すべく使用されるものとする。これらの４個のトーンは、０．０９ＦDACの近傍の周波数の回りに中心合せされる。各トーンＴは、上記ＤＡＣのフルスケール出力振幅ＦＳにおける−１３ｄＢのピーク振幅を有している。各トーンの総和のピークは、−１ｄＢ ＦＳである。
【００３６】
ところで、本例において上記出力信号は４個のトーンから成るものとする、と言うのも、複数のトーンによれば出力スペクトルにおけるノイズ成分を識別し易くなるからである。
図７は、１つのサイクルから次のサイクルまでセグメント回転が実行されない場合、すなわち、各サイクルにおいてｒ＝０である場合の出力信号周波数スペクトルを示している。ＤＣから０．３ＦDACまでの周波数範囲における平均ノイズ・レベルは約−９０ｄＢであるが、４個のトーンＴの近傍においては多数の有意な相互変調積Ｍが在ることは理解され得る。これらの相互変調積Ｍは、セグメント不整合の結果である。
【００３７】
図８は、各サイクルにおいて回転量ｒ＝１が使用される場合の出力信号周波数スペクトルを示している。この場合、トーンＴの近傍の相互変調積Ｍは今や不在である。但し、代わりに、上記出力信号周波数スペクトルは周波数間隔Δｆ＝ＦDAC／ｎ（この例においては、＝０．０１５６ＦDAC）にて１〜１９と表示された周波数成分を包含する。これらの周波数成分は、１つのサイクルから次のサイクルへのセグメント回転の結果として上記出力信号周波数スペクトル内に存在し、且つ、以下においては“回転成分（rotation component）”と称される。
【００３８】
第１回転成分（成分１）は、周波数ｒΔｆを有する。第２回転成分（成分２）は周波数２ｒΔｆを有し、第３および高次の回転成分は周波数３ｒΔｆ、４ｒΔｆなどである。
平均すると、各回転成分は次数が高くなるほど大きさが減少する。但し図８で理解され得るように、平均して期待される処とは逆に、成分１および２は成分３より大きくはない。これは単に、図８の特定プロットに対する統計的変動である。
【００３９】
図８のプロットにおけるように回転量ｒ＝１であるとき、最上位側成分（most significant component）１〜１０は全て、ＤＣ〜０．１６ＦDACの周波数の帯域内に包含される。これは、上記成分の全てが上記ＤＡＣの出力信号周波数の所望範囲内であることを意味する。例えば、４ｘのオーバーサンプリングが使用されるシステムにおいて、出力信号周波数の所望範囲はＤＣ〜０．１２５ＦDACである。
【００４０】
図９は、各サイクルにおいて回転量ｒ＝２１であるときの出力信号周波数スペクトルを示している。今や回転成分１〜１９は図８から相当に異なる様に配置されている。第１回転成分（成分１）は周波数２１Δｆに配置されている。周波数２ｒΔｆ（＝４２Δｆ）を有すべき成分２は、周波数２２Δｆにマッピングされる。このマッピングが生ずるのは、４２Δｆがナイキスト周波数（ｎ／２）Δｆ（＝３２Δｆ）を＋１０Δｆだけ超えることから、該成分が（ｎ／２−１０）Δｆ＝２２Δｆへとマッピングされるからである。同様に、成分３はΔｆへとマッピングされる（と言うのも、３ｒΔｆ（＝６３Δｆ）はナイキスト周波数を＋３１Δｆだけ超えることから該成分は（ｎ／２−３１）Δｆ＝Δｆだからである）。成分４は２０Δｆへとマッピングされる（４ｒΔｆ＝８４Δｆはナイキスト周波数を＋５２Δｆだけ超えることから、−２０Δｆへとマッピングされるが、これは０マッピングより小さいので＋２０Δｆとなる）。高次の各成分は同様にマッピングされる。
【００４１】
図９から理解され得るように、１０個の低次成分１〜１０のうち、成分３、６および９のみが今やＤＣ〜０．１２５ＦDACの所望範囲内に包含される。上記所望周波数範囲内には幾つかの高次成分（成分１２、１５および１８）が在るが、これらの高次成分の有意性は限られている。ところで、図９における（他の成分と比較して）成分１８の比較的に大きなサイズもまた、統計的変動である。平均して、成分１８は図９に示された大きさよりも小さい。
【００４２】
以下の表１は、２０〜３１の範囲内の回転量ｒの種々の値に対し、回転成分１〜１６が出力信号スペクトルの種々の位置へとマッピングされる手法を表している。上記表中のマッピング値は、関連する回転成分がマッピングされる周波数（Δｆの倍数として表現されている）を表している。表１に示されたように、出力信号周波数の所望範囲がＤＣ〜０．１２ＦDAC（すなわち、４ｘオーバーサンプリング）であるとき、回転量ｒの好適値は、各マッピング値の関連列が該列の最初の数アイテム中に比較的に小さな値を有さない、という値である。この点に関し、２４、２５、２６および２７のｒ値に関連する各列が好適であることが理解され得る。例えばｒ＝２４の場合、成分１、２および４の位置は（１６Δｆもしくはそれ以上にて全てが）良好であるが、（両者ともに８Δｆにおける）成分３および５はそれほど好適でないことが理解され得る。同様に、ｒ＝２５の場合、成分１〜４の配置（＋１１Δｆ以上）は全て良好であるが、３Δｆにおける成分５の位置はそれほど好適でない。実際、２４〜２７のｒ値の内、値２５および２６は好適値であると見做され得る、と言うのも、これらの各々に対し、例えば成分２もしくは３よりも相当に有意でない成分５のみが４ｘオーバーサンプリングに対する所望範囲内に在るからである。
【００４３】
【表１】
【００４４】
ｒ値２５および２６の有意性（significance）は、ｒ／ｎ＝０．４となる理想値（少なくとも４ｘオーバーサンプリングの特定の場合におけるもの）に近いということである。この０．４という値は理想値である、と言うのも、回転成分は全てが０．４ＦDACへ、または、０．２ＦDACへ、または、ＤＣへとマッピングされるからである。特に、成分１は０．４ＦDACへとマッピングされ、成分２は０．２ＦDACへとマッピングされる（と言うのも、０．８＝（０．５＋０．３）ＦDAC→０．２（＝０．５−０．３）ＦDACだからである）。成分３は０．２ＦDACにおけるものである（と言うのも、１．２（＝０．５＋０．７）ＦDAC→−０．２（＝０．５−０．７）ＦDAC→０．２ＦDACだからである）。成分４→０．４ＦDAC（と言うのも、１．６（＝０．５＋１．１）ＦDAC→−０．６（＝０．５−１．１）ＦDAC→＋０．６（＝０．５＋０．１）ＦDAC→＋０．４（＝０．５−０．１）ＦDACだからである）。成分５はＤＣへとマッピングされる（と言うのも、２．０（＝０．５＋１．５）ＦDAC→−１．０（＝０．５−１．５）ＦDAC→＋１．０（＝０．５＋０．５）ＦDAC→０（０．５−０．５）ＦDACだからである）。このパターンは５個の高次成分の群毎に反復され、すなわち、成分６〜１０は成分１〜５と同一の位置へとマッピングされ、以下同様である。
【００４５】
ｒ／ｎ＝０．４であるときのマッピングの作用は、０．４ＦDAC、０．２ＦDACおよびＤＣに中心合せされた３個の狭幅帯域へとノイズを移動することである。最高のノイズを有する帯域は０．４ＦDACに中心合せされた帯域であり（と言うのも、それは、５個の成分の各群（１〜５、６〜１０、１１〜１５など）の成分１および４を有するからであり）、次の上位側帯域は０．２ＦDACに中心合せされ（それは、各群の成分２および３を有し）、且つ、ＤＣに中心合せされた帯域（各群の成分５のみ）は更に少ないノイズを有する。これにより、４ｘオーバーサンプリングに関して所望されるように、丁度ＤＣ以上から０．１２５ＦDACまでの周波数範囲を有意なノイズ成分から解放することは理解されよう。０．０６〜０．１１ＦDACの所望の周波数範囲（通過帯域）は、有意なノイズ成分から解放されて使用され得る。
【００４６】
０．４という理想的ｒ／ｎ値は概略的に非整数値の回転量ｒを必要とすることは理解されよう。例えば、ｎ＝６４のとき、ｒは２５．６の非整数値へと設定されねばならない。ｒを１つのサイクルから次のサイクルへと変更することによりｒの非整数値は実効的に達成され得ることから、それは平均して必要な値を有する。実用上は、ｒが必要な値を有するようにｒをランダムにもしくは擬似ランダムに変更することが好適であることが分かっている。ｒが一定でありまたは規則的な（所定の）パターンで変更されるという状況と比較して、実用上は上記の様なランダム／擬似ランダムな変動によればノイズ整形が改善される。
【００４７】
例えばｎ＝６４の場合にｒは、変換サイクルの各２５％に対し擬似ランダム的に２４、２５、２６および２７の値を有することにより２５．５の平均ｒ値を与えるように変更され得る。
同一の平均ｒ値を生成しながらｒを“拡散（spread）”すべく、整数値の多くの組合せが使用され得る。例えば２５．５の平均ｒ値は、各セグメントを全く回転しない（ｒ＝０）状態と、平均して変換サイクルの５０％に対して５１個のセグメントだけ回転するという擬似ランダム式で選択することにより達成され得る。但しこれは、可能な値２４、２５、２６および２７の間でｒ値が拡散されて生成された場合よりも、実用上はノイズが更に“ピーク的”となる作用を有している。ｒを拡散すべく使用される各値は好適には、個別に使用されるとすれば、整数値２４、２５、２６および２７の場合におけるように０．４ＦDAC、０．２ＦDACおよびＤＣに中心合せされた帯域の様な適切な狭幅帯域にノイズを載置し易い値とせねばならない。拡散を行うと、高次の回転成分は振幅が減少されると共に周波数において更に分散されるという効果が在る。
【００４８】
ｒ／ｎ＝０．４に対してｎ＝１２８の場合、ｒは非整数値５１．２に設定されねばならない。例えば、５１．２５の平均値を有すべくｒは４７〜５５の９個の拡散値を使用してランダムにもしくは擬似ランダム的に変更され得るが、両末端値４７および５５の各々は変換サイクルの６．２５％に対するものであり、且つ、中間値４８〜５４の各々は変換サイクルの１２．５％に対するものである。代替的に、４９〜５３の５個の拡散値が使用され得るが、両末端値４９および５３の各々は変換サイクルの１２．５％に対するものであり、且つ、中間値５０、５１および５２の各々は、変換サイクルの２５％に対するものである。
【００４９】
以下の表２は、ｎ＝１２８の場合に４６〜５６の整数値の回転量ｒに対して出力信号周波数スペクトル内における種々の位置へと回転成分１〜１６をマッピングする手法を示している。
【００５０】
【表２】
【００５１】
同様に、表３〜表７は、同じ５１．２５の平均値を達成すべくｒ値を拡散する種々の量の作用を表している。表３〜表７において、セグメント不整合の標準偏差σは０．２４％と仮定されるが、これは、１２８個のセグメントを有するＤＡＣに対しては、６４個のセグメントのＤＡＣにおける０．１７％の不整合標準偏差に等しい。
【００５２】
表３において拡散は適用されず、回転量はサイクル毎に５１．２５である。これは、サイクル毎に５１．２５だけカウンタをインクリメントすると共にカウント値を丸めて整数値とすることにより、または、サイクル毎に５１．７５だけカウンタをインクリメントすると主にカウント値を切り捨てて整数値とすることにより、達成される。（切り捨てるためには、サイクル毎に丸めよりも０．５以上大きいインクリメントを必要とする、と言うのも、切り捨てはサイクル毎に０．５の平均下方シフトを生成するからである。）表４〜表７において、拡散量はそれぞれ２、４、８および１６であり、各々の平均ｒ値は５１．２５である。
【００５３】
【表３】
【００５４】
【表４】
【００５５】
【表５】
【００５６】
【表６】
【００５７】
【表７】
【００５８】
表３〜表７において測定値Ａ〜Ｄは、以下のように種々の所望周波数範囲に渡る上記ＤＡＣのノイズ特性の測定値を表している。測定値Ａに対する周波数範囲はＤＣ〜１５／１２８（≒０．１２）ＦDAC、すなわち、４ｘオーバーサンプリングｒに対するベースバンドである。測定値Ｃに対する周波数範囲は８．５／１２８〜１４／１２８（≒０．０６６４〜０．１０９４）ＦDAC、すなわち、４ｘオーバーサンプリングに対する通過帯域である。測定値Ｂは、測定値Ａの周波数範囲に渡り利用可能な全ての狭幅帯域の中で最悪の（最もノイズの多い）狭幅帯域のノイズ・レベルを表している。同様に測定値Ｄは、測定値Ｃの周波数範囲に渡り利用可能な全ての狭幅帯域の中で最悪の（最もノイズの多い）狭幅帯域のノイズ・レベルを表している。該例における各狭幅帯域は、測定値Ａ周波数範囲の１／４０００の周波数範囲すなわち≒３０×１０-6ＦDACを有するものと仮定される。
【００５９】
これらの測定値は、ＧＳＭネットワークなどの移動通信ネットワークにおいて本発明を具現するＤＡＣを使用する可能性を考慮して使用される。そのようなネットワークにおいては、測定値Ａに対応するベースバンド周波数範囲（例えば５〜４０ＭＨｚ）、または、測定値Ｃに対応する通過帯域周波数範囲（例えば４０〜７５ＭＨｚ）を使用するのが好適である。測定値ＢおよびＤはそれぞれベースバンドおよびベースバンド内における該当ネットワークの最悪状態チャネルに対応するが、各チャネルは例えば２００ＫＨｚの周波数範囲を有する。ベースバンド（例えば５〜４０ＭＨｚ）の場合に高調波は比較的に小さいが帯域内に配置される一方、通過帯域（例えば４０〜７５ＫＨｚ）の場合に高調波は比較的に大きいが帯域外に配置される（例えば、４０ＭＨｚの第２高調波は８０ＭＨｚに在り、４０ＭＨｚおよび７５ＭＨｚの相互変調積は３５ＭＨｚに在る）。
【００６０】
種々の測定値Ａ〜Ｄの各々に関して各々異なる拡散量にて多数のシミュレーションが実施されると共に、各々の場合において以下の統計的情報が導出された：所望周波数範囲に渡る平均ノイズ・レベル（“Mean”）（すなわち、測定値ＢおよびＤに対する最悪状態狭幅帯域）、その範囲／帯域に渡るノイズの標準偏差（“Sigma”）、その範囲／帯域に渡る最小ノイズ・レベル（“Min”）、および、その範囲／帯域に渡る最大ノイズ・レベル（“Max”）である。各表における全ての値は、ｄＢ ＦＳで表現された、すなわち、ＤＡＣのフルスケール出力ＦＳに対して表現された負の値である。
【００６１】
図１０および図１１に示されたように、上記シミュレーションにおけるＤＡＣの入力は各々が−１３ｄＢ ＦＳの振幅を有する４個のトーンであると共に、サンプリング速度ＦDACは８３２ＭＨｚであった。この数値は、９０Ｍサンプル／秒の最小サンプリング速度に対応して、４５ＭＨｚまでの入力データを取扱うべく選択された。ＧＳＭにおいて最も近い“好適な”速度（１３ＭＨｚの倍数）は１０４Ｍサンプル／秒であり、８ｘオーバーサンプリングによればこれはＦDAC＝８３２ＭＨｚに換算される。
【００６２】
拡散量が８である場合に対して表６に示された結果は、該例における最適な全体ノイズ特性を提供する。図１０および図１１に示されたように、そのときにノイズはＤＣ〜０．１１ＦDACの４ｘオーバーサンプリングに対する所望の周波数範囲に渡り略々フラットである。
図１０は、この場合に０．０３５ＦDACの周波数に中心合せされた４個のトーンから成る出力信号による０〜０．５ＦDACの出力信号の周波数スペクトルを示している。期待されたように、ノイズは０．２ＦDACおよび０．４ＦDACにてピークを有している。ＤＣにても僅かなピークが在る。０．２ＦDACおよび０．４ＦDACにおける主要ピークの両側の更なるピークは相互変調ノイズを表す（これらの更なるピークの間の約０．０３５ＦDACの間隔は上記４個のトーンの中心周波数に対応する）。図１１は拡大された水平スケールに対し、図１０のＤＣ〜０．１２５ＦDACからの部分のノイズを示しているが、これは４ｘオーバーサンプリングによる関心部分である。図１１においてラインＬは、ＤＡＣのスプリアス無しのダイナミック・レンジ（spurious-free dynamic range）（ＳＦＤＲ）を表している。ＳＦＤＲは、特定された帯域幅に渡る出力信号のｒｍｓ振幅とピーク・スプリアス信号との間におけるｄＢ単位の測定値である。ところで図１０および図１１においてノイズは、ｄＢｃ単位で、すなわち搬送波に対して測定されているが、該搬送波はこれらのシミュレーションにおいては−１３ｄＢ ＦＳのレベルを有している。従って、０ｄＢｃ＝−１３ｄＢ ＦＳである。
【００６３】
図１１においてはＤＣの近傍の僅かなノイズ・ピークが理解され得ると共に、ベースバンドに渡る、特に通過帯域に渡るノイズの全体的均一性が理解され得る。上記プロットにおけるベースバンドに渡るノイズ・レベルは−８５．３１ｄＢＦＳである一方、上記プロットにおける通過帯域に渡るノイズ・レベルは−９０．０４ｄＢ ＦＳである。（これらの数値は、図１０および図１１に関する表６における対応“平均”の数値（−８６．１ｄＢ ＦＳおよび−９０．６ｄＢ ＦＳ）に近いが厳密に同一では無いと言うのも、図１０および図１１はシミュレーションの単一の“試行（run）”を表すのに反し、表６における各数値は統計的に更に有効なものとすべく数回の試行に基づいて獲得されたからである。）
ｒ／ｎ＝０．４とした回転により獲得される改善を示すべく、表３〜表７における各値は、回転が使用されない場合に獲得され以下の各値と比較され得る：平均＝−７１．７ｄＢ ＦＳ、σ＝４．２ｄＢ ＦＳ、最小ノイズ＝−６６．７ｄＢ ＦＳ、および、最大ノイズ＝−７８．７ｄＢ ＦＳ。表６におけるように拡散量が８である場合、測定値ＡおよびＣのそれぞれにおいては１５ｄＢおよび１９ｄＢの改善が達成される。
【００６４】
表６における−８６．１ｄＢという測定値Ａのノイズ数値は、−１６５．６ｄＢ ＦＳ／ＨｚというＳＦＤＲ数値に対応する（と言うのも、測定値Ａに対する帯域幅は９０ＭＨｚであり、ヘルツ当たりの等価ノイズ数値は−８６．１ｄＢという平均の数値よりも７９．５ｄＢだけ良好だからである）。測定値ＢおよびＤに対する対応帯域幅は各々の場合において２００ＫＨｚであると共に、測定値Ｃに対して帯域幅は３５ＭＨｚである。従って、表６における測定値Ｂ〜Ｄに対するＳＦＤＲ数値はそれぞれ、−１６１．５、−１６６．０および−１６２．９ｄＢ ＦＳ／Ｈｚである。
【００６５】
表３〜表７を比較すると、測定値ＡおよびＣのノイズ数値は、拡散が実行されないとき（表３）よりも拡散が実行されたとき（表４〜表７）の方が悪い。従って、合計ノイズは拡散により増加される。但し、測定値ＢおよびＤを比較すると、拡散により、最悪状態狭幅帯域（チャネル）のノイズ・レベルの相当の改善がもたらされ、最高の改善は表６の場合において獲得される。これらの改善が生ずるのは、拡散によりノイズは問題となる更なる広帯域に渡り更に均一に分散されることから、その更なる広帯域に渡る高ノイズの個別狭幅帯域の個数を減少しもしくは除去するからである。従って、最悪状態狭幅帯域に対する性能は大きく改善される。
【００６６】
ＧＳＭネットワークなどのシステム事項における上記改善の重要性は、ＤＡＣにおいて（例えば、現在における２個の代わりに４個もしくは８個などの）更なる個数の搬送波が合成され得るか、または、同一数の搬送波が使用されるならば歪みおよびノイズに対して更に大きなマージンが在る、ということである。前者（ＤＡＣ毎の搬送波の個数の増加）の場合に当該ネットワークの経済性は、低性能であるが安価なＤＡＣを使用することによりＤＡＣ毎に少ない個数のチャネルを配置するのではなく、高性能（で比較的に高価な）ＤＡＣを使用してＤＡＣ毎のチャネルを多くすることにより、好適にシフトされる。
【００６７】
図１２は、図５のＤＡＣにおける回転制御ブロック２４の構成の一例を示している。回転制御ブロック２４は、第１加算器５２、第２加算器５４、擬似乱数発生器５６およびラッチ５８を備えている。第１加算器５２は、この例においては（以下に説明される理由により）９ビットの整数値である制御信号ＭＥＡＮを受信する第１入力を有している。第１加算器５２は擬似乱数発生器５６に接続された第２入力も有するが、該第２入力はＤＡＣの変換サイクル毎に該擬似乱数発生器５６から乱数ＲＮを受信する。擬似乱数発生器５６は、制御信号ＳＰＲＥＡＤを受信する入力を有する。発生器５６により発生された擬似乱数ＲＮの範囲は、該発生器５６に適用される制御信号ＳＰＲＥＡＤにより決定される。該実施例において発生器５６は−ＳＰＲＥＡＤ／２〜＋ＳＰＲＥＡＤ／２の範囲の整数の乱数を発生するが、各整数は平均して同一周波数により発生される。
【００６８】
第１加算器５２の出力は第２加算器５４の第１入力に接続されることにより、第１加算器５２の２個の入力に適用された信号ＭＥＡＮおよびＲＮの総和ＭＥＡＮ＋ＲＮを第２加算器５４に適用する。第２加算器５４はまた、ラッチ５８の出力に接続された第２入力も有し、該ラッチ５８から９ビット値ＬＡＳＴを受信する。第２加算器５４の出力はラッチ５８の入力に接続されて、内部信号ｒ９を該ラッチ５８に対して適用する。信号ｒ９は、９ビット値である。このブロックの出力信号ｒは、該実施例における信号ｒ９の７個の上位側ビットにより提供される。
【００６９】
次に図１２の回路の動作を記述する。制御信号ＭＥＡＮおよびＳＰＲＥＡＤは該実施例において、上記ＤＡＣのユーザにより決定される外部由来適用制御信号である。該実施例においては、セグメントの個数ｎは１２８であると共にＤＡＣにおいては４ｘオーバーサンプリングが使用されることから、前述のように各サイクルにおける平均ｒ値はｒ／ｎ＝０．４である値に可及的に近くなることが仮定される。先に説明されたように、これは、平均ｒ値に５１．２５の非整数値を持たせることにより達成され得る。該実施例においては切り捨てが採用されることから、５１．２５というこの平均ｒ値はサイクル毎に５１．７５（＝５１．２５＋０．５であり、０．５は切り捨てから帰着するサイクル毎の平均減少である）というインクリメント値を必要とする。５１．７５は整数値２０７を４で除算した商に等しいことから、ＭＥＡＮは２０７に設定される。ＭＥＡＮが２０７に設定されたときにｒ値の略々最適な拡散を達成すべく、擬似乱数発生器５６に適用されるＳＰＲＥＡＤ値は該実施例において３２（＝８×４）である。この結果、発生器５６は−１６〜＋１６の範囲の擬似乱数値ＲＮを生成することから、上記第１加算器の出力における総和ＭＥＡＮ＋ＲＮは（４７．２５〜５５．２５の範囲のｒに等しい）１９１〜２２３の範囲となる。
【００７０】
各サイクルにおいて第２加算器５４の第２入力に適用される値ＬＡＳＴは、先のサイクルにおいて第１加算器５２により生成されたＭＥＡＮ＋ＲＮ値の全ての試行合計を表す。この点に関し、各変換サイクルにおいて上記第２加算器はＬＡＳＴ値とＭＥＡＮ＋ＲＮ値との総和を表すｒ９値を出力するが、この様に生成されたｒ９値はラッチ５８に記憶される。各変換サイクルにおいてラッチ５８もまた、ＬＡＳＴ値として、先のサイクルにおいて該ラッチ５８により受信されたｒ９値を出力する。
【００７１】
ｒ９値は９ビット値であり、（該実施例においては）その内の２個の下位側ビットは２進小数点（binary point）の右側であると見做されると共に、７個の上位側ビットは２進小数点の左側と見做され得る。２進小数点の左側の７ビットは関連サイクルに対して７ビットのｒ値として出力され、すなわちｒに関する切り捨てが行われる。ｒ値は７ビットを有する必要がある、と言うのも、該実施例においては１２８（＝２7）個のセグメントが在るからである。切り捨ての代わりにｒ値の丸めが実施され得るが、その場合にＭＥＡＮはこの例では２０５（＝５１．２５×４）に設定される。
【００７２】
ところで、図６に関して前述されたように、１２８個のセグメント内において上記セグメント回転は循環様式で実行されることから、第２加算器５４における一切の繰上げは無視され得る。従って、ｒ９値およびＬＡＳＴ値を９ビットの精度に維持することのみが必要である。
図１２を参照して例示的に上述されたＭＥＡＮおよびＳＰＲＥＡＤ値は例示のみを目的とすることは理解されよう。他の適切な値が使用され得ると共に、各値を表すビットの個数は選択された値に適合すべく調節され得る。
【００７３】
次に図１３は、図５のＤＡＣで使用されたセグメント回転ブロック２２の構成を説明すべく使用される説明的ブロック図である。単純化のために図１３においては、ＤＡＣ内にｎ＝８のみのセグメントが在るものとする。
図１３の回路は、第１、第２および第３マルチプレクサ要素６２、６４および６６により作製される。各マルチプレクサ要素のｎ個の入力およびｎ個の出力を有し、第１マルチプレクサ要素６２の各出力は第２マルチプレクサ要素６４の各入力にそれぞれ接続されると共に、第２マルチプレクサ要素６４の各出力は第３マルチプレクサ要素６６の各入力に接続される。サモメタコード化入力信号ＩＴ１〜ＩＴｎは第１マルチプレクサ要素６２の各入力にそれぞれ適用されると共に、サモメタコード化出力信号ＯＴ１〜ＯＴｎは第３マルチプレクサ要素６６の各出力にて生成される。
【００７４】
各マルチプレクサ要素は制御入力ｂも有するが、該制御入力ｂは、回転制御ブロック２４により生成されたｒ値の各ビットの内で個別に対応する１ビットにより提供される。図１３自体に示されたように、各マルチプレクサ要素入力は関連する出力対を有すると共に、任意の所定時点において、関連する入力と、関連する出力対の内から選択された１つの出力との間の接続を形成する。出力選択は、当該要素に適用される制御信号ｂに従ってなされる。
【００７５】
制御信号ｂ1（ｒ値の第１ビット）を受信する第３マルチプレクサ要素６６の場合、ｂ1制御信号が値０を有するときに各入力は図１３において該入力に直接対向する出力へと接続される。ｂ1制御信号が値１を有するとき、各入力は直接対向する出力の直上の出力に接続される（最上段の入力の場合、“直上”出力は上記要素の最下段の出力である）。従って、第３マルチプレクサ要素６６の効果は、ｂ1制御信号に従い、サモメタコード化入力信号に対してサモメタコード化出力信号を０セグメントもしくは１セグメントだけ回転することである。
【００７６】
同様に第２マルチプレクサ要素６４は、ｂ2制御信号の値（すなわち、ｒ値の第２ビット）に従い、各入力信号に対して各出力信号を０セグメントもしくは２セグメントだけ回転する役割を果たす。而して第１マルチプレクサ要素６２は、ｂ3制御信号の値（すなわち、ｒ値の第３ビット）に従い、各入力信号を各出力信号に対して０セグメントもしくは４セグメントだけ回転する役割を果たす。
【００７７】
更に多くのセグメントを取扱うためには、図１３におけるマルチプレクサ要素６２〜６６と同様のマルチプレクサ要素を各々が有する更なる高次の回転ステージを付加することのみが必要である。各マルチプレクサ要素は、ｎをセグメントの個数としてｎ個の入力およびｎ個の出力を有さねばならず、且つ、ｒ値の各ビットの１つにより提供される制御信号を有する。ｒ値の第４ビットにより制御されるマルチプレクサ要素は、各入力信号に対して各出力信号を０セグメントもしくは８セグメントだけ回転する役割を果たすと共に、以降は各高次の回転ステージに対して同様である。
【００７８】
ところで図２に戻ると、ｍビットの２進式入力ワードから生成され得るサモメタコード化信号の個数は２mであるが、これらの２m個の異なる値は２m−１個のサモメタコード化信号により表され得ることは理解されよう。例えばｍ＝３の場合、２進式サモメタデコーダ６により生成されるサモメタコード化信号の８個の異な可能的組合せは、７個のサモメタコード化信号を使用して表され得る。図１３の回路において各マルチプレクサ要素により実施される回転は、２の整数乗（１、２、４、…）とされるべきであると共に典型的には、同様に２の整数乗である個数の各入力および各出力を有すべく設計される。この場合、定常的に０もしくは１に設定された“ダミー”サモメタコード化信号が第ｎ番目のサモメタコード化入力信号としてセグメント回転ブロック２２に対して適用され得る。これが実際に意味する処は、任意の所定の変換サイクルにおいて、当該１個のセグメントの状態が２進式入力ワードにより決定されるのではなくて所定状態に在るという１個のセグメントが常に存在する、ということである。
【００７９】
上述の各実施例においてセグメント回転は出力信号周波数スペクトルにおける各回転成分を事前選択箇所（０．４ＦDAC、０．２ＦDACおよびＤＣ）へとマッピングすべく実行されたが、本発明の他の実施例においてはｒとｎとの間の比率の異なる値を使用して各回転成分の他の有用なマッピングを達成し得ることは理解される。各特定用途において最も適切なマッピングは種々の要因、特にＤＡＣが生成する出力信号周波数の所望範囲と（もしあれば）オーバーサンプリング比率、に依存する。
【００８０】
例えば２ｘオーバーサンプリングが使用されたとき、３１．５の平均ｒ値によるランダム回転は、主要ノイズを０．５ＦDACに載置すると共にそれより低いノイズをＤＣに載置し、且つ、０．１ＦDAC〜０．３ＦDACの通過帯域を完全なまま残す。３１．５の平均ｒ値は種々の手法により生成され得るが、各々が変換サイクルの５０％とされた３１および３２の値が使用され得る。
【００８１】
（ときには、１ｘオーバーサンプリングと称される）オーバーサンプリング無しの場合、０．５の平均ｒ値は主要ノイズを例えばＤＣ〜０．１ＦDACの帯域内においてＤＣの近傍に載置する。例えば各々が時間の５０％に対するという０および１のｒ値を使用して、必要な平均ｒ値０．５を生成し得る。この場合に例えばＤＡＣへのデータ入力に対して低域フィルタリング・ディザ（low-pass-filtered dither）が適用されたとき、ディザは利用可能帯域の低い方の部分に影響する。ディザは例えば０．１ＦDACにて停止し、その周波数から０．５ＦDACまでの通過帯域を完全のまま残す。
【００８２】
次に、ｒとｎとの間の比率の値をシステマティックに選択することにより各回転成分の有用なマッピングを達成する方法に関して更なる記述を行う。
３個の例を考察する。第１例においては、出力信号周波数は１３．５〜４８．５ＭＨｚであると共にサンプリング速度ＦDACは８３２Ｍサンプル／秒であると仮定する。これは、８ｘオーバーサンプリングに対する第１ナイキスト領域の通過帯域における出力信号周波数に対応する。第２例においては、出力信号周波数の範囲は５５．５〜９０．５ＭＨｚであると共に同じく８３２Ｍサンプル／秒のサンプリング速度であると仮定する。これは、第２ナイキスト領域における通過帯域の出力信号周波数に対応する。第３例においては、出力信号周波数は１１７．５〜１５２．５ＭＨｚであると共に同じサンプリング速度であると仮定する。これは、第３ナイキスト領域における通過帯域の出力信号周波数に対応する。
【００８３】
図１４および図１５は、第１例（第１ナイキスト領域の場合）において適切なｒ値を選択する方法を説明すべく使用されるグラフである。図１４は、（以下に説明されるように考慮されるべき最上位側成分である）最初の９個の回転成分に関し、異なるｒ値に対してこれらの成分がマッピングされる各周波数を示している。本例の全てにおいてセグメントの個数ｎは１２８とする。図１４における水平軸上のｒ値の範囲は０〜６４、すなわち０〜ｎ／２である。
【００８４】
ラインＬ１は、異なるｒ値に対して第１回転成分がマッピングされる周波数を表す。期待されたように、ｒが増加してｒ＝ｎ／２にてＦDAC／２に到達するにつれ、第１回転成分周波数は線形に増加する。ラインＬ２は、ｒが変化するときに第２回転成分がマッピングされる周波数を表す。第２回転成分周波数は０からｒ＝ｎ／４におけるＦDAC／２まで線形に増加し、次にこの値からｒ＝ｎ／２における再度の０まで線形に減少する。ラインＬ３〜Ｌ９はそれぞれ、第３〜第９回転成分に対するマッピングを示している。
【００８５】
図１４はまた、８本の水平実線として、出力信号を構成すべく均一に離間された一群の８個のトーン（周波数）も示している。第１実施例においてこれらの８個のトーンはそれぞれ、１３．５、１８．５、２３．５、２８．５、３３．５、３８．５、４３．５および４８．５ＭＨｚの周波数を有している。同様に、図１４における８本の水平点線はそれぞれ、８個のトーンの第２高調波を表している。これらの第２高調波周波数はそれぞれ、それらの対応トーンの周波数の２倍である。同様に、図１４における８本の水平一点鎖線はそれぞれ、８個のトーンの第３高調波を表しており、これらは対応トーンの３倍の周波数である。図１４においては、低周波側の第２高調波および第３高調波は１３．５〜４８．５ＭＨｚの出力信号範囲内に在ることが理解され得る。
【００８６】
所望のノイズ整形を達成すべく適切なｒ値を選択するための第１要件は、有意な各回転成分が出力信号周波数の範囲から離間した周波数へとマッピングされるべきことである。この第１要件を満足する適切なｒ値は図１４のグラフにおける“ホール（hole）”中に包含されるが、該ホールにおいては、所望の出力信号周波数範囲内における各トーンを表す各水平ラインのいずれに対してもＬ１〜Ｌ９が交差していない。図１４においては、そのような３個のホールＨ１、Ｈ２およびＨ３が特定されている。第１ホールはｒ＝３２すなわちｒ＝ｎ／４上に中心合せされている。第２ホールＨ２はｒ＝４２．６７すなわちｒ＝ｎ／３上に中心合せされている。第３ホールＨ３はｒ＝５１．２０すなわちｒ＝２ｎ／５上に中心合せされている。図１４上にては利用可能な他のホールも在るが、これらの３個のホールＨ１〜Ｈ３は最大であることから観察するのが容易である。
【００８７】
適切なｒ値を選択するための第２要件は、有意な相互変調積もまた出力信号周波数範囲から可及的に離間されるべきことである。図１５は、第１実施例における各回転成分に依る主要相互変調側波帯の効果を示すグラフである。これらの側波帯は、各回転成分に依る出力信号の相互変調から帰着するものである。図１５においては、６個の傾斜ライン群Ｍ１〜Ｍ６が在る。２つのライン群Ｍ１およびＭ２はそれぞれ、第１回転成分の上下の第１側波帯に対応する。同様に、２つのライン群Ｍ３およびＭ４はそれぞれ、第２回転成分の上下の側波帯に対応する。２つのライン群Ｍ５およびＭ６はそれぞれ、第１回転成分の上下の第２側波帯に対応する。上記の各側波帯はノイズ整形目的に対しては最も重要なものである。
【００８８】
図１５においては、それぞれの水平実線として８個の出力信号のトーンも示されている。相互変調の観点から適切なｒ値は、出力信号ラインが相互変調ライン群Ｍ１〜Ｍ６のいずれとも交差しないｒ値である。図１５からは、第１実施例において（ベースバンドの場合）は、適切なｒ値の範囲は約２２．４〜約５６．５であることが理解される。
【００８９】
図１４および図１５の２つのグラフに示された結果を考え合わせると、図１４においては３個のホールＨ１、Ｈ２およびＨ３におけるｒ値が良好な値であり、図１５から明確なように各出力信号から有意な相互変調側波帯（significant intermodulation sidebands）を離間保持することと両立可能である。ところで、ｒ＝５１．２の値はｒ／ｎ＝０．４にて前述した値である。
【００９０】
従って、図１４および図１５は、第１実施例において適切なｒ値（ｎ＝１２８の場合）は３２、４２．６７または５１．２の任意のものとしてシステマティックに選択され得ることを示している。
図１６および図１７はそれぞれ図１４および図１５に対応するグラフであるが、第２実施例（第２ナイキスト領域における通過帯域）に関している。該第２実施例において各トーンはそれぞれ、５５．５、６０．５、６５．５、７０．５、７５．５、８０．５、８５．５および９０．５ＭＨｚの周波数を有している。この場合、図１４と同様にしてラインＬ１〜Ｌ９により境界付けられた各ホールが存在する。但し図１７において相互変調の観点から適切なｒ値の範囲は相当に制限されており、ｒ≒４２〜ｒ≒５０の１つの帯域とｒ≒５６〜ｒ≒６１の別の帯域が在る。２つのグラフを考え合わせると、第２実施例においてｒ値に対する良好な選択は見いだすことが比較的に困難である。最適な可能性は、ｒ＝４２．６７すなわちｒ＝ｎ／３に中心合せされた狭幅範囲である。他の可能性は、ｒ≒４８およびｒ≒６０である。但し後者の場合、第２回転成分（ラインＬ２）の周波数は出力信号における最低周波数トーンに極めて近いことが理解され得る。各相互変調積の間にも相互変調が生ずることを念頭に置くと、各回転成分と、出力信号周波数帯域の縁部との間に一定のクリアランスを維持することが望ましい。
【００９１】
図１８および図１９はそれぞれ、第３実施例（第３ナイキスト領域における通過帯域）に対して図１４および図１５に対応するグラフである。該第３実施例において、各トーンはそれぞれ１１７．５、１２２．５、１２７．５、１３２．５、１３７．５、１４２．５、１４７．５および１５２．５ＭＨＺの周波数を有している。この場合にも、図１８の回転成分グラフにおいては出力信号周波数ラインに対してラインＬ１〜Ｌ９のいずれも交差しないという種々の“ホール”が在る。図１９においても、相互変調グラフ中に３個の“ホール”が在る。２つのグラフを組合せて考慮すると、ｒに対しては４個の良好な選択すなわちｒ≒８、ｒ≒３２、ｒ≒４８およびｒ≒５１．２が在り、ｒ≒３２が最適である、と言うのも、両グラフにおけるその対応ホールが比較的に広いからである。
【００９２】
ところで、全てのグラフにおいては拡散は使用されておらず、すなわち、ｒ値は全てのサイクルにおいて同一である。実用上は、少量の拡散（例えば２）が使用されねばならない（大きな拡散は不都合である、と言うのも、それは各回転成分を所望の出力信号周波数範囲内に拡散し易いからである）。例えば、ｒ＝３１とｒ＝３２との間でランダム選択を行い、３１．５の平均ｒ値を与えることも可能である。
【００９３】
各グラフを使用して可能的な候補ｒ値を包含する各ホールを特定した後、次のステップは、適切なＭＥＡＮおよびＳＰＲＥＡＤ値（図２１）を選択することにより所望の周波数範囲における最適なノイズ整形特性を達成することである。これは、シミュレーションを実施する一方で、特定された領域内において種々のＭＥＡＮおよびＳＰＲＥＡＤ値により該領域を掃引することで達成され得る。
【００９４】
次に、図２０および図２１を参照して第１ナイキスト領域を更に詳細に考察する。上記第１実施例（１３．５〜４８．５ＭＨｚの通過帯域）と、第４実施例（１３．５〜４８．５ＭＨｚのベースバンド）が考察される。
図２０は、図１４のグラフに包含された情報を、最初の９個の回転成分から最初の２０個の回転成分へと拡張している。図２０からは、利用可能な“ホール”は特定の割合（fraction）である比率ｒ／ｎに対応することが理解され得る。例えば図１４におけるホールＨ１〜Ｈ３はそれぞれ、割合１／４、１／３および２／５に対応する。他のホールは、１／５、２／７、３／７、３／８などの対応割合を有している。従って、これらの割合は、可能的に良好な候補ｒ／ｎ比率を提供することが期待され得る。図２１の表は、候補ｒ／ｎ比率としてこられの割合を更に詳細に考慮すると共に、図１１〜図１３を使用したｒ値のグラフ式選択の有効性を確認する一定のシミュレーション結果を与えるものである。ｒ／ｎ＝２２．４／１２８〜ｒ／ｎ＝５６．５／１２８の範囲における割合のみが検証されたが、これは、該範囲が第１実施例に対する図１５の相互変調グラフにおける“ホール”の範囲だからである。
【００９５】
図２１の表において、第１列はｒ／ｎに対する各候補割合の分子ＮＵＭおよび分母ＤＥＮを与えている。列２は、セグメントの個数ｎが１２８である場合に割合に対応するｒ値を表している。列３は、最低周波数（ＤＣを除く）を有する回転成分の周波数Ｆupperを示している。列４は、最初の数個の回転成分がマッピングされる各周波数を表している。ここでは最初のＤＣ成分までの各成分が（５個の成分の最大まで）表されている。ＤＣにマッピングされた一切の回転成分は省略される。実際、全ての第ＤＥＮ番目の回転成分はＤＣへとマッピングされる。列４において特定された各周波数は、サンプリング周波数ＦDACの割合として表現される。列３におけるＦupperの値は列４における最低値割合の実際の周波数、すなわち、出力信号周波数範囲の上限に最も近い成分である。
【００９６】
列５および６は特に第４実施例（ベースバンドの場合：０〜４８．５ＭＨｚ）に関し、且つ、列７および８は特に第１実施例（第１ナイキスト領域における通過帯域：１３．５〜４８．５ＭＨｚ）に関すると共にシミュレーション結果を提供する。
種々の候補割合値の各々に対して多数（２００回）のシミュレーションが実施されたが、各シミュレーションにおけるＤＡＣの入力は図１４および図１８に示された各周波数を有すると共に均一に離間された８個のトーンであり、且つ、サンプリング速度ＦDACは８３２ＭＨｚである。
【００９７】
各シミュレーションにおいて、ＤＡＣ伝達関数は１つの試行から次の試行へと入念に変更され、製造に起因する１つのＤＡＣデバイスから次のＤＡＣデバイスへの予期固有伝達関数の変動性をシミュレーション中へ要因として織り込んだ。
各試行においては、帯域（第４実施例に対しては０〜４８．５ＭＨｚ；第１実施例に対しては１３．５〜４８．５ＭＨｚ）に渡る任意の単一の１００ＫＨｚチャネルにおける最高（最悪の場合）のノイズ・レベルが決定された。これらの最悪状態ノイズ・レベルの平均（mean）が計算され（列５および７）、且つ、これらの試行に渡るこれらの最悪状態ノイズ・レベルの標準偏差（σ）も計算された（列６および８）。ＤＡＣ伝達関数の変動性は、ノイズ特性の標準偏差に繋がる。図２１の表から明らかなように、平均およびσの両者はｒ／ｎの種々の割合値に対して変化する。ランダム回転が実行されたとき（表の最終行）、平均ノイズおよび標準偏差の数値はそれぞれ１１４．４ｄＢおよび３．２ｄＢである。ランダム回転は、一切のノイズ整形を無効化する、すなわち、全くノイズ・ピークを有さない完全にフラットなノイズ平坦部分を有する広帯域ノイズを生成する、という作用を有する。第４実施例（ベースバンドの場合）において、回転が実行されたときの平均および標準偏差の数値は、“ランダム回転”の場合よりも相当に悪いものからそれよりも相当に良好なものまで極めて広範に変化する。第１実施例（通過帯域の場合）において、平均および標準偏差の数値の変動性は少なく且つ全てが“ランダム回転”の場合よりも良好である。
【００９８】
列９は、ベースバンドの場合における最悪状態平均ノイズ・レベルを通過帯域の場合と比較して示している。ＤＥＮが比較的に小さい（９以下）とき、ベースバンド・ノイズ特性は通過帯域ノイズ特性よりも相当に低いことが理解され得る。これは、ＤＥＮが小さいときに、相当に有意な低次回転成分が（ベースバンドの場合における出力信号周波数範囲において）ＤＣへとマッピングされるからである。一方、ＤＥＮが１０以上である場合、低次の回転成分（次数＜ＤＥＮ）はＤＣへとマッピングされないことから、ＤＥＮが増加するときにベースバンド特性は改善されると共にベースバンドの場合と通過帯域の場合との間における平均ノイズ・レベルの差は小さくなる（０．５ｄＢ以下）。但しＤＥＮが更に増加するとＦupperは低下し、ベースバンドおよび通過帯域の場合の両者に対する出力信号範囲の上限に近いところへと最低周波数回転成分をもたらす。これの作用は、その最低周波数成分の次数に依存する。もしそれが高次の成分であれば、その作用は、低い次数の成分であった場合よりも損害は少ない。例えば、列４における記述項が割合２／１１、３／１１および４／１１と比較されたとき、最低周波数成分（各場合における１／１１ＦDACもしくは７５．６ＭＨｚ）は、４／１１に対する第３成分、３／１１に対する第４成分および２／１１に対する第５成分であることが観察され得る。従って、２／１１は３／１１もしくは４／１１よりも良好な選択であることが期待されると共に、ベースバンドの場合（列６）の標準偏差の数値はこれを裏付ける。概略的に、ベースバンドの場合においては、最低周波数回転成分を可能的な最高次数（すなわち、列４における可及的な右方）とする割合を選択するのが望ましい。例えば、一定のシステムに対して該例においてはＦupper＜６２ＭＨｚでは問題を引き起こすことが予期されるが、これは、ＤＣ成分によりベースバンド特性が通過帯域特性よりも悪化される（６２−４８．５（帯域の上方のマージン）＝１３．５−０帯域（帯域の下方のマージン））という同一の理由によるものである。そのような上方のマージンは望ましい、と言うのも、任意の拡散によればＦupperにおけるノイズ成分は必然的に上記出力信号周波数範囲の上記上限に近くもたらされるからである。
【００９９】
ところでそれは、高次回転成分（次数＞９）は第１実施例の場合においてノイズ特性にそれほど影響しないからであり、従って、図１４のグラフにおいては最初の９個の回転成分に対するラインＬ１〜Ｌ９のみをプロットすることが妥当である。
最適な全体ノイズ数値は、ｒ／ｎ＝３／１４により第１実施例（ベースバンド）に対し、且つ、ｒ／ｎ＝２／７により第３実施例（通過帯域）に対して獲得される。通過帯域の場合、５／１３も良好な選択である。平均ノイズ特性が良好であるべきだけでなく、ノイズ特性の標準偏差も良好であるべきだが、これはデバイス間のノイズ特性の変動性に対する測定値である。例えば、６４ＭＨｚにおけるノイズが許容され得る通過帯域の場合、５／１３が選択され得る。一方、もし６４ＭＨｚにおいてノイズが許容されなければ、２／７が選択されねばならない。例えばセル式通信システムにおいて、（例えば）１３．５ＭＨｚ〜４８．５ＭＨｚの送信帯域において送信信号を発生すべく上記ＤＡＣが使用され得る。この場合、（例えば）５３．５ＭＨｚ〜８８．５ＭＨｚの受信帯域が受信信号に対して使用され得る。これが意味する処は、（上記ＤＡＣでは無く）システムは受信帯域におけるノイズに影響されることから、この帯域内の各周波数にノイズ成分を載置することは潜在的問題である、ということである。従って、１１８．８ＭＨｚにおいては割合２／７に対するＦupperが更に良好である。
【０１００】
図２１の表における最後の２つの列１０および１１は、両方の場合に対し、平均値から標準偏差σの２倍を減算することにより生成されるノイズ特性数値（平均−２σ）を示している。従って、列１０の各値は、列５の値から列６の値の２倍を減算することにより生成される。同様に、列１１の各値は、列７の値から列８の値の２倍を減算することにより生成される。最適な列１０の数値は、ｒ／ｎ＝５／１３もしくは３／１４の場合に獲得される。同様に、最適な列１１の数値はｒ／ｎ＝２／７もしくは５／１３の場合に獲得される。
【０１０１】
列１０および１１の値は、デバイス歩留まりと最低保証デバイス性能との間のトレード・オフを評価する上でデバイスの製造者にとり有用なものである。公知のデバイス歩留まり曲線に基づくと、例えば、列１０および１１の数値などの“平均−２σ”数値に基づいて最低保証性能が見積られるなら、製造されたデバイスの約９５％は保証性能を満足しもしくはそれを超え、すなわち、歩留まりは９５％であることは公知である。
【０１０２】
もし、“平均−２σ”数値を使用する代わりに、製造者が更に緩やかな“平均−３σ”数値に基づいて保証性能を見積るならば、歩留まりは例えば９８．５％まで僅かに増加されて単位コストは僅かに低減されるが、見積られた性能も当然に低くなるので消費者に対するデバイスの興味は低くなる。もし製造者が更に厳しい“平均−σ”数値に基づいて保証性能を見積るならば、歩留まりは例えば５０％まで劇的に低下して単位コストは倍加するが、見積り性能は更に高くなり、消費者に対してデバイスは更に魅力的となる。本件の場合には“平均−２σ”数値は相応なトレード・オフである、と言うのも、これによれば消費者に対して魅力的な性能レベル（例えば、ｒ／ｎ＝５／１３に対して１２０．４ｄＢ）を与える一方で単位コストが経済的となる様に歩留まりを好適に高く保持するからである。
【０１０３】
列１０および１１の最終行においては、ランダム回転が実行された場合のＤＡＣに対する比較可能な“平均−２σ”数値（１０８．０ｄＢ）が見られる。これらの例における最適な候補割合により達成される改善は略々１２ｄＢであるが、これは、ＤＡＣ精度においては余剰（extra）な２ビットであり、極めて重要な改善である。
【０１０４】
従って、図１１〜図２０に示されたようなグラフと、図２１の表から収集される統計的情報とに基づく分析を使用すると、任意の特定の状況において使用されるべき良好なｒ／ｎ値をシステマティックに選択することが可能である。各グラフはコンピュータプログラムに従い動作するコンピュータにより生成され得ると共に、“ホール”は（印刷物でもしくは表示画面上で）手動によりまたはコンピュータプログラムにより自動的に特定されて整合され得る。
【０１０５】
上述の各実施例は種々の変換サイクルにおいて種々のｒ値を使用したが、全ての場合においてこれを行う必要はないことは理解されよう。各回転成分および各相互変調積が全て、固定ｒ値に依る回転により所望の関心帯域にマッピングされるという実施例においては、固定ｒ値が使用され得る。
また、図１３に関して記述されたセグメント回転ブロックはいわゆる“バレル・シフタ（barrel shifter）”アーキテクチャを採用しているが、本発明の各実施例においては他の任意の適切なセグメント回転ブロックの構成およびアーキテクチャが使用され得ることも理解されよう。例えば、バタフライ・シャッフラ・アーキテクチャ（butterfly shuffler architecture）もしくはツリー構造が採用され得る。代替的に、そのようなバレル・シフタに対する必要性を回避すべく、以下に説明されるように図５に示されたのとは異なるアーキテクチャが採用され得る。
【０１０６】
図５〜図１３を参照して上述された各実施例において、２進式入力ワードＤ１〜Ｄｍは最初に２進式サモメタデコーダ６により全体的にデコードされてサモメタコード化入力信号ＩＴ１〜ＩＴｎを導出する。これらのサモメタコード化入力信号ＩＴ１〜ＩＴｎは次にセグメント回転ブロック２２により回転量ｒだけ全体的に回転されることにより一群の回転済出力信号ＯＴ１〜ＯＴｎを生成するが、これらの回転済出力信号は、ｎ個のセグメントにおいてそれぞれ提供された差動スイッチ回路４1〜４nに対する入力Ｔ１〜Ｔｎとして機能する。
【０１０７】
図２２は、本発明を具現するＤＡＣ ２００の代替的配置構成を示している。上記で論じた図５のＤＡＣの各要素と同一もしくは密接に対応する図２２のＤＡＣの各要素は同一参照番号で表されると共に、これらの要素の記述は省略される。
図２２のＤＡＣにおいて各セグメントは、図５に関して上述された定電流源２およびスイッチ４に加えてローカルデコーダ２６を有している。各セグメントにおけるスイッチ４は、該スイッチ４に対してローカルデコーダ２６から供給される個別対応サモメタコード化信号Ｔにより制御される。
【０１０８】
図２２のＤＡＣは概略的に図５の回転制御ブロック２４と同様の回転制御ブロック２４を含むが、該実施例においては図５の２進式サモメタデコーダ６およびセグメント回転ブロック２２は必要でない。各セグメントにおけるローカルデコーダ２６は、回転制御ブロック１２４から供給された回転量ｒを第１入力で受信すると共に、２進式入力ワードＤ１〜Ｄｍを第２入力にて受信する。
【０１０９】
ローカルデコーダ２６内に包含される回路は、図２３を参照して記述される。各ローカルデコーダは、加算器２６２および比較器２６４を備えている。上記加算器は、上記ローカルデコーダの第１入力に適用された回転量ｒを一方の入力において受信すると共に、当該セグメントに固有な事前割当セグメントＩＤを他方の入力にて受信する。比較器２６４はその２つの入力において、上記ローカルデコーダの第２入力に適用された２進式入力ワードＤ１〜Ｄｍと、加算器２６２の出力ＩＤrotとを受信すると共に、そのセグメントに対するサモメタコード化信号Ｔを出力する。
【０１１０】
次に、図２２および図２３に示されたＤＡＣ ２００の動作を記述する。該実施例においては、セグメントの個数ｎは１２８であり、且つ、回転量ｒ（ｒ＜ｎ）の値は図５に関して上述された回路の各サイクルにおいて回転制御回路１２４により生成されるものとする。この実施例においては１２８個のセグメントが在ることから、２進式入力ワードＤ１〜Ｄｍは７ビット幅であり、回転量ｒおよびローカル・セグメントＩＤもそうである。１２８個のセグメントの各々には、値０〜１２７から選択された１つの固有ＩＤが割当てられる。該ＩＤは例えば、上記ローカルデコーダ内にハード配線される。
【０１１１】
図５を図２２と比較すれば理解され得るように、該実施例においては、２進式入力ワードＤ１〜Ｄｍからサモメタコード化信号Ｔ１〜Ｔｎへのデコードおよびその回転の両者は、（図５におけるデコーダ６のように集中式２進／サモメタデコーダにより）“全体的”には行われないが、その代わりにｎ個のセグメントの各々の内部においてローカルに実施される。全てのセグメントに対する回転量ｒは依然として、回転制御回路１２４により共通して生成される。
【０１１２】
ローカルデコーダ２６において、回転量ｒは加算器２６２によりローカル・セグメントＩＤに対して加算される。上記加算器において発生した一切の繰上げは無視されることから、加算の結果ＩＤrotは１２７を超えた後に０へと“ラップ・アラウンド”される（すなわち、上記加算器はｍｏｄ−１２８である）。該結果ＩＤrotは次に比較器２６４により２進式入力ワードＤ１〜Ｄｍと比較されて、そのセグメントに対する差動スイッチ回路４の状態を決定する。この例において、２進式入力ワードが加算の結果よりも大きければ、比較器の出力（Ｔ）はｈｉｇｈ（１）である。
【０１１３】
上述のように１２８個のセグメントの各々においてそのような不等号比較器（greater-than comparator）が使用されたとき、任意のサイクルにおいて各セグメントの１つ（ＩＤrot＝１２７となるセグメント）は常にＯＦＦ状態（Ｔ＝０）である、と言うのも、上記２進式入力ワードは１２７より大きくなり得ないからである。（上記スイッチ回路の差動電流切り換え特性を考慮して）ゼロ・オフセットを維持すべく、常にＯＮ状態（Ｔ＝１）に維持される余剰“ダミー”セグメントが含められる。これは１２７個のセグメントのみを使用するよりも好都合である、と言うのも、その場合には各セグメントにおいて単純なｍｏｄ−１２８加算器の代わりにｍｏｄ−１２７加算器が必要だからである。もし比較器により不等号／等号比較（greater-than-or-equal comparison）が代替的に実施されれば、各セグメントの１つ（ＩＤrot＝０となるセグメント）は常にＯＮ状態（Ｔ＝１）であることから、余剰“ダミー”セグメントは代替的にＯＦＦ状態（Ｔ＝０）に維持されてゼロ・オフセットを達成する必要がある。
【０１１４】
上述のように、各セグメントは０〜１２７に渡るＩＤを有する。従って、回転量ｒが０である瞬間を仮定すると、そのＩＤが２進式入力ワードより小さい各セグメントは１にセットされたサモメタコード化信号Ｔを有する。他の全てのセグメントは、０にセットされたサモメタコード化信号を有する。従って、該実施例において、一群の比較器２６４は図５の実施例の２進式サモメタデコーダ６と同一の基本機能を実施する。
【０１１５】
各サイクルにおいてセグメントＩＤの各々に対して非ゼロの回転量ｒを加算するとセグメントＩＤを量ｒだけ回転する作用があることから、先のサイクルにおいて起動された群と比較して、現在のサイクルにおいては同一の２進式入力ワードに対して異なる群のセグメントが起動される。従って、一群の加算器２６２は、図５のセグメント回転ブロック２２と同一の基本機能を実施する。図５の実施例と比較した図２２の実施例の１つの利点は、該実施例が、セグメントの個数が多くなったときに重くなり得るバレル・シフタの必要性を回避することである。
【０１１６】
ところで、回転量ｒに対してセグメントのＩＤを加算する代わりに回転量ｒからＩＤを減算して同一の効果を達成することも可能である。減算は例えば、セグメントＩＤを２の補数の形態で提供すると共にそれを回転量ｒに加算することにより達成され得る。
図２４は図２２における回転制御ブロック１２４の１つの可能的実施方式を示し；これは図１２に示された実施方式の代替的実施方式であると共に図５のＤＡＣにおいても使用され得る。図１２の回転制御回路は、７ビット・レジスタ７０1〜７０4、マルチプレクサ７２、第１ラッチ７４、加算器７６および第２ラッチ７８を備えている。マルチプレクサ７２は、７ビット・レジスタ７０1〜７０4のそれぞれの出力Ｒ１〜Ｒ４に接続されて出力Ｒ１〜Ｒ４を受信する４個のデータ入力と、２個の選択信号Ｓ１およびＳ２に接続されて該選択信号Ｓ１およびＳ２を受信する２個の選択入力とを有している。マルチプレクサ７２は、選択信号Ｓ１およびＳ２に依存して自身の４個のデータ入力Ｒ１〜Ｒ４の内の１つを選択する。第１ラッチ７４の出力（すなわち、データ入力Ｒ１〜Ｒ４の内から選択されたもの）は第１ラッチ７４を介し、加算器７６の１つの入力として提供される。上記加算器の出力は、第２ラッチ７８の入力へと提供される。第２ラッチ７８の出力は回転量ｒを提供するが、該回転量ｒはフィードバックされて加算器７６への別の入力として作用する。
【０１１７】
図２４の回転制御回路の動作において４個のレジスタ７０1〜７０4に対してはそれぞれ、回転量ｒに対する所定の４個の可能的値Ｒ１〜Ｒ４がロードされる。値Ｒ１〜Ｒ４は全てが異なるものでも良いが、２個以上の値を同一ともし得る。これらの可能的値の１つは、マルチプレクサ選択信号Ｓ１およびＳ２として２個の擬似ランダムビットを供給することで、マルチプレクサ７２により各変換サイクルにおいてランダムに選択される。該実施例において各可能的値は、平均して同一の周波数により選択される。各可能的値は上述のように選択され、所望の平均および拡散を与える。例えば、４９、５１、５２および５３の値を使用すると、５１．２５の平均（mean）および４の拡散（spread）が与えられる。ランダムに選択された値は次に、図１２の第２加算器５４およびラッチ５８と同様にして加算器７６および第２ラッチ７８により蓄積され、上記回転制御回路の上記出力における回転量ｒを提供する。
【０１１８】
図２４の例においては、４個のレジスタ７０1〜７０4が配置される。しかしながら、適切な任意の個数のレジスタが使用され得る。レジスタ値Ｒ１〜Ｒ４が事前設定されまたは必要に応じて各レジスタへとダイナミックにロードされ得ることは理解されよう。
ところで、もし極めて高速の動作が必要とされれば、各セグメント用のローカルデコーダに対しては、各パラメータ（セグメントＩＤ、回転量ｒおよび２進式入力ワードＤ１〜Ｄｍ）の個々のビットに対する同一の基礎加算および比較演算を実施する２個（以上）の回路部分が配置される。例えば第１回路部分はクロック信号の各立ち上がりに応じて各上位側ビットに作用しても良く、且つ、第２回路部分はクロック信号の各立ち下がりに応じて各下位側ビットに作用可能である。上記２個以上の回路部分はまた、所望であればパイプライン式で動作しても良い。
【０１１９】
そのようなパイプライン式ローカルデコーダの１つの例は、図２５および図２６を参照して記述される。図２５は、第１回路部分２６1および第２回路部分２６2を備えたローカルデコーダ回路２６０を示している。回路部分２６1および２６2の各々は概略的に図２３に関して上述された単一のローカルデコーダ２６と同様であることから、ここでは回路部分２６1および２６2の更なる詳細説明は省略する。
【０１２０】
該例においてローカルデコーダ２６０により実施される演算は、第１回路部分２６1により実施される各下位側ビットに関する演算と、第２回路部分２６2により実施される各上位側ビットに関する演算とに分割される。第１回路部分２６1は、回転量ｒの下位側ビットｒ（ｌｓｂ）、２進式入力ワードＤ１〜Ｄｍの下位側ビットＤ（ｌｓｂ）、および、ローカル・セグメントＩＤの下位側ビットＩＤ（ｌｓｂ）のみを使用する。第２回路部分２６2は、回転量ｒの上位側ビットｒ（ｍｓｂ）、２進式入力ワードＤ１〜Ｄｍの上位側ビットＤ（ｍｓｂ）、および、ローカル・セグメントＩＤの上位側ビットＩＤ（ｍｓｂ）のみを使用する。図２５に示されたように、下位側ビット加算器２６２1から上位側ビット加算器２６２2へとキャリー・ビットｃａｒｒｙ−ａｄｄも通信される必要があり、且つ、下位側ビット比較器２６４1から上位側ビット比較器２６４2へとキャリー・ビットｃａｒｒｙ−ｃｏｍｐが通信される必要がある。また、図２６に関して記述されるタイミングを制御すべく、エッジトリガ式ラッチＬ１1、Ｌ１2、Ｌ２1、Ｌ２2およびＬ３1が含められる。
【０１２１】
クロック・エッジＡから始まり、下位側ビット加算器２６２1は回転量ｒおよびローカル・セグメントＩＤの下位側ビットｒ（ｌｓｂ）およびＩＤ（ｌｓｂ）を加算する。この加算の結果ＩＤrot（ｌｓｂ）およびキャリー（ｃａｒｒｙ−ａｄｄ）はそれぞれ、ラッチＬ１1およびラッチＬ３1によりクロック立ち下がりＢによりラッチされる。この時点において上記第２加算器は、第１比較器２６４1が第１加算のラッチ結果ＩＤrot（ｌｓｂ）を各下位側データ・ビットＤ（ｌｓｂ）と比較するのと同時に、（第１回路部分２６1から受け渡されたｃａｒｒｙ−ａｄｄビットを考慮して）回転量ｒおよびローカル・セグメントＩＤの各上位側ビットｒ（ｍｓｂ）およびＩＤ（ｍｓｂ）の加算を開始する。第２加算および第１比較の結果は次に、クロック立ち上がりＣにてそれぞれラッチＬ１2およびＬ２1によりラッチされる。この時点において、第１回路部分２６1は次の変換サイクル用データに関する演算を開始し得る一方、第２比較器２６４2は先の変換サイクルに関する演算を完了する。
【０１２２】
図２５および図２６の実施例は加算演算を２つの下位演算“ＡＤＤ ｌｓｂｓ”および“ＡＤＤ ｍｓｂｓ”に分割する。これらの下位演算の各々は、ｒおよびＩＤの全てのビットに対して演算が実行されたときよりも少ないビットを包含することから、高いサイクル速度においてさえも半サイクル以内に各ｌｓｂに関する下位演算を完了し得る。このことは、２つの少ない下位演算“ＣＯＭＰ ｌｓｂｓ”および“ＣＯＭＰ ｍｓｂｓ”へと分割される比較演算に関しても同様である。図２６から明らかなように該実施例においては、“ＡＤＤ ｌｓｂｓ”は“ＣＯＭＰ ｍｓｂｓ”とオーバラップするとともに“ＡＤＤ ｍｓｂｓ”は“ＣＯＭＰ ｌｓｂｓ”とオーバラップする。
【０１２３】
この様にして、ローカルデコーダ２６０により実施される演算はパイプラインされ、１つの変換サイクルからの各演算は隣接サイクルからの各演算とオーバラップする。
図２５および図２６に関して記述されたようにローカルデコーダを２個の回路部分２６1および２６2に分割することにより得られる別の利点は、各下位側ビット（ｌｓｂｓ）に関して動作する第１回路部分２６1が、当該各セグメントの各セグメントＩＤがそれらの各下位側ビットにおいて同一のビット・パターンを共有するという各セグメント間で共有されるということである。
【０１２４】
例えば、８個の“グループ”として取り扱われる１２８個のセグメントであって各々が１６個の“要素（ｅｍｅｍｂｒ）”を備えた１２８個のセグメント（各グループの各要素はｌｓｂにおいて全て同一のＩＤを有する）を例に取ると、（ｌｓｂ ＩＤ＝０００を有する）第１グループはセグメント０、８、１６、…、１２０から成り、（ｌｓｂ ＩＤ＝００１を有する）第２グループはセグメント１、９、１７、…、１２１から成り、以下は、セグメント７、１５、２３、…、１２７から成る（ｌｓｂ ＩＤ＝１１１を有する）第８グループまで同様である。グループ毎には唯一個のｌｓｂローカルデコーダ回路部分が必要とされ（各要素はそれ自体のｍｓｂローカルデコーダ回路部分を有し）、且つ、上述の“ｃａｒｒｙ−ａｄｄ”および“ｃａｒｒｙ−ｃｏｍｐ”信号はそのグループの全ての要素へとルーティングされる。
【０１２５】
この手法は、図２３に関して上述された非分割のローカルデコーダと比較して、（ゲート個数、電力および面積に相当する）ロジックの約５０％を節約し得るものである。（３個のｌｓｂと４個のｍｓｂとを使用した）１６個のセグメントから成る８個のグループによれば、ゲート個数は８×（１６×７Ｎ）＝８９６Ｎから８×（３Ｎ＋１６×４Ｎ）＝５３６Ｎへと減少されるが、これはもとの６０％である（４０％が節約された）。
【０１２６】
この節約は多数の少個数グループでは更に大きくなる（例えば、８個の１６グループでは、１６×（８×７Ｎ）＝８９６Ｎから１６×（４Ｎ＋８×３Ｎ）＝４４８Ｎとなり、５０％が節約される）が、少個数グループの使用の魅力を減じる他の設計検討事項を考慮することもある。
本発明はＤＡＣに関して記述されたが、当業者であれば、本発明はセグメント化アーキテクチャを有する任意のタイプの混合信号回路に対して適用可能であることを理解し得よう。例えば本発明は、Ａ／Ｄ変換器、プログラマブル電流生成器に対し、且つ、セグメント化アーキテクチャを有するミキサに対して適用され得る。
【０１２７】
図２５および図２６に関して上述されたパイプライン式回転回路は、混合信号回路におけるよりも更に一般的な適用可能性を有する。例えば別実施例においては、適用された制御信号に従いサモメタコード式で制御されると共に回転量に従い回転される一群のディジタル信号を生成すべくディジタルのみの回路が必要とされる。この場合にディジタル回路は、一群のディジタル信号の１つを生成する図２５の回転回路を各々が含むという複数の信号生成回路を有している。
【０１２８】
（付記１） 一連の動作サイクルを行うように働くディジタル回路およびアナログ回路を含む混合信号回路であって、
前記アナログ回路は、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有し、且つ、
前記ディジタル回路は、
前記サイクルの各々において、前記セグメントのそれぞれに対して適用される一群のディジタル信号を発生すべく作用可能なディジタル信号発生手段と、
ｒを関連サイクルに対する回転量とした場合、各サイクルにおいて前記各セグメントに適用される各ディジタル信号を、先のサイクルにおいて適用された各ディジタル信号と比較して、ｒ個のセグメントだけ回転する回転手段と、
前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量ｒを設定する回転制御手段と、を含むことを特徴とする混合信号回路。
【０１２９】
（付記２） 付記１に記載の混合信号回路において、前記回転制御手段は、実質的に全ての各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１３０】
（付記３） 付記１に記載の混合信号回路において、前記回転制御手段は、前記予め定められた所望範囲内における低次の各回転成分の個数を最小化すべく前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
（付記４） 付記１または３のいずれかに記載の混合信号回路において、前記回転制御手段は、低次の各回転成分が前記予め定められた所望範囲の外側となる量を最大化すべく前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１３１】
（付記５） 付記１〜４のいずれか１項に記載の混合信号回路において、前記回転制御手段は、ｎを前記セグメントの個数として、前記回転量ｒの平均値が０．４ｎに等しいか或いはそれに近くなるように前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
（付記６） 付記１〜４のいずれか１項に記載の混合信号回路において、前記回転制御手段は、ｎを前記セグメントの個数として、前記回転量ｒの平均値が０．５ｎに等しいか或いはそれに近くなるように前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１３２】
（付記７） 付記１〜４のいずれか１項に記載の混合信号回路において、前記回転制御手段は、前記回転量ｒの平均値が１より小さくなるように前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
（付記８） 付記１〜７のいずれか１項に記載の混合信号回路において、前記回転制御手段は、個々の前記サイクルに対して個々の回転量ｒを設定すべく作用可能であることを特徴とする混合信号回路。
【０１３３】
（付記９） 付記８に記載の混合信号回路において、前記回転制御手段は、複数の予め定められた異なる可能値の中から各回転量を選択することで個々のサイクルに対して前記各回転量を拡散すべく作用可能な拡散手段を含むことを特徴とする混合信号回路。
（付記１０） 付記９に記載の混合信号回路において、前記複数の予め定められた異なる可能値は整数値であり、且つ、前記各回転量の前記拡散は連続する前記各サイクルに渡る前記各回転量の平均値が非整数値であるようなものであることを特徴とする混合信号回路。
【０１３４】
（付記１１） 付記９または１０のいずれかに記載の混合信号回路において、前記拡散手段はランダムまたは擬似ランダム式に選択を行うことを特徴とする混合信号回路。
（付記１２） 付記９〜１１のいずれか１項に記載の混合信号回路において、前記拡散手段により採用される前記予め定められた異なる可能値は、前記予め定められた所望範囲におけるノイズ分散を改善すべく選択されることを特徴とする混合信号回路。
【０１３５】
（付記１３） 付記９〜１２のいずれか１項に記載の混合信号回路において、前記予め定められた異なる可能値の各々は所定値の回転量であり、該所定値の回転量に対して、その値に依る個別の回転から帰着する各最低次数回転成分は全てが前記予め定められた所望範囲の外側にマッピングされることを特徴とする混合信号回路。
【０１３６】
（付記１４） 付記９〜１３のいずれか１項に記載の混合信号回路において、前記予め定められた異なる可能値の各々は所定値の回転量であり、該所定値の回転量に対して、その値に依る個別の回転から帰着する任意の各回転成分であって前記予め定められた所望範囲にマッピングされる任意の各回転成分は高次回転成分であることを特徴とする混合信号回路。
【０１３７】
（付記１５） 付記１０に記載の混合信号回路において、前記各整数値は、前記平均値に近い連続的な値であることを特徴とする混合信号回路。
（付記１６） 付記１に記載の混合信号回路において、前記回転制御手段は、比率ｒ／ｎの平均値が以下の一群の割合から選択された所定の割合に等しく或いは近くなるように、前記各サイクルに対して前記回転量ｒを設定することを特徴とする混合信号回路：
１／３、１／４、１／５、２／５、２／７、３／７、３／８、２／９、３／１０、２／１１、３／１１、４／１１、５／１２、３／１３、４／１３、５／１３、３／１４、および、４／１５。
【０１３８】
（付記１７） 付記１６に記載の混合信号回路において、前記予め定められた所望範囲はベースバンド内に在り、且つ、前記選択された割合は、７以上、好適には１０以上の分母を有することを特徴とする混合信号回路。
（付記１８） 付記１６に記載の混合信号回路において、前記予め定められた所望範囲はベースバンド内に在り、且つ、前記選択された割合は、２／１１、５／１２、３／１３、５／１３、および、３／１４の１つであることを特徴とする混合信号回路。
【０１３９】
（付記１９） 付記１６に記載の混合信号回路において、前記予め定められた所望範囲は第１ナイキスト領域における通過帯域内に在り、且つ、前記選択された割合は、２／７、５／１２、５／１３、および、３／１４の１つであることを特徴とする混合信号回路。
（付記２０） 付記１〜１９のいずれか１項に記載の混合信号回路において、前記予め定められた所望範囲はベースバンド内に在り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均値が２０／１２８〜６０／１２８の範囲内であるように前記各サイクルに対して前記回転量ｒを設定することを特徴とする混合信号回路。
【０１４０】
（付記２１） 付記１〜２０のいずれか１項に記載の混合信号回路において、前記予め定められた所望範囲は第２ナイキスト領域における通過帯域内に在り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均値が１／３、４８／１２８または６０／１２８に等しく或いは近くなるように、前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１４１】
（付記２２） 付記１〜２１のいずれか１項に記載の混合信号回路において、前記予め定められた所望範囲は第３ナイキスト領域における通過帯域内に在り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均値が８／１２８、３２／１２８、４８／１２８または５１．２／１２８に近く、好適には３２／１２８に近くなるように、前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１４２】
（付記２３） 付記１〜２２のいずれか１項に記載の混合信号回路において、前記回転手段および前記ディジタル信号発生手段は協働して、
各サイクルにおいて各セグメントのそれぞれのＩＤを前記回転量ｒだけ回転すべく作用可能なＩＤ回転手段と、
セグメントの回転済ＩＤとデータ信号との比較に依存して、各セグメントに対して前記ディジタル信号を発生すべく作用可能な決定手段とを備えることを特徴とする混合信号回路。
【０１４３】
（付記２４） 付記２３に記載の混合信号回路において、前記各セグメントはローカルデコーダを有し、
該ローカルデコーダは、前記データ信号、前記回転量ｒ、および、前記セグメントに固有的に割当てられたセグメントＩＤを受信すべく接続され、
前記ローカルデコーダは各サイクルにおいて、
割当てられた前記セグメントＩＤに依存する回転済ＩＤ信号であって先のサイクルにおける回転済ＩＤ信号から前記回転量ｒだけ異なる回転済ＩＤ信号を生成し、且つ、
前記回転済ＩＤ信号と前記データ信号との比較に依存して、該ローカルデコーダのセグメントに対して前記ディジタル信号を発生するように作用可能であることを特徴とする混合信号回路。
【０１４４】
（付記２５） 付記２４に記載の混合信号回路において、該混合信号回路は第１および第２回路部分を有し、
前記第１回路部分は、１つ以上のセグメントに対して、前記回転済ＩＤ信号の第１部分を生成すると共に、前記回転済ＩＤ信号のその部分を前記データ信号の第１部分と比較すべく作用可能であり、
前記第２回路部分は、前記１つ以上のセグメントに対して、前記回転済ＩＤ信号の第２部分を生成すると共に、その部分を前記データ信号の第２部分と比較すべく作用可能であり、且つ、
前記第２回路部分は前記回転済ＩＤ信号の前記第２部分を生成する一方、前記第１回路部分は前記回転済ＩＤ信号の前記第１部分を前記データ信号の前記第１部分と比較することを特徴とする混合信号回路。
【０１４５】
（付記２６） 付記２５に記載の混合信号回路において、それぞれの前記回転済ＩＤ信号の第１部分が同一であると共にそれぞれのデータ信号の第１部分が同一である前記セグメントのグループに対して、共通して１つの前記第１回路部分が配置されることを特徴とする混合信号回路。
（付記２７） 付記１〜２６のいずれか１項に記載の混合信号回路を含むことを特徴とするディジタル／アナログ変換回路。
【０１４６】
（付記２８） 付記２７に記載のディジタル／アナログ変換回路において、前記各セグメントは電流源回路または電流吸込回路を含み、
前記出力信号は、前記各セグメントの内で選択されたセグメントの電流源／電流吸込回路により給電され、或いは、場合に応じて吸込まれたそれぞれの電流を合計することにより導出され、
前記各サイクルにおける前記各セグメントの選択は、そのサイクルにおいて各セグメントに適用された前記一群のディジタル信号に従って行われることを特徴とするディジタル／アナログ変換回路。
【０１４７】
（付記２９） ディジタル回路およびアナログ回路を含むと共に、一連の動作サイクルを行うように働く混合信号回路において、前記アナログ回路は、予め定められた所望範囲周波数内の周波数を有する出力信号を協働して生成する複数の回路セグメントを有する混合信号回路で使用されるノイズ整形方法であって、
前記各サイクルにおいて、前記各セグメントのそれぞれに適用される一群のディジタル信号を発生する段階と、
ｒを関連サイクルに対する回転量とし、先のサイクルにおいて適用されたディジタル信号と比較して、各サイクルにおいて各セグメントに適用される各ディジタル信号をｒ個のセグメントだけ回転する段階と、
前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量を設定する段階と、を備えることを特徴とするノイズ整形方法。
【０１４８】
（付記３０） 付記１〜２６のいずれか１項に記載の混合信号回路により使用される回転量ｒを選択する方法であって、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有するグラフをプロットする段階と、
事前選択された複数の低次数回転成分の各々に対し、前記グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する段階と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域を特定する段階と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒを選択する段階と、を備えることを特徴とする回転量を選択する方法。
【０１４９】
（付記３１） 付記１〜２６のいずれか１項に記載の混合信号回路により使用される回転量ｒを選択する方法であって、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有するグラフをプロットする段階と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記グラフにおいて対応する第１群のラインを使用して、前記回転量が変更されるときに前記側波帯がマッピングされる個々の周波数を表示する段階と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記グラフにおいて、前記第２ラインの内で前記第１群のラインのいずれによっても交差されない部分を含む領域を特定する段階と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量を選択する段階と、を備えることを特徴とする回転量を選択する方法。
【０１５０】
（付記３２） 付記１〜２６のいずれか１項に記載の混合信号回路により使用される回転量ｒを選択する方法であって、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第１グラフをプロットする段階と、
事前選択された複数の低次数回転成分の各々に対し、前記第１グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する段階と、
前記第１グラフにおいて該第１グラフの前記第１軸に沿い適切な位置にて該第１グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記第１グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域を特定する段階と、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第２グラフをプロットする段階と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記第２グラフにおいて対応する第１群のラインを使用して、前記回転量ｒが変更されるときに前記側波帯がマッピングされる個々の周波数を表示する段階と、
前記第２グラフにおいて該第２グラフの前記第１軸に沿い適切な位置にて前記第２グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記第２グラフにおいて、前記第２ラインの内で前記第１群のラインのいずれによっても交差されない部分を含む領域を特定する段階と、
前記第１および第２グラフの一方においてそのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒを選択する段階と、を備えることを特徴とする回転量を選択する方法。
【０１５１】
（付記３３） 付記３２に記載の方法において、前記選択段階における前記回転量ｒは、前記第１グラフで特定された領域に対応する回転量ｒの第１範囲と、前記第２グラフで特定された領域に対応する回転量ｒの第２範囲との両者に含められるように選択されることを特徴とする回転量を選択する方法。
（付記３４） 付記３０〜３３のいずれか１項に記載の方法において、さらに、オペレータによる分析のために、前記１つまたは各グラフを表示画面上に表示し、或いは、該グラフを記録媒体に印刷する段階を備えることを特徴とする回転量を選択する方法。
【０１５２】
（付記３５） 制御信号に依存して連続的な動作サイクルにおいて一群の回転ディジタル信号を発生し、前記群の内で所定状態を有する前記ディジタル信号の個数と、回転量ｒとを特定し、前記サイクルの内で先のサイクルにおける前記群に対して現在のサイクルにおける前記群が回転される前記ディジタル信号の個数を特定するディジタル信号発生回路であって、該ディジタル信号発生回路は、
複数の信号生成回路であって、各々が自身に固有的に割当てられた回路ＩＤを有すると共に、各々が前記各サイクルにおいて、前記割当てられた回路ＩＤに依存する回転済ＩＤ信号であって先のサイクルにおける回転済ＩＤ信号から前記回転量ｒだけ異なる回転済ＩＤ信号を生成すべく、且つ、前記回転済ＩＤ信号と前記制御信号との比較に依存して前記ディジタル信号をその信号生成回路に対し前記所定状態へと設定すべく、作用可能な複数の信号生成回路を備え、
前記信号生成回路の各々は、
前記回転済ＩＤ信号の第１部分を生成すると共に前記回転済ＩＤ信号の該部分を前記制御信号の第１部分と比較すべく作用可能な第１回路部分と、
前記回転済ＩＤ信号の第２部分を生成すると共に該部分を前記制御信号の第２部分と比較すべく作用可能な第２回路部分と、を備え、且つ、
前記第２回路部分は前記回転済ＩＤ信号の前記第２部分を生成する一方、前記第１回路部分は前記回転済ＩＤ信号の前記第１部分を前記制御信号の前記第１部分と比較することを特徴とするディジタル信号発生回路。
【０１５３】
（付記３６） 付記３５に記載のディジタル信号発生回路において、１つの前記第１回路部分が、それぞれの前記回転済ＩＤ信号の第１部分が同一であると共に、それぞれのディジタル信号の第１部分が同一である一群の前記セグメントに対して共通的に配置されることを特徴とするディジタル信号発生回路。
（付記３７） 一連の動作サイクルを行うように働く混合信号回路であって、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有するアナログ回路と、前記セグメントのそれぞれに対して適用すべく一群のディジタル信号を前記各サイクルにおいて発生するディジタル回路とを備え、回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、各サイクルにおいて各セグメントに適用される各ディジタル信号は先のサイクルにおいて適用された各ディジタル信号と比較してｒ個のセグメントだけ回転される、混合信号回路により使用されるべき回転量ｒを選択する方法において使用されるコンピュータプログラムであって、
該プログラムは、
周波数を表す第１軸と、該第１軸に直交すると共に前記回転量ｒを表す第２軸とを有するグラフをプロットするプロットコード部分と、
事前選択された複数の低次数回転成分の各々に対し、前記グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する回転成分表示コード部分と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する出力信号表示コード部分と、を備えることにより、
前記グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒの選択と、を促進するコンピュータプログラムを記憶するコンピュータ可読記録媒体。
【０１５４】
（付記３８） 一連の動作サイクルを行うように働く混合信号回路であって、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有するアナログ回路と、前記セグメントのそれぞれに対して適用すべく一群のディジタル信号を前記各サイクルにおいて発生するディジタル回路とを備え、回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、各サイクルにおいて各セグメントに適用される各ディジタル信号は先のサイクルにおいて適用された各ディジタル信号と比較してｒ個のセグメントだけ回転される、混合信号回路により使用されるべき回転量ｒを選択する方法において使用されるコンピュータプログラムであって、
該プログラムは、
周波数を表す第１軸と、該第１軸に直交すると共に前記回転量ｒを表す第２軸とを有するグラフをプロットするプロットコード部分と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記グラフにおいて対応する第１群のラインを使用して、前記回転量が変更されるときに前記側波帯がマッピングされる個々の周波数を表示する相互変調側波帯表示コード部分と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する出力信号表示コード部分と、
を備えることにより、
前記グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量の選択と、を促進するコンピュータプログラムを記憶するコンピュータ可読記録媒体。
【０１５５】
（付記３９） 一連の動作サイクルを行うように働く混合信号回路であって、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有するアナログ回路と、前記セグメントのそれぞれに対して適用すべく一群のディジタル信号を前記各サイクルにおいて発生するディジタル回路とを備え、回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、各サイクルにおいて各セグメントに適用される各ディジタル信号は先のサイクルにおいて適用された各ディジタル信号と比較してｒ個のセグメントだけ回転される、混合信号回路により使用されるべき回転量ｒを選択する方法において使用されるコンピュータプログラムであって、
該プログラムは、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第１グラフをプロットする第１プロットコード部分と、
事前選択された複数の低次数回転成分の各々に対し、前記第１グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する回転成分表示部分と、
前記第１グラフにおいて該第１グラフの前記第１軸に沿い適切な位置にて該第１グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する第１出力信号表示コード部分と、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第２グラフをプロットする第２プロットコード部分と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記第２グラフにおいて対応する第１群のラインを使用して、前記回転量ｒが変更されるときに前記側波帯がマッピングされる個々の周波数を表示する相互変調側波帯表示コード部分と、
前記第２グラフにおいて該第２グラフの前記第１軸に沿い適切な位置にて前記第２グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する第２出力信号表示コード部分と、を備えることにより、
前記第１グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
前記第２グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
前記第１および第２グラフの一方においてそのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒの選択と、を促進するコンピュータプログラムを記憶するコンピュータ可読記録媒体。
【０１５６】
【発明の効果】
以上、詳述したように、本発明によれば、ディジタル／アナログ変換器などのセグメント化混合信号回路におけるノイズ整形を改善することができる。
【図面の簡単な説明】
【図１】上記で論じたように先に考慮された電流制御式ＤＡＣの各要素を示す図である。
【図２】上記で論じたように図１のＤＡＣにおいて２進入力ワードから如何にしてサモメタコード化制御信号が導出されるかを説明すべく使用される表を示す図である。
【図３】上記で論じたようにＤＡＣにおいて使用されるべく先に考慮されたセル配列回路の各要素を示す図である。
【図４】上記で論じたように図３のセル配列回路における傾斜誤差および対称的誤差の発生を説明すべく使用された概略図である。
【図５】本発明を具現するＤＡＣの各要素を示す図である。
【図６】図５のＤＡＣの動作を説明すべく使用される概略図である。
【図７】セグメント回転が実行されないときの図５のＤＡＣの出力信号の周波数スペクトルを示す図である。
【図８】回転量ｒ＝１によりセグメント回転が実行されるときの図５のＤＡＣの出力信号の周波数スペクトルを示す図である。
【図９】回転量ｒ＝２１によりセグメント回転が実行されるときの図５のＤＡＣの出力信号の周波数スペクトルを示す図である。
【図１０】本発明の他の実施例にける出力信号の周波数スペクトルを示す図である。
【図１１】図１０の出力信号の周波数スペクトルの拡大部分を示す図である。
【図１２】図５のＤＡＣの回転制御ブロックの構成の一例を示すブロック図である。
【図１３】図５のＤＡＣのセグメント回転ブロックの構成を説明するために使用されるブロック図である。
【図１４】出力信号周波数範囲が第１ナイキスト領域内の通過帯域内に在るという第１実施例における回転成分のマッピングを示すグラフを示す図である。
【図１５】上記第１実施例における有意な相互変調側波帯を示すグラフを示す図である。
【図１６】出力信号周波数範囲が第２ナイキスト領域における通過帯域内に在るという第２実施例における回転成分のマッピングのグラフを示す図である。
【図１７】上記第２実施例における有意な相互変調側波帯を示すグラフを示す図である。
【図１８】出力信号周波数範囲が第３ナイキスト領域における通過帯域内に在るという第３実施例における回転成分のマッピングを示すグラフを示す図である。
【図１９】上記第３実施例における有意な相互変調側波帯のグラフを示す図である。
【図２０】図１４に対応するが更なる高次の回転成分を示す別のグラフを示す図である。
【図２１】上記第１実施例と、出力信号周波数範囲がベースバンド内に在るという第４実施例とに関する表を示す図である。
【図２２】本発明の他の実施例に係るＤＡＣの各要素を示す図である。
【図２３】図２２のＤＡＣのローカルデコーダの構成の一例を示すブロック図である。
【図２４】図２２のＤＡＣの回転制御ブロックの構成の一例を示すブロック図である。
【図２５】図２３のローカルデコーダの代替実施例を示すブロック図である。
【図２６】図２５のローカルデコーダ回路の動作を説明する上で使用させるタイミング図である。
【符号の説明】
１，２０，２００…ディジタル／アナログ変換器（ＤＡＣ）
２…定電流源
２1〜２n…電流源
４1〜４n…差動スイッチ回路
６…２進式サモメタデコーダ
２２…セグメント回転ブロック
２４…回転制御ブロック
２６…ローカルデコーダ
２６1…第１回路部分
２６2…第２回路部分
５２…第１加算器
５４…第２加算器
５６…擬似乱数発生器
５８…ラッチ
６２…第１マルチプレクサ要素
６４…第２マルチプレクサ要素
６６…第３マルチプレクサ要素
７０1〜７０4…７ビットレジスタ
７２…マルチプレクサ
７４…第１ラッチ
７６…加算器
７８…第２ラッチ
１２４…回転制御部
２６０…ローカルデコーダ回路
２６２…加算器
２６２1…下位側ビット加算器
２６２2…上位側ビット加算器
２６４…比較器
２６４1…下位側ビット比較器
２６４2…上位側ビット比較器
【発明の属する技術分野】
本発明は、ディジタル／アナログ変換器などのセグメント化混合信号回路におけるノイズ整形方法に関する。
【０００２】
【従来の技術】
添付図面の図１は、いわゆる“電流制御（current-steering）”タイプの従来のディジタル／アナログ変換器（ＤＡＣ）の各要素を示している。ＤＡＣ １は、ｍビットのディジタル入力ワードＤ１〜Ｄｍを対応するアナログ出力信号へと変換すべく設計される。
【０００３】
ＤＡＣ １は、複数個（ｎ）の同一の電流源２1〜２nを含み、ｎ＝２m−１である。各電流源２は、実質的に一定の電流Ｉを通過せしめる。ＤＡＣ １は更に、ｎ個の電流源２1〜２nにそれぞれが対応する複数の差動スイッチ回路４1〜４nも含んでいる。各差動スイッチ回路４は対応する電流源２に接続されると共に、その電流源により生成された電流を、上記変換器の第１接続ラインＡに接続された第１端子へと、または、上記変換器の第２接続ラインＢに接続された第２端子へと切り換える。
【０００４】
各差動スイッチ回路４は、（以下に説明される理由により“サモメタコード化信号［thermometer-coded signal］”と称される）複数の制御信号Ｔ１〜Ｔｎの１つを受けると共に、関連信号の値に従って自身の第１端子もしくは第２端子を選択する。ＤＡＣ １の第１出力電流ＩAは上記各差動スイッチ回路の各第１端子に供給された電流の総和であり、且つ、ＤＡＣ １の第２出力電流ＩBは上記各差動スイッチ回路の各第２端子に供給された電流の総和である。
【０００５】
上記アナログ出力信号は、ＤＡＣ １の第１出力電流ＩAを抵抗Ｒに吸い込むことにより生成される電圧ＶAと、該変換器の第２出力電流ＩBを他方の抵抗Ｒに吸い込むことにより生成される電圧ＶBとの間の電圧差ＶA−ＶBである。
図１のＤＡＣにおいて、サモメタコード化信号Ｔ１〜Ｔｎは、２進式サモメタデコーダ６により２進入力ワードＤ１〜Ｄｍから導出される。該デコーダ６は次の様に作動する。
【０００６】
２進入力ワードＤ１〜Ｄｍが最小値を有する場合にサモメタコード化信号Ｔ１〜Ｔｎは、差動スイッチ回路４1〜４nの各々がそれらの第２端子を選択することから電流源２1〜２nの全てが第２接続ラインＢへと接続されるようなものである。この状態においてＶA＝０かつＶB＝ｎＩＲである。また、アナログ出力信号ＶA−ＶB＝−ｎＩＲである。
【０００７】
２進入力ワードＤ１〜Ｄｍの値が漸進的に増加するとき、デコーダ６により生成されるサモメタコード化信号Ｔ１〜Ｔｎは、（差動スイッチ回路４1から開始して）上記差動スイッチ回路の多くがそれぞれの第１端子を選択すると共に、自身の第１端子を既に選択した差動スイッチ回路はその第２端子には戻らないようなものである。２進入力ワードＤ１〜Ｄｍが値ｉを有するとき、最初のｉ個の差動スイッチ回路４1〜４iはそれぞれの第１端子を選択するが、残りの（ｎ−ｉ）個の差動スイッチ回路４i+1〜４nはそれぞれの第２端子を選択する。アナログ出力信号ＶA−ＶBは、（２ｉ−ｎ）ＩＲに等しい。
【０００８】
図２は、３ビットの２進入力ワードＤ１〜Ｄ３（すなわち、この例においてｍ＝３）に対して生成されたサモメタコード化信号の例を示している。この場合、７個のサモメタコード化信号Ｔ１〜Ｔ７が必要とされる（ｎ＝２m−１＝７）。
図２が示す様に、２進式サモメタデコーダ６により生成されたサモメタコード化信号Ｔ１〜Ｔｎはいわゆるサモメタコード（thermometer code）に従うが、この場合に第ｒ番目の信号Ｔｒが起動された（“１”にセットされた）ときに下位の信号Ｔ１〜Ｔｒ−１の全ても起動されることは知られている。
【０００９】
電流制御式のＤＡＣにおいてサモメタコード化は一般的である、と言うのも、２進入力ワードが増加するにつれ、既に第１接続ラインＡに切り換えられた電流源が他のラインＢに切り換えられることなく更に多くの電流源がラインＡへと切り換えられるからである。従って、上記ＤＡＣの入力／出力特性は単調であると共に、入力ワードにおける１の変化から生ずるグリッチインパルスは小さい。
【００１０】
ところで、図１のアーキテクチャにおける電流源２の個数および対応する差動スイッチ回路４の個数は、特にｍが６以上の場合に非常に多くなることは理解される。例えばｍ＝６の場合、ｎ＝６３であり、６３個の電流源および６３個の差動スイッチ回路が必要とされる。そのような多数の電流源を取扱うべく、且つ、個々の差動スイッチ回路に対して効率的にサモメタ信号が供給され得るために、各電流源および各差動スイッチ回路を２次元配列のセルとして配置し、各セルは１個の電流源および協働する差動スイッチ回路を含むことが提案されている。この配置構成は図３に示される。
【００１１】
図３において、セルＣＬijは８行（ロウ）および８列（コラム）の８×８正方配列に配置される。図３において、各セルに適用された添字の第１桁は該セルが配置される行を表すと共に、添字の第２桁は該セルが配置される列を表す。従って、セルＣＬ18は行１、列８のセルである。
各セルＣＬijはそれ自体の電流源２およびそれ自体の差動スイッチ回路４を含む。図１のＤＡＣと同様に、上記配列の各セルのそれぞれの第１端子は上記ＤＡＣの第１接続ラインＡに一体的に接続されると共に、上記配列の各セルのそれぞれの第２端子は上記ＤＡＣの第２接続ラインＢに一体的に接続される。
【００１２】
図３において各セルＣＬijに割当てられた各番号は、各セルが起動（もしくは制御）されてそれぞれの第２端子の選択からそれぞれの第１端子の選択へと変化する順序を表している。上記配列の連続的な各行に対し、起動順序は上記配列における各セルの物理的順番に従うものであり、行１から開始してこの行の各セルを列の順番で順次に起動し、次に行２とし以下同様である。
【００１３】
【発明が解決しようとする課題】
図３において生ずる１つの問題は、上記配列の個々のセルの電流源２の出力電流は均一とすべきであるが、実用上は各セルの実際の出力電流は種々の原因から生ずる不均一性の影響を受ける、ということである。
図４（ａ）に示されたように、例えば電源ラインに沿って電圧が低下すると、行もしくは列に沿った傾斜誤差（graded error）が生じ得る。この場合、関連する行もしくは列の最初の４個のセルにおける各電流源は負の誤差を有するが、これは各セルが平均以下の出力電流を生成することを意味する。これらの負の誤差は、関連する行もしくは列の中心に向かって減少する。関連する行もしくは列の残りのセル５〜８における各電流源はそれぞれの正の誤差を有するが、これは各セルが平均以上の出力電流を生成することを意味する。これらの正の誤差は、関連する行もしくは列の中心から端部にかけて減少する。
【００１４】
図４（ｂ）に示されたように、上記配列を含むチップの内側に熱的分布があると行もしくは列における対称的誤差を引き起こし得る。この場合、行もしくは列の端部セル１、２、７および８における各電流源は負の誤差を有するが、行もしくは列の中央セル３〜６の各電流源は正の誤差を有する。
これに加え、確率的誤差（random error）などの他の種類の誤差もあり得る。上記セル配列に対する最終誤差分布は、個々の誤差成分の全てを重畳することにより生成される。
【００１５】
図４（ａ）および図４（ｂ）に示された傾斜誤差および対称的誤差は、蓄積して大きな積分線形誤差（integral linearity error：ＩＮＬ）に帰着し易い。例えば、図４（ａ）に示された傾斜誤差分布が図３に示されたセル配列の第１行内に存在すると仮定する。この場合、セル１〜４が（それぞれの第２端子の選択からそれぞれの第１端子の選択へと変更されて）漸進的に起動されるときに負の誤差が蓄積し、ディジタル入力コードが４であるときには相当な負の合計誤差に達する。セル５〜８が順次に起動されるときにのみ、これらのセルに付随する正の誤差がセル１〜４に付随する大きな負の誤差を相殺する。
【００１６】
当然ながら、図４（ａ）に対応する傾斜誤差が列１〜８の各々に沿って存在すると、状況は更に悪化する。この場合、セル１〜８が漸進的に起動されるにつれ、行１の８個のセルの各々に対して最大の負の誤差（図４（ａ）における位置１における誤差）が生ずる。同様に、行２において、図４（ａ）の位置２に対応する負の誤差は８回だけ蓄積する。従って、入力コードが（行１〜４における各セルの全てが起動された状態に対応する）３２へと増加する時点までは、蓄積される負の誤差は実際に極めて大きい。
【００１７】
図４（ｂ）に示された種類の対称的誤差の蓄積によっても、同様の問題が生ずる。
傾斜誤差および対称的誤差に依る不整合（mismatch）は、上記セル配列において各セルが物理的に配置されている順序とは異なる特殊な順序で各セルを選択することにより減少され得る。特に、（英国特許公開第ＧＢ−Ａ−２３３３１９０号に対応する）同時係属中の本出願人の特開平１１−２４３３３９号には、いわゆる“魔法陣（magic square）”における番号の順序に準じた特殊なセル選択順序が記述されているが、その全体内容は言及したことにより援用する。
【００１８】
しかしながら、そのような特殊なセル選択順序が採用された場合でも、個々のセグメントにより生成されるそれぞれの電流間には必然的に不整合が残留する。これは、ＤＡＣの性能における非線形性を引き起こす。
カリフォルニア州、サンディエゴ、１９９９年３月１６〜１９日のデルタ−シグマデータ変換器講演課程（Delta-Sigma Data Converters Lecture Course）におけるＪｅｓｐｅｒ Ｓｔｅｅｎｓｇａａｒｄの“ＳＣデルタ−シグマＡＤＣの構造的な最適化およびスケーリング（Structural Optimization and Scaling of SC Delta-Sigma ADCs）”と称された論文においては、ＤＡＣの各要素間の不整合を整形（shape）すべく要素（もしくはセグメント）回転を採用することが提案されている。該提案においては、データ依存式（data-directed）に回転量を使用して各要素が回転される。同じ講演課程において“デルタ−シグマＡＤＣおよびＤＡＣ用の不整合整形マルチビットＤＡＣ（Mismatch-Shaping Multibit DACs for Delta-Sigma ADCs and DACs）”と称されたＩａｎ Ｇａｌｔｏｎによる別の論文は、低周波から高周波へとノイズを移動することによりノイズ形状を改善する不整合整形技術（mismatch shaping technique）を開示している。これらの技術においてノイズは高い出力信号周波数にて周波数と共に急速に増加することから、有用な結果を得るためには大きなオーバーサンプリング比率が使用されねばならない。同じ講演課程において“ノイズ整形技術の独創的な用途（Unconventional Applications of Noise-Shaping Techniques）”と称されたＢｏｂ Ａｄａｍｓによる更なる論文は、歪みを整形済ノイズへと変換すべくシグマ−デルタＤＡＣにおいて要素“スクランブリング”が採用され得ることを開示している。上記スクランブリングは、出力信号の所望範囲周波数の内側および外側の両者における周波数スペクトル全体に渡り均一にノイズを分散するというランダム式、または、ノイズをＤＣから離間移動するデータ依存式であってノイズの振幅が周波数と共に漸進的に増加するというデータ依存式、のいずれかとされ得る。
【００１９】
【課題を解決するための手段】
本発明の第１の形態によれば、一連の動作サイクルを行うように働くディジタル回路およびアナログ回路を含む混合信号回路であって、前記アナログ回路は、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有し、且つ、前記ディジタル回路は、前記サイクルの各々において、前記セグメントのそれぞれに対して適用される一群のディジタル信号を発生すべく作用可能なディジタル信号発生手段と、ｒを関連サイクルに対する回転量とした場合、各サイクルにおいて前記各セグメントに適用される各ディジタル信号を、先のサイクルにおいて適用された各ディジタル信号と比較して、ｒ個のセグメントだけセグメント選択時の始点を循環的にシフトする回転手段と、前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量ｒを設定する回転制御手段と、を含むことを特徴とする混合信号回路が提供される。
【００２０】
本発明の第２の形態によれば、本発明の前記第１の形態を具現する混合信号回路を含むディジタル／アナログ変換回路が提供される。
本発明の第３の形態によれば、ディジタル回路およびアナログ回路を含むと共に、一連の動作サイクルを行うように働く混合信号回路において、前記アナログ回路は、予め定められた所望範囲周波数内の周波数を有する出力信号を協働して生成する複数の回路セグメントを有する混合信号回路で使用されるノイズ整形方法であって、前記各サイクルにおいて、前記各セグメントのそれぞれに適用される一群のディジタル信号を発生する段階と、ｒを関連サイクルに対する回転量とし、先のサイクルにおいて適用されたディジタル信号と比較して、各サイクルにおいて各セグメントに適用される各ディジタル信号をｒ個のセグメントだけセグメント選択時の始点を循環的にシフトする段階と、前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量を設定する段階と、を備えることを特徴とするノイズ整形方法が提供される。
【００２１】
本発明の第４の形態によれば、本発明を具現する混合信号回路において使用されるべき回転量ｒを選択する方法が提供される。
本発明の第５の形態によれば、コンピュータ上で実行されるときに、本発明の第４の形態を具現する方法の一定の段階もしくは全ての段階をコンピュータに実行させるコンピュータプログラムが提供される。上記プログラムは、担体（carrier）上にてもしくは担体により搬送され得る。担体は記憶媒体（例えば、ディスクまたはＣＤＲＯＭ）或いは信号（例えば、インターネットからのダウンロード）とされ得る。
【００２３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を詳述する。
図５は、本発明を具現するＤＡＣ ２０の各要素を示している。上記で論じたような図１のＤＡＣの各要素と同一のもしくは密接に対応する図５のＤＡＣの各要素は同一参照番号により表されると共に、こられの各要素の記述は省略される。
【００２４】
図５のＤＡＣは、ディジタル回路部分ＤＣおよびアナログ回路部分ＡＣを含んでいる。アナログ回路部分ＡＣは図１のＤＡＣと同様に構成されると共に、各セグメントが定電流源２およびスイッチ４を有する複数のセグメント（もしくはセル）を含んでいる。各セグメントにおけるスイッチ４は、ディジタル回路部分ＤＣから該スイッチ４に対して供給されて個別対応するサモメタコード化信号ＯＴにより制御される。
【００２５】
図５のＤＡＣにおいてディジタル回路部分ＤＣは、２進式サモメタデコーダ６に加え、セグメント回転ブロック２２および回転制御ブロック２４を含んでいる。
セグメント回転ブロック２２はｎ個の入力を有するが、該入力にては一群のサモメタコード化入力信号ＩＴ１〜ＩＴｎが受信される。これらのサモメタコード化入力信号ＩＴ１〜ＩＴｎは、上記ＤＡＣに適用される２進式入力ワードＤ１〜Ｄｍに基づき２進式サモメタデコーダ６により生成される。２進式サモメタデコーダ６は図１および図２に関して前述されたのと同様に動作することにより、２進式入力ワードＤ１〜Ｄｍからサモメタコード化入力信号ＩＴ１〜ＩＴｎを導出する。
【００２６】
セグメント回転ブロック２２もｎ個の出力を有するが、該出力にてはディジタル回路部分ＤＣのサモメタコード化出力信号ＯＴ１〜ＯＴｎが生成される。
セグメント回転ブロック２２はまた、回転制御ブロック２４から回転量ｒを受信すべく該回転制御ブロック２４の出力に接続された制御入力も有している。回転制御ブロック２４は、外部由来適用制御信号ＭＥＡＮおよびＳＰＲＥＡＤをそれぞれ受信する第１および第２入力を有している。
【００２７】
次に、図５のＤＡＣの動作を記述する。上記ＤＡＣは、所定の動作周波数（サンプリング速度）ＦDACにて一連の動作サイクル（変換サイクル）を実施する。ＦDACは例えば、１億サンプル／秒（１００Ｍサンプル／秒）である。
各サイクルにおいて、２進式サモメタデコーダ６は図２に関して前述したように、外部由来適用入力ワードＤ１〜Ｄｍをｎ個のサモメタコード化信号ＩＴ１〜ＩＴｎへと変換する。
【００２８】
各サイクルにおいてはまた、セグメント回転ブロック２２はそのサイクルにおいて使用されるべき回転量ｒの値を受信すると共に、受信したｒ値に従いサモメタコード化入力信号ＩＴ１〜ＩＴｎからｎ個のサモメタコード化出力信号ＯＴ１〜ＯＴｎを導出する。
セグメント回転ブロック２２の動作は図６に示されている。
【００２９】
図６において、サモメタコード化出力信号ＯＴ１〜ＯＴｎは一連のサイクルＣＹＣＬＥ １、ＣＹＣＬＥ ２およびＣＹＣＬＥ ３に対して示されている。ＣＹＣＬＥ １においてセグメント回転ブロック２２は、第１出力信号ＯＴ１を第１入力信号ＩＴ１に等しくし、第２出力信号ＯＴ２を第２入力信号ＩＴ２に等しくし、以下は残りの出力信号ＯＴ３〜ＯＴｎの全てに対して同様にする。
【００３０】
ＣＹＣＬＥ ２に関し、セグメント回転ブロック２２に対して回転制御ブロック２４により回転量ｒ1が供給される。この回転量ｒ1は、ＣＹＣＬＥ １で使用されたマッピングとは異なり、ＣＹＣＬＥ ２に関して出力信号ＯＴ１〜ＯＴｎに対する入力信号ＩＴ１〜ＩＴｎの新たな回転マッピングを定義する。この回転マッピングにおいて、各入力信号ＩＴ１〜ＩＴｎは新たな出力信号ＯＴ１〜ＯＴｎへとマッピングされるが、該出力信号ＯＴ１〜ＯＴｎは先のサイクルにおいて上記各入力信号がマッピングされた各出力信号から回転量ｒ1だけ異なるものである。図６に示されたように、この回転の結果、第（ｒ1＋１）番目の出力信号ＯＴ（ｒ1＋１）は第１入力信号ＩＴ１と等しくなる。同様に、次の出力信号ＯＴ（ｒ1＋２）は第２入力信号ＩＴ２と等しくなり、入力信号ＩＴ（ｎ−ｒ1）に等しくなる出力信号ＯＴｎまで、連続的な出力信号に関して同様である。各入力信号は循環様式で各出力信号へとマッピングされることから、第１出力信号ＯＴ１は入力信号ＩＴ（ｎ−ｒ1＋１）に等しくなる。“ラップ・アラウンド（wrapped around）”されたＩＴｎまでの残りの各入力信号は、出力信号ＯＴ２〜ＯＴ（ｒ1）へとマッピングされる。
【００３１】
次のサイクルＣＹＣＬＥ ３においては、回転制御ブロック２４により回転量ｒ2が特定される。以下に説明されるように、ｒ2は先のサイクルで使用された回転量ｒ1と同一でも良く異なるものでも良い。ｒ2個のセグメントだけ回転する結果、ＣＹＣＬＥ ３において入力信号ＩＴ１は出力信号ＯＴ（ｒ1＋ｒ2＋１）へとマッピングされる。連続的な入力信号はその後に連続的な出力信号へとマッピングされ、必要ならばラップ・アラウンドし、最終入力信号ＩＴｎは出力信号ＯＴ（ｒ1＋ｒ2）へとマッピングされる。
【００３２】
連続的サイクルにおいて使用される回転量ｒの値が本発明の好適実施例における回転制御ブロック２４により決定される手法を記述する前に、図７〜図９を参照し、各セグメントの回転の効果を説明する。
図７〜図９の各例において各プロットは、ＤＣから、ＤＡＣサンプリング速度ＦDACの１／２の周波数まで、の周波数範囲に渡り、図５のＤＡＣの出力信号ＶA−ＶBの信号／ノイズ比（ＳＮＲ）を示している。各プロットにおいて、垂直軸上に表されたＳＮＲはｄＢ単位で測定されると共に、水平軸上に表された周波数はサンプリング速度ＦDACの割合として測定される。
【００３３】
各例において個々のセグメントにおける各電流源２は、１．７％の標準偏差σを有する不整合を有するものとする。標準偏差σに対するこの数値は、出力信号スペクトル中のノイズ成分を強調することによりノイズ成分をバックグランド・ノイズから区別するに十分なほど大きくすべく、人為的に大きなものに選択している。これまでのＤＡＣにおいては、標準偏差の数値σ＝０．１７％が実用上は達成されている。
【００３４】
また、該例においては、セグメントの個数ｎは６４であるとする。
各例において、約０．３ＦDAC〜０．５ＦDAC（ナイキスト周波数）の広幅ノイズ・ピークが在ることは理解される。この広幅ノイズ・ピークは、量子化誤差（quantisation error）の影響を除去すべく、入力データＤ１〜Ｄｍに適用された高域フィルタリング・ディザ（high-pass-filtered dither）の結果である。本説明のために、該広幅ノイズ・ピークは無視され得る。
【００３５】
この例において上記ＤＡＣは、該ＤＡＣの出力にて、４個の“トーン（tones）”Ｔすなわち４個の異なる周波数成分から成る出力信号を合成すべく使用されるものとする。これらの４個のトーンは、０．０９ＦDACの近傍の周波数の回りに中心合せされる。各トーンＴは、上記ＤＡＣのフルスケール出力振幅ＦＳにおける−１３ｄＢのピーク振幅を有している。各トーンの総和のピークは、−１ｄＢ ＦＳである。
【００３６】
ところで、本例において上記出力信号は４個のトーンから成るものとする、と言うのも、複数のトーンによれば出力スペクトルにおけるノイズ成分を識別し易くなるからである。
図７は、１つのサイクルから次のサイクルまでセグメント回転が実行されない場合、すなわち、各サイクルにおいてｒ＝０である場合の出力信号周波数スペクトルを示している。ＤＣから０．３ＦDACまでの周波数範囲における平均ノイズ・レベルは約−９０ｄＢであるが、４個のトーンＴの近傍においては多数の有意な相互変調積Ｍが在ることは理解され得る。これらの相互変調積Ｍは、セグメント不整合の結果である。
【００３７】
図８は、各サイクルにおいて回転量ｒ＝１が使用される場合の出力信号周波数スペクトルを示している。この場合、トーンＴの近傍の相互変調積Ｍは今や不在である。但し、代わりに、上記出力信号周波数スペクトルは周波数間隔Δｆ＝ＦDAC／ｎ（この例においては、＝０．０１５６ＦDAC）にて１〜１９と表示された周波数成分を包含する。これらの周波数成分は、１つのサイクルから次のサイクルへのセグメント回転の結果として上記出力信号周波数スペクトル内に存在し、且つ、以下においては“回転成分（rotation component）”と称される。
【００３８】
第１回転成分（成分１）は、周波数ｒΔｆを有する。第２回転成分（成分２）は周波数２ｒΔｆを有し、第３および高次の回転成分は周波数３ｒΔｆ、４ｒΔｆなどである。
平均すると、各回転成分は次数が高くなるほど大きさが減少する。但し図８で理解され得るように、平均して期待される処とは逆に、成分１および２は成分３より大きくはない。これは単に、図８の特定プロットに対する統計的変動である。
【００３９】
図８のプロットにおけるように回転量ｒ＝１であるとき、最上位側成分（most significant component）１〜１０は全て、ＤＣ〜０．１６ＦDACの周波数の帯域内に包含される。これは、上記成分の全てが上記ＤＡＣの出力信号周波数の所望範囲内であることを意味する。例えば、４ｘのオーバーサンプリングが使用されるシステムにおいて、出力信号周波数の所望範囲はＤＣ〜０．１２５ＦDACである。
【００４０】
図９は、各サイクルにおいて回転量ｒ＝２１であるときの出力信号周波数スペクトルを示している。今や回転成分１〜１９は図８から相当に異なる様に配置されている。第１回転成分（成分１）は周波数２１Δｆに配置されている。周波数２ｒΔｆ（＝４２Δｆ）を有すべき成分２は、周波数２２Δｆにマッピングされる。このマッピングが生ずるのは、４２Δｆがナイキスト周波数（ｎ／２）Δｆ（＝３２Δｆ）を＋１０Δｆだけ超えることから、該成分が（ｎ／２−１０）Δｆ＝２２Δｆへとマッピングされるからである。同様に、成分３はΔｆへとマッピングされる（と言うのも、３ｒΔｆ（＝６３Δｆ）はナイキスト周波数を＋３１Δｆだけ超えることから該成分は（ｎ／２−３１）Δｆ＝Δｆだからである）。成分４は２０Δｆへとマッピングされる（４ｒΔｆ＝８４Δｆはナイキスト周波数を＋５２Δｆだけ超えることから、−２０Δｆへとマッピングされるが、これは０マッピングより小さいので＋２０Δｆとなる）。高次の各成分は同様にマッピングされる。
【００４１】
図９から理解され得るように、１０個の低次成分１〜１０のうち、成分３、６および９のみが今やＤＣ〜０．１２５ＦDACの所望範囲内に包含される。上記所望周波数範囲内には幾つかの高次成分（成分１２、１５および１８）が在るが、これらの高次成分の有意性は限られている。ところで、図９における（他の成分と比較して）成分１８の比較的に大きなサイズもまた、統計的変動である。平均して、成分１８は図９に示された大きさよりも小さい。
【００４２】
以下の表１は、２０〜３１の範囲内の回転量ｒの種々の値に対し、回転成分１〜１６が出力信号スペクトルの種々の位置へとマッピングされる手法を表している。上記表中のマッピング値は、関連する回転成分がマッピングされる周波数（Δｆの倍数として表現されている）を表している。表１に示されたように、出力信号周波数の所望範囲がＤＣ〜０．１２ＦDAC（すなわち、４ｘオーバーサンプリング）であるとき、回転量ｒの好適値は、各マッピング値の関連列が該列の最初の数アイテム中に比較的に小さな値を有さない、という値である。この点に関し、２４、２５、２６および２７のｒ値に関連する各列が好適であることが理解され得る。例えばｒ＝２４の場合、成分１、２および４の位置は（１６Δｆもしくはそれ以上にて全てが）良好であるが、（両者ともに８Δｆにおける）成分３および５はそれほど好適でないことが理解され得る。同様に、ｒ＝２５の場合、成分１〜４の配置（＋１１Δｆ以上）は全て良好であるが、３Δｆにおける成分５の位置はそれほど好適でない。実際、２４〜２７のｒ値の内、値２５および２６は好適値であると見做され得る、と言うのも、これらの各々に対し、例えば成分２もしくは３よりも相当に有意でない成分５のみが４ｘオーバーサンプリングに対する所望範囲内に在るからである。
【００４３】
【表１】
ｒ値２５および２６の有意性（significance）は、ｒ／ｎ＝０．４となる理想値（少なくとも４ｘオーバーサンプリングの特定の場合におけるもの）に近いということである。この０．４という値は理想値である、と言うのも、回転成分は全てが０．４ＦDACへ、または、０．２ＦDACへ、または、ＤＣへとマッピングされるからである。特に、成分１は０．４ＦDACへとマッピングされ、成分２は０．２ＦDACへとマッピングされる（と言うのも、０．８＝（０．５＋０．３）ＦDAC→０．２（＝０．５−０．３）ＦDACだからである）。成分３は０．２ＦDACにおけるものである（と言うのも、１．２（＝０．５＋０．７）ＦDAC→−０．２（＝０．５−０．７）ＦDAC→０．２ＦDACだからである）。成分４→０．４ＦDAC（と言うのも、１．６（＝０．５＋１．１）ＦDAC→−０．６（＝０．５−１．１）ＦDAC→＋０．６（＝０．５＋０．１）ＦDAC→＋０．４（＝０．５−０．１）ＦDACだからである）。成分５はＤＣへとマッピングされる（と言うのも、２．０（＝０．５＋１．５）ＦDAC→−１．０（＝０．５−１．５）ＦDAC→＋１．０（＝０．５＋０．５）ＦDAC→０（０．５−０．５）ＦDACだからである）。このパターンは５個の高次成分の群毎に反復され、すなわち、成分６〜１０は成分１〜５と同一の位置へとマッピングされ、以下同様である。
【００４５】
ｒ／ｎ＝０．４であるときのマッピングの作用は、０．４ＦDAC、０．２ＦDACおよびＤＣに中心合せされた３個の狭幅帯域へとノイズを移動することである。最高のノイズを有する帯域は０．４ＦDACに中心合せされた帯域であり（と言うのも、それは、５個の成分の各群（１〜５、６〜１０、１１〜１５など）の成分１および４を有するからであり）、次の上位側帯域は０．２ＦDACに中心合せされ（それは、各群の成分２および３を有し）、且つ、ＤＣに中心合せされた帯域（各群の成分５のみ）は更に少ないノイズを有する。これにより、４ｘオーバーサンプリングに関して所望されるように、丁度ＤＣ以上から０．１２５ＦDACまでの周波数範囲を有意なノイズ成分から解放することは理解されよう。０．０６〜０．１１ＦDACの所望の周波数範囲（通過帯域）は、有意なノイズ成分から解放されて使用され得る。
【００４６】
０．４という理想的ｒ／ｎ値は概略的に非整数値の回転量ｒを必要とすることは理解されよう。例えば、ｎ＝６４のとき、ｒは２５．６の非整数値へと設定されねばならない。ｒを１つのサイクルから次のサイクルへと変更することによりｒの非整数値は実効的に達成され得ることから、それは平均して必要な値を有する。実用上は、ｒが必要な値を有するようにｒをランダムにもしくは擬似ランダムに変更することが好適であることが分かっている。ｒが一定でありまたは規則的な（所定の）パターンで変更されるという状況と比較して、実用上は上記の様なランダム／擬似ランダムな変動によればノイズ整形が改善される。
【００４７】
例えばｎ＝６４の場合にｒは、変換サイクルの各２５％に対し擬似ランダム的に２４、２５、２６および２７の値を有することにより２５．５の平均ｒ値を与えるように変更され得る。
同一の平均ｒ値を生成しながらｒを“拡散（spread）”すべく、整数値の多くの組合せが使用され得る。例えば２５．５の平均ｒ値は、各セグメントを全く回転しない（ｒ＝０）状態と、平均して変換サイクルの５０％に対して５１個のセグメントだけ回転するという擬似ランダム式で選択することにより達成され得る。但しこれは、可能な値２４、２５、２６および２７の間でｒ値が拡散されて生成された場合よりも、実用上はノイズが更に“ピーク的”となる作用を有している。ｒを拡散すべく使用される各値は好適には、個別に使用されるとすれば、整数値２４、２５、２６および２７の場合におけるように０．４ＦDAC、０．２ＦDACおよびＤＣに中心合せされた帯域の様な適切な狭幅帯域にノイズを載置し易い値とせねばならない。拡散を行うと、高次の回転成分は振幅が減少されると共に周波数において更に分散されるという効果が在る。
【００４８】
ｒ／ｎ＝０．４に対してｎ＝１２８の場合、ｒは非整数値５１．２に設定されねばならない。例えば、５１．２５の平均値を有すべくｒは４７〜５５の９個の拡散値を使用してランダムにもしくは擬似ランダム的に変更され得るが、両末端値４７および５５の各々は変換サイクルの６．２５％に対するものであり、且つ、中間値４８〜５４の各々は変換サイクルの１２．５％に対するものである。代替的に、４９〜５３の５個の拡散値が使用され得るが、両末端値４９および５３の各々は変換サイクルの１２．５％に対するものであり、且つ、中間値５０、５１および５２の各々は、変換サイクルの２５％に対するものである。
【００４９】
以下の表２は、ｎ＝１２８の場合に４６〜５６の整数値の回転量ｒに対して出力信号周波数スペクトル内における種々の位置へと回転成分１〜１６をマッピングする手法を示している。
【００５０】
【表２】
同様に、表３〜表７は、同じ５１．２５の平均値を達成すべくｒ値を拡散する種々の量の作用を表している。表３〜表７において、セグメント不整合の標準偏差σは０．２４％と仮定されるが、これは、１２８個のセグメントを有するＤＡＣに対しては、６４個のセグメントのＤＡＣにおける０．１７％の不整合標準偏差に等しい。
【００５２】
表３において拡散は適用されず、回転量はサイクル毎に５１．２５である。これは、サイクル毎に５１．２５だけカウンタをインクリメントすると共にカウント値を丸めて整数値とすることにより、または、サイクル毎に５１．７５だけカウンタをインクリメントすると主にカウント値を切り捨てて整数値とすることにより、達成される。（切り捨てるためには、サイクル毎に丸めよりも０．５以上大きいインクリメントを必要とする、と言うのも、切り捨てはサイクル毎に０．５の平均下方シフトを生成するからである。）表４〜表７において、拡散量はそれぞれ２、４、８および１６であり、各々の平均ｒ値は５１．２５である。
【００５３】
【表３】
【表４】
【表５】
【表６】
【表７】
表３〜表７において測定値Ａ〜Ｄは、以下のように種々の所望周波数範囲に渡る上記ＤＡＣのノイズ特性の測定値を表している。測定値Ａに対する周波数範囲はＤＣ〜１５／１２８（≒０．１２）ＦDAC、すなわち、４ｘオーバーサンプリングｒに対するベースバンドである。測定値Ｃに対する周波数範囲は８．５／１２８〜１４／１２８（≒０．０６６４〜０．１０９４）ＦDAC、すなわち、４ｘオーバーサンプリングに対する通過帯域である。測定値Ｂは、測定値Ａの周波数範囲に渡り利用可能な全ての狭幅帯域の中で最悪の（最もノイズの多い）狭幅帯域のノイズ・レベルを表している。同様に測定値Ｄは、測定値Ｃの周波数範囲に渡り利用可能な全ての狭幅帯域の中で最悪の（最もノイズの多い）狭幅帯域のノイズ・レベルを表している。該例における各狭幅帯域は、測定値Ａ周波数範囲の１／４０００の周波数範囲すなわち≒３０×１０-6ＦDACを有するものと仮定される。
【００５９】
これらの測定値は、ＧＳＭネットワークなどの移動通信ネットワークにおいて本発明を具現するＤＡＣを使用する可能性を考慮して使用される。そのようなネットワークにおいては、測定値Ａに対応するベースバンド周波数範囲（例えば５〜４０ＭＨｚ）、または、測定値Ｃに対応する通過帯域周波数範囲（例えば４０〜７５ＭＨｚ）を使用するのが好適である。測定値ＢおよびＤはそれぞれベースバンドおよびベースバンド内における該当ネットワークの最悪状態チャネルに対応するが、各チャネルは例えば２００ＫＨｚの周波数範囲を有する。ベースバンド（例えば５〜４０ＭＨｚ）の場合に高調波は比較的に小さいが帯域内に配置される一方、通過帯域（例えば４０〜７５ＫＨｚ）の場合に高調波は比較的に大きいが帯域外に配置される（例えば、４０ＭＨｚの第２高調波は８０ＭＨｚに在り、４０ＭＨｚおよび７５ＭＨｚの相互変調積は３５ＭＨｚに在る）。
【００６０】
種々の測定値Ａ〜Ｄの各々に関して各々異なる拡散量にて多数のシミュレーションが実施されると共に、各々の場合において以下の統計的情報が導出された：所望周波数範囲に渡る平均ノイズ・レベル（“Mean”）（すなわち、測定値ＢおよびＤに対する最悪状態狭幅帯域）、その範囲／帯域に渡るノイズの標準偏差（“Sigma”）、その範囲／帯域に渡る最小ノイズ・レベル（“Min”）、および、その範囲／帯域に渡る最大ノイズ・レベル（“Max”）である。各表における全ての値は、ｄＢ ＦＳで表現された、すなわち、ＤＡＣのフルスケール出力ＦＳに対して表現された負の値である。
【００６１】
図１０および図１１に示されたように、上記シミュレーションにおけるＤＡＣの入力は各々が−１３ｄＢ ＦＳの振幅を有する４個のトーンであると共に、サンプリング速度ＦDACは８３２ＭＨｚであった。この数値は、９０Ｍサンプル／秒の最小サンプリング速度に対応して、４５ＭＨｚまでの入力データを取扱うべく選択された。ＧＳＭにおいて最も近い“好適な”速度（１３ＭＨｚの倍数）は１０４Ｍサンプル／秒であり、８ｘオーバーサンプリングによればこれはＦDAC＝８３２ＭＨｚに換算される。
【００６２】
拡散量が８である場合に対して表６に示された結果は、該例における最適な全体ノイズ特性を提供する。図１０および図１１に示されたように、そのときにノイズはＤＣ〜０．１１ＦDACの４ｘオーバーサンプリングに対する所望の周波数範囲に渡り略々フラットである。
図１０は、この場合に０．０３５ＦDACの周波数に中心合せされた４個のトーンから成る出力信号による０〜０．５ＦDACの出力信号の周波数スペクトルを示している。期待されたように、ノイズは０．２ＦDACおよび０．４ＦDACにてピークを有している。ＤＣにても僅かなピークが在る。０．２ＦDACおよび０．４ＦDACにおける主要ピークの両側の更なるピークは相互変調ノイズを表す（これらの更なるピークの間の約０．０３５ＦDACの間隔は上記４個のトーンの中心周波数に対応する）。図１１は拡大された水平スケールに対し、図１０のＤＣ〜０．１２５ＦDACからの部分のノイズを示しているが、これは４ｘオーバーサンプリングによる関心部分である。図１１においてラインＬは、ＤＡＣのスプリアス無しのダイナミック・レンジ（spurious-free dynamic range）（ＳＦＤＲ）を表している。ＳＦＤＲは、特定された帯域幅に渡る出力信号のｒｍｓ振幅とピーク・スプリアス信号との間におけるｄＢ単位の測定値である。ところで図１０および図１１においてノイズは、ｄＢｃ単位で、すなわち搬送波に対して測定されているが、該搬送波はこれらのシミュレーションにおいては−１３ｄＢ ＦＳのレベルを有している。従って、０ｄＢｃ＝−１３ｄＢ ＦＳである。
【００６３】
図１１においてはＤＣの近傍の僅かなノイズ・ピークが理解され得ると共に、ベースバンドに渡る、特に通過帯域に渡るノイズの全体的均一性が理解され得る。上記プロットにおけるベースバンドに渡るノイズ・レベルは−８５．３１ｄＢＦＳである一方、上記プロットにおける通過帯域に渡るノイズ・レベルは−９０．０４ｄＢ ＦＳである。（これらの数値は、図１０および図１１に関する表６における対応“平均”の数値（−８６．１ｄＢ ＦＳおよび−９０．６ｄＢ ＦＳ）に近いが厳密に同一では無いと言うのも、図１０および図１１はシミュレーションの単一の“試行（run）”を表すのに反し、表６における各数値は統計的に更に有効なものとすべく数回の試行に基づいて獲得されたからである。）
ｒ／ｎ＝０．４とした回転により獲得される改善を示すべく、表３〜表７における各値は、回転が使用されない場合に獲得され以下の各値と比較され得る：平均＝−７１．７ｄＢ ＦＳ、σ＝４．２ｄＢ ＦＳ、最小ノイズ＝−６６．７ｄＢ ＦＳ、および、最大ノイズ＝−７８．７ｄＢ ＦＳ。表６におけるように拡散量が８である場合、測定値ＡおよびＣのそれぞれにおいては１５ｄＢおよび１９ｄＢの改善が達成される。
【００６４】
表６における−８６．１ｄＢという測定値Ａのノイズ数値は、−１６５．６ｄＢ ＦＳ／ＨｚというＳＦＤＲ数値に対応する（と言うのも、測定値Ａに対する帯域幅は９０ＭＨｚであり、ヘルツ当たりの等価ノイズ数値は−８６．１ｄＢという平均の数値よりも７９．５ｄＢだけ良好だからである）。測定値ＢおよびＤに対する対応帯域幅は各々の場合において２００ＫＨｚであると共に、測定値Ｃに対して帯域幅は３５ＭＨｚである。従って、表６における測定値Ｂ〜Ｄに対するＳＦＤＲ数値はそれぞれ、−１６１．５、−１６６．０および−１６２．９ｄＢ ＦＳ／Ｈｚである。
【００６５】
表３〜表７を比較すると、測定値ＡおよびＣのノイズ数値は、拡散が実行されないとき（表３）よりも拡散が実行されたとき（表４〜表７）の方が悪い。従って、合計ノイズは拡散により増加される。但し、測定値ＢおよびＤを比較すると、拡散により、最悪状態狭幅帯域（チャネル）のノイズ・レベルの相当の改善がもたらされ、最高の改善は表６の場合において獲得される。これらの改善が生ずるのは、拡散によりノイズは問題となる更なる広帯域に渡り更に均一に分散されることから、その更なる広帯域に渡る高ノイズの個別狭幅帯域の個数を減少しもしくは除去するからである。従って、最悪状態狭幅帯域に対する性能は大きく改善される。
【００６６】
ＧＳＭネットワークなどのシステム事項における上記改善の重要性は、ＤＡＣにおいて（例えば、現在における２個の代わりに４個もしくは８個などの）更なる個数の搬送波が合成され得るか、または、同一数の搬送波が使用されるならば歪みおよびノイズに対して更に大きなマージンが在る、ということである。前者（ＤＡＣ毎の搬送波の個数の増加）の場合に当該ネットワークの経済性は、低性能であるが安価なＤＡＣを使用することによりＤＡＣ毎に少ない個数のチャネルを配置するのではなく、高性能（で比較的に高価な）ＤＡＣを使用してＤＡＣ毎のチャネルを多くすることにより、好適にシフトされる。
【００６７】
図１２は、図５のＤＡＣにおける回転制御ブロック２４の構成の一例を示している。回転制御ブロック２４は、第１加算器５２、第２加算器５４、擬似乱数発生器５６およびラッチ５８を備えている。第１加算器５２は、この例においては（以下に説明される理由により）９ビットの整数値である制御信号ＭＥＡＮを受信する第１入力を有している。第１加算器５２は擬似乱数発生器５６に接続された第２入力も有するが、該第２入力はＤＡＣの変換サイクル毎に該擬似乱数発生器５６から乱数ＲＮを受信する。擬似乱数発生器５６は、制御信号ＳＰＲＥＡＤを受信する入力を有する。発生器５６により発生された擬似乱数ＲＮの範囲は、該発生器５６に適用される制御信号ＳＰＲＥＡＤにより決定される。該実施例において発生器５６は−ＳＰＲＥＡＤ／２〜＋ＳＰＲＥＡＤ／２の範囲の整数の乱数を発生するが、各整数は平均して同一周波数により発生される。
【００６８】
第１加算器５２の出力は第２加算器５４の第１入力に接続されることにより、第１加算器５２の２個の入力に適用された信号ＭＥＡＮおよびＲＮの総和ＭＥＡＮ＋ＲＮを第２加算器５４に適用する。第２加算器５４はまた、ラッチ５８の出力に接続された第２入力も有し、該ラッチ５８から９ビット値ＬＡＳＴを受信する。第２加算器５４の出力はラッチ５８の入力に接続されて、内部信号ｒ９を該ラッチ５８に対して適用する。信号ｒ９は、９ビット値である。このブロックの出力信号ｒは、該実施例における信号ｒ９の７個の上位側ビットにより提供される。
【００６９】
次に図１２の回路の動作を記述する。制御信号ＭＥＡＮおよびＳＰＲＥＡＤは該実施例において、上記ＤＡＣのユーザにより決定される外部由来適用制御信号である。該実施例においては、セグメントの個数ｎは１２８であると共にＤＡＣにおいては４ｘオーバーサンプリングが使用されることから、前述のように各サイクルにおける平均ｒ値はｒ／ｎ＝０．４である値に可及的に近くなることが仮定される。先に説明されたように、これは、平均ｒ値に５１．２５の非整数値を持たせることにより達成され得る。該実施例においては切り捨てが採用されることから、５１．２５というこの平均ｒ値はサイクル毎に５１．７５（＝５１．２５＋０．５であり、０．５は切り捨てから帰着するサイクル毎の平均減少である）というインクリメント値を必要とする。５１．７５は整数値２０７を４で除算した商に等しいことから、ＭＥＡＮは２０７に設定される。ＭＥＡＮが２０７に設定されたときにｒ値の略々最適な拡散を達成すべく、擬似乱数発生器５６に適用されるＳＰＲＥＡＤ値は該実施例において３２（＝８×４）である。この結果、発生器５６は−１６〜＋１６の範囲の擬似乱数値ＲＮを生成することから、上記第１加算器の出力における総和ＭＥＡＮ＋ＲＮは（４７．２５〜５５．２５の範囲のｒに等しい）１９１〜２２３の範囲となる。
【００７０】
各サイクルにおいて第２加算器５４の第２入力に適用される値ＬＡＳＴは、先のサイクルにおいて第１加算器５２により生成されたＭＥＡＮ＋ＲＮ値の全ての試行合計を表す。この点に関し、各変換サイクルにおいて上記第２加算器はＬＡＳＴ値とＭＥＡＮ＋ＲＮ値との総和を表すｒ９値を出力するが、この様に生成されたｒ９値はラッチ５８に記憶される。各変換サイクルにおいてラッチ５８もまた、ＬＡＳＴ値として、先のサイクルにおいて該ラッチ５８により受信されたｒ９値を出力する。
【００７１】
ｒ９値は９ビット値であり、（該実施例においては）その内の２個の下位側ビットは２進小数点（binary point）の右側であると見做されると共に、７個の上位側ビットは２進小数点の左側と見做され得る。２進小数点の左側の７ビットは関連サイクルに対して７ビットのｒ値として出力され、すなわちｒに関する切り捨てが行われる。ｒ値は７ビットを有する必要がある、と言うのも、該実施例においては１２８（＝２7）個のセグメントが在るからである。切り捨ての代わりにｒ値の丸めが実施され得るが、その場合にＭＥＡＮはこの例では２０５（＝５１．２５×４）に設定される。
【００７２】
ところで、図６に関して前述されたように、１２８個のセグメント内において上記セグメント回転は循環様式で実行されることから、第２加算器５４における一切の繰上げは無視され得る。従って、ｒ９値およびＬＡＳＴ値を９ビットの精度に維持することのみが必要である。
図１２を参照して例示的に上述されたＭＥＡＮおよびＳＰＲＥＡＤ値は例示のみを目的とすることは理解されよう。他の適切な値が使用され得ると共に、各値を表すビットの個数は選択された値に適合すべく調節され得る。
【００７３】
次に図１３は、図５のＤＡＣで使用されたセグメント回転ブロック２２の構成を説明すべく使用される説明的ブロック図である。単純化のために図１３においては、ＤＡＣ内にｎ＝８のみのセグメントが在るものとする。
図１３の回路は、第１、第２および第３マルチプレクサ要素６２、６４および６６により作製される。各マルチプレクサ要素のｎ個の入力およびｎ個の出力を有し、第１マルチプレクサ要素６２の各出力は第２マルチプレクサ要素６４の各入力にそれぞれ接続されると共に、第２マルチプレクサ要素６４の各出力は第３マルチプレクサ要素６６の各入力に接続される。サモメタコード化入力信号ＩＴ１〜ＩＴｎは第１マルチプレクサ要素６２の各入力にそれぞれ適用されると共に、サモメタコード化出力信号ＯＴ１〜ＯＴｎは第３マルチプレクサ要素６６の各出力にて生成される。
【００７４】
各マルチプレクサ要素は制御入力ｂも有するが、該制御入力ｂは、回転制御ブロック２４により生成されたｒ値の各ビットの内で個別に対応する１ビットにより提供される。図１３自体に示されたように、各マルチプレクサ要素入力は関連する出力対を有すると共に、任意の所定時点において、関連する入力と、関連する出力対の内から選択された１つの出力との間の接続を形成する。出力選択は、当該要素に適用される制御信号ｂに従ってなされる。
【００７５】
制御信号ｂ1（ｒ値の第１ビット）を受信する第３マルチプレクサ要素６６の場合、ｂ1制御信号が値０を有するときに各入力は図１３において該入力に直接対向する出力へと接続される。ｂ1制御信号が値１を有するとき、各入力は直接対向する出力の直上の出力に接続される（最上段の入力の場合、“直上”出力は上記要素の最下段の出力である）。従って、第３マルチプレクサ要素６６の効果は、ｂ1制御信号に従い、サモメタコード化入力信号に対してサモメタコード化出力信号を０セグメントもしくは１セグメントだけ回転することである。
【００７６】
同様に第２マルチプレクサ要素６４は、ｂ2制御信号の値（すなわち、ｒ値の第２ビット）に従い、各入力信号に対して各出力信号を０セグメントもしくは２セグメントだけ回転する役割を果たす。而して第１マルチプレクサ要素６２は、ｂ3制御信号の値（すなわち、ｒ値の第３ビット）に従い、各入力信号を各出力信号に対して０セグメントもしくは４セグメントだけ回転する役割を果たす。
【００７７】
更に多くのセグメントを取扱うためには、図１３におけるマルチプレクサ要素６２〜６６と同様のマルチプレクサ要素を各々が有する更なる高次の回転ステージを付加することのみが必要である。各マルチプレクサ要素は、ｎをセグメントの個数としてｎ個の入力およびｎ個の出力を有さねばならず、且つ、ｒ値の各ビットの１つにより提供される制御信号を有する。ｒ値の第４ビットにより制御されるマルチプレクサ要素は、各入力信号に対して各出力信号を０セグメントもしくは８セグメントだけ回転する役割を果たすと共に、以降は各高次の回転ステージに対して同様である。
【００７８】
ところで図２に戻ると、ｍビットの２進式入力ワードから生成され得るサモメタコード化信号の個数は２mであるが、これらの２m個の異なる値は２m−１個のサモメタコード化信号により表され得ることは理解されよう。例えばｍ＝３の場合、２進式サモメタデコーダ６により生成されるサモメタコード化信号の８個の異な可能的組合せは、７個のサモメタコード化信号を使用して表され得る。図１３の回路において各マルチプレクサ要素により実施される回転は、２の整数乗（１、２、４、…）とされるべきであると共に典型的には、同様に２の整数乗である個数の各入力および各出力を有すべく設計される。この場合、定常的に０もしくは１に設定された“ダミー”サモメタコード化信号が第ｎ番目のサモメタコード化入力信号としてセグメント回転ブロック２２に対して適用され得る。これが実際に意味する処は、任意の所定の変換サイクルにおいて、当該１個のセグメントの状態が２進式入力ワードにより決定されるのではなくて所定状態に在るという１個のセグメントが常に存在する、ということである。
【００７９】
上述の各実施例においてセグメント回転は出力信号周波数スペクトルにおける各回転成分を事前選択箇所（０．４ＦDAC、０．２ＦDACおよびＤＣ）へとマッピングすべく実行されたが、本発明の他の実施例においてはｒとｎとの間の比率の異なる値を使用して各回転成分の他の有用なマッピングを達成し得ることは理解される。各特定用途において最も適切なマッピングは種々の要因、特にＤＡＣが生成する出力信号周波数の所望範囲と（もしあれば）オーバーサンプリング比率、に依存する。
【００８０】
例えば２ｘオーバーサンプリングが使用されたとき、３１．５の平均ｒ値によるランダム回転は、主要ノイズを０．５ＦDACに載置すると共にそれより低いノイズをＤＣに載置し、且つ、０．１ＦDAC〜０．３ＦDACの通過帯域を完全なまま残す。３１．５の平均ｒ値は種々の手法により生成され得るが、各々が変換サイクルの５０％とされた３１および３２の値が使用され得る。
【００８１】
（ときには、１ｘオーバーサンプリングと称される）オーバーサンプリング無しの場合、０．５の平均ｒ値は主要ノイズを例えばＤＣ〜０．１ＦDACの帯域内においてＤＣの近傍に載置する。例えば各々が時間の５０％に対するという０および１のｒ値を使用して、必要な平均ｒ値０．５を生成し得る。この場合に例えばＤＡＣへのデータ入力に対して低域フィルタリング・ディザ（low-pass-filtered dither）が適用されたとき、ディザは利用可能帯域の低い方の部分に影響する。ディザは例えば０．１ＦDACにて停止し、その周波数から０．５ＦDACまでの通過帯域を完全のまま残す。
【００８２】
次に、ｒとｎとの間の比率の値をシステマティックに選択することにより各回転成分の有用なマッピングを達成する方法に関して更なる記述を行う。
３個の例を考察する。第１例においては、出力信号周波数は１３．５〜４８．５ＭＨｚであると共にサンプリング速度ＦDACは８３２Ｍサンプル／秒であると仮定する。これは、８ｘオーバーサンプリングに対する第１ナイキスト領域の通過帯域における出力信号周波数に対応する。第２例においては、出力信号周波数の範囲は５５．５〜９０．５ＭＨｚであると共に同じく８３２Ｍサンプル／秒のサンプリング速度であると仮定する。これは、第２ナイキスト領域における通過帯域の出力信号周波数に対応する。第３例においては、出力信号周波数は１１７．５〜１５２．５ＭＨｚであると共に同じサンプリング速度であると仮定する。これは、第３ナイキスト領域における通過帯域の出力信号周波数に対応する。
【００８３】
図１４および図１５は、第１例（第１ナイキスト領域の場合）において適切なｒ値を選択する方法を説明すべく使用されるグラフである。図１４は、（以下に説明されるように考慮されるべき最上位側成分である）最初の９個の回転成分に関し、異なるｒ値に対してこれらの成分がマッピングされる各周波数を示している。本例の全てにおいてセグメントの個数ｎは１２８とする。図１４における水平軸上のｒ値の範囲は０〜６４、すなわち０〜ｎ／２である。
【００８４】
ラインＬ１は、異なるｒ値に対して第１回転成分がマッピングされる周波数を表す。期待されたように、ｒが増加してｒ＝ｎ／２にてＦDAC／２に到達するにつれ、第１回転成分周波数は線形に増加する。ラインＬ２は、ｒが変化するときに第２回転成分がマッピングされる周波数を表す。第２回転成分周波数は０からｒ＝ｎ／４におけるＦDAC／２まで線形に増加し、次にこの値からｒ＝ｎ／２における再度の０まで線形に減少する。ラインＬ３〜Ｌ９はそれぞれ、第３〜第９回転成分に対するマッピングを示している。
【００８５】
図１４はまた、８本の水平実線として、出力信号を構成すべく均一に離間された一群の８個のトーン（周波数）も示している。第１実施例においてこれらの８個のトーンはそれぞれ、１３．５、１８．５、２３．５、２８．５、３３．５、３８．５、４３．５および４８．５ＭＨｚの周波数を有している。同様に、図１４における８本の水平点線はそれぞれ、８個のトーンの第２高調波を表している。これらの第２高調波周波数はそれぞれ、それらの対応トーンの周波数の２倍である。同様に、図１４における８本の水平一点鎖線はそれぞれ、８個のトーンの第３高調波を表しており、これらは対応トーンの３倍の周波数である。図１４においては、低周波側の第２高調波および第３高調波は１３．５〜４８．５ＭＨｚの出力信号範囲内に在ることが理解され得る。
【００８６】
所望のノイズ整形を達成すべく適切なｒ値を選択するための第１要件は、有意な各回転成分が出力信号周波数の範囲から離間した周波数へとマッピングされるべきことである。この第１要件を満足する適切なｒ値は図１４のグラフにおける“ホール（hole）”中に包含されるが、該ホールにおいては、所望の出力信号周波数範囲内における各トーンを表す各水平ラインのいずれに対してもＬ１〜Ｌ９が交差していない。図１４においては、そのような３個のホールＨ１、Ｈ２およびＨ３が特定されている。第１ホールはｒ＝３２すなわちｒ＝ｎ／４上に中心合せされている。第２ホールＨ２はｒ＝４２．６７すなわちｒ＝ｎ／３上に中心合せされている。第３ホールＨ３はｒ＝５１．２０すなわちｒ＝２ｎ／５上に中心合せされている。図１４上にては利用可能な他のホールも在るが、これらの３個のホールＨ１〜Ｈ３は最大であることから観察するのが容易である。
【００８７】
適切なｒ値を選択するための第２要件は、有意な相互変調積もまた出力信号周波数範囲から可及的に離間されるべきことである。図１５は、第１実施例における各回転成分に依る主要相互変調側波帯の効果を示すグラフである。これらの側波帯は、各回転成分に依る出力信号の相互変調から帰着するものである。図１５においては、６個の傾斜ライン群Ｍ１〜Ｍ６が在る。２つのライン群Ｍ１およびＭ２はそれぞれ、第１回転成分の上下の第１側波帯に対応する。同様に、２つのライン群Ｍ３およびＭ４はそれぞれ、第２回転成分の上下の側波帯に対応する。２つのライン群Ｍ５およびＭ６はそれぞれ、第１回転成分の上下の第２側波帯に対応する。上記の各側波帯はノイズ整形目的に対しては最も重要なものである。
【００８８】
図１５においては、それぞれの水平実線として８個の出力信号のトーンも示されている。相互変調の観点から適切なｒ値は、出力信号ラインが相互変調ライン群Ｍ１〜Ｍ６のいずれとも交差しないｒ値である。図１５からは、第１実施例において（ベースバンドの場合）は、適切なｒ値の範囲は約２２．４〜約５６．５であることが理解される。
【００８９】
図１４および図１５の２つのグラフに示された結果を考え合わせると、図１４においては３個のホールＨ１、Ｈ２およびＨ３におけるｒ値が良好な値であり、図１５から明確なように各出力信号から有意な相互変調側波帯（significant intermodulation sidebands）を離間保持することと両立可能である。ところで、ｒ＝５１．２の値はｒ／ｎ＝０．４にて前述した値である。
【００９０】
従って、図１４および図１５は、第１実施例において適切なｒ値（ｎ＝１２８の場合）は３２、４２．６７または５１．２の任意のものとしてシステマティックに選択され得ることを示している。
図１６および図１７はそれぞれ図１４および図１５に対応するグラフであるが、第２実施例（第２ナイキスト領域における通過帯域）に関している。該第２実施例において各トーンはそれぞれ、５５．５、６０．５、６５．５、７０．５、７５．５、８０．５、８５．５および９０．５ＭＨｚの周波数を有している。この場合、図１４と同様にしてラインＬ１〜Ｌ９により境界付けられた各ホールが存在する。但し図１７において相互変調の観点から適切なｒ値の範囲は相当に制限されており、ｒ≒４２〜ｒ≒５０の１つの帯域とｒ≒５６〜ｒ≒６１の別の帯域が在る。２つのグラフを考え合わせると、第２実施例においてｒ値に対する良好な選択は見いだすことが比較的に困難である。最適な可能性は、ｒ＝４２．６７すなわちｒ＝ｎ／３に中心合せされた狭幅範囲である。他の可能性は、ｒ≒４８およびｒ≒６０である。但し後者の場合、第２回転成分（ラインＬ２）の周波数は出力信号における最低周波数トーンに極めて近いことが理解され得る。各相互変調積の間にも相互変調が生ずることを念頭に置くと、各回転成分と、出力信号周波数帯域の縁部との間に一定のクリアランスを維持することが望ましい。
【００９１】
図１８および図１９はそれぞれ、第３実施例（第３ナイキスト領域における通過帯域）に対して図１４および図１５に対応するグラフである。該第３実施例において、各トーンはそれぞれ１１７．５、１２２．５、１２７．５、１３２．５、１３７．５、１４２．５、１４７．５および１５２．５ＭＨＺの周波数を有している。この場合にも、図１８の回転成分グラフにおいては出力信号周波数ラインに対してラインＬ１〜Ｌ９のいずれも交差しないという種々の“ホール”が在る。図１９においても、相互変調グラフ中に３個の“ホール”が在る。２つのグラフを組合せて考慮すると、ｒに対しては４個の良好な選択すなわちｒ≒８、ｒ≒３２、ｒ≒４８およびｒ≒５１．２が在り、ｒ≒３２が最適である、と言うのも、両グラフにおけるその対応ホールが比較的に広いからである。
【００９２】
ところで、全てのグラフにおいては拡散は使用されておらず、すなわち、ｒ値は全てのサイクルにおいて同一である。実用上は、少量の拡散（例えば２）が使用されねばならない（大きな拡散は不都合である、と言うのも、それは各回転成分を所望の出力信号周波数範囲内に拡散し易いからである）。例えば、ｒ＝３１とｒ＝３２との間でランダム選択を行い、３１．５の平均ｒ値を与えることも可能である。
【００９３】
各グラフを使用して可能的な候補ｒ値を包含する各ホールを特定した後、次のステップは、適切なＭＥＡＮおよびＳＰＲＥＡＤ値（図２１）を選択することにより所望の周波数範囲における最適なノイズ整形特性を達成することである。これは、シミュレーションを実施する一方で、特定された領域内において種々のＭＥＡＮおよびＳＰＲＥＡＤ値により該領域を掃引することで達成され得る。
【００９４】
次に、図２０および図２１を参照して第１ナイキスト領域を更に詳細に考察する。上記第１実施例（１３．５〜４８．５ＭＨｚの通過帯域）と、第４実施例（１３．５〜４８．５ＭＨｚのベースバンド）が考察される。
図２０は、図１４のグラフに包含された情報を、最初の９個の回転成分から最初の２０個の回転成分へと拡張している。図２０からは、利用可能な“ホール”は特定の割合（fraction）である比率ｒ／ｎに対応することが理解され得る。例えば図１４におけるホールＨ１〜Ｈ３はそれぞれ、割合１／４、１／３および２／５に対応する。他のホールは、１／５、２／７、３／７、３／８などの対応割合を有している。従って、これらの割合は、可能的に良好な候補ｒ／ｎ比率を提供することが期待され得る。図２１の表は、候補ｒ／ｎ比率としてこられの割合を更に詳細に考慮すると共に、図１１〜図１３を使用したｒ値のグラフ式選択の有効性を確認する一定のシミュレーション結果を与えるものである。ｒ／ｎ＝２２．４／１２８〜ｒ／ｎ＝５６．５／１２８の範囲における割合のみが検証されたが、これは、該範囲が第１実施例に対する図１５の相互変調グラフにおける“ホール”の範囲だからである。
【００９５】
図２１の表において、第１列はｒ／ｎに対する各候補割合の分子ＮＵＭおよび分母ＤＥＮを与えている。列２は、セグメントの個数ｎが１２８である場合に割合に対応するｒ値を表している。列３は、最低周波数（ＤＣを除く）を有する回転成分の周波数Ｆupperを示している。列４は、最初の数個の回転成分がマッピングされる各周波数を表している。ここでは最初のＤＣ成分までの各成分が（５個の成分の最大まで）表されている。ＤＣにマッピングされた一切の回転成分は省略される。実際、全ての第ＤＥＮ番目の回転成分はＤＣへとマッピングされる。列４において特定された各周波数は、サンプリング周波数ＦDACの割合として表現される。列３におけるＦupperの値は列４における最低値割合の実際の周波数、すなわち、出力信号周波数範囲の上限に最も近い成分である。
【００９６】
列５および６は特に第４実施例（ベースバンドの場合：０〜４８．５ＭＨｚ）に関し、且つ、列７および８は特に第１実施例（第１ナイキスト領域における通過帯域：１３．５〜４８．５ＭＨｚ）に関すると共にシミュレーション結果を提供する。
種々の候補割合値の各々に対して多数（２００回）のシミュレーションが実施されたが、各シミュレーションにおけるＤＡＣの入力は図１４および図１８に示された各周波数を有すると共に均一に離間された８個のトーンであり、且つ、サンプリング速度ＦDACは８３２ＭＨｚである。
【００９７】
各シミュレーションにおいて、ＤＡＣ伝達関数は１つの試行から次の試行へと入念に変更され、製造に起因する１つのＤＡＣデバイスから次のＤＡＣデバイスへの予期固有伝達関数の変動性をシミュレーション中へ要因として織り込んだ。
各試行においては、帯域（第４実施例に対しては０〜４８．５ＭＨｚ；第１実施例に対しては１３．５〜４８．５ＭＨｚ）に渡る任意の単一の１００ＫＨｚチャネルにおける最高（最悪の場合）のノイズ・レベルが決定された。これらの最悪状態ノイズ・レベルの平均（mean）が計算され（列５および７）、且つ、これらの試行に渡るこれらの最悪状態ノイズ・レベルの標準偏差（σ）も計算された（列６および８）。ＤＡＣ伝達関数の変動性は、ノイズ特性の標準偏差に繋がる。図２１の表から明らかなように、平均およびσの両者はｒ／ｎの種々の割合値に対して変化する。ランダム回転が実行されたとき（表の最終行）、平均ノイズおよび標準偏差の数値はそれぞれ１１４．４ｄＢおよび３．２ｄＢである。ランダム回転は、一切のノイズ整形を無効化する、すなわち、全くノイズ・ピークを有さない完全にフラットなノイズ平坦部分を有する広帯域ノイズを生成する、という作用を有する。第４実施例（ベースバンドの場合）において、回転が実行されたときの平均および標準偏差の数値は、“ランダム回転”の場合よりも相当に悪いものからそれよりも相当に良好なものまで極めて広範に変化する。第１実施例（通過帯域の場合）において、平均および標準偏差の数値の変動性は少なく且つ全てが“ランダム回転”の場合よりも良好である。
【００９８】
列９は、ベースバンドの場合における最悪状態平均ノイズ・レベルを通過帯域の場合と比較して示している。ＤＥＮが比較的に小さい（９以下）とき、ベースバンド・ノイズ特性は通過帯域ノイズ特性よりも相当に低いことが理解され得る。これは、ＤＥＮが小さいときに、相当に有意な低次回転成分が（ベースバンドの場合における出力信号周波数範囲において）ＤＣへとマッピングされるからである。一方、ＤＥＮが１０以上である場合、低次の回転成分（次数＜ＤＥＮ）はＤＣへとマッピングされないことから、ＤＥＮが増加するときにベースバンド特性は改善されると共にベースバンドの場合と通過帯域の場合との間における平均ノイズ・レベルの差は小さくなる（０．５ｄＢ以下）。但しＤＥＮが更に増加するとＦupperは低下し、ベースバンドおよび通過帯域の場合の両者に対する出力信号範囲の上限に近いところへと最低周波数回転成分をもたらす。これの作用は、その最低周波数成分の次数に依存する。もしそれが高次の成分であれば、その作用は、低い次数の成分であった場合よりも損害は少ない。例えば、列４における記述項が割合２／１１、３／１１および４／１１と比較されたとき、最低周波数成分（各場合における１／１１ＦDACもしくは７５．６ＭＨｚ）は、４／１１に対する第３成分、３／１１に対する第４成分および２／１１に対する第５成分であることが観察され得る。従って、２／１１は３／１１もしくは４／１１よりも良好な選択であることが期待されると共に、ベースバンドの場合（列６）の標準偏差の数値はこれを裏付ける。概略的に、ベースバンドの場合においては、最低周波数回転成分を可能的な最高次数（すなわち、列４における可及的な右方）とする割合を選択するのが望ましい。例えば、一定のシステムに対して該例においてはＦupper＜６２ＭＨｚでは問題を引き起こすことが予期されるが、これは、ＤＣ成分によりベースバンド特性が通過帯域特性よりも悪化される（６２−４８．５（帯域の上方のマージン）＝１３．５−０帯域（帯域の下方のマージン））という同一の理由によるものである。そのような上方のマージンは望ましい、と言うのも、任意の拡散によればＦupperにおけるノイズ成分は必然的に上記出力信号周波数範囲の上記上限に近くもたらされるからである。
【００９９】
ところでそれは、高次回転成分（次数＞９）は第１実施例の場合においてノイズ特性にそれほど影響しないからであり、従って、図１４のグラフにおいては最初の９個の回転成分に対するラインＬ１〜Ｌ９のみをプロットすることが妥当である。
最適な全体ノイズ数値は、ｒ／ｎ＝３／１４により第１実施例（ベースバンド）に対し、且つ、ｒ／ｎ＝２／７により第３実施例（通過帯域）に対して獲得される。通過帯域の場合、５／１３も良好な選択である。平均ノイズ特性が良好であるべきだけでなく、ノイズ特性の標準偏差も良好であるべきだが、これはデバイス間のノイズ特性の変動性に対する測定値である。例えば、６４ＭＨｚにおけるノイズが許容され得る通過帯域の場合、５／１３が選択され得る。一方、もし６４ＭＨｚにおいてノイズが許容されなければ、２／７が選択されねばならない。例えばセル式通信システムにおいて、（例えば）１３．５ＭＨｚ〜４８．５ＭＨｚの送信帯域において送信信号を発生すべく上記ＤＡＣが使用され得る。この場合、（例えば）５３．５ＭＨｚ〜８８．５ＭＨｚの受信帯域が受信信号に対して使用され得る。これが意味する処は、（上記ＤＡＣでは無く）システムは受信帯域におけるノイズに影響されることから、この帯域内の各周波数にノイズ成分を載置することは潜在的問題である、ということである。従って、１１８．８ＭＨｚにおいては割合２／７に対するＦupperが更に良好である。
【０１００】
図２１の表における最後の２つの列１０および１１は、両方の場合に対し、平均値から標準偏差σの２倍を減算することにより生成されるノイズ特性数値（平均−２σ）を示している。従って、列１０の各値は、列５の値から列６の値の２倍を減算することにより生成される。同様に、列１１の各値は、列７の値から列８の値の２倍を減算することにより生成される。最適な列１０の数値は、ｒ／ｎ＝５／１３もしくは３／１４の場合に獲得される。同様に、最適な列１１の数値はｒ／ｎ＝２／７もしくは５／１３の場合に獲得される。
【０１０１】
列１０および１１の値は、デバイス歩留まりと最低保証デバイス性能との間のトレード・オフを評価する上でデバイスの製造者にとり有用なものである。公知のデバイス歩留まり曲線に基づくと、例えば、列１０および１１の数値などの“平均−２σ”数値に基づいて最低保証性能が見積られるなら、製造されたデバイスの約９５％は保証性能を満足しもしくはそれを超え、すなわち、歩留まりは９５％であることは公知である。
【０１０２】
もし、“平均−２σ”数値を使用する代わりに、製造者が更に緩やかな“平均−３σ”数値に基づいて保証性能を見積るならば、歩留まりは例えば９８．５％まで僅かに増加されて単位コストは僅かに低減されるが、見積られた性能も当然に低くなるので消費者に対するデバイスの興味は低くなる。もし製造者が更に厳しい“平均−σ”数値に基づいて保証性能を見積るならば、歩留まりは例えば５０％まで劇的に低下して単位コストは倍加するが、見積り性能は更に高くなり、消費者に対してデバイスは更に魅力的となる。本件の場合には“平均−２σ”数値は相応なトレード・オフである、と言うのも、これによれば消費者に対して魅力的な性能レベル（例えば、ｒ／ｎ＝５／１３に対して１２０．４ｄＢ）を与える一方で単位コストが経済的となる様に歩留まりを好適に高く保持するからである。
【０１０３】
列１０および１１の最終行においては、ランダム回転が実行された場合のＤＡＣに対する比較可能な“平均−２σ”数値（１０８．０ｄＢ）が見られる。これらの例における最適な候補割合により達成される改善は略々１２ｄＢであるが、これは、ＤＡＣ精度においては余剰（extra）な２ビットであり、極めて重要な改善である。
【０１０４】
従って、図１１〜図２０に示されたようなグラフと、図２１の表から収集される統計的情報とに基づく分析を使用すると、任意の特定の状況において使用されるべき良好なｒ／ｎ値をシステマティックに選択することが可能である。各グラフはコンピュータプログラムに従い動作するコンピュータにより生成され得ると共に、“ホール”は（印刷物でもしくは表示画面上で）手動によりまたはコンピュータプログラムにより自動的に特定されて整合され得る。
【０１０５】
上述の各実施例は種々の変換サイクルにおいて種々のｒ値を使用したが、全ての場合においてこれを行う必要はないことは理解されよう。各回転成分および各相互変調積が全て、固定ｒ値に依る回転により所望の関心帯域にマッピングされるという実施例においては、固定ｒ値が使用され得る。
また、図１３に関して記述されたセグメント回転ブロックはいわゆる“バレル・シフタ（barrel shifter）”アーキテクチャを採用しているが、本発明の各実施例においては他の任意の適切なセグメント回転ブロックの構成およびアーキテクチャが使用され得ることも理解されよう。例えば、バタフライ・シャッフラ・アーキテクチャ（butterfly shuffler architecture）もしくはツリー構造が採用され得る。代替的に、そのようなバレル・シフタに対する必要性を回避すべく、以下に説明されるように図５に示されたのとは異なるアーキテクチャが採用され得る。
【０１０６】
図５〜図１３を参照して上述された各実施例において、２進式入力ワードＤ１〜Ｄｍは最初に２進式サモメタデコーダ６により全体的にデコードされてサモメタコード化入力信号ＩＴ１〜ＩＴｎを導出する。これらのサモメタコード化入力信号ＩＴ１〜ＩＴｎは次にセグメント回転ブロック２２により回転量ｒだけ全体的に回転されることにより一群の回転済出力信号ＯＴ１〜ＯＴｎを生成するが、これらの回転済出力信号は、ｎ個のセグメントにおいてそれぞれ提供された差動スイッチ回路４1〜４nに対する入力Ｔ１〜Ｔｎとして機能する。
【０１０７】
図２２は、本発明を具現するＤＡＣ ２００の代替的配置構成を示している。上記で論じた図５のＤＡＣの各要素と同一もしくは密接に対応する図２２のＤＡＣの各要素は同一参照番号で表されると共に、これらの要素の記述は省略される。
図２２のＤＡＣにおいて各セグメントは、図５に関して上述された定電流源２およびスイッチ４に加えてローカルデコーダ２６を有している。各セグメントにおけるスイッチ４は、該スイッチ４に対してローカルデコーダ２６から供給される個別対応サモメタコード化信号Ｔにより制御される。
【０１０８】
図２２のＤＡＣは概略的に図５の回転制御ブロック２４と同様の回転制御ブロック２４を含むが、該実施例においては図５の２進式サモメタデコーダ６およびセグメント回転ブロック２２は必要でない。各セグメントにおけるローカルデコーダ２６は、回転制御ブロック１２４から供給された回転量ｒを第１入力で受信すると共に、２進式入力ワードＤ１〜Ｄｍを第２入力にて受信する。
【０１０９】
ローカルデコーダ２６内に包含される回路は、図２３を参照して記述される。各ローカルデコーダは、加算器２６２および比較器２６４を備えている。上記加算器は、上記ローカルデコーダの第１入力に適用された回転量ｒを一方の入力において受信すると共に、当該セグメントに固有な事前割当セグメントＩＤを他方の入力にて受信する。比較器２６４はその２つの入力において、上記ローカルデコーダの第２入力に適用された２進式入力ワードＤ１〜Ｄｍと、加算器２６２の出力ＩＤrotとを受信すると共に、そのセグメントに対するサモメタコード化信号Ｔを出力する。
【０１１０】
次に、図２２および図２３に示されたＤＡＣ ２００の動作を記述する。該実施例においては、セグメントの個数ｎは１２８であり、且つ、回転量ｒ（ｒ＜ｎ）の値は図５に関して上述された回路の各サイクルにおいて回転制御回路１２４により生成されるものとする。この実施例においては１２８個のセグメントが在ることから、２進式入力ワードＤ１〜Ｄｍは７ビット幅であり、回転量ｒおよびローカル・セグメントＩＤもそうである。１２８個のセグメントの各々には、値０〜１２７から選択された１つの固有ＩＤが割当てられる。該ＩＤは例えば、上記ローカルデコーダ内にハード配線される。
【０１１１】
図５を図２２と比較すれば理解され得るように、該実施例においては、２進式入力ワードＤ１〜Ｄｍからサモメタコード化信号Ｔ１〜Ｔｎへのデコードおよびその回転の両者は、（図５におけるデコーダ６のように集中式２進／サモメタデコーダにより）“全体的”には行われないが、その代わりにｎ個のセグメントの各々の内部においてローカルに実施される。全てのセグメントに対する回転量ｒは依然として、回転制御回路１２４により共通して生成される。
【０１１２】
ローカルデコーダ２６において、回転量ｒは加算器２６２によりローカル・セグメントＩＤに対して加算される。上記加算器において発生した一切の繰上げは無視されることから、加算の結果ＩＤrotは１２７を超えた後に０へと“ラップ・アラウンド”される（すなわち、上記加算器はｍｏｄ−１２８である）。該結果ＩＤrotは次に比較器２６４により２進式入力ワードＤ１〜Ｄｍと比較されて、そのセグメントに対する差動スイッチ回路４の状態を決定する。この例において、２進式入力ワードが加算の結果よりも大きければ、比較器の出力（Ｔ）はｈｉｇｈ（１）である。
【０１１３】
上述のように１２８個のセグメントの各々においてそのような不等号比較器（greater-than comparator）が使用されたとき、任意のサイクルにおいて各セグメントの１つ（ＩＤrot＝１２７となるセグメント）は常にＯＦＦ状態（Ｔ＝０）である、と言うのも、上記２進式入力ワードは１２７より大きくなり得ないからである。（上記スイッチ回路の差動電流切り換え特性を考慮して）ゼロ・オフセットを維持すべく、常にＯＮ状態（Ｔ＝１）に維持される余剰“ダミー”セグメントが含められる。これは１２７個のセグメントのみを使用するよりも好都合である、と言うのも、その場合には各セグメントにおいて単純なｍｏｄ−１２８加算器の代わりにｍｏｄ−１２７加算器が必要だからである。もし比較器により不等号／等号比較（greater-than-or-equal comparison）が代替的に実施されれば、各セグメントの１つ（ＩＤrot＝０となるセグメント）は常にＯＮ状態（Ｔ＝１）であることから、余剰“ダミー”セグメントは代替的にＯＦＦ状態（Ｔ＝０）に維持されてゼロ・オフセットを達成する必要がある。
【０１１４】
上述のように、各セグメントは０〜１２７に渡るＩＤを有する。従って、回転量ｒが０である瞬間を仮定すると、そのＩＤが２進式入力ワードより小さい各セグメントは１にセットされたサモメタコード化信号Ｔを有する。他の全てのセグメントは、０にセットされたサモメタコード化信号を有する。従って、該実施例において、一群の比較器２６４は図５の実施例の２進式サモメタデコーダ６と同一の基本機能を実施する。
【０１１５】
各サイクルにおいてセグメントＩＤの各々に対して非ゼロの回転量ｒを加算するとセグメントＩＤを量ｒだけ回転する作用があることから、先のサイクルにおいて起動された群と比較して、現在のサイクルにおいては同一の２進式入力ワードに対して異なる群のセグメントが起動される。従って、一群の加算器２６２は、図５のセグメント回転ブロック２２と同一の基本機能を実施する。図５の実施例と比較した図２２の実施例の１つの利点は、該実施例が、セグメントの個数が多くなったときに重くなり得るバレル・シフタの必要性を回避することである。
【０１１６】
ところで、回転量ｒに対してセグメントのＩＤを加算する代わりに回転量ｒからＩＤを減算して同一の効果を達成することも可能である。減算は例えば、セグメントＩＤを２の補数の形態で提供すると共にそれを回転量ｒに加算することにより達成され得る。
図２４は図２２における回転制御ブロック１２４の１つの可能的実施方式を示し；これは図１２に示された実施方式の代替的実施方式であると共に図５のＤＡＣにおいても使用され得る。図１２の回転制御回路は、７ビット・レジスタ７０1〜７０4、マルチプレクサ７２、第１ラッチ７４、加算器７６および第２ラッチ７８を備えている。マルチプレクサ７２は、７ビット・レジスタ７０1〜７０4のそれぞれの出力Ｒ１〜Ｒ４に接続されて出力Ｒ１〜Ｒ４を受信する４個のデータ入力と、２個の選択信号Ｓ１およびＳ２に接続されて該選択信号Ｓ１およびＳ２を受信する２個の選択入力とを有している。マルチプレクサ７２は、選択信号Ｓ１およびＳ２に依存して自身の４個のデータ入力Ｒ１〜Ｒ４の内の１つを選択する。第１ラッチ７４の出力（すなわち、データ入力Ｒ１〜Ｒ４の内から選択されたもの）は第１ラッチ７４を介し、加算器７６の１つの入力として提供される。上記加算器の出力は、第２ラッチ７８の入力へと提供される。第２ラッチ７８の出力は回転量ｒを提供するが、該回転量ｒはフィードバックされて加算器７６への別の入力として作用する。
【０１１７】
図２４の回転制御回路の動作において４個のレジスタ７０1〜７０4に対してはそれぞれ、回転量ｒに対する所定の４個の可能的値Ｒ１〜Ｒ４がロードされる。値Ｒ１〜Ｒ４は全てが異なるものでも良いが、２個以上の値を同一ともし得る。これらの可能的値の１つは、マルチプレクサ選択信号Ｓ１およびＳ２として２個の擬似ランダムビットを供給することで、マルチプレクサ７２により各変換サイクルにおいてランダムに選択される。該実施例において各可能的値は、平均して同一の周波数により選択される。各可能的値は上述のように選択され、所望の平均および拡散を与える。例えば、４９、５１、５２および５３の値を使用すると、５１．２５の平均（mean）および４の拡散（spread）が与えられる。ランダムに選択された値は次に、図１２の第２加算器５４およびラッチ５８と同様にして加算器７６および第２ラッチ７８により蓄積され、上記回転制御回路の上記出力における回転量ｒを提供する。
【０１１８】
図２４の例においては、４個のレジスタ７０1〜７０4が配置される。しかしながら、適切な任意の個数のレジスタが使用され得る。レジスタ値Ｒ１〜Ｒ４が事前設定されまたは必要に応じて各レジスタへとダイナミックにロードされ得ることは理解されよう。
ところで、もし極めて高速の動作が必要とされれば、各セグメント用のローカルデコーダに対しては、各パラメータ（セグメントＩＤ、回転量ｒおよび２進式入力ワードＤ１〜Ｄｍ）の個々のビットに対する同一の基礎加算および比較演算を実施する２個（以上）の回路部分が配置される。例えば第１回路部分はクロック信号の各立ち上がりに応じて各上位側ビットに作用しても良く、且つ、第２回路部分はクロック信号の各立ち下がりに応じて各下位側ビットに作用可能である。上記２個以上の回路部分はまた、所望であればパイプライン式で動作しても良い。
【０１１９】
そのようなパイプライン式ローカルデコーダの１つの例は、図２５および図２６を参照して記述される。図２５は、第１回路部分２６1および第２回路部分２６2を備えたローカルデコーダ回路２６０を示している。回路部分２６1および２６2の各々は概略的に図２３に関して上述された単一のローカルデコーダ２６と同様であることから、ここでは回路部分２６1および２６2の更なる詳細説明は省略する。
【０１２０】
該例においてローカルデコーダ２６０により実施される演算は、第１回路部分２６1により実施される各下位側ビットに関する演算と、第２回路部分２６2により実施される各上位側ビットに関する演算とに分割される。第１回路部分２６1は、回転量ｒの下位側ビットｒ（ｌｓｂ）、２進式入力ワードＤ１〜Ｄｍの下位側ビットＤ（ｌｓｂ）、および、ローカル・セグメントＩＤの下位側ビットＩＤ（ｌｓｂ）のみを使用する。第２回路部分２６2は、回転量ｒの上位側ビットｒ（ｍｓｂ）、２進式入力ワードＤ１〜Ｄｍの上位側ビットＤ（ｍｓｂ）、および、ローカル・セグメントＩＤの上位側ビットＩＤ（ｍｓｂ）のみを使用する。図２５に示されたように、下位側ビット加算器２６２1から上位側ビット加算器２６２2へとキャリー・ビットｃａｒｒｙ−ａｄｄも通信される必要があり、且つ、下位側ビット比較器２６４1から上位側ビット比較器２６４2へとキャリー・ビットｃａｒｒｙ−ｃｏｍｐが通信される必要がある。また、図２６に関して記述されるタイミングを制御すべく、エッジトリガ式ラッチＬ１1、Ｌ１2、Ｌ２1、Ｌ２2およびＬ３1が含められる。
【０１２１】
クロック・エッジＡから始まり、下位側ビット加算器２６２1は回転量ｒおよびローカル・セグメントＩＤの下位側ビットｒ（ｌｓｂ）およびＩＤ（ｌｓｂ）を加算する。この加算の結果ＩＤrot（ｌｓｂ）およびキャリー（ｃａｒｒｙ−ａｄｄ）はそれぞれ、ラッチＬ１1およびラッチＬ３1によりクロック立ち下がりＢによりラッチされる。この時点において上記第２加算器は、第１比較器２６４1が第１加算のラッチ結果ＩＤrot（ｌｓｂ）を各下位側データ・ビットＤ（ｌｓｂ）と比較するのと同時に、（第１回路部分２６1から受け渡されたｃａｒｒｙ−ａｄｄビットを考慮して）回転量ｒおよびローカル・セグメントＩＤの各上位側ビットｒ（ｍｓｂ）およびＩＤ（ｍｓｂ）の加算を開始する。第２加算および第１比較の結果は次に、クロック立ち上がりＣにてそれぞれラッチＬ１2およびＬ２1によりラッチされる。この時点において、第１回路部分２６1は次の変換サイクル用データに関する演算を開始し得る一方、第２比較器２６４2は先の変換サイクルに関する演算を完了する。
【０１２２】
図２５および図２６の実施例は加算演算を２つの下位演算“ＡＤＤ ｌｓｂｓ”および“ＡＤＤ ｍｓｂｓ”に分割する。これらの下位演算の各々は、ｒおよびＩＤの全てのビットに対して演算が実行されたときよりも少ないビットを包含することから、高いサイクル速度においてさえも半サイクル以内に各ｌｓｂに関する下位演算を完了し得る。このことは、２つの少ない下位演算“ＣＯＭＰ ｌｓｂｓ”および“ＣＯＭＰ ｍｓｂｓ”へと分割される比較演算に関しても同様である。図２６から明らかなように該実施例においては、“ＡＤＤ ｌｓｂｓ”は“ＣＯＭＰ ｍｓｂｓ”とオーバラップするとともに“ＡＤＤ ｍｓｂｓ”は“ＣＯＭＰ ｌｓｂｓ”とオーバラップする。
【０１２３】
この様にして、ローカルデコーダ２６０により実施される演算はパイプラインされ、１つの変換サイクルからの各演算は隣接サイクルからの各演算とオーバラップする。
図２５および図２６に関して記述されたようにローカルデコーダを２個の回路部分２６1および２６2に分割することにより得られる別の利点は、各下位側ビット（ｌｓｂｓ）に関して動作する第１回路部分２６1が、当該各セグメントの各セグメントＩＤがそれらの各下位側ビットにおいて同一のビット・パターンを共有するという各セグメント間で共有されるということである。
【０１２４】
例えば、８個の“グループ”として取り扱われる１２８個のセグメントであって各々が１６個の“要素（ｅｍｅｍｂｒ）”を備えた１２８個のセグメント（各グループの各要素はｌｓｂにおいて全て同一のＩＤを有する）を例に取ると、（ｌｓｂ ＩＤ＝０００を有する）第１グループはセグメント０、８、１６、…、１２０から成り、（ｌｓｂ ＩＤ＝００１を有する）第２グループはセグメント１、９、１７、…、１２１から成り、以下は、セグメント７、１５、２３、…、１２７から成る（ｌｓｂ ＩＤ＝１１１を有する）第８グループまで同様である。グループ毎には唯一個のｌｓｂローカルデコーダ回路部分が必要とされ（各要素はそれ自体のｍｓｂローカルデコーダ回路部分を有し）、且つ、上述の“ｃａｒｒｙ−ａｄｄ”および“ｃａｒｒｙ−ｃｏｍｐ”信号はそのグループの全ての要素へとルーティングされる。
【０１２５】
この手法は、図２３に関して上述された非分割のローカルデコーダと比較して、（ゲート個数、電力および面積に相当する）ロジックの約５０％を節約し得るものである。（３個のｌｓｂと４個のｍｓｂとを使用した）１６個のセグメントから成る８個のグループによれば、ゲート個数は８×（１６×７Ｎ）＝８９６Ｎから８×（３Ｎ＋１６×４Ｎ）＝５３６Ｎへと減少されるが、これはもとの６０％である（４０％が節約された）。
【０１２６】
この節約は多数の少個数グループでは更に大きくなる（例えば、８個の１６グループでは、１６×（８×７Ｎ）＝８９６Ｎから１６×（４Ｎ＋８×３Ｎ）＝４４８Ｎとなり、５０％が節約される）が、少個数グループの使用の魅力を減じる他の設計検討事項を考慮することもある。
本発明はＤＡＣに関して記述されたが、当業者であれば、本発明はセグメント化アーキテクチャを有する任意のタイプの混合信号回路に対して適用可能であることを理解し得よう。例えば本発明は、Ａ／Ｄ変換器、プログラマブル電流生成器に対し、且つ、セグメント化アーキテクチャを有するミキサに対して適用され得る。
【０１２７】
図２５および図２６に関して上述されたパイプライン式回転回路は、混合信号回路におけるよりも更に一般的な適用可能性を有する。例えば別実施例においては、適用された制御信号に従いサモメタコード式で制御されると共に回転量に従い回転される一群のディジタル信号を生成すべくディジタルのみの回路が必要とされる。この場合にディジタル回路は、一群のディジタル信号の１つを生成する図２５の回転回路を各々が含むという複数の信号生成回路を有している。
【０１２８】
（付記１） 一連の動作サイクルを行うように働くディジタル回路およびアナログ回路を含む混合信号回路であって、
前記アナログ回路は、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有し、且つ、
前記ディジタル回路は、
前記サイクルの各々において、前記セグメントのそれぞれに対して適用される一群のディジタル信号を発生すべく作用可能なディジタル信号発生手段と、
ｒを関連サイクルに対する回転量とした場合、各サイクルにおいて前記各セグメントに適用される各ディジタル信号を、先のサイクルにおいて適用された各ディジタル信号と比較して、ｒ個のセグメントだけ回転する回転手段と、
前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量ｒを設定する回転制御手段と、を含むことを特徴とする混合信号回路。
【０１２９】
（付記２） 付記１に記載の混合信号回路において、前記回転制御手段は、実質的に全ての各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１３０】
（付記３） 付記１に記載の混合信号回路において、前記回転制御手段は、前記予め定められた所望範囲内における低次の各回転成分の個数を最小化すべく前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
（付記４） 付記１または３のいずれかに記載の混合信号回路において、前記回転制御手段は、低次の各回転成分が前記予め定められた所望範囲の外側となる量を最大化すべく前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１３１】
（付記５） 付記１〜４のいずれか１項に記載の混合信号回路において、前記回転制御手段は、ｎを前記セグメントの個数として、前記回転量ｒの平均値が０．４ｎに等しいか或いはそれに近くなるように前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
（付記６） 付記１〜４のいずれか１項に記載の混合信号回路において、前記回転制御手段は、ｎを前記セグメントの個数として、前記回転量ｒの平均値が０．５ｎに等しいか或いはそれに近くなるように前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１３２】
（付記７） 付記１〜４のいずれか１項に記載の混合信号回路において、前記回転制御手段は、前記回転量ｒの平均値が１より小さくなるように前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
（付記８） 付記１〜７のいずれか１項に記載の混合信号回路において、前記回転制御手段は、個々の前記サイクルに対して個々の回転量ｒを設定すべく作用可能であることを特徴とする混合信号回路。
【０１３３】
（付記９） 付記８に記載の混合信号回路において、前記回転制御手段は、複数の予め定められた異なる可能値の中から各回転量を選択することで個々のサイクルに対して前記各回転量を拡散すべく作用可能な拡散手段を含むことを特徴とする混合信号回路。
（付記１０） 付記９に記載の混合信号回路において、前記複数の予め定められた異なる可能値は整数値であり、且つ、前記各回転量の前記拡散は連続する前記各サイクルに渡る前記各回転量の平均値が非整数値であるようなものであることを特徴とする混合信号回路。
【０１３４】
（付記１１） 付記９または１０のいずれかに記載の混合信号回路において、前記拡散手段はランダムまたは擬似ランダム式に選択を行うことを特徴とする混合信号回路。
（付記１２） 付記９〜１１のいずれか１項に記載の混合信号回路において、前記拡散手段により採用される前記予め定められた異なる可能値は、前記予め定められた所望範囲におけるノイズ分散を改善すべく選択されることを特徴とする混合信号回路。
【０１３５】
（付記１３） 付記９〜１２のいずれか１項に記載の混合信号回路において、前記予め定められた異なる可能値の各々は所定値の回転量であり、該所定値の回転量に対して、その値に依る個別の回転から帰着する各最低次数回転成分は全てが前記予め定められた所望範囲の外側にマッピングされることを特徴とする混合信号回路。
【０１３６】
（付記１４） 付記９〜１３のいずれか１項に記載の混合信号回路において、前記予め定められた異なる可能値の各々は所定値の回転量であり、該所定値の回転量に対して、その値に依る個別の回転から帰着する任意の各回転成分であって前記予め定められた所望範囲にマッピングされる任意の各回転成分は高次回転成分であることを特徴とする混合信号回路。
【０１３７】
（付記１５） 付記１０に記載の混合信号回路において、前記各整数値は、前記平均値に近い連続的な値であることを特徴とする混合信号回路。
（付記１６） 付記１に記載の混合信号回路において、前記回転制御手段は、比率ｒ／ｎの平均値が以下の一群の割合から選択された所定の割合に等しく或いは近くなるように、前記各サイクルに対して前記回転量ｒを設定することを特徴とする混合信号回路：
１／３、１／４、１／５、２／５、２／７、３／７、３／８、２／９、３／１０、２／１１、３／１１、４／１１、５／１２、３／１３、４／１３、５／１３、３／１４、および、４／１５。
【０１３８】
（付記１７） 付記１６に記載の混合信号回路において、前記予め定められた所望範囲はベースバンド内に在り、且つ、前記選択された割合は、７以上、好適には１０以上の分母を有することを特徴とする混合信号回路。
（付記１８） 付記１６に記載の混合信号回路において、前記予め定められた所望範囲はベースバンド内に在り、且つ、前記選択された割合は、２／１１、５／１２、３／１３、５／１３、および、３／１４の１つであることを特徴とする混合信号回路。
【０１３９】
（付記１９） 付記１６に記載の混合信号回路において、前記予め定められた所望範囲は第１ナイキスト領域における通過帯域内に在り、且つ、前記選択された割合は、２／７、５／１２、５／１３、および、３／１４の１つであることを特徴とする混合信号回路。
（付記２０） 付記１〜１９のいずれか１項に記載の混合信号回路において、前記予め定められた所望範囲はベースバンド内に在り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均値が２０／１２８〜６０／１２８の範囲内であるように前記各サイクルに対して前記回転量ｒを設定することを特徴とする混合信号回路。
【０１４０】
（付記２１） 付記１〜２０のいずれか１項に記載の混合信号回路において、前記予め定められた所望範囲は第２ナイキスト領域における通過帯域内に在り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均値が１／３、４８／１２８または６０／１２８に等しく或いは近くなるように、前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１４１】
（付記２２） 付記１〜２１のいずれか１項に記載の混合信号回路において、前記予め定められた所望範囲は第３ナイキスト領域における通過帯域内に在り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均値が８／１２８、３２／１２８、４８／１２８または５１．２／１２８に近く、好適には３２／１２８に近くなるように、前記各サイクルに対する前記回転量ｒを設定することを特徴とする混合信号回路。
【０１４２】
（付記２３） 付記１〜２２のいずれか１項に記載の混合信号回路において、前記回転手段および前記ディジタル信号発生手段は協働して、
各サイクルにおいて各セグメントのそれぞれのＩＤを前記回転量ｒだけ回転すべく作用可能なＩＤ回転手段と、
セグメントの回転済ＩＤとデータ信号との比較に依存して、各セグメントに対して前記ディジタル信号を発生すべく作用可能な決定手段とを備えることを特徴とする混合信号回路。
【０１４３】
（付記２４） 付記２３に記載の混合信号回路において、前記各セグメントはローカルデコーダを有し、
該ローカルデコーダは、前記データ信号、前記回転量ｒ、および、前記セグメントに固有的に割当てられたセグメントＩＤを受信すべく接続され、
前記ローカルデコーダは各サイクルにおいて、
割当てられた前記セグメントＩＤに依存する回転済ＩＤ信号であって先のサイクルにおける回転済ＩＤ信号から前記回転量ｒだけ異なる回転済ＩＤ信号を生成し、且つ、
前記回転済ＩＤ信号と前記データ信号との比較に依存して、該ローカルデコーダのセグメントに対して前記ディジタル信号を発生するように作用可能であることを特徴とする混合信号回路。
【０１４４】
（付記２５） 付記２４に記載の混合信号回路において、該混合信号回路は第１および第２回路部分を有し、
前記第１回路部分は、１つ以上のセグメントに対して、前記回転済ＩＤ信号の第１部分を生成すると共に、前記回転済ＩＤ信号のその部分を前記データ信号の第１部分と比較すべく作用可能であり、
前記第２回路部分は、前記１つ以上のセグメントに対して、前記回転済ＩＤ信号の第２部分を生成すると共に、その部分を前記データ信号の第２部分と比較すべく作用可能であり、且つ、
前記第２回路部分は前記回転済ＩＤ信号の前記第２部分を生成する一方、前記第１回路部分は前記回転済ＩＤ信号の前記第１部分を前記データ信号の前記第１部分と比較することを特徴とする混合信号回路。
【０１４５】
（付記２６） 付記２５に記載の混合信号回路において、それぞれの前記回転済ＩＤ信号の第１部分が同一であると共にそれぞれのデータ信号の第１部分が同一である前記セグメントのグループに対して、共通して１つの前記第１回路部分が配置されることを特徴とする混合信号回路。
（付記２７） 付記１〜２６のいずれか１項に記載の混合信号回路を含むことを特徴とするディジタル／アナログ変換回路。
【０１４６】
（付記２８） 付記２７に記載のディジタル／アナログ変換回路において、前記各セグメントは電流源回路または電流吸込回路を含み、
前記出力信号は、前記各セグメントの内で選択されたセグメントの電流源／電流吸込回路により給電され、或いは、場合に応じて吸込まれたそれぞれの電流を合計することにより導出され、
前記各サイクルにおける前記各セグメントの選択は、そのサイクルにおいて各セグメントに適用された前記一群のディジタル信号に従って行われることを特徴とするディジタル／アナログ変換回路。
【０１４７】
（付記２９） ディジタル回路およびアナログ回路を含むと共に、一連の動作サイクルを行うように働く混合信号回路において、前記アナログ回路は、予め定められた所望範囲周波数内の周波数を有する出力信号を協働して生成する複数の回路セグメントを有する混合信号回路で使用されるノイズ整形方法であって、
前記各サイクルにおいて、前記各セグメントのそれぞれに適用される一群のディジタル信号を発生する段階と、
ｒを関連サイクルに対する回転量とし、先のサイクルにおいて適用されたディジタル信号と比較して、各サイクルにおいて各セグメントに適用される各ディジタル信号をｒ個のセグメントだけ回転する段階と、
前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量を設定する段階と、を備えることを特徴とするノイズ整形方法。
【０１４８】
（付記３０） 付記１〜２６のいずれか１項に記載の混合信号回路により使用される回転量ｒを選択する方法であって、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有するグラフをプロットする段階と、
事前選択された複数の低次数回転成分の各々に対し、前記グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する段階と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域を特定する段階と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒを選択する段階と、を備えることを特徴とする回転量を選択する方法。
【０１４９】
（付記３１） 付記１〜２６のいずれか１項に記載の混合信号回路により使用される回転量ｒを選択する方法であって、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有するグラフをプロットする段階と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記グラフにおいて対応する第１群のラインを使用して、前記回転量が変更されるときに前記側波帯がマッピングされる個々の周波数を表示する段階と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記グラフにおいて、前記第２ラインの内で前記第１群のラインのいずれによっても交差されない部分を含む領域を特定する段階と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量を選択する段階と、を備えることを特徴とする回転量を選択する方法。
【０１５０】
（付記３２） 付記１〜２６のいずれか１項に記載の混合信号回路により使用される回転量ｒを選択する方法であって、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第１グラフをプロットする段階と、
事前選択された複数の低次数回転成分の各々に対し、前記第１グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する段階と、
前記第１グラフにおいて該第１グラフの前記第１軸に沿い適切な位置にて該第１グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記第１グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域を特定する段階と、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第２グラフをプロットする段階と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記第２グラフにおいて対応する第１群のラインを使用して、前記回転量ｒが変更されるときに前記側波帯がマッピングされる個々の周波数を表示する段階と、
前記第２グラフにおいて該第２グラフの前記第１軸に沿い適切な位置にて前記第２グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記第２グラフにおいて、前記第２ラインの内で前記第１群のラインのいずれによっても交差されない部分を含む領域を特定する段階と、
前記第１および第２グラフの一方においてそのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒを選択する段階と、を備えることを特徴とする回転量を選択する方法。
【０１５１】
（付記３３） 付記３２に記載の方法において、前記選択段階における前記回転量ｒは、前記第１グラフで特定された領域に対応する回転量ｒの第１範囲と、前記第２グラフで特定された領域に対応する回転量ｒの第２範囲との両者に含められるように選択されることを特徴とする回転量を選択する方法。
（付記３４） 付記３０〜３３のいずれか１項に記載の方法において、さらに、オペレータによる分析のために、前記１つまたは各グラフを表示画面上に表示し、或いは、該グラフを記録媒体に印刷する段階を備えることを特徴とする回転量を選択する方法。
【０１５２】
（付記３５） 制御信号に依存して連続的な動作サイクルにおいて一群の回転ディジタル信号を発生し、前記群の内で所定状態を有する前記ディジタル信号の個数と、回転量ｒとを特定し、前記サイクルの内で先のサイクルにおける前記群に対して現在のサイクルにおける前記群が回転される前記ディジタル信号の個数を特定するディジタル信号発生回路であって、該ディジタル信号発生回路は、
複数の信号生成回路であって、各々が自身に固有的に割当てられた回路ＩＤを有すると共に、各々が前記各サイクルにおいて、前記割当てられた回路ＩＤに依存する回転済ＩＤ信号であって先のサイクルにおける回転済ＩＤ信号から前記回転量ｒだけ異なる回転済ＩＤ信号を生成すべく、且つ、前記回転済ＩＤ信号と前記制御信号との比較に依存して前記ディジタル信号をその信号生成回路に対し前記所定状態へと設定すべく、作用可能な複数の信号生成回路を備え、
前記信号生成回路の各々は、
前記回転済ＩＤ信号の第１部分を生成すると共に前記回転済ＩＤ信号の該部分を前記制御信号の第１部分と比較すべく作用可能な第１回路部分と、
前記回転済ＩＤ信号の第２部分を生成すると共に該部分を前記制御信号の第２部分と比較すべく作用可能な第２回路部分と、を備え、且つ、
前記第２回路部分は前記回転済ＩＤ信号の前記第２部分を生成する一方、前記第１回路部分は前記回転済ＩＤ信号の前記第１部分を前記制御信号の前記第１部分と比較することを特徴とするディジタル信号発生回路。
【０１５３】
（付記３６） 付記３５に記載のディジタル信号発生回路において、１つの前記第１回路部分が、それぞれの前記回転済ＩＤ信号の第１部分が同一であると共に、それぞれのディジタル信号の第１部分が同一である一群の前記セグメントに対して共通的に配置されることを特徴とするディジタル信号発生回路。
（付記３７） 一連の動作サイクルを行うように働く混合信号回路であって、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有するアナログ回路と、前記セグメントのそれぞれに対して適用すべく一群のディジタル信号を前記各サイクルにおいて発生するディジタル回路とを備え、回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、各サイクルにおいて各セグメントに適用される各ディジタル信号は先のサイクルにおいて適用された各ディジタル信号と比較してｒ個のセグメントだけ回転される、混合信号回路により使用されるべき回転量ｒを選択する方法において使用されるコンピュータプログラムであって、
該プログラムは、
周波数を表す第１軸と、該第１軸に直交すると共に前記回転量ｒを表す第２軸とを有するグラフをプロットするプロットコード部分と、
事前選択された複数の低次数回転成分の各々に対し、前記グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する回転成分表示コード部分と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する出力信号表示コード部分と、を備えることにより、
前記グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒの選択と、を促進するコンピュータプログラムを記憶するコンピュータ可読記録媒体。
【０１５４】
（付記３８） 一連の動作サイクルを行うように働く混合信号回路であって、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有するアナログ回路と、前記セグメントのそれぞれに対して適用すべく一群のディジタル信号を前記各サイクルにおいて発生するディジタル回路とを備え、回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、各サイクルにおいて各セグメントに適用される各ディジタル信号は先のサイクルにおいて適用された各ディジタル信号と比較してｒ個のセグメントだけ回転される、混合信号回路により使用されるべき回転量ｒを選択する方法において使用されるコンピュータプログラムであって、
該プログラムは、
周波数を表す第１軸と、該第１軸に直交すると共に前記回転量ｒを表す第２軸とを有するグラフをプロットするプロットコード部分と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記グラフにおいて対応する第１群のラインを使用して、前記回転量が変更されるときに前記側波帯がマッピングされる個々の周波数を表示する相互変調側波帯表示コード部分と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する出力信号表示コード部分と、
を備えることにより、
前記グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量の選択と、を促進するコンピュータプログラムを記憶するコンピュータ可読記録媒体。
【０１５５】
（付記３９） 一連の動作サイクルを行うように働く混合信号回路であって、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有するアナログ回路と、前記セグメントのそれぞれに対して適用すべく一群のディジタル信号を前記各サイクルにおいて発生するディジタル回路とを備え、回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、各サイクルにおいて各セグメントに適用される各ディジタル信号は先のサイクルにおいて適用された各ディジタル信号と比較してｒ個のセグメントだけ回転される、混合信号回路により使用されるべき回転量ｒを選択する方法において使用されるコンピュータプログラムであって、
該プログラムは、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第１グラフをプロットする第１プロットコード部分と、
事前選択された複数の低次数回転成分の各々に対し、前記第１グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する回転成分表示部分と、
前記第１グラフにおいて該第１グラフの前記第１軸に沿い適切な位置にて該第１グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する第１出力信号表示コード部分と、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第２グラフをプロットする第２プロットコード部分と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記第２グラフにおいて対応する第１群のラインを使用して、前記回転量ｒが変更されるときに前記側波帯がマッピングされる個々の周波数を表示する相互変調側波帯表示コード部分と、
前記第２グラフにおいて該第２グラフの前記第１軸に沿い適切な位置にて前記第２グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する第２出力信号表示コード部分と、を備えることにより、
前記第１グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
前記第２グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
前記第１および第２グラフの一方においてそのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒの選択と、を促進するコンピュータプログラムを記憶するコンピュータ可読記録媒体。
【０１５６】
【発明の効果】
以上、詳述したように、本発明によれば、ディジタル／アナログ変換器などのセグメント化混合信号回路におけるノイズ整形を改善することができる。
【図面の簡単な説明】
【図１】上記で論じたように先に考慮された電流制御式ＤＡＣの各要素を示す図である。
【図２】上記で論じたように図１のＤＡＣにおいて２進入力ワードから如何にしてサモメタコード化制御信号が導出されるかを説明すべく使用される表を示す図である。
【図３】上記で論じたようにＤＡＣにおいて使用されるべく先に考慮されたセル配列回路の各要素を示す図である。
【図４】上記で論じたように図３のセル配列回路における傾斜誤差および対称的誤差の発生を説明すべく使用された概略図である。
【図５】本発明を具現するＤＡＣの各要素を示す図である。
【図６】図５のＤＡＣの動作を説明すべく使用される概略図である。
【図７】セグメント回転が実行されないときの図５のＤＡＣの出力信号の周波数スペクトルを示す図である。
【図８】回転量ｒ＝１によりセグメント回転が実行されるときの図５のＤＡＣの出力信号の周波数スペクトルを示す図である。
【図９】回転量ｒ＝２１によりセグメント回転が実行されるときの図５のＤＡＣの出力信号の周波数スペクトルを示す図である。
【図１０】本発明の他の実施例にける出力信号の周波数スペクトルを示す図である。
【図１１】図１０の出力信号の周波数スペクトルの拡大部分を示す図である。
【図１２】図５のＤＡＣの回転制御ブロックの構成の一例を示すブロック図である。
【図１３】図５のＤＡＣのセグメント回転ブロックの構成を説明するために使用されるブロック図である。
【図１４】出力信号周波数範囲が第１ナイキスト領域内の通過帯域内に在るという第１実施例における回転成分のマッピングを示すグラフを示す図である。
【図１５】上記第１実施例における有意な相互変調側波帯を示すグラフを示す図である。
【図１６】出力信号周波数範囲が第２ナイキスト領域における通過帯域内に在るという第２実施例における回転成分のマッピングのグラフを示す図である。
【図１７】上記第２実施例における有意な相互変調側波帯を示すグラフを示す図である。
【図１８】出力信号周波数範囲が第３ナイキスト領域における通過帯域内に在るという第３実施例における回転成分のマッピングを示すグラフを示す図である。
【図１９】上記第３実施例における有意な相互変調側波帯のグラフを示す図である。
【図２０】図１４に対応するが更なる高次の回転成分を示す別のグラフを示す図である。
【図２１】上記第１実施例と、出力信号周波数範囲がベースバンド内に在るという第４実施例とに関する表を示す図である。
【図２２】本発明の他の実施例に係るＤＡＣの各要素を示す図である。
【図２３】図２２のＤＡＣのローカルデコーダの構成の一例を示すブロック図である。
【図２４】図２２のＤＡＣの回転制御ブロックの構成の一例を示すブロック図である。
【図２５】図２３のローカルデコーダの代替実施例を示すブロック図である。
【図２６】図２５のローカルデコーダ回路の動作を説明する上で使用させるタイミング図である。
【符号の説明】
１，２０，２００…ディジタル／アナログ変換器（ＤＡＣ）
２…定電流源
２1〜２n…電流源
４1〜４n…差動スイッチ回路
６…２進式サモメタデコーダ
２２…セグメント回転ブロック
２４…回転制御ブロック
２６…ローカルデコーダ
２６1…第１回路部分
２６2…第２回路部分
５２…第１加算器
５４…第２加算器
５６…擬似乱数発生器
５８…ラッチ
６２…第１マルチプレクサ要素
６４…第２マルチプレクサ要素
６６…第３マルチプレクサ要素
７０1〜７０4…７ビットレジスタ
７２…マルチプレクサ
７４…第１ラッチ
７６…加算器
７８…第２ラッチ
１２４…回転制御部
２６０…ローカルデコーダ回路
２６２…加算器
２６２1…下位側ビット加算器
２６２2…上位側ビット加算器
２６４…比較器
２６４1…下位側ビット比較器
２６４2…上位側ビット比較器
Claims (9)
- 一連の動作サイクルを行うように働くディジタル回路およびアナログ回路を含む混合信号回路であって、
前記アナログ回路は、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有し、且つ、
前記ディジタル回路は、
前記サイクルの各々において、前記セグメントのそれぞれに対して適用される一群のディジタル信号を発生すべく作用可能なディジタル信号発生手段と、
ｒを関連サイクルに対する回転量とした場合、各サイクルにおいて前記各セグメントに適用される各ディジタル信号を、先のサイクルにおいて適用された各ディジタル信号と比較して、ｒ個のセグメントだけセグメント選択時の始点を循環的にシフトする回転手段と、
前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量ｒを設定する回転制御手段と、を含むことを特徴とする混合信号回路。 - 請求項１に記載の混合信号回路を含むことを特徴とするディジタル／アナログ変換回路。
- ディジタル回路およびアナログ回路を含むと共に、一連の動作サイクルを行うように働く混合信号回路において、前記アナログ回路は、予め定められた所望範囲周波数内の周波数を有する出力信号を協働して生成する複数の回路セグメントを有する混合信号回路で使用されるノイズ整形方法であって、
前記各サイクルにおいて、前記各セグメントのそれぞれに適用される一群のディジタル信号を発生する段階と、
ｒを関連サイクルに対する回転量とし、先のサイクルにおいて適用されたディジタル信号と比較して、各サイクルにおいて各セグメントに適用される各ディジタル信号をｒ個のセグメントだけセグメント選択時の始点を循環的にシフトする段階と、
前記回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、前記サイクルの各々に対する前記回転量を設定する段階と、を備えることを特徴とするノイズ整形方法。 - 請求項１に記載の混合信号回路により使用される回転量ｒを選択する方法であって、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有するグラフをプロットする段階と、
事前選択された複数の低次数回転成分の各々に対し、前記グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する段階と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域を特定する段階と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒを選択する段階と、を備えることを特徴とする回転量を選択する方法。 - 請求項１に記載の混合信号回路により使用される回転量ｒを選択する方法であって、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有するグラフをプロットする段階と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記グラフにおいて対応する第１群のラインを使用して、前記回転量が変更されるときに前記側波帯がマッピングされる個々の周波数を表示する段階と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記グラフにおいて、前記第２ラインの内で前記第１群のラインのいずれによっても交差されない部分を含む領域を特定する段階と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量を選択する段階と、を備えることを特徴とする回転量を選択する方法。 - 請求項１に記載の混合信号回路により使用される回転量ｒを選択する方法であって、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第１グラフをプロットする段階と、
事前選択された複数の低次数回転成分の各々に対し、前記第１グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する段階と、
前記第１グラフにおいて該第１グラフの前記第１軸に沿い適切な位置にて該第１グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記第１グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域を特定する段階と、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第２グラフをプロットする段階と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記第２グラフにおいて対応する第１群のラインを使用して、前記回転量ｒが変更されるときに前記側波帯がマッピングされる個々の周波数を表示する段階と、
前記第２グラフにおいて該第２グラフの前記第１軸に沿い適切な位置にて前記第２グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する段階と、
前記第２グラフにおいて、前記第２ラインの内で前記第１群のラインのいずれによっても交差されない部分を含む領域を特定する段階と、
前記第１および第２グラフの一方においてそのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒを選択する段階と、を備えることを特徴とする回転量を選択する方法。 - 一連の動作サイクルを行うように働く混合信号回路であって、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有するアナログ回路と、前記セグメントのそれぞれに対して適用すべく一群のディジタル信号を前記各サイクルにおいて発生するディジタル回路とを備え、回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、各サイクルにおいて各セグメントに適用される各ディジタル信号は先のサイクルにおいて適用された各ディジタル信号と比較してｒ個のセグメントだけセグメント選択時の始点を循環的にシフトされる、混合信号回路により使用されるべき回転量ｒを選択する方法において使用されるコンピュータプログラムであって、
該プログラムは、
周波数を表す第１軸と、該第１軸に直交すると共に前記回転量ｒを表す第２軸とを有す るグラフをプロットするプロットコード部分と、
事前選択された複数の低次数回転成分の各々に対し、前記グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する回転成分表示コード部分と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する出力信号表示コード部分と、を備えることにより、
前記グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒの選択と、を促進するコンピュータプログラムを記憶するコンピュータ可読記録媒体。 - 一連の動作サイクルを行うように働く混合信号回路であって、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有するアナログ回路と、前記セグメントのそれぞれに対して適用すべく一群のディジタル信号を前記各サイクルにおいて発生するディジタル回路とを備え、回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、各サイクルにおいて各セグメントに適用される各ディジタル信号は先のサイクルにおいて適用された各ディジタル信号と比較してｒ個のセグメントだけセグメント選択時の始点を循環的にシフトされる、混合信号回路により使用されるべき回転量ｒを選択する方法において使用されるコンピュータプログラムであって、
該プログラムは、
周波数を表す第１軸と、該第１軸に直交すると共に前記回転量ｒを表す第２軸とを有するグラフをプロットするプロットコード部分と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記グラフにおいて対応する第１群のラインを使用して、前記回転量が変更されるときに前記側波帯がマッピングされる個々の周波数を表示する相互変調側波帯表示コード部分と、
前記グラフにおいて前記第１軸に沿い適切な位置にて前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する出力信号表示コード部分と、を備えることにより、
前記グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
そのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量の選択と、を促進するコンピュータプログラムを記憶するコンピュータ可読記録媒体。 - 一連の動作サイクルを行うように働く混合信号回路であって、予め定められた所望範囲周波数における周波数を有する出力信号を協働して生成する複数の回路セグメントを有するアナログ回路と、前記セグメントのそれぞれに対して適用すべく一群のディジタル信号を前記各サイクルにおいて発生するディジタル回路とを備え、回転の結果として前記出力信号の周波数スペクトル内に存在する各周波数成分である１つ以上の各回転成分が、前記予め定められた所望範囲の外側の、１つ以上の事前選択周波数へとまたは事前選択狭幅帯域周波数へとマッピングされるように、各サイクルにおいて各セグメントに適用される各ディジタル信号は先のサイクルにおいて適用された各ディジタル信号と比較してｒ個のセグメントだけセグメント選択時の始点を循環的にシフトされる、混合信号回路により使用されるべき回転量ｒを選択する方法において使用されるコンピュータプログラムであって、
該プログラムは、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第１グラフをプロットする第１プロットコード部分と、
事前選択された複数の低次数回転成分の各々に対し、前記第１グラフにおける対応第１ラインを使用して、前記回転量ｒが変化せしめられるときに当該成分がマッピングされる個々の周波数を表示する回転成分表示部分と、
前記第１グラフにおいて該第１グラフの前記第１軸に沿い適切な位置にて該第１グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する第１出力信号表示コード部分と、
周波数を表示する第１軸と、該第１軸に直交すると共に前記回転量ｒを表示する第２軸とを有する第２グラフをプロットする第２プロットコード部分と、
事前選択された複数の有意な相互変調側波帯の各々に対し、前記第２グラフにおいて対応する第１群のラインを使用して、前記回転量ｒが変更されるときに前記側波帯がマッピングされる個々の周波数を表示する相互変調側波帯表示コード部分と、
前記第２グラフにおいて該第２グラフの前記第１軸に沿い適切な位置にて前記第２グラフの前記第２軸の方向に延在する１つ以上の対応第２ラインを使用して、前記出力信号の前記所望周波数範囲における１つ以上の周波数を表示する第２出力信号表示コード部分と、を備えることにより、
前記第１グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
前記第２グラフにおいて、前記第２ラインの内で前記第１ラインのいずれによっても交差されない部分を含む領域の特定と、
前記第１および第２グラフの一方においてそのようにして特定された領域に対応する回転量ｒの範囲から、前記混合信号回路により使用されるべき前記回転量ｒの選択と、を促進するコンピュータプログラムを記憶するコンピュータ可読記録媒体。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9926650.4A GB9926650D0 (en) | 1999-11-10 | 1999-11-10 | Noise shaping in segmented mixed-signal circuitry |
| GB0002049A GB0002049D0 (en) | 1999-11-10 | 2000-01-28 | Noise-shaping in segmented mixed-signal circuitry |
| EP00309413:3 | 2000-10-26 | ||
| EP0002049:5 | 2000-10-26 | ||
| EP9926650:4 | 2000-10-26 | ||
| EP00309413A EP1100203B1 (en) | 1999-11-10 | 2000-10-26 | Noise shaping in segmented mixed-signal circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237704A JP2001237704A (ja) | 2001-08-31 |
| JP3980825B2 true JP3980825B2 (ja) | 2007-09-26 |
Family
ID=26243511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000343216A Expired - Fee Related JP3980825B2 (ja) | 1999-11-10 | 2000-11-10 | セグメント化混合信号回路におけるノイズ整形方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6456218B1 (ja) |
| EP (3) | EP1100203B1 (ja) |
| JP (1) | JP3980825B2 (ja) |
| DE (3) | DE60025141T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60119476T2 (de) | 2000-10-26 | 2006-11-23 | Fujitsu Ltd., Kawasaki | Segmentierte Schaltungsanordnung |
| US7046181B2 (en) * | 2001-11-21 | 2006-05-16 | Analog Devices, Inc. | 2n-1 Shuffling network |
| JP2005513853A (ja) * | 2001-12-18 | 2005-05-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デジタル・アナログ・コンバータ |
| US6762702B2 (en) * | 2002-01-24 | 2004-07-13 | Broadcom Corporation | Shuffler apparatus and related dynamic element matching technique for linearization of unit-element digital-to-analog converters |
| US6614377B1 (en) * | 2002-02-08 | 2003-09-02 | Analog Devices, Inc. | Data-directed scrambler for noise-shaping mixed-signal converters with an arbitrary number of quantization levels |
| US7345609B2 (en) * | 2003-06-27 | 2008-03-18 | Nxp B.V. | Current steering d/a converter with reduced dynamic non-linearities |
| DE10331545A1 (de) * | 2003-07-11 | 2005-02-10 | Infineon Technologies Ag | Digital-Analog-Wandler und Verfahren zur Digital-Analog-Wandlung |
| US7193548B2 (en) * | 2004-01-30 | 2007-03-20 | Hrl Laboratories, Llc | Switching arrangement and DAC mismatch shaper using the same |
| US7375667B2 (en) * | 2006-09-19 | 2008-05-20 | Agilent Technologies, Inc. | Discrete synthesis using staggered Nyquist regions avoids guard band induced holes near a Nyquist limit |
| US8094052B2 (en) * | 2007-05-03 | 2012-01-10 | Qualcomm, Incorporated | Circuit and method for dynamically selecting circuit elements |
| EP2026467B1 (en) * | 2007-07-30 | 2011-07-13 | ST-Ericsson SA | Current steering digital-analog converter particularly insensitive to packaging stresses |
| US7705757B2 (en) * | 2007-11-30 | 2010-04-27 | Analog Devices, Inc. | Gain matching method and system for single bit gain ranging analog-to-digital converter |
| US8085177B2 (en) * | 2009-09-22 | 2011-12-27 | Mediatek Singapore Pte. Ltd. | Digital to analog converter system and method with multi-level scrambling |
| CN105099458B (zh) * | 2014-05-09 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 温度计译码器 |
| JP7099904B2 (ja) * | 2018-08-21 | 2022-07-12 | 株式会社メガチップス | デコーダ回路およびデコーダ回路の設計方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347058Y2 (ja) * | 1980-03-03 | 1988-12-06 | ||
| DE3771408D1 (de) | 1986-07-21 | 1991-08-22 | Itt Ind Gmbh Deutsche | Monolithisch integrierter digital/analog-wandler. |
| EP0319609B1 (de) | 1987-12-10 | 1992-04-22 | Deutsche ITT Industries GmbH | Digital/Analog-Wandler mit zyklischer Ansteuerung von Stromquellen |
| GB8803627D0 (en) * | 1988-02-17 | 1988-03-16 | Data Conversion Systems Ltd | Digital to analogue converter |
| US5539405A (en) * | 1993-07-29 | 1996-07-23 | Cirrus Logic, Inc. | DAC achieving monotonicity with equal sources and shift array therefor |
| US5404142A (en) * | 1993-08-05 | 1995-04-04 | Analog Devices, Incorporated | Data-directed scrambler for multi-bit noise shaping D/A converters |
| US5844515A (en) * | 1994-11-04 | 1998-12-01 | Lg Semicon Co., Ltd | Digital to analog converter and bias circuit therefor |
| JP3469326B2 (ja) * | 1994-08-16 | 2003-11-25 | バー−ブラウン・コーポレーション | デジタル−アナログ変換器 |
| US5760726A (en) * | 1996-08-23 | 1998-06-02 | Motorola, Inc. | Digital-to-analog converter with dynamic matching and bit splitting |
| US6124813A (en) * | 1997-06-06 | 2000-09-26 | Analog Devices, Inc. | Self-linearizing multi-bit DACs |
| JP3771006B2 (ja) | 1997-07-09 | 2006-04-26 | 株式会社ルネサステクノロジ | Ｄ／ａコンバータ |
| GB2368209B (en) | 1998-01-08 | 2002-06-12 | Fujitsu Ltd | Cell array circuitry |
-
2000
- 2000-10-26 EP EP00309413A patent/EP1100203B1/en not_active Expired - Lifetime
- 2000-10-26 EP EP04020210A patent/EP1492237B1/en not_active Expired - Lifetime
- 2000-10-26 DE DE60025141T patent/DE60025141T2/de not_active Expired - Lifetime
- 2000-10-26 DE DE60030599T patent/DE60030599T2/de not_active Expired - Lifetime
- 2000-10-26 EP EP04020211A patent/EP1492238B1/en not_active Expired - Lifetime
- 2000-10-26 DE DE60028262T patent/DE60028262T2/de not_active Expired - Lifetime
- 2000-11-09 US US09/708,677 patent/US6456218B1/en not_active Expired - Lifetime
- 2000-11-10 JP JP2000343216A patent/JP3980825B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1492237A2 (en) | 2004-12-29 |
| EP1492237B1 (en) | 2006-09-06 |
| EP1100203A2 (en) | 2001-05-16 |
| EP1492238B1 (en) | 2006-05-24 |
| EP1492237A3 (en) | 2005-03-02 |
| DE60030599D1 (de) | 2006-10-19 |
| EP1100203A3 (en) | 2004-05-06 |
| DE60030599T2 (de) | 2006-12-21 |
| EP1100203B1 (en) | 2005-12-28 |
| DE60028262T2 (de) | 2006-09-28 |
| EP1492238A2 (en) | 2004-12-29 |
| JP2001237704A (ja) | 2001-08-31 |
| DE60025141D1 (de) | 2006-02-02 |
| DE60025141T2 (de) | 2006-06-29 |
| DE60028262D1 (de) | 2006-06-29 |
| EP1492238A3 (en) | 2005-03-02 |
| US6456218B1 (en) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980825B2 (ja) | セグメント化混合信号回路におけるノイズ整形方法 | |
| Baird et al. | Linearity enhancement of multibit/spl Delta//spl Sigma/A/D and D/A converters using data weighted averaging | |
| JP4243287B2 (ja) | セグメント化回路 | |
| Fogelman et al. | An audio ADC delta-sigma modulator with 100-dB peak SINAD and 102-dB DR using a second-order mismatch-shaping DAC | |
| McDonnell et al. | Compensation and calibration techniques for current-steering DACs | |
| US6226661B1 (en) | Generation and application of sample rate conversion ratios using distributed jitter | |
| Lee et al. | Nyquist-rate current-steering digital-to-analog converters with random multiple data-weighted averaging technique and $ Q^{N} $ rotated walk switching scheme | |
| US20090121909A1 (en) | Dynamic element-matching method, multi-bit dac using the method, and delta-sigma modulator and delta-sigma dac including the multi-bit dac | |
| EP1622272B1 (en) | Segmented circuitry | |
| US7304593B2 (en) | Linearization circuit with digital element matching for digital-to-analog converters | |
| KR20080020096A (ko) | 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 | |
| US8872687B1 (en) | Digital to analog converting method and converter insensitive to code-dependent distortions | |
| US6753799B2 (en) | Randomizer for sigma-delta-type converter | |
| EP1179889B1 (en) | Digital-to-analog conversion circuit | |
| JP3725001B2 (ja) | 選択回路、ｄ／ａ変換器及びａ／ｄ変換器 | |
| US6466147B1 (en) | Method and apparatus for randomized dynamic element matching DAC | |
| US7567195B2 (en) | Digital-to-analog converter using selected single bit converter elements | |
| Lin et al. | High-speed DACs with random multiple data-weighted averaging algorithm | |
| De Maeyer et al. | Addressing static and dynamic errors in unit element multibit DACs | |
| Kumar | A 1-V, 10-bit, 250 MS/s, Current-Steering Segmented DAC for Video Applications | |
| Mohyar et al. | sfdr improvement algorithms for current-steering DACs | |
| JP2005513853A (ja) | デジタル・アナログ・コンバータ | |
| Tamura et al. | A multi-stage second order dynamic element matching with In-band mismatch noise reduction enhancement | |
| CN110912560A (zh) | 一种带有可重构数据加权平均的多模过采样模数转换器 | |
| JP2007281844A (ja) | 重みレベルを発生する方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |