JP3980660B2 - 非線形回路 - Google Patents

非線形回路 Download PDF

Info

Publication number
JP3980660B2
JP3980660B2 JP28635194A JP28635194A JP3980660B2 JP 3980660 B2 JP3980660 B2 JP 3980660B2 JP 28635194 A JP28635194 A JP 28635194A JP 28635194 A JP28635194 A JP 28635194A JP 3980660 B2 JP3980660 B2 JP 3980660B2
Authority
JP
Japan
Prior art keywords
segment
signal
input signal
amplitude
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28635194A
Other languages
English (en)
Other versions
JPH07202608A (ja
Inventor
アントニー マリア ヤスペルス コルネリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH07202608A publication Critical patent/JPH07202608A/ja
Application granted granted Critical
Publication of JP3980660B2 publication Critical patent/JP3980660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、入力信号の振幅に応じて調整可能な伝達特性を有する非線形信号処理に関するものである。
【0002】
【従来の技術】
ディジタル回路では、このような非線形信号処理を、ルックアップテーブルとして動作するメモリを用いて簡単な方法で行うことができる。しかしながら、アナログ回路では、振幅に応じて調整可能な伝達特性を有する入力信号の非線形回路は容易に実現することができない。
【0003】
【発明が解決しようとする課題】
欧州特許公開明細書第0382100 号にガンマ補正装置が開示されており、このガンマ補正装置は、入力ビデオ信号を複数の信号レベルに基づいて複数のレベル範囲に分割する分類回路と、この分類回路によって得られたレベル範囲のそれぞれの範囲内でビデオ信号の領域を演算する演算回路と、演算回路によって演算された各領域に基づいて制御されたガンマ補正特性を有し、入力ビデオ信号をガンマ補正し、かつ、ガンマ補正されたビデオ信号を出力するように配置されたガンマ補正制御回路とを具える。この装置の欠点は、ビデオ信号のレベル範囲に基づいて領域を演算するための時間が必要となることである。したがって、ガンマ補正をリアルタイムで行うことができない。
【0004】
独国特許公開明細書第4237420 号には像の明るさを制御する自動イメージトーン制御回路が開示されている。任意のライングラフを有する入出力特性は、複数の明るさ周波数検出回路によって検出される輝度の明るさの見かけの周波数に応答する複数の勾配調整回路によって得ることができる。各勾配調整回路は、調整電流発生回路と、対応する調整電流発生回路からの調整電流を、低次の勾配調整回路の調整電流発生回路からの他の調整電流に加える加算回路とを具える。他の調整電流は、現在の勾配調整回路と低次の勾配調整回路との間の次数の差に応じた関数によって重み付けされている。各勾配調整回路は、全ての入力信号を、対応する加算回路の出力信号に応じた係数で乗算する勾配調整電流発生回路も具える。その結果、適応性が制限され、かなり複雑な回路となる。
【0005】
したがって本発明の目的は、振幅に応じて調整可能な伝達特性を有する入力信号のアナログ非線形信号処理を簡単かつ容易に提供せんとするものである。このために、本発明の第1の態様は、請求項1に規定したように、振幅セグメントごとに調整可能な伝達特性を有する入力信号の非線形回路を提供する。本発明の第2の態様は請求項6に規定したような方法を提供する。好適実施例を従属項で規定する。
【0006】
【課題を解決するための手段】
本発明による非線形回路は、入力信号の振幅セグメントごとに調整可能な伝達特性を有する非線形回路において
前記入力信号の振幅セグメントごとにセグメント利得係数を供給するとともに、これらセグメント利得係数の平均値となる共通利得係数を供給する手段と、
前記入力信号と複数の基準電圧とから複数の振幅セグメント信号を得るセグメントゲート回路と、
前記セグメントゲート回路に結合され、前記入力信号と前記入力信号の振幅セグメントの下限との間の差の関数に、それぞれのセグメント利得係数と前記共通利得係数との間の差の関数を、前記振幅セグメント信号に基づいて個別に乗算して、前記入力信号の振幅セグメントごとに調整可能な非線形信号を供給する非線形セグメント増幅手段とを具える。非線形回路は、前記非線形セグメント増幅手段に結合され、増幅された出力信号を供給する出力手段を更に具え、前記入力信号に対する前記出力手段の増幅が前記入力信号の振幅セグメントごとに調整可能である。
【0007】
このような回路を、測定されたヒストグラムに基づいて、測定されたヒストグラムセグメント値に応じたヒストグラムセグメントごとに非線形増幅器の増幅を調整するアナログ画像エンハンスメント回路中で非線形増幅器として用いるのが好適である。本発明によれば、入力信号の各セグメントは請求項1の非線形セグメント増幅手段(又は請求項6の非線形乗算ステップ)で個別に処理されるので、従来よりも簡単かつ適切な非線形信号処理が行われる。セグメント利得係数の(重み付けされた)和の(重み付けされた)平均値となることができる共通利得係数を用いると、非常に簡単に非線形回路の全体に亘る伝達特性が各セグメント間で円滑な変化を有するようになることが明らかになった。
【0008】
【実施例】
図1の実施例では、入力信号Yi (例えば輝度信号)が5個のセグメントゲート回路11〜15に供給される。セグメントの数を種々のものにすることもできるが、五つの場合には、ヒストグラム変換を用いるアナログ画像エンハンスメントに対して良好な結果が得られた。セグメントを、同一の寸法とすることもでき、また、任意の長さにすることもできる。しかしながらセグメントを任意の長さにする場合、所定の変更を以下の説明に従って加える必要がある。セグメントゲート回路11〜15のゲート入力部には、電流Iが供給される抵抗段21〜25の端子から電圧V0〜V5が印加される。これらの電圧の最小電圧V0は黒レベルの基準電圧Ybrefであり、最大電圧V5はV0+I*(R21+R22+R23+R24+R25)に等しい。ゲート回路1x は信号Yx を供給する。この信号Yx はYi ≦V(x−1)の場合V(x−1)に等しく、V(x−1)≦Yi≦Vxの場合Yi に等しく、Yi ≧Vxの場合Vxに等しい。ここでx=1, ,5である。信号Y1〜Y5は差動増幅器31〜35の第1入力部1に供給され、これら差動増幅器31〜35の第2入力部2に電圧V0〜V4が印加される。差動増幅器(乗算器)31〜35の第3入力部3にバイアス電圧HM1〜HM5が印加され、これらバイアス電圧HM1〜HM5は、本発明による非線形増幅器の好適例では、測定されたヒストグラムセグメント値から得ることができる。差動増幅器31〜35の第4入力部4はバイアス電圧HM1〜HM5の平均値HMaを受ける。任意の長さのセグメントに対して、各バイアス電圧を、セグメントの相対的な長さに依存する係数により、HMaを決定するに当たって重み付けを行うことができる。差動増幅器(乗算器)31〜35の出力部における積Y"1−Y"5は、
【数1】
Figure 0003980660
に基づいて得られる。
【0009】
したがって信号Y"5は、Y"5=(Y5−V4)*(HM5−HMa)*Kに基づいて得られる。ここでKは、好ましくは0.6に等しい定数である。差動増幅器31−35の第2入力部2の項Vxが種々の値を取るために、(入力信号の振幅Yi が関連のセグメントの下限Vx以下である場合)関連のセグメントの下限に等しい振幅Y(x+1)が差動増幅器3xの出力信号に寄与しないようになる。上述した差動増幅器(乗算器)31−35はギルバートセルとして既知であり、(例えばモトローラ社のIC MC1495Lとして)市販されている。
【0010】
差動増幅器31〜35の出力信号Y"1〜Y"5は、差動増幅器31〜35の出力部を相互接続することにより加算され、和信号Y"sとなる。この和信号Y"sは差動増幅器37に供給され、Y"=(Y"s−V0)*(V0−Y"ctrl)に基づいて項Y"を得る。ここでY"ctrlはバイアス電圧である。項Y"は加算器39において入力信号Yi に加算され、出力信号Yhmが得られる。このようにしてこの出力信号Yhmは、入力信号Yi の振幅セグメントV0−V1, ,V4−V5ごとに調整可能な利得係数HM1, ,HM5によって非線形的に増幅することにより入力信号Yi から得られる。
【0011】
係数HMx−HMa(x=1, ,5)を分割して乗算しているため、利得特性は常に、バイアス電圧HM1−HM5に関係なく点(0,0)及び(Vmax ,Vmax )を通過するようになる。ここで、Vmax を入力信号Yi の最大に許容された値とする。これにより、非線形増幅が、補正項Y"を入力信号Yi に加算することにより得られるようにもなり、したがって出力信号Yhmの重要な部分Yi に影響を及ぼすノイズを引き起こす回路素子の個数を最小限に抑えることができる。
【0012】
図2は、図1の非線形増幅器に用いるゲート回路1x(x=1, ,5)の例を示す。下限電圧V(x−1)は、NPN型差動増幅器対T1,T2のトランジスタT1のベースに印加される。NPN型差動増幅器対T1,T2のコレクタを正の電源電圧+Vに接続し、NPN型差動増幅器対T1,T2の相互接続されたエミッタを抵抗R1を介して負の電源電圧−Vに接続する。入力電圧Yi をトランジスタT2のベースに印加する。トランジスタT1,T2のエミッタの電圧Ymは、下限電圧V(x−1)及び入力信号Yi の最大値となる。トランジスタT1,T2のエミッタをPNP型差動増幅器対T3,T4のトランジスタT3のベースに接続する。PNP型差動増幅器対T3,T4のコレクタを負の電源電圧−Vに接続し、PNP型差動増幅器対T3,T4の相互接続されたエミッタを、抵抗R2を介して正の電源電圧+Vに接続する。上限電圧VxをトランジスタT4のベースに印加する。上限電圧Vx及び電圧Ymの最小値に等しい出力電圧Yxを、トランジスタT3,T4のエミッタから得ることができる。
【0013】
図3は本発明による非線形増幅器の第2実施例を示し、本例はCMOSで実現するのが特に好適である。(同一又は任意の寸法を有する)五つの振幅セグメントのいずれかに入力信号Yi が存在するかを決定するために、この入力信号Yiはn個(例えば5個)のコンパレータ51, ,5nの第1入力部に供給される。コンパレータ51, ,5nの第2入力部を、緩衝増幅器41, ,4nを介して抵抗段21, ,2nに接続する。抵抗段の一端に結合された電流源Iから供給される電流は、抵抗段21, ,2nを流れる。最低基準電圧レベルVbref(例えば、黒レベルの基準電圧)を抵抗段21, ,2nの他端に印加する。抵抗段の他端は、電圧が印加される度にこの最低基準電圧レベルVbrefよりも高い電圧V1, ,Vnを伝達する。コンパレータ51, ,5nの出力部を論理NOR回路61, ,6nの第1入力部に接続し、この論理NOR回路61, ,6nの第2入力部を接地点及びコンパレータ61, ,6(n−1)の出力部にそれぞれ接続する。NOR回路61, ,6nの出力信号S1, ,Snは、振幅セグメントの範囲内で瞬時の信号Yi が存在することを示す。
【0014】
振幅セグメント表示信号S1, ,Snをヒストグラム測定回路67に供給し、バイアス電圧HM1, ,HMn及び平均値HMaを得て非線形増幅器の利得特性を調整することができる。しかしながら、バイアス電圧HM1, ,HMnをヒストグラム測定によって得るか別の方法によって得るかについては非線形増幅器の動作には関係ない。バイアス電圧HM1, ,HMnを加算回路69に供給し、
【数2】
Figure 0003980660
【数3】
Figure 0003980660
及び
【数4】
Figure 0003980660
に基づいて加算信号ΣM1, ,ΣMnを決定する。
CMOSスイッチにより正確な動作を行えるように、平均ヒストグラム値HMaを信号ΣMxのそれぞれに加算して正の値ΣMx’=ΣMx+HMa(但し、ΣM1’=HMa,ΣM2’=HM1,ΣM3’=HM1+HM2−HMa等)を得るようになる。
【0015】
セグメントが任意の長さを有する場合、ΣMiの式を、差HMx−HMaのそれぞれが関連のセグメントの長さと最小のセグメントの長さとの間の比によって重み付けされるように適合させる必要がある。セグメントの長さliが1:2:4:2:1の比である5セグメントと仮定する。この場合、係数HM2−HMa及びHM4−HMaに2/1を乗算し、かつ、係数HM3−HMaに4/1を乗算する必要がある。さらに、これは平均ヒストグラム値HMaに適用され、平均ヒストグラム値HMaはΣ[li*HMi]/Σliに等しい。すなわち、ヒス
トグラム値HM1, ,HM5が例えば0,1,3,1,0と連続している場合[(1*0)+(2*1)+(4*3)+(2*1)+(1*0)]/10=1.6となり、セグメントの長さは、平均ヒストグラム値HMaが決定される場合も考慮される。
【0016】
入力信号Yiを差動増幅器71の第1入力部1にも供給する。この差動増幅器71を、図1に示す差動増幅器31, ,3nと同一のタイプとすることができる。電圧V0, ,V(n−1)のうちの一つが、振幅セグメント表示信号S1, ,Snによって制御されるスイッチを介して差動増幅器71の第2入力部2に印加される。瞬時の入力信号Yiが振幅セグメント表示信号Sxに関連する振幅セグメントの範囲内に降下すると、電圧V(x−1)は、振幅セグメント表示信号Sxによって制御されるスイッチを介して差動増幅器71の第2入力部に印加されるようになる(x=0, ,n)。バイアス電圧HM1, ,HMnのうちの一つが、振幅セグメント表示信号S1, ,Snによって制御されるスイッチを介して差動増幅器71の第3入力部3に印加される。瞬時の入力信号Yiが振幅セグメント表示信号Sxに関連する振幅セグメントの範囲内に降下すると、バイアス電圧HMxは、振幅セグメント表示信号Sxによって制御されるスイッチを介して差動増幅器71の第3入力部に印加されるようになる。(x=0, ,n)。バイアス電圧HM1, ,HMnの平均値HMaは、差動増幅器71の第4入力部4に印加される。入力部2及び3において振幅セグメント表示信号S1, ,Snによって制御される一連のスイッチを有する単一の差動増幅器71は、図1の個別の差動増幅器31−35に相当する。差動増幅器71はHMx−HMaの関数としてセグメントの差信号Yi−Vxを増幅し、瞬時の入力信号Yiが存在する範囲内の振幅セグメントxに関連する制御信号値HMx及び電圧Vxは、振幅セグメント表示信号Sxによって制御されるスイッチを介して差動増幅器71に印加される。
【0017】
毎回、電流振幅セグメントに関連する信号ΣM1’, ,ΣMn’が、信号S1, ,Snによって制御されるスイッチを介して差動増幅器73の第1入力部1に供給される。また、信号HMaが差動増幅器73の第2入力部2に供給される。基準電圧Vbrefが差動増幅器73の第3入力部3に供給される。分圧器R3を介して得られるバイアス電圧は、差動増幅器73の第4入力部4に印加される。差動増幅器73は、ΣMx’−HMa=ΣMxに、Ybref及び抵抗R3に依存する調整可能な係数を乗算する。
【0018】
差動増幅器73の出力信号YM2は、加算器75によって差動増幅器71の出力信号YM1に加算される。加算器75の出力信号Y"は制御可能な増幅器77を介して加算器39に供給され、この出力信号Y"とともに入力信号Yiも加算器79に供給され、非線形的に処理された出力信号Yhmを得るようになる。
【0019】
図4は、図3の非線形増幅器を示す数個のダイヤグラムを示す。ダイヤグラムAは、ビデオ信号から得ることができるヒストグラムを示す。ダイヤグラムDは、入力信号Yiを細線によって示す(この信号はヒストグラム測定の測定窓の外側で降下する)。ダイヤグラムBは、増幅器71の出力信号YM1を、一方では入力信号Yiと電流ヒストグラムセグメントの下限Vxとの間の差の関数として、他方では電流ヒストグラム値HMxと平均ヒストグラム値HMaとの間の差の関数として示す。ヒストグラム値HMxが零の場合、増幅器71は勾配が1である負の伝達特性を有する。ヒストグラム値HMxが平均値HMaに等しい場合、増幅器71は零に等しい出力信号を有する。ヒストグラム値HMxがこの平均値HMaより上の平均値HMaの2倍である場合、増幅器71は勾配が2である正の伝達特性を有する。ダイヤグラムCは、非線形的な増幅出力信号Yhmを得るために入力信号Yiに加算する必要がある所望の補正信号Y"を実線で示し、所望の補正信号Y"を得るために増幅器71の出力信号YM1に加算する必要がある増幅器73の出力信号YM2を破線で示す。この増幅器73の出力信号YM2は、平均ヒストグラム値HMaに関して考察された上述したヒストグラム値の和に等しい。ダイヤグラムDは、図3の非線形増幅器の出力信号Yhm=Yi+Y"を太線で示す。
【0020】
換言すれば、入力信号Yiの振幅セグメントごとに調整可能な利得を有する図3に示す本発明による非線形回路の実施例は、複数の振幅セグメント信号S1, ,Snを入力信号Yiから得る分割回路21, ,6nと、これら分割回路21, ,6nに結合され、振幅セグメント信号S1, ,S5に基づいた各セグメント利得係数HM1, ,HM5を入力信号Yiに乗算し、入力信号Yiの振幅セグメントごとに調整可能な信号Y"を供給する非線形セグメント増幅回路71, ,77と、これら非線形セグメント増幅回路71, ,77に結合され、入力信号Yiの振幅セグメントごとに調整可能な増幅出力信号Yhmを供給する出力回路39とを具える。この点に関して図3の実施例では、振幅セグメント信号Sxは瞬時の入力信号Yiが存在する範囲内の振幅セグメントの表示であり、それに対して図1の実施例では、振幅セグメント信号Yxは、番号xで示された振幅セグメントの範囲内で降下する入力信号Yiの表示部分である。
【0021】
図1及び3に示す両実施例に対して、原理的にはあらゆる非線形的な伝達特性を、(可能なら外部から供給される)セグメント利得係数HM1, ,HM5によって実現することができる。さらに、等しくないセグメント長を選択することにより、非線形増幅器の所望の伝達特性の特性を非常に少ない数のセグメントに対しても得ることができる。乗算器の個数が少ないので、図3に示す非線形増幅器は多数のヒストグラムセグメントに対しても好適であり、この場合図3の回路に追加するのに要求されるスイッチの集積回路上の占積率は、図1の回路に要求されるスイッチに比べてごくわずかである。
【0022】
本発明は上述した実施例に限定されるものではなく、幾多の変形及び変更が可能である。例えば、非線形増幅器の非線形性はヒストグラム値HM1, ,HM5の統計偏差(標準偏差)に依存するようにすることができ、この場合補正項Y"を、これが入力信号Yiに加算される前に統計偏差に応じた値で乗算するか又はこの値に加算する。大きい統計偏差に対する非常に大きな非線形性をこのようにして防止することができ、補正項Y"のより大きな増幅を小さい統計偏差で得ることができる。最大振幅値のヒストグラムセグメントHM5を統計偏差の演算から除くことにより、人間の眼球の感応性に更に良好に適合させることができる。標準偏差に基づいたこのような補正項の適合を、ディジタル非線形回路においても行うことができる。
【図面の簡単な説明】
【図1】 本発明による非線形回路の第1実施例の接続配置を示す回路図である。
【図2】 図1に示す非線形回路に用いるゲート回路の構成を示す回路図である。
【図3】 本発明による非線形回路の第2実施例の接続配置を示す回路図である。
【図4】 A〜Dは、図3の非線形回路の動作を説明する特性図である。
【符号の説明】
1 第1入力部
2 第2入力部
3 第3入力部
4 第4入力部
1x,11,12,13,14,15 セグメントゲート回路
21,22,23,24,25,2(n−1),2n 抵抗段
31,32,33,34,35,37,71,73 差動増幅器
39,69,75 加算器
41,4(n−1),4n 緩衝増幅器
51,5(n−1),5n,61,6(n−1),6n コンパレータ
67 ヒストグラム測定回路
77 増幅器
HMa 平均値
HM1,HM2,HM3,HM4,HM5,HMn−1,HMn,Y"ctrl
バイアス電圧
I 電流
R1,R2 抵抗
R3 分圧器
S1,S2,Sn−1,Sn 増幅セグメント表示信号
T1,T2,T3,T4 トランジスタ
+V 正の電源電圧
−V 負の電源電圧
V(x−1) 下限電圧
Vx 上限電圧
V0,V1,V2,V3,V4,V5,V(n−1),Vn,Ym 電圧
Vbref 黒レベル基準電圧
Yi 入力信号
Y1,Y2,Y3,Y4,Y5,Y",Y"1,Y"2,Y"3,Y"4,Y"5 信号
Yhm 出力電圧
ΣM1,ΣM2,ΣMn−1,ΣMn,Y"s 加算信号

Claims (4)

  1. 入力信号の振幅セグメントごとに調整可能な伝達特性を有する非線形回路において、
    前記入力信号の振幅セグメントごとにセグメント利得係数を供給するとともに、これらセグメント利得係数の平均値となる共通利得係数を供給する手段と、
    各々前記入力信号と基準電圧とを比較して、前記基準信号の上限と下限との間にある振幅セグメント信号を出力するセグメントゲート回路と、
    前記セグメントゲート回路に結合され、前記入力信号と前記入力信号の振幅セグメントの下限との間の差の関数に、それぞれのセグメント利得係数と前記共通利得係数との間の差の関数を、前記振幅セグメント信号に基づいて個別に乗算して、前記入力信号の振幅セグメントごとに調整可能な非線形信号を供給する非線形セグメント増幅手段と
    を具える非線形回路。
  2. 前記入力信号を受信するために結合される第1入力部、前記非線形信号を受信するよう前記非線形セグメント増幅手段に結合される第2入力部及び前記入力信号と前記非線形信号との和である当該非線形回路の出力信号を出力する出力部を有する加算器を更に具えることを特徴とする請求項1記載の非線形回路。
  3. 前記入力信号が5個の振幅セグメントに分割されることを特徴とする請求項1記載の非線形回路。
  4. 振幅セグメントごとに調整可能な伝達特性を有する入力信号を処理する方法において、
    前記入力信号の振幅セグメントごとにセグメント利得係数を供給するステップと、
    前記セグメント利得係数の平均値となる共通利得係数を供給するステップと、
    前記入力信号と基準電圧とを比較して、前記基準信号の上限と下限との間にある振幅セグメント信号を夫々出力するステップと、
    前記入力信号と前記入力信号の振幅セグメントの下限との間の差の関数に、それぞれのセグメント利得係数と前記共通利得係数との間の差の関数を、前記振幅セグメント信号に基づいて非線形的かつ個別に乗算することにより、前記入力信号の振幅セグメントごとに調整可能な非線形信号を出力するステップと
    を有する入力信号を処理する方法。
JP28635194A 1993-11-23 1994-11-21 非線形回路 Expired - Fee Related JP3980660B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE09301294 1993-11-23
BE9301294A BE1007777A3 (nl) 1993-11-23 1993-11-23 Niet-lineaire signaalverwerking.

Publications (2)

Publication Number Publication Date
JPH07202608A JPH07202608A (ja) 1995-08-04
JP3980660B2 true JP3980660B2 (ja) 2007-09-26

Family

ID=3887574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28635194A Expired - Fee Related JP3980660B2 (ja) 1993-11-23 1994-11-21 非線形回路

Country Status (5)

Country Link
US (1) US5537071A (ja)
EP (1) EP0654942B1 (ja)
JP (1) JP3980660B2 (ja)
BE (1) BE1007777A3 (ja)
DE (1) DE69420814T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY118340A (en) 1997-03-06 2004-10-30 Matsushita Electric Ind Co Ltd Histogram generator.
DE19722358A1 (de) * 1997-05-28 1998-12-03 Thomson Brandt Gmbh Verfahren zur Bearbeitung von Übergangsbereichen in einem Bildsignal
WO1999004562A1 (en) * 1997-07-14 1999-01-28 LEMLEY, Michael, S. Ambient light-dependent video-signal processing
US6791576B1 (en) 2000-02-23 2004-09-14 Neomagic Corp. Gamma correction using double mapping with ratiometrically-related segments of two different ratios
JP3986732B2 (ja) * 2000-06-21 2007-10-03 パイオニア株式会社 映像信号の輝度レベル補正装置
EP1345172A1 (en) * 2002-02-26 2003-09-17 Sony International (Europe) GmbH Contrast enhancement for digital images
US8295596B1 (en) 2005-12-07 2012-10-23 Marvell International Ltd. Adaptive histogram-based video contrast enhancement
JP4760434B2 (ja) * 2006-02-16 2011-08-31 ソニー株式会社 画像処理装置および画像処理方法、並びにプログラム
JP4760433B2 (ja) * 2006-02-16 2011-08-31 ソニー株式会社 画像処理装置および画像処理方法、並びにプログラム
US7669674B2 (en) * 2006-08-11 2010-03-02 Hall David R Degradation assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4550340A (en) * 1984-02-06 1985-10-29 Rca Corporation Apparatus for frame-to-frame comb filtering composite TV signal
US4597007A (en) * 1984-02-06 1986-06-24 Rca Corporation Circuitry for correcting frame combed luminance signal for motion induced distortion
US4553158A (en) * 1984-02-06 1985-11-12 Rca Corporation Circuitry for correcting motion induced errors in frame comb filtered video signals
US4642676A (en) * 1984-09-10 1987-02-10 Color Systems Technology, Inc. Priority masking techniques for video special effects
US5089890A (en) * 1989-02-06 1992-02-18 Canon Kabushiki Kaisha Gamma correction device
US5023711A (en) * 1989-10-16 1991-06-11 Eastman Kodak Company Line scanning apparatus using staggered linear segments with adjoining overlap regions
US5258928A (en) * 1990-05-03 1993-11-02 Rca Thomson Licensing Corporation Parts efficient memory based functional circuit having selectable transfer characteristics
JPH04183177A (ja) * 1990-11-19 1992-06-30 Matsushita Electric Ind Co Ltd 累積ヒストグラム回路および補間回路および画質補正回路
US5289282A (en) * 1991-05-28 1994-02-22 Matsushita Electric Industrial Co., Ltd. Video signal gradation corrector
DE69227492T2 (de) * 1991-08-30 1999-04-08 Matsushita Electric Ind Co Ltd Bildverarbeitungsgerät
US5294989A (en) * 1991-09-17 1994-03-15 Moore Color, Inc. Saturable smoothing grid for image processing
JP3255677B2 (ja) * 1992-01-14 2002-02-12 松下電器産業株式会社 自動階調補正回路と輝度制御方法
US5408267A (en) * 1993-07-06 1995-04-18 The 3Do Company Method and apparatus for gamma correction by mapping, transforming and demapping

Also Published As

Publication number Publication date
BE1007777A3 (nl) 1995-10-17
DE69420814D1 (de) 1999-10-28
US5537071A (en) 1996-07-16
EP0654942B1 (en) 1999-09-22
EP0654942A1 (en) 1995-05-24
DE69420814T2 (de) 2000-04-27
JPH07202608A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
JP3980660B2 (ja) 非線形回路
US6211866B1 (en) Grayscale voltage generating circuit
JP2001336987A (ja) 温度検出回路およびそれを用いる液晶駆動装置
KR970019506A (ko) 충분한 임피던스 매칭 특성 및 선형 agc 특성을 동시에 만족시키는 agc 장치
US5712659A (en) Apparatus and method for adjusting contrast of R,G,B signals
EP0235862B1 (en) Gamma correction circuit
JPH04142194A (ja) 非線形処理回路
JP3282703B2 (ja) 液晶表示装置の駆動回路
JPH08172549A (ja) γ補正回路
US6278324B1 (en) Analog amplifier with monotonic transfer function
JP3255677B2 (ja) 自動階調補正回路と輝度制御方法
KR100223171B1 (ko) 감마보정장치
JP2740211B2 (ja) 映像信号補正回路
JP2722351B2 (ja) 撮像信号処理装置
JP3747247B2 (ja) ガンマ補正回路
JP2545999B2 (ja) γ補正回路
JPH089198A (ja) ガンマ補正回路
JP3235745B2 (ja) 利得制御型増幅回路及び原色信号増幅装置
JP2946885B2 (ja) 利得制御回路
KR100209901B1 (ko) 가변감마보정회로
JPH05110899A (ja) 映像信号処理回路
EP0557052A2 (en) Analog to digital converter
JPH02218207A (ja) 利得制御回路
JP2516546B2 (ja) フロ―ティング増幅器
JP2569190B2 (ja) ガンマ増幅器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050411

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070109

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20080826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees