JP3966514B2 - 記憶装置、および記憶装置を操作する方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、記憶装置、および記憶装置を操作する方法に関する。
【０００２】
【従来の技術】
過去数年にわたり新しいストレージの概念が導入されている。走査トンネル顕微鏡（ＳＴＭ）および原子間力顕微鏡（ＡＦＭ）によって実現される原子規模まで物質の構造を画像化し検査する能力を活用して、くぼみ（indentations）と平坦部（non-indentations）によって表されるビット・シーケンスとしてデータが書き込まれた適当な記憶媒体を走査するためにチップを有するプローブが導入されている。最新の実証によると、直径が範囲３０〜４０ｎｍのくぼみが適切な記憶媒体に書き込まれる。したがって、こうした新しいデータ記憶の概念は、きわめて高い記憶面積密度を保証することになる。
【０００３】
第１のアプローチは、「High-density data storage usingproximal probe techniques」、H.J.Mamin他、IBM Journal Research Development, Vol.39, No.6、１９９５年１１月に開示される。ＡＦＭカンチレバーの単一のチップをポリカードネート製の記憶媒体の回転面と接触させて配置する。ビットは、記憶媒体上に書き込まれるくぼみまたは平坦部によって表される。記憶媒体への書き込みは、パルス状の赤外線レーザでチップを加熱することによって行われる。チップを記憶媒体と接触させると、加熱されたチップによってポリマー表面が軟化する。力を加えてチップを表面に接触させると、チップによって小さなくぼみが形成される。機械的な読み取りメカニズムが採用される。チップが記憶媒体の表面に載ると、領域形状的なくぼみによりカンチレバーの偏向が生じる。標準的な光センサを使用してこの偏向を検出する。
【０００４】
H.J.Mamin他「High-Density Data Storage Basedon the Atomic Force Microscope」、Proceedings of the IEEE, Vol. 87, No.6、１９９９年６月には、回転ディスクを記憶媒体とする単一チップ型の別の記憶装置が開示される。ＡＦＭカンチレバーの端部の単一のチップをポリカーボネートの記憶媒体の回転面と接触させて配置する。ビットは、記憶媒体上のくぼみまたは平坦部によって表される。書き込みは、チップに接続された２つの伝導性の脚部を介してチップを電気加熱することによって行われる。読み取りは、くぼみを走査した際のカンチレバーの偏向を感知する圧電抵抗センサを用いて行う。
【０００５】
出願人の米国特許第５，８３５，４７７号は、そのような記憶装置に再書き込みを行うのにすぐれた記憶装置を開示する。この記憶装置は、記憶媒体の第１のセクションから消去する情報と、そのセクションで消去すべきでない情報を区別する回路を備える。消去しない情報は、記憶装置の別のセクションにコピーされる。その後第１のセクションを消去することができる。
【０００６】
「The Millipede-More than one thousand tipsfor future AFM data storage」、P. Vettiger他、IBM Journal Research Development,Vol.44, No.3、２０００年５月には、それぞれがチップを有するプローブのアレイを用いた、記憶媒体の機械的なｘ／ｙ走査に基づくデータ記憶装置が記載される。プローブは記憶媒体の割り当てられたフィールドを並行して走査するので、高いデータ転送速度を実現することができる。記憶媒体は、ポリメタクリル酸メチル（ＰＭＭＡ）の薄層を備える。プローブは、接触モードでこのポリマー層を走査する。接触モードは、プローブのチップが記憶媒体の表面に接することができるように微小な力をプローブに加えることによって実現される。したがって、ばね式カンチレバーはその終端部に先鋭なチップを担持する。ビットは、ポリマー層のくぼみまたは平坦部によって表される。カンチレバーは、その表面上の領域形状的な変化に反応する。
【０００７】
くぼみは、熱機械的な記録によってポリマー表面に書き込まれ、局所プロ−ブは、接触モード中の電流または電圧のパルスによって加熱され、このためチップがポリマー層に接触した位置で局所的にポリマー層は軟化する。この結果、直径がナノスケールの小さなくぼみが層にできる。読み取りも熱機械を利用する概念によって行う。その温度に依存する抵抗を利用することにより、本来書き込みに用いるヒータ・カンチレバーに熱読み取りセンサとしての追加機能を与える。読み取りのためには、書き込みに必要とされるほどポリマーを軟化させない程度の温度で抵抗器を操作する。熱感知は、プローブがくぼみの中へと移動すると熱伝達がより効率的になることによりプローブと記憶媒体の基板との熱伝導性が変化する事実を利用する。この結果、ヒータの温度としたがってその抵抗が低下する。したがって、カンチレバーが対応するデータ・フィールドを走査している間、継続的に加熱される抵抗器の変化を監視する。
【０００８】
電力節減の理由から、読み取りのために適切な温度までカンチレバーを加熱するには、ＤＣ電流やＤＣ電圧ではなく持続時間の短い周期的な電流または電圧パルスをカンチレバーに印加する。また、ＤＣ電流またはＤＣ電圧を印加すると記憶媒体に伝わる熱が増大し、媒体の平均寿命が短くなる。
【０００９】
記憶媒体はある速度でプローブに相対的に動かすので、マーク、したがってデータを検出するにはＴ秒ごとにプローブに読み取りパルスを発生させなければならない。以下では「マーク」は情報単位の物理的表現と理解される。従来技術による記憶装置では、マークは例えばくぼみと平坦部である。Ｔは、プローブが２つの連続したマークの中心間の距離を所与の走査速度で走査するのにかかる時間に相当する。このような読み取りパルスの持続時間は、プローブがマーク上を走査するのにかかる時間と比べて短い。読み取りパルスによって生じる応答信号の振幅はくぼみマークの中心からプローブが離れるに従って低下するので、このようなパルスの正確なタイミングが重要になる。したがって、反対の値に対応するビットが記憶されているとするとある値に対応するビットを検出する確率が最小になるという点で、プローブがマーク中心に相当する位置にあるときは必ず読み取りパルスを発生させると最適なデータ検出が得られることになる。しかし、走査速度の変動やクロックの位相または周波数の変動があるため、パルスを正しい時間に一回発生させる、したがってマーク中心と合う正確なクロック位相を示したとしても、続くマークの中心に続くパルスを一致させる保証にはならない。
【００１０】
【発明が解決しようとする課題】
このため、走査モードで読み取りパルスを発生させる正確なタイミングを備える記憶装置、および記憶装置を操作する方法を提供することが課題となっている。
【００１１】
【課題を解決するための手段】
本発明の一態様によれば、マークの形態でデータを記憶する記憶媒体を有し、走査モードで記憶媒体を走査するように設計された少なくとも１つのプローブを有し、走査モードでデータを検出するためのパルス状の読み取り信号を提供する制御ユニットを有する記憶装置が提供され、記憶媒体はパルス状の信号のクロックを決定するためのマークを備える。
【００１２】
マークは、通例少なくとも２つの異なる論理値の１つを表すことができ、したがって少なくとも１桁の２進数を表すことができる。３つ以上の論理値を表すマークも含まれる。本発明によるマークは特定の物理的特性に制限されない。マークは、記憶媒体上または記憶媒体中の領域形状的特性によって、電気的特性または光学的特性によって、あるいは化学的特性によっても表すことができる。例えば、マークは半導体の酸化物誘電構造における電荷トラップ特性によって表すことができる。あるいは、非結晶質段階または結晶質段階の特性を検出してもよい。マークは、領域形状的な特性の形でポリマー層に配列することができる。マークを読み取るあるいは書き込む物理的方式は制限しない。熱機械的な読み取りおよび書き込みの方式を優先的に提供することができる。したがって、１つまたは複数のプローブによる走査が可能なことを除いては、記憶媒体はその物理的な構成を制限しない。各プローブは、ナノスケールの走査向けのチップを有することが好ましい。以下では、チップを有するプローブをチップ型プローブとも称する。
【００１３】
マーク、したがってデータを検出するために、パルス状の読み取り信号を提供しなければならない。パルス状の読み取り信号を受け取るのは、特に記憶媒体の読み取りを熱機械的に行う場合には、優先的には読み取り動作を行うプローブである。
【００１４】
クロック・マークは、そのクロック・マークまたはクロック・マーク・パターンを走査し、読み取ると、判定法を適用することによりパルス状の読み取り信号のクロックが得られるような方式で操作データを表す。クロックは基本的にパルスを発生させる適正なタイミングを保証し、周波数および位相がクロックのパラメータとなる。決定されたクロックの周波数または位相あるいはその両方は、パルスごとに変化することが可能である。クロックのパラメータの１つまたは両方を継続的に適合させることができる。
【００１５】
本発明は、記憶装置が読み取り動作を高精度で行うことを可能にする必須のクロック・データの判定を支援する。タイミング回復のためのマークを記憶するために必要とされる記憶媒体はごくわずかである。したがってタイミング回復動作によるオーバーヘッドもわずかである。
【００１６】
この主要な利点は、同一の読み取り技術を他のすべてのデータ・マークと同様にクロック・マークにも適用するため、クロック情報を入手するのにさらに例外的な費用が必要でないことである。クロック・マークとデータ・マークの画一的な走査が実現される。
【００１７】
そして、正確なタイミングでパルス状の読み取り信号を提供することは、高いデータ品質、高解像度、そしてしたがって低確率のデータのエラーまたは損失を実現するのに役立つ。クロック・トラッキングを適用した場合は、わずかなクロック・ジッタ、したがって低いクロック・エラー率が実現される。結果的に、パルス状の信号を用いた信頼性のあるデータ検出が実現され、一定のＤＣ信号で読み取りを行うのに比べて電力と熱の消費が大幅に低い。
【００１８】
好ましい実施形態では、制御ユニットは、クロック・マーク走査モードでクロック・マーク走査プローブにオーバーサンプリング読み取りパルスを提供し、制御ユニットは、応答信号に依存してクロックを決定する決定ユニットを備える。記憶媒体を走査するチップ型プローブが１つしかない場合は、オーバーサンプリング読み取りパルスをそのプローブに印加する。並行してマークを走査するためにより多くのチップ型プローブがある場合は、プローブの１つにクロック・マークの走査を委ねることが好ましい。そしてそのプローブだけにオーバーサンプリング読み取りパルスを提供する。
【００１９】
読み取りパルスにより、例えば領域形状的なマーク構造に起因するプローブの偏向をその推移（course）に示す応答信号が発生する。記憶媒体を走査する際のプローブの速度Ｖが分かっており、２つの連続するマーク間の距離Ｓが分かっているときに、プローブがちょうどマーク中心に接するときにパルスを印加する場合、データ検出のためにはＴ秒ごとに１つのみの読み取りパルスを発生させることになるのでＴ＝Ｓ／Ｖとなる。この瞬間は分からないので、プローブがクロック・マークからクロック・マークへと移動する間のプローブの偏向をサンプリングするために期間Ｔ内に一連のパルスを発生させる。１／Ｔより高い割合でこの読み取りパルスを印加することをオーバーサンプリングと称する。オーバーサンプリングは、プローブがマーク中心に接する瞬間を判定する助けとなる。これは、優先的には、クロック決定ユニットの一部である推定回路によって実現される。推定回路によってこの瞬間を知ることにより、ある周波数と位相を有するその後の読み取りパルスのクロックが決まり、プローブがマーク中心に交差する瞬間に近似する瞬間にこの読み取りパルスを印加する。この初期のクロック決定のために、記憶媒体は優先的にあるクロック・マーク・パターンを含む。このクロック・マーク・パターンは、優先的に、プローブの偏向を生じさせるクロック・マークだけを含む。くぼみまたは平坦部によってマークを表すことができる場合、クロック・マーク・パターンは、通例は２進値「１」を表す一連のくぼみを含む。
【００２０】
別の好ましい実施形態では、記憶媒体は、クロックを決定するための別のクロック・マーク・パターンを備える。この第２のクロック・マーク・パターンは、上述の第１の近似によって決定されたクロックの調整を助ける。このプロセスをクロック・トラッキングと称する。したがって、クロック決定ユニットは、好ましくは、クロック位相の調整を決定するのに用いられる２次ループ・フィルタを備える。
【００２１】
別の好ましい実施形態では、記憶媒体はさらに、マーク分類のための閾値を決定する閾値マーク・パターンを備える。読み取りパルスを印加することによりマークを検出するときには、この読み取りパルスに対する応答がある基準を満たすかどうか評価しなければならない。これには応答信号と閾値の比較を含めてもよい。応答信号が閾値を上回る場合にはくぼみと例えば２進数「１」が検出され、閾値を上回らない場合は２進数「０」が検出される。閾値は一般に、応答信号を分類し、可能性としてはいくつかある値のうちどれが検出されたマークによって表されているかを判定するのを助ける。それに対応するマーク・パターンを使用して閾値レベルを決定する。くぼみまたは平坦部によってマークを表すことができる場合、閾値のマーク・パターンは、通例は２進値「１」を表す一連のくぼみを含む。この場合もオーバーサンプリングを適用することにより、プローブがマーク中心に接する推定の瞬間と、第１の瞬間からＴ／２秒の間隔をあけた別の瞬間に得られる応答信号の値が１つの期間Ｔ内に識別される。さらなる好ましい実施形態では、制御ユニットは、優先的には応答値から平均値を計算する平均ステップを適用することにより閾値を決定する平均ユニットを備える。数区間の継続時間Ｔにわたる平均値を再度平均して、閾値を表す最終結果を得ることができる。
【００２２】
第１のクロック・マーク・パターンおよび閾値マーク・パターンはともに優先的には「１」を表すくぼみマークを含むので、これらのパターンを併合して共通のクロックおよび閾値のマーク・パターンとして、第１のクロック近似と閾値を並行して決定することさえ可能である。
【００２３】
別の好ましい実施形態では、記憶媒体は、第２のクロック・マーク・パターンの始まりを示す指示マーク・パターンを備える。プローブの走査方向に従った好ましいマーク・パターンの順序は、第１のクロック・マーク・パターン、閾値マーク・パターン、指示マーク・パターン、そして第２のクロック・マーク・パターンの順である。したがって、指示マーク・パターンは、いつ第２のクロック・マーク・パターンが始まるかを示す。この第２のクロック・マーク・パターンの開始を認識することは、次の理由から重要である。第１のクロック・マーク・パターン、閾値マーク・パターン、および指示マーク・パターンは優先的にヘッダ・フィールドにともに配置される。このヘッダ・フィールドはオーバーサンプリング・モードで走査され、記憶データなどを表す他のマークは同時には読み取らない。一方、高データ転送速度を実現するためにチップ型プローブのアレイによる並行したデータ・フィールドの走査が好ましい。第２のクロック・マーク・パターンは、優先的に、ヘッダ・フィールドではなく、他のデータ・フィールドがそれに関連付けられたプローブによって読み取られるのと同時に関連付けられたプローブによって走査および読み取りが行われるクロック・マーク・フィールドに配置する。これにより、フィールド全体を走査しながらクロックの調整を進行させることができる。この好ましい考え方では、データ・フィールドを走査するプローブに読み取りパルスを発する前に最初のタイミング回復を行い閾値を決定できるように、ヘッダ・フィールドを他のフィールドのうち１つのみに隣接させていわば露出した位置に配置する。ヘッダ・フィールドを走査するプローブにオーバーサンプリング・パルスを発生することによりヘッダ・フィールドを読み取り、クロックが決定され、そして閾値が決定されると、走査プローブは第２のクロック・マーク・パターンを含むクロック・マーク・フィールドへ移動する。この時に各自に関連付けられたプローブによる多くのデータ・フィールドの同時の読み取りが開始される。これは、記憶媒体上のフィールドの配置に起因する。この意味で、走査プローブは、指示マーク・パターンが存在しなければ、第１のクロック・マーク・パターンを含むクロック・マーク・フィールドの開始部を検出することができない。一方で、クロック・マーク・フィールドの開始部とともに他の多くのデータ・フィールドのデータ読み取りプロセスが開始するので、この推移情報は不可欠である。したがって、データを読み取り、応答信号を得るために、この瞬間以後は決定されたクロックで読み取りパルスを発生させなければならない。したがって、指示マーク・パターンは、ヘッダ・フィールドからクロック・マーク・フィールドへ、したがってデータ読み取りの開始への移行を表している。この指示マーク・パターンは、ヘッダ・フィールドの最後を示すために交互に並んだくぼみと平坦部のマークを備えることが好ましい。したがって、制御ユニットは、通例は相関フィルタを含む指示パターン検出ユニットを備える。
【００２４】
上述のように、別の好ましい実施形態で記憶装置はチップ型プローブのアレイを含む。記憶媒体はフィールドを含み、各フィールドはそれに関連付けられた１つのプローブで走査する。フィールドの１つはクロック・マーク、少なくとも第２のクロック・マーク・パターンを含む。本発明によれば、フィールドはマークの集合によって定義され、すべてのマークを同一のプローブで走査し、プローブはそれに関連付けられたフィールドの走査を担う。通例、プローブはそれに関連付けられたフィールドの走査を独占的に担い、そのフィールドを担当するプローブは他にないが、特殊な走査動作には例外を認めることができる。一方、走査動作を行うためにいくつかのフィールドに単一のプローブを関連付けることができる。１つのフィールドにクロック・マークを提供すると容量の損失が少なく、そのフィールドは通例他のすべてのデータ記憶フィールドと同じ特性を有する。このようなマルチ・プローブ・アレイの総合的な利点は、多くあるいはすべてのフィールドの走査を並行して行える点である。高密度のマーク走査が可能なチップ型プローブを使用すると、クロック・マーク・データに迅速に達することができ、他のフィールドの走査を継続しながらクロック・マーク走査に続く動作を開始することができる。完全な並行性がサポートされる。
【００２５】
別の好ましい実施形態では、クロック・マークを備えるフィールドは、走査モードを操作するためのデータを表すマークだけを含む。この操作データは、走査モードをどのように操作あるいは調整するかについての情報を与える。この操作データは、媒体表面の上方あるいは表面上にプローブをどのように配置する、あるいは位置合わせするかという方式を含むことが可能であるがこれに限定しない。走査モードを操作するための操作データは、基本的に記憶データは読み取ることが可能であるが一般には記憶データにデータ記憶管理などに関する情報は含まれないような方式で記憶装置を操作するための動作を提供する。重要なのは技術的に記憶装置を操作することである。優先的には走査モードはすべてのあるいは少なくとも大半のフィールドに並行して適用されるので、このような実施形態は非常に有用である。したがって、クロック・マーク・フィールドはその始めから最後まで他の多くのフィールドと同時に走査される。この結果、この好ましい実施形態では、クロック・マーク・フィールドはその最後のマークにもクロック情報を担持する（ｄｅｌｉｖｅｒ）ので、データ・マークと同時にクロック・マークを走査し、読み取ることができ、したがって各フィールドの最後のマークを走査するまでクロックを更新することができる。これによりフィールドの走査中に継続的にクロックを調整する制御ループが行われ、調整ステップは小さい時間定数で行われる。
【００２６】
別の好ましい実施形態では、各フィールドに、関連付けられたプローブが走査モードで追従する複数のトラックがある。それに応じてプローブは２次元配列で並べられる。走査モードで各プローブはそれに関連付けられたフィールドのトラックに接触する。記憶装置は２次元で構成され、高密度でデータを記憶することができる。別の好ましい実施形態では、各フィールドに複数の直線トラックがあり、トラックは平行に配列されている。トラックの形状によって走査方向が決まり、したがってプローブと記憶媒体との相対的な運動が決まるため、回転記憶媒体の円形に配列されたトラックとは異なり、この実施形態は多数の記憶フィールドのｘ／ｙ走査、特に並行ｘ／ｙ走査のための設計である。
【００２７】
別の好ましい実施形態では、ヘッダ・フィールドおよびクロック・マーク・フィールドが同じ数のトラックを有し、各トラックは同じマーク・パターンを含む。各トラックに同じマーク・パターンを提供するので、各トラックを走査する際にクロックを決定することができる。
【００２８】
別の好ましい実施形態では、制御ユニットが、記憶フィールドの走査中に多くあるいはすべてのプローブにパルス状の読み取り信号を印加するように設計される。記憶媒体全体の総マーク数に対するクロック・マークの比を最小にする点から、最初のステップでは１つのフィールドだけにクロック・マーク、特に第２のクロック・マーク・パターンを提供する。これらのクロック・マークは、すべての他の記憶フィールドの読み取りプロセスのクロックを決定する役割を担う。この読み取りプロセスには、プローブがマーク中心位置に接するときに１／Ｔの割合で読み取りパルスを発生させることが含まれる。この好ましい実施形態では、すべてのフィールドにそれ自体のクロック・マークを記憶させることを回避する。クロックによって決まる周波数および位相を有する、読み取り、書き込み、または消去パルスを生成するための適切な電気回路が記憶フィールドごとに提供される。
【００２９】
別の好ましい実施形態では、記憶媒体は、クロック・マークを含む少なくとも第２のフィールドを備える。クロック・フィールドは多くあるいはすべてのデータ・フィールドにクロック情報を伝えるので、第１のフィールドまたは第１のフィールドに対応するチップが損傷すると、すべての他のデータ・フィールドの走査あるいは少なくとも読み取りが妨げられる恐れがある。クロック・マークを含む少なくとも第２のフィールドを提供することによりこの欠点が克服され、例えばかき傷により第１のフィールドが損傷した場合でも走査動作を保証することができる。
【００３０】
別の好ましい実施形態では、プローブがカンチレバーとチップを備える。このプローブ実施形態は接触走査を行うように構成される。カンチレバーはばね特性を備える。
【００３１】
別の好ましい実施形態では、クロック・マークは基本的に、記憶された、あるいは記憶しようとするデータを表すマークと同じ形状である。クロック・マークとデータ・マークはともに、優先的に、同じ技術で書き込まれ、したがって同じ基本形状を示す。これによりクロック・マーク・パターンを生成する際の労力が低減する。書き込むのがクロック・マークであるかデータ・マークであるかに関係なく、単一の書き込み技術を適用することができる。
【００３２】
別の好ましい実施形態では、マークは、記憶媒体層の領域形状的な特性により特徴付けられる。領域形状的なマークは、カンチレバー式プローブによる接触モードの走査を支援する。
【００３３】
別の好ましい実施形態では、マークは層のくぼみまたは平坦部である。この実施形態は、熱機械的な書き込み技術をサポートする。熱機械的な書き込みでは、記憶媒体の適切な層（ポリマー層が好ましい）に押し付けながらチップを加熱し、チップの下の領域が融解するとくぼみが形成される。
【００３４】
別の好ましい実施形態では、くぼみ型のマークは断面がほぼ対称形の円錐形の壁面を有する。この形状は、上述の熱機械的な書き込みの結果である。この種のくぼみ形状の利点は、先鋭なチップで高解像度の走査を行えることである。このようなくぼみマークを走査する際は、くぼみの存在を検出できるだけでなく、くぼみマークの中でチップがくぼみに交差する位置も検出することができる。中心から離れたくぼみの側壁にチップが置かれるとそれを検出することができる。
【００３５】
記憶装置のさらなる実施形態は、クロック・マークを消去させない、あるいはその上に再書き込みを行わせない保護回路を備える。装置のユーザによって再書き込みまたは消去される可能性のある非操作データを表すマーク、すなわちデータ・マークと異なり、クロック・マークが担持する情報はあらゆる走査プロセスで利用できるので、閾値パターンおよび指示パターンのマークをも含むクロック・マークは恒久的に記憶媒体に記憶しておかなければならない。少なくともこのようなマークが消去可能あるいは再書き込み可能である場合、保護回路は、これらマークの消去あるいは再書き込みを妨げるような設計であることが好ましい。このような保護回路の設計は、記憶媒体上のマークが一般に消去可能あるいは再書き込み可能である方式に依存する。消去または再書き込みが、プローブに高電流パルスを印加して記憶媒体の一部を融解させる熱を生成することにより熱機械的に行われる場合、好ましい保護回路は、クロック・マークが書き込まれた後に、操作データ・フィールドの走査プローブに接続された電流制限手段を備える。クロック・マークの書き込みは、優先的に、記憶装置の製造者によって行う。
【００３６】
本発明の別の態様によれば、記憶装置を操作する方法が特許請求され、この方法は、記憶媒体のクロック・マークをプローブで走査することと、クロック・マーク検出のために読み取りパルスを提供することと、読み取りパルスに対する応答に応じてクロックを決定することと、データを表す記憶媒体のマークを走査し、データ検出のためにパルス状の読み取り信号を提供することとを含み、読み取り信号はクロックに従って生成される。
【００３７】
別の好ましい実施形態では、記憶媒体の複数のフィールドにデータ・マークを配置し、このフィールドは追加的なプローブによって同時に走査し、パルス状の読み取り信号を用いてすべてのフィールドの読み取り動作を行う。
【００３８】
別の好ましい実施形態では、オーバーサンプリング読み取りパルスを用いてクロック・マークを読み取る。
【００３９】
別の好ましい実施形態では、対応する第１のクロック・マーク・パターンを走査する第１のステップでクロックを決定する。
【００４０】
別の好ましい実施形態では、相関法を使用してクロックの初期の位相調整を推定する。
【００４１】
別の好ましい実施形態では、データ・マーク検出のためにパルス状の読み取り信号を印加する前に初期の位相調整を決定する。
【００４２】
別の好ましい実施形態では、別のクロック・マーク・パターンを走査する第２のステップで、決定されたクロックを調整する。
【００４３】
別の好ましい実施形態では、データ・マークに読み取りパルスを印加しながら同時にクロックを調整する。
【００４４】
別の好ましい実施形態では、閾値マーク・パターンを走査する際にマーク分類のための閾値を決定する。
【００４５】
この方法とその実施形態の利点は、上述の本発明による装置とその実施形態の利点に従う。
【００４６】
本発明およびその実施形態は、現在の時点では好ましいものの本発明による実施形態を例証する以下の詳細な説明を添付図面と併せて参照することにより、より完全に理解されよう。
【００４７】
異なる図は、同様あるいは同一の内容をもつ要素を表す同一の参照符号を含む可能性がある。
【００４８】
【発明の実施の形態】
図１は、本発明による記憶装置の透視図を示す。基板１１とポリマー層１２からなる記憶媒体１は、複数のプローブ２１を有するプローブ・アレイ２と向かい合っている。
【００４９】
プローブ２１は、板状の結合要素２２に機械的に結合されている。結合要素２２は説明のためだけに透明にし、一端で切り開いている。図８は、単一のプローブ２１の透視図である。プローブ２１は、その端にチップ２１２を有するばね式カンチレバー２１１を備える。カンチレバー２１１は縦の力に反応する。プローブ２１はさらに、カンチレバー２１１の脚部とチップ２１２の間にヒータ・プラットフォーム２１３を備える。
【００５０】
マークは、熱機械技術を使用して記憶媒体にかき込まれる。プローブ２１により局所的な力がポリマー層１２に加えられる。接触モード中に電流または電圧のパルスによってヒータ・プラットフォーム２１３を加熱することによってポリマー層１２を軟化させ、これによりポリマー層１２は、チップ２１２がポリマー層１２に接触した個所で局所的に軟化する。この結果、図９に示すように、ナノスケールの直径ｄの小さなくぼみマーク５がポリマー層１２に形成される。
【００５１】
データを読み取るために、ポリマー層１２を一定の速度でプローブ・アレイ２の下で動かす。走査速度とマーク間の距離により、１秒あたりに読み取られる、あるいは書き込まれるマーク／ビットとしてシステムのデータ転送速度が決まる。読み取りも熱機械の概念を用いて行う。書き込みに用いるヒータ・カンチレバー２１１に、その熱に依存する抵抗を利用して熱読み取りセンサとしての追加的機能を与える。読み取りのためには、書き込みに必要とされるほどポリマー層１２を軟化させない程度の温度で抵抗器を操作する。電力節約の理由から、カンチレバーを読み取りの目的に適した温度まで加熱するには、ＤＣ電流またはＤＣ電圧ではなく、持続時間が短い周期的な電流または電圧パルスをカンチレバーに印加する。このパルス状の読み取り信号により、データ読み取りのためのカンチレバーにおける動作温度が決まる。データの検出は、カンチレバーがトラック上を走査する際にカンチレバーに読み取りパルスを印加した結果生じた電流または電圧信号を監視することによって行う。熱の感知は、プローブ２１がくぼみマーク５の中に移動すると熱の伝達がより効率的になるためにプローブ２１と記憶媒体１との熱伝導が変化するという事実を利用する。カンチレバーのチップ２１２がポリマーのくぼみマーク５の中に移動するとヒータとポリマーの距離が短くなるため、プローブの温度はより効率的な空気を通じた熱伝達によって低下する。くぼみマーク５は実際には垂直の壁面を有さないので、図９に示すように記憶媒体１の円錐形のくぼみとしてモデル化している。チップ２１２の運動中の加熱したカンチレバー２１１の温度変化は、カンチレバーがマークの端からマークの深さが最大であるマークの中心へと下方に動くのに従った漸進的な変化である。この結果、ヒータ・プラットフォームの温度としたがってその抵抗が低下する。したがって、カンチレバー２１１がデータ・マーク上を走査する間には加熱された抵抗器の値の変化を監視することができる。
【００５２】
単に説明のために、図１ではマーク５を記憶媒体１の限られた範囲だけに示している。
【００５３】
プローブ２１は、プローブ・アレイ２を記憶媒体１に相対的に動かすか、あるいはその逆により記憶媒体１全体を走査する。図１では記憶媒体１を動かし、プローブ・アレイはその位置に固定している。矢印ｘおよびｙは走査方向を表し、矢印ｚは、プローブ・アレイ２全体を記憶媒体１に接触させる縦方向の接近および水平化の方式を表す。
【００５４】
図１には明示的に示していないが、記憶媒体１はフィールドに分割されている。アレイ２の各プローブ２１は、それ自体のデータ・フィールドだけで例えば書き込みまたは読み取りなどの走査を行う。この結果、例えば３２ｘ３２個のプローブを有する記憶装置は、３２ｘ３２＝１０２４個のフィールドを備えることになる。
【００５５】
図１には明示的に示していないが、続く図２の参照符号４２で示すように、これらのフィールドの少なくとも１つは、記憶装置がデータ読み取りのためにカンチレバーにパルスを印加するために使用するパルス状の読み取り信号のクロックを決定するためのマーク５１を含む。このパルスが発され、同時にカンチレバーがマーク中心に接する、またはマーク中心の近くにあるときにのみ信頼性のあるデータ検出を得ることができる。通常動作では、マーク５の水平距離と走査速度に対応してＴ秒ごとに１回そのようなパルスを発生させる。このパルスの持続時間は、カンチレバーがマーク５の中に入り、出るのに要する時間に比べて短い。
【００５６】
クロック・マーク・フィールドは優先的にはデバイスの製造者があらかじめ書き込むのに対して、他のデータ・フィールドは、記憶装置が再書き込み可能な特性を備える場合は事前にデータを書き込まないが、記憶装置が読み取り専用である場合は事前にデータを書き込んでおく。
【００５７】
記憶装置は、優先的に、マルチプレクサ２３によって図式的に示す行と列の時間多重化アドレッシングで操作する。図１による記憶装置は、すべてのフィールドを並行して走査することができる。記憶フィールドは、行単位または列単位で走査することもできる。プローブ２１が機械的に結合されているため、１つのプローブ２１のあらゆる動きが他のすべてのプローブ２１に加わる。
【００５８】
図２は、行と列に構成された４ｘ４個のフィールド４を有する記憶媒体１の記号的な平面図である。各フィールドはマーク５を含む。各フィールド４には記号的な９つのマーク５を示している。言うまでもなくこの種の記憶装置は解像度が許す限り多くのデータ・マークを記憶媒体１にパックすることが通例なので、この数は真の性質ではなく記号的なものにすぎない。図のフィールド４は、記憶装置を動作させるための操作データだけを含む左上隅のフィールド４２以外はすべてデータ記憶フィールド４１である。このフィールドは、すべての他のデータ・フィールド４２を読み取るために印加されるパルス状の読み取り信号のクロックを得るためのクロック・マーク５１を含んでいる。フィールド４は、分かりやすいように縁をつけている。フィールド４１、４２の始まりと終わりを定義するために、溝形状のそのような縁も記憶媒体１の上に配置することができるが、必ずしも配置されない。フィールド４は、単一のプローブ２１が担当するマーク５の範囲によって定義される。
【００５９】
また、記号的なチップ型のプローブ２１のうち数個のみをすべてのフィールド４１および４２に接触する走査位置に示している。プローブ２１は、図２に共通の配線によって記号的に表すように電気的に時間マルチプレクサ２３に接続されている。
【００６０】
左上のプローブ２１は、クロック・マーク・フィールド４２を走査する。図面が見やすいようにプローブ２１の一部のみを記号的に示している。左上のプローブは制御ユニット３に接続されている。制御ユニット３は、マークの検出したがって読み取りのためにすべてのフィールドのプローブに提供されるパルス状の読み取り信号ＲＰを出力する。クロック・マーク・フィールド４２にはオーバーサンプリング読み取りパルスを割り当てる。このオーバーサンプリング読み取りパルスに対する応答信号ＲＥＳが、図２には明示的に示していない制御ユニット３の決定部に供給される。この決定ユニットは、応答信号ＲＥＳから供給される情報からパルス状の読み取り信号ＲＰのクロックを求める。決定ユニット３１自体と制御ユニット３全体は、個々のソフトウェア・プログラムを備えるマイクロコンピュータ、あるいはハードウェアからなっても、あるいは一部をハードウェア・ロジック、一部をソフトウェアとして実施しても、あるいはその他の形で実施してもよい。決定ユニット３１は、装置制御ユニット３全体の一部であっても、別個のユニットであってもよい。一般に、用語「ユニット」は物理的なユニットというよりは機能として理解される。
【００６１】
冗長性とは基本的に、外乱に対する堅牢性を高めるために記憶媒体のいくつかの空間的に分離した領域に同じ情報を繰り返すことを意味する。継続的にクロックを決定することができるように、クロック・マークをフィールド内に繰り返すことができる。粗いレベルでは、クロック・マーク・フィールド全体を配列の少なくとももう１つのフィールドに、したがって異なる記憶媒体領域に複製することができる。この実施形態の利点は、十分な頻度でクロック情報を生成することができ、かき傷、媒体の欠陥、あるいはその他の媒体に依存する不完全性によってクロック・マーク・フィールドが破壊された際には、別のソース、すなわちもう１つのクロック・マーク・フィールドから走査情報を得られる点である。
【００６２】
優先的には、データ検出の前にいくつかのパラメータを推定する。クロック位相およびクロック周波数に加えて、読み取りチャネル全体のゲインを決定し、またデータ・レコードの境界を識別することも必要である。したがって、こうしたパラメータの決定を可能にするマークを含むヘッダ・フィールドと称するフィールドを記憶媒体に提供することが有用である。図５にフィールドの配列４を有する記憶媒体１の平面図を示し、これは、データを表すマークを含むフィールド４１、クロック・マークを表すマークを含む単一のフィールド４２、およびさらなるデータの獲得に必須である上述のパラメータの決定に用いられるマークを含むヘッダ・フィールド４３を備える。図５から、ヘッダ・フィールド４３の位置により、走査モードではこのヘッダ・フィールド４３が関連付けられたプローブによって最初に接触されることが明らかである。走査方向ＳＣＤに走査を行うとすると、マークの欠如、したがってヘッダ・フィールド４３の上方のフィールドの欠如のために、ヘッダ・フィールド走査プローブの列にあるすべての他のプローブはマークを走査することができない。プローブ・アレイ全体が同時に動くので、ヘッダ・フィールド４３をそれに関連付けられたプローブで走査している間に他の列のプローブは個々のマークを走査することができる。しかし、優先的には、この期間中にそれらのプローブには読み取りパルスを印加しない。あるいは、他の列のプローブは、マークの欠如のためにマークを走査することすらできない。これによりフィールドの特別な配置が必要になる。フィールドの列は、各列の間に間隔を空けて配列することができる。この間隔はヘッダ・フィールド４３の幅とする。
【００６３】
図６は、図５のフィールド配列４の一部の平面図である。この図には、図５のクロック・マーク・フィールド４２とヘッダ・フィールド４３を合わせて示している。クロック・マーク・フィールド４２およびヘッダ・フィールド４３はいくつかのトラックＴＲ１．．．ＴＲ１３を含む。関連付けられたプローブは、走査モードで走査方向ＳＣＤに進む。トラックＴＲ１．．．ＴＲ１３に沿って、クロックおよびその他の操作データを決定するためのマーク５１がある。図６のクロック・マーク５１は、円として表したくぼみと、図示していないがやはり論理値を表す平坦部という物理的特性を有する。マークのくぼみの存在は論理的な「１」に対応し、くぼみの非存在は論理的な「０」に対応する。ピットとも称されるくぼみはすべて名目上は同じ深さとサイズであり、トラックＴＲに沿って互いから一定の水平距離で配置されている。
【００６４】
図６から分かるように、クロック・マーク５１のある並び方がマーク・パターンＣＭＰ１、ＴＭＰ、ＩＭＰ、およびＣＭＰ２を表す。これらのマーク・パターンＣＭＰ１、ＴＭＰ、ＩＭＰ、およびＣＭＰ２は各トラックＴＲで繰り返される。フィールドは通例トラック単位で走査されるので、クロックおよびその他の操作情報を継続的に決定できることからこれは有用である。割り当てられたクロック・マーク・フィールド４２のトラックを走査し、読み取る前に、ヘッダ・フィールド４３のトラックを走査し、読み取る。ヘッダ・フィールド４３は、占める記憶媒体上の面積が他のフィールド４１または４２に比べて少ない。
【００６５】
ヘッダ・フィールド４３は、マーク・パターンＣＭＰ１、ＴＭＰ、およびＩＭＰを含み、クロック・マーク・パターン４１はマーク・パターンＣＭＰ２を含む。ヘッダ・フィールド４３の第１のクロック・マーク・パターンＣＭＰ１、閾値マーク・パターンＴＭＰ、および指示マーク・パターンＩＭＰは初期の同期のために使用され、プリアンブルとして解釈することができ、それに続くクロック・マーク・パターン・フィールド４１の第２のクロック・マーク・パターンＣＭＰ２は、すべて論理「１」で埋められており、したがって通常の読み取り動作中に最適なクロック位相をトラッキングするためのくぼみマークで全体が覆われている。プリアンブル／ヘッダ・フィールド４３からクロック・マーク・パターン・フィールド４１への推移は、残りの記憶フィールド４２に対してデータ・マークの形のデータ・レコードの開始部をも示すので、確実に検出すべきである。
【００６６】
マーク・パターンは、バイナリ・データ・ベクトルｓ_ｐ＝［ａ_０、ａ_ｓ、ａ_ｒ］により別の形で表すことができ、ａ_０は、すべてのマークが値「１」を表す第１のクロック・マーク・パターンＣＭＰ１および閾値マーク・パターンＴＭＰを表す、長さ８Ｎ_０（Ｎ_０バイト）の好ましいバイナリ・データ・ベクトルであり、ａ_ｓは、シーケンス（０，１，０，１，０，１，０，１）の反復によって与えられる、くぼみマーク・パターンＩＭＰの一部を表す長さ８Ｎ_ｓ（Ｎ_ｓバイト）の好ましいバイナリ・ベクトルであり、ａ_ｒは、指示マーク・パターンＩＭＰの第２の部分を表す、ストリング（１，０）によって与えられる長さ２のバイナリ・ベクトルである。
【００６７】
図７は図６に対応し、同じく対応するマーク・パターンを備えるヘッダ・フィールド４３およびクロック・マーク・フィールド４２を示す。唯一の違いは、縦方向に一直線に並んだマークを結合して縦方向の溝にしている点である。トラックの並び方と走査方向は同じである。この実施形態の利点は、関連付けられたプローブがトラックから縦方向にずれてセットされた場合でも、これらのフィールド４３および４２からクロック情報を得られることである。
【００６８】
初期の周波数のオフセットが、通例は±１００ＰＰＭである所定の狭い範囲内であると想定すると次のステップが続く。
１）第１のクロック・マーク・パターンＣＭＰ１を読み取り、クロック位相の第１の近似を得る。
２）閾値マーク・パターンＴＭＰを読み取り、閾値検出のための閾値を設定するのに必要とされる総チャネル・ゲインを推定する。
３）指示マーク・パターンＩＭＰを読み取り、ヘッダ・フィールド４３からクロック・マーク・フィールド４２への推移を検出する。
４）第２のクロック・マーク・パターンＣＭＰ２を読み取り、最適なクロック位相をトラッキングする。
【００６９】
記憶媒体上でプローブを動かす速度Ｖが分かり、連続するマークのマーク間隔Ｓが分かっている場合、プローブがちょうどマーク中心に接するときにパルスを発生させるとすると、一般にデータ・マーク検出のためにはＴ秒に１つのみの読み取りパルスを発生させることになり、Ｔ＝Ｓ／Ｖとなる。Ｔは変調間隔とも呼ぶ。
【００７０】
数学的には、線形の読み取りチャネル・モデルを想定すると、書き込まれたＮ個のビットからなるシーケンスのサンプリング瞬間ｔ_ｋにおける読み取りパルスに対応する応答信号（チャネル出力信号とも呼ぶ）は、
【００７１】
【数１】

と表すことができ、ａ_ｎはアルファベット｛０，１｝から取られる値を持つ２進記号であり、Ｔは変調間隔を表し、Ａは総チャネル・ゲインであり、ｇ（ｔ）は総チャネル・インパルス応答であり、εは理想的な基準クロックについての可能性としては緩慢に時間的に変化する位相のずれであり、ｗ_ｋは加法的なノイズ・サンプルである。
【００７２】
特定のプローブがクロック・マーク中心に接する特定の瞬間におけるクロックの位相は初めには分からないので、関連付けられたプローブが、クロック・マーク５１からクロック・マーク５１へと移動する際のプローブの偏向をサンプリングするためにヘッダ・フィールド４３を走査する期間Ｔ内に一連のパルスを発生させる。この一連のパルスを印加することをオーバーサンプリングとも称する。少なくとも第１のクロック・マーク・パターンＣＭＰ１のクロック・マークをオーバーサンプリングする。クロック・マーク・フィールド４１の第２のクロック・マーク・パターンＣＭＰ２も、優先的に、オーバーサンプリング・モードで読み取る。並行したマーク走査のためにより多くのチップ型プローブがある場合は、ヘッダ・フィールド４３およびクロック・マーク・フィールド４２を読み取るプローブだけにオーバーサンプリング・モードでそのフィールドのクロック・マークを走査させることが好ましい。電力消費を低減するために、他のデータ・マーク読み取りプローブにはオーバーサンプリングを行わないことが好ましい。
【００７３】
プローブに読み取りパルスを印加すると、その進路にある領域形状的なマーク構造に起因するプローブの偏向を示す応答信号が受け取られる。時間ｔにわたるオーバーサンプリング・パルスに対するこのような応答信号ＲＥＳを図９に示す。応答信号ＲＥＳは、図９でひし形の記号で示す値を有する離散信号である。図９に示す応答信号ＲＥＳの部分は、第１のクロック・マーク・パターンＣＭＰ１の２つの「１」マークを走査した応答である。図９から見出せるように、「０」のマークではプローブが偏向せず、したがって理想的には応答信号ＲＥＳに一定のゼロ・レベルを示すので、この第１のクロック・マーク・パターンＣＭＰ１は、優先的には「１」のクロック・マーク５１だけからなる。オーバーサンプリング係数は８なので、Ｔ秒につき８つのサンプルが生成される。第１のクロック・マーク・パターンＣＭＰ１のオーバーサンプリングは、クロックの初期位相を決定するのに役立つ。
【００７４】
図９にはさらに、関連付けられたプローブがマーク中心に接し、絶対的な最大値ＭＣを伝えることからマーク検出のための読み取りパルスを発生すべき瞬間ｔ１を示している。実際に印加されるオーバーサンプリング読み取りパルスでは、時間ｔ１に発生され、値ＣＰを伝えるパルスが上述の時間ｔ１およびそれに対応する値ＭＣに最も近くなる。しかし第１のクロック・マーク・パターンＣＭＰ１の走査からより適切な瞬間を求めることができる。図８は、初期位相の調整を提供する推定回路３１１のブロック図である。
【００７５】
図８によると、位相推定ユニット３１１を用いて応答信号ＲＥＳを基準信号ＲＥＦと相互に関係付けて最適な位相を推定する。関係付ける前に、応答信号ＲＥＳを平均手段３１１１に伝えてノイズおよびその他の外乱をフィルタリングする。基準信号ＲＥＦは、連続して走査される「１」、すなわちくぼみマークの理想的な応答信号を表す。基準信号ＲＥＦの時間基準は分かっている。基準信号ＲＥＦは、アナログ信号であるか、または離散値を有することができる。
【００７６】
基準信号ＲＥＦと応答信号ＲＥＳは、図８の時間ずらしブロック３１１２で表す係数τだけ基準信号ＲＥＦを応答信号ＲＥＳに対してずらす形で関係付ける。したがって、係数τは、応答信号ＲＥＳと基準信号ＲＥＦとの時間的なずらしを表す。τのすべての値について応答信号ＲＥＳと基準信号ＲＥＦの時間的に対応する値を乗算し、その乗算の結果を加算器３１１３で加算して相関値を得る。
【００７７】
最後に比較器３１１４でその相関値を比較する。比較器３１１４は、相関の加算値の最大値を検出する。基準信号ＲＥＦと応答信号ＲＥＳが最良の形で重なり合うときに最も高い相関値に達する。この検出された最高の相関値に対応する時間のずらし
【００７８】
【数２】

がある。基準信号ＲＥＦの時間のずらしが分かっているとともに、最高の相関値、およびしたがって応答信号ＲＥＳの最大値を識別するために時間のずらしτが推定されているので、応答信号ＲＥＳがその最大値に達する瞬間を推定することができ、したがってその特定の瞬間に読み取りパルスを発することができる。
【００７９】
印加される読み取りパルスがマーク中心と一致する時間の精度は、基準信号ＲＥＦが離散信号である場合には基準信号ＲＥＦのオーバーサンプリング係数に依存する。基準信号ＲＥＦに加えるオーバーサンプリング係数が大きいほど、クロック位相がより正確になり、カンチレバーがマーク中心に接するときにカンチレバーに読み取りパルスが印加される。
【００８０】
数学的には、位相のずれεの推定値
【００８１】
【数３】

は、相関法を用い、あらかじめ定義されたバイナリ・ベクトルａ_０の知識に依拠することによって得る。推定値
【００８２】
【数４】

は、
【００８３】
【数５】

によって得られ、
ｇ_ｒｅｆ（ｔ）は、実際のインパルス応答に近似するチャネルインパルス応答の１期間Ｔにわたる理想的な基準信号ＲＥＦを表し、
【００８４】
【数６】

は、周期Ｔによるｇ_ｒｅｆ（ｔ）の周期的な繰り返しを表し、
【００８５】
【数７】

は、応答信号ＲＥＳのサンプルのシーケンスを表し、
サンプルのシーケンス
【００８６】
【数８】

は、初めにｄｃオフセットを除去し、次いでＮ_Ａ＜８Ｎ_０の変調間隔にわたってチャネル出力シーケンスを平均することによって得る。
【００８７】
適正な位相を取得するには基準信号を三角波形に単純に近似させれば十分であることが認められている。したがって、複雑なチャネル識別技術は不要である。
【００８８】
少なくとも図８および９のほぼ最適な位相を決定すると、以後の読み取りパルスＲＰのクロック位相を決定する第１のステップが得られる。
【００８９】
図６に、ヘッダ・フィールド４３中で第１のクロック・マーク・パターンＣＭＰ１に続く閾値マーク・パターンＴＭＰを示す。閾値マーク・パターンＴＭＰは、マークを分類するための閾値の決定に用いられる。読み取りパルスを発生させることによりマークを検出する際には、その読み取りパルスに対する応答がある基準を満たすかどうかを評価しなければならない。これには、応答値と閾値の比較を含めることができる。応答値が閾値を上回るときにはくぼみと例えば２進数の「１」が検出され、閾値を上回らないときは２進数「０」が検出される。対応するマーク・パターンＴＭＰは、閾値の決定を支援する役割を担う。くぼみまたは平坦部によってマークを表すことができる場合、閾値マーク・パターンは、通例は２進値の「１」を表す一連のくぼみを含む。図６を参照されたい。
【００９０】
閾値マーク・パターンＴＭＰからの応答信号ＲＥＳを図１０のゲイン推定回路３１２に加える。図１１に、１期間Ｔ当たり２つのみのサンプルで２つのくぼみマークを走査する期間におけるそのような応答信号ＲＥＳを示し、これには少なくともＱ＝２のオーバーサンプリング係数が必要とされる。この２つのサンプルは、応答サンプルの１期間Ｔにおける値ＣＰおよびＬＰを識別する。上述の位相決定では、応答として値ＣＰを得るために読み取りパルスを発生させるために少なくとも暫定的な最適位相が識別されるので、それに応じて２つの読み取りパルスを配置することができる。したがって、Ｔ／２秒後に読み取りパルスを発生させると値ＬＰが得られる。図１０のように２つの個々の値ＣＰおよびＬＰを減算する。値ＣＰおよびＬＰの減算から得られる絶対値をゲインとも称する。
【００９１】
この計算を行う別の方式は、図１０で「０位相信号」と称する応答信号ＲＥＳの値ＣＰを得、Ｔ／２だけ移相した「Ｔ／２位相信号」からその値を瞬時に減算するものである。「０位相信号」で値ＣＰを得るときに同時に「Ｔ／２位相信号」で値ＬＰを得るので、２つの値ＣＰおよびＬＰを直ちに減算することができる。複数のくぼみマークを走査する際にこの計算を多数の期間Ｔの一連の値ＣＰおよびＬＰに適用すると、対応するユニット３２３によって減算の結果を平均することができる。この平均したゲインを、優先的には２で割ってマーク分類のための閾値を得る。
【００９２】
第１のクロック・マーク・パターンＣＭＰ１と閾値パターンＴＭＰはともに「１」を表すくぼみマークを含むので、この２つのパターンを併合して図６の単一のクロックおよび閾値のパターンＣＣＭＰ１にすることができ、初期の位相の取得とゲインの推定を並行して行うこともできる。
【００９３】
図６によると、順番で次のマーク・パターンは指示マーク・パターンＩＭＰである。図６および図１３に示すように、この指示または同期マーク・パターンＩＭＰは、特別な８ビット・ワード（０，１，０，１，０，１，０，１）とその後に続くバイナリ・ストリング（１，０）から構成される。
【００９４】
図１２は、指示マーク・パターン検出回路３１３のブロック図である。指示マーク・パターンの最後は、上述のクロック推定および閾値取得モードから下記のクロック・トラッキング・モードへの推移を示す。検出は相関法に基づく。同期パルスを生成してこの推移を示す。この同期パルスの生成は、まず８タップＦＩＲフィルタ３１３１により整数係数（＋１，−１，＋１，−１，＋１，−１，＋１，−１）で応答信号ＲＥＳをフィルタリングし、次いでフィルタ出力に応答信号ＲＥＳを乗算することにより行う。これにより得られる乗算器の出力シーケンスに見られる急な推移は、クロック・マーク・フィールド４２のクロック・マークの始まりと、データ記憶フィールド４１のデータの始まりを示す働きをする。乗算器出力のこの急な推移は、推移検出器３１３２によって検出する。
【００９５】
図１３は、Ｎ_ｓ＝１の場合の基本原理を表す。数の最後の列は、乗算器出力のシーケンスを表す。図１４に、時間と推移検出器３１３２の動作にわたる乗算器の出力を示す。連続した乗算器の出力値を２つの閾値１および２と比較する。乗算器出力ＭＯが閾値２未満で、次の乗算器出力値ＭＯが閾値１を上回る場合は急な推移が検出され、同期パルスが提供される。図１４で、（０ １）から（１ ０）へのデータ・パターンの逆転に従って発生する値−４から＋３への急な推移を図１２の推移検出器３１３２で検出することができる。図１０および１１によるゲインの初期の推定により、推移検出器３１３２が閾値を設定し、非常に確実にこの逆転を検出することが可能になる。ａ_ｓの長さを増すと推移の大きさも増大し、それにより厳しいノイズあるいは周波数オフセットの条件下であっても情報データの開始部の検出が極めて精密になる。
【００９６】
図１５は基本的に本発明による制御ユニット３を示し、これは決定ユニット３１、発振手段３３、およびパルス生成器３２を備える。
【００９７】
クロック・マーク走査プローブには、パルス生成器３２からオーバーサンプリング読み取りパルスＯＲＰが供給される。パルス生成器３２自体は、オーバーサンプリングを行わない読み取りパルスもデータ・マーク走査プローブに伝えることができる。パルス生成器３２は発振手段によって制御され、パルス生成器３２は決定された周波数と位相の読み取りパルスを発生する。オーバーサンプリング読み取りパルスはクロック・マーク走査プローブに印加される。例えば増幅およびフィルタリングの素子を含む熱電センサなどの適切なリードバック電子機器回路６は、印加されたオーバーサンプリング読み取りパルスＯＲＰに対する応答信号ＲＥＳを伝える。決定ユニット３１には応答信号ＲＥＳが供給される。
【００９８】
決定ユニット３１は、図６のクロック・マーク・パターン・フィールド４１の第２のクロック・マーク・パターンＣＭＰ２を使用してパルス状の読み取り信号ＲＰのクロックを決定することに関係する。このクロックの決定は、第１のクロック・マーク・パターンＣＭＰ１を使用して得られるクロックの位相と周波数を調整することによって実現される。これによりクロックの位相と周波数を決定することが可能になり、プローブがマーク中心と交差する瞬間に合わせて読み取りパルスが発生される。この継続的な微調整プロセスを最適サンプリング位相のトラッキングとも呼ぶ。
【００９９】
図１６は、クロック・マーク・フィールド４２の２つの「１」に相当するマークくぼみをオーバーサンプリング・モードで操作した際の２期間Ｔにわたる応答信号ＲＥＳを示す。図１６によると、各期間Ｔに少なくとも３つの読み取りパルスが発生され、ひし形の記号で表す個々の応答値が得られる。これら３つのサンプル値は、特に興味が持たれる。第１のクロック・マーク・パターンＣＭＰ１とそれに対応する図７の位相推定ユニット３１１を用いて得られる瞬間ｔ１１におけるＣＰ値が最も近くマーク中心に一致する。サンプル値ＡＰは、例示的なオーバーサンプリング率Ｑ＝８でパルス生成器からｔ１１よりＴ／Ｑ秒前に発されたパルスによる応答値である。サンプル値ＢＰは、時間ｔ１１からＴ／Ｑ後に発生されたパルスによる応答値である。
【０１００】
決定ユニット３１は遅延回路３１３を備え、応答信号ＲＥＳの各応答値をＴ／Ｑ秒の２倍だけ遅延させる。遅らせた値を実際の値から減ずる。特に興味深いのは、値ＡＰとＢＰの差である。オーバーサンプリング係数Ｑが十分に大きいとすると、これら２つの特定の値ＡＰとＢＰの差は、最適なサンプリング位相からの実際のサンプリング位相の偏位を示す。図１６で最適サンプリング位相を時間のマークｔ１で示しており、このときにマーク中心と時間ｔ１に発生された読み取りパルスが一致し、応答値ＭＣが生成される。
【０１０１】
この偏位Δτ_ｋはΔτ_ｋ＝ｒ_ｋＱ＋１−ｒ_ｋＱ−１として計算され、ｒ_ｋＱ＋１、ｒ_ｋＱ−１は図１６の値ＢＰおよびＡＰを表す。この位相偏位の推定値Δτ_ｋを２次ループ・フィルタ３１２に入力し、フィルタ３１２はΔＴ_ｋ＝ｓ_ｋ＋γΔτ_ｋによって与えられる出力を提供し、ここで離散時間積分器３１２１をｓ_ｋ＋１＝ｓ_ｋ＋ζΔτ_ｋとして反復的に更新する。２次ループ・フィルタ３１２は、発振手段３３の周波数および位相を制御する制御信号に位相偏位の推定値Δτ_ｋを伝える。いくつかのチューニング・パラメータが示される。
【０１０２】
このように、２次ループ・フィルタの出力ΔＴ_ｋによって発振手段３３を表す電圧制御発振器ＶＣＯの制御信号が決まる。明らかに、電圧制御発振器は、アナログ発振器として実装しても、あるいは図１５に示すように離散的な数値制御発振器ＮＣＯとして実装してもよい。前者の場合は、制御信号をデジタル領域からアナログ領域に変換するためにデジタル・アナログ変換器が必要になる。発振手段３３は、ループ中でさらなる積分器として機能する。したがって、ＮＣＯの周波数に代えて一定の制御信号ΔＴ_ｋが得られ、一方ＮＣＯの位相に代えて有限の持続時間の制御信号が得られる。
【０１０３】
上述の実施形態で示した原理と同じ基本原理は、上記で図に示したマーク・パターンを備える専用のヘッダ・フィールド４３と、クロック情報を表すクロック・マークを備える専用のクロック・マーク・フィールド４２が利用できない場合、あるいは記憶媒体を単一のプローブで走査する場合にも適用することができる。こうした場合には、少なくとも１つの指定されたデータ記憶フィールドが第１のクロック・マーク・パターンと閾値マーク・パターン、あるいは組み合わせたクロック・マーク・パターンを含み、最適な位相とゲインの推定を可能にする。クロック・マークおよびその他の操作データ・マークの最後とデータ・マークの開始の確実な指示を得るために、指示マーク・パターンも提供することが有用である。するとトラッキングは、上のセクションで提案したものに同様の決定エイド型の２次ループによって実現される。加えてタイミング情報を提供するのに使用される指定されたデータ・フィールドはオーバーサンプリング・モードで動作する。トラッキング・モード中に、オーバーサンプリング・ループ・フィルタへの入力信号は
【０１０４】
【数９】

によって与えられ、
【０１０５】
【数１０】

は検出されたビット値を表す。
【０１０６】
まとめとして、本発明の構成に関して以下の事項を開示する。
【０１０７】
（１）マーク（５）の形でデータを記憶する記憶媒体（１）と、
走査モードで前記記憶媒体（１）を走査するように設計された少なくとも１つのプローブ（２１）と、
前記走査モードでデータを検出するためにパルス状の読み取り信号（ＲＰ）を提供する制御ユニット（３）と
を備え、
前記記憶媒体（１）は、前記パルス状の信号（ＲＰ）のクロックを決定するためのマーク（５１）を備える記憶装置。
（２）前記制御ユニット（３）は、クロック・マーク走査モードで前記クロック・マーク走査プローブ（２１）にオーバーサンプリング読み取りパルス（ＯＲＰ）を提供し、
前記制御ユニット（３）は、前記オーバーサンプリング読み取りパルス（ＯＲＰ）に対する応答信号（ＲＥＳ）の入力を備え、
前記制御ユニット（３）は、前記応答信号（ＲＥＳ）に依存して前記クロックを決定する決定ユニット（３１）を備える
上記（１）に記載の記憶装置。
（３）前記記憶媒体（１）は、前記クロックの第１の近似を求めるためのクロック・マーク・パターン（ＣＭＰ１）を備える
上記（１）または（２）に記載の記憶装置。
（４）前記決定ユニット（３１）は、前記クロックの初期位相調整を決定する移動推定ユニット（３１１）を備える
上記（２）に記載の記憶装置。
（５）前記記憶媒体（１）は、前記クロックを決定するための別のクロック・マーク・パターン（ＣＭＰ２）を備える
上記（１）ないし（４）の一項に記載の記憶装置。
（６）前記決定ユニット（３１）は２次ループ・フィルタ（３１５）を備える
上記（２）に記載の記憶装置。
（７）前記記憶媒体（１）は、マーク分類のための閾値を決定する閾値マーク・パターン（ＴＭＰ）を備える
上記（１）ないし（６）の一項に記載の記憶装置。
（８）前記記憶媒体（１）は、前記第２のクロック・マーク・パターン（ＣＭＰ２）の開始を示す指示マーク・パターン（ＩＭＰ）を備える
上記（５）に記載の記憶装置。
（９）マーク・パターンが走査方向に、前記第１のクロック・マーク・パターン（ＣＭＰ１）、前記閾値マーク・パターン（ＴＭＰ）、前記指示マーク・パターン（ＩＭＰ）、前記第２のクロック・マーク・パターン（ＣＭＰ２）の順で配置される
上記（１）ないし（８）の一項に記載の記憶装置。
（１０）プローブのアレイ（２）を備え、
前記記憶媒体（１）はフィールド（４）を有し、各フィールド（４１、４２）は前記プローブ（２１）のうち関連付けられたプローブによって走査され、
前記フィールド（４２）の１つが前記クロック・マーク（５１）を含む
上記（１）ないし（９）の一項に記載の記憶装置。
（１１）前記記憶媒体（１）は、前記フィールド（４２）のうち１つのみに隣接したヘッダ・フィールド（４３）を備え、
前記ヘッダ・フィールド（４３）は、前記ヘッダ・フィールド（４３）および前記隣接するフィールドの両方を走査する関連付けられた走査プローブを有する上記（１０）に記載の記憶装置。
（１２）前記ヘッダ・フィールド（４３）は、前記第１のクロック・マーク・パターン（ＣＭＰ１）、前記閾値マーク・パターン（ＴＭＰ２）、および前記指示マーク・パターン（ＩＭＰ）を含む
上記（１１）に記載の記憶装置。
（１３）前記制御ユニット（３）は、前記パルス状の読み取り信号（ＲＰ）をいくつかのフィールド走査プローブに印加するように設計される
上記（１０）に記載の記憶装置。
（１４）記憶媒体（１）のクロック・マーク（５１）をプローブ（２１）で走査するステップと、
クロック・マーク検出のために読み取りパルス（ＯＲＰ）を提供するステップと、
前記読み取りパルス（ＯＲＰ）に対する応答（ＲＥＳ）に依存してクロックを決定するステップと、
データを表す前記記憶媒体（１）のマーク（５）を走査し、データ検出のためにパルス状の読み取り信号（ＲＰ）を提供するステップであって、前記読み取り信号（ＲＰ）は前記クロックでパルスにするステップと
を含む記憶装置を操作する方法。
（１５）データ・マーク（５）は前記記憶媒体（１）のフィールド（４１）に配列し、
追加的プローブ（２１）で同時に前記フィールド（４１）を走査し、
前記パルス状の読み取り信号（ＲＰ）により前記データ・フィールド（４１）の多くの読み取り動作を行う
上記（１４）に記載の方法。
（１６）オーバーサンプリング読み取りパルス（ＯＲＰ）によりクロック・マーク（５１）を読み取る
上記（１４）または（１５）に記載の方法。
（１７）第１のクロック・マーク・パターン（ＣＭＰ１）を走査する第１のステップで前記クロックを決定する
上記（１４）ないし（１６）の一項に記載の方法。
（１８）相関法を使用して前記クロックの初期位相調整を決定する
上記（１７）に記載の方法。
（１９）データ検出のために前記読み取りパルス（ＲＰ）を印加する前に前記初期位相調整を決定する
上記（１８）に記載の方法。
（２０）別のクロック・マーク・パターン（ＣＭＰ２）を走査する第２のステップで前記決定されたクロックを調整する
上記（１７）ないし（１９）の一項に記載の方法。
（２１）データ検出のために読み取りパルス（ＲＰ）を印加するのと同時に前記クロックを調整する
上記（２０）に記載の方法。
【図面の簡単な説明】
【図１】本発明による記憶装置の透視図である。
【図２】本発明による記号的なプローブ・アレイを備える記憶媒体の平面図である。
【図３】チップ型プローブの透視図である。
【図４】図３のチップ型プローブによって書き込まれたくぼみマークの横断面図である。
【図５】本発明による記憶媒体の平面図である。
【図６】本発明による第１の実施形態における記憶媒体のヘッダ・フィールドおよびクロック・フィールドの図である。
【図７】本発明による第２の実施形態における記憶媒体のヘッダ・フィールドおよびクロック・フィールドの図である。
【図８】本発明によるクロックの初期決定のための推定回路のブロック図である。
【図９】それに対応する入力信号の図である。
【図１０】本発明によるゲイン推定ユニットのブロック図である。
【図１１】それに対応する入力信号の図である。
【図１２】本発明による指示パターン検出回路のブロック図である。
【図１３】対応する乗算器出力値のパターンの図である。
【図１４】対応する乗算器出力信号の図である。
【図１５】本発明による制御ユニットの図である。
【図１６】それに対応する入力信号の図である。
【符号の説明】
１ 記憶媒体
３ 制御ユニット
４ フィールド
５ マーク
６ リードバック電子機器回路
２１ プローブ
２３ マルチプレクサ
３１ 決定ユニット
３３ 発振手段
３２ パルス生成器
４１ フィールド
４２ フィールド
４３ フィールド
５１ マーク
３１２ ゲイン推定回路
３１３ 指示マーク・パターン検出ユニット
３１３ 遅延回路
３２３ ユニット
３１１３ 加算器
３１１４ 比較器
３１２１ 離散時間積分器
３１３１ ８タップＦＩＲフィルタ
３１３２ 推移検出器

Claims (23)

1. マーク（５）の形でデータを記憶する記憶媒体（１）と、
   走査モードで前記記憶媒体（１）を走査するように設計された少なくとも１つのプローブ（２１）と、
   前記走査モードでデータを検出するためにパルス状の読み取り信号（ＲＰ）を提供する制御ユニット（３）と
   を備え、
   前記記憶媒体（１）は、前記パルス状の信号（ＲＰ）のクロックを決定するためのマーク（５１）を備え、
   前記制御ユニット（３）は、クロック・マーク走査モードで前記クロック・マーク走査プローブ（２１）にオーバーサンプリング読み取りパルス（ＯＲＰ）を提供し、
   前記制御ユニット（３）は、前記オーバーサンプリング読み取りパルス（ＯＲＰ）に対する応答信号（ＲＥＳ）の入力を備え、
   前記制御ユニット（３）は、前記応答信号（ＲＥＳ）に基づいて前記クロックを決定する決定ユニット（３１）を備える
   記憶装置。
2. 前記記憶媒体（１）は、前記クロックの第１の近似を求めるためのクロック・マーク・パターン（ＣＭＰ１）を備える、請求項１に記載の記憶装置。
3. マーク（５）の形でデータを記憶する記憶媒体（１）と、
   走査モードで前記記憶媒体（１）を走査するように設計された少なくとも１つのプローブ（２１）と、
   前記走査モードでデータを検出するためにパルス状の読み取り信号（ＲＰ）を提供する制御ユニット（３）と
   を備え、
   前記記憶媒体（１）は、前記パルス状の信号（ＲＰ）のクロックを決定するためのマーク（５１）を備え、
   前記記憶媒体（１）は、前記クロックの第１の近似を求めるためのクロック・マーク・パターン（ＣＭＰ１）を備える、
   記憶装置。
4. 前記決定ユニット（３１）は、前記クロックの最適な位相を推定する位相推定ユニット（３１１）を備える、請求項１に記載の記憶装置。
5. 前記決定ユニット（３１）は２次ループ・フィルタ（３１５）を備える、請求項１に記載の記憶装置。
6. マーク（５）の形でデータを記憶する記憶媒体（１）と、
   走査モードで前記記憶媒体（１）を走査するように設計された少なくとも１つのプローブ（２１）と、
   前記走査モードでデータを検出するためにパルス状の読み取り信号（ＲＰ）を提供する制御ユニット（３）と
   を備え、
   前記記憶媒体（１）は、前記パルス状の信号（ＲＰ）のクロックを決定するためのマーク（５１）を備え、
   前記記憶媒体（１）は、前記クロックを決定するための第２のクロック・マーク・パターン（ＣＭＰ２）、又はマーク分類のための閾値を決定する閾値マーク・パターン（ＴＭＰ）を備える、記憶装置。
7. 前記記憶媒体（１）は、前記クロックを決定するための第２のクロック・マーク・パターン（ＣＭＰ２）、又はマーク分類のための閾値を決定する閾値マーク・パターン（ＴＭＰ）を備える、請求項１ないし５のいずれか一項に記載の記憶装置。
8. 前記記憶媒体（１）は、前記第２のクロック・マーク・パターン（ＣＭＰ２）の開始を示す指示マーク・パターン（ＩＭＰ）を備える、請求項６又は７に記載の記憶装置。
9. マーク・パターンが走査方向に、前記第１のクロック・マーク・パターン（ＣＭＰ１）、前記閾値マーク・パターン（ＴＭＰ）、前記指示マーク・パターン（ＩＭＰ）、前記第２のクロック・マーク・パターン（ＣＭＰ２）の順で配置される、請求項６又は７に記載の記憶装置。
10. プローブのアレイ（２）を備え、
    前記記憶媒体（１）はフィールド（４）を有し、各フィールド（４１、４２）は前記プローブ（２１）のうち関連付けられたプローブによって走査され、
    前記フィールド（４２）の１つが前記クロック・マーク（５１）を含む
    請求項１ないし９のいずれか一項に記載の記憶装置。
11. 前記記憶媒体（１）は、前記フィールド（４２）のうち１つのみに隣接したヘッダ・フィールド（４３）を備え、
    前記ヘッダ・フィールド（４３）は、前記ヘッダ・フィールド（４３）および前記隣接するフィールドの両方を走査する関連付けられた走査プローブを有する、請求項１０に記載の記憶装置。
12. 前記ヘッダ・フィールド（４３）は、前記第１のクロック・マーク・パターン（ＣＭＰ１）、前記閾値マーク・パターン（ＴＭＰ２）、および前記指示マーク・パターン（ＩＭＰ）を含む、請求項１１に記載の記憶装置。
13. 前記制御ユニット（３）は、前記パルス状の読み取り信号（ＲＰ）をいくつかのフィールド走査プローブに印加するように設計される、請求項１０に記載の記憶装置。
14. 記憶装置を操作する方法であって、
    記憶媒体（１）のクロック・マーク（５１）をプローブ（２１）で走査するステップと、
    クロック・マーク検出のために読み取りパルス（ＯＲＰ）を提供するステップと、
    前記読み取りパルス（ＯＲＰ）に対する応答（ＲＥＳ）に基づいてクロックを決定するステップと、
    データを表す前記記憶媒体（１）のマーク（５）を走査し、データ検出のためにパルス状の読み取り信号（ＲＰ）を提供するステップであって、前記読み取り信号（ＲＰ）は前記クロックでパルスにする、前記提供するステップと
    を含む、前記方法。
15. データ・マーク（５）は前記記憶媒体（１）のフィールド（４１）に配列し、
    追加的プローブ（２１）で同時に前記フィールド（４１）を走査し、
    前記パルス状の読み取り信号（ＲＰ）により前記データ・フィールド（４１）の多くの読み取り動作を行う
    請求項１４に記載の方法。
16. オーバーサンプリング読み取りパルス（ＯＲＰ）によりクロック・マーク（５１）を読み取る、請求項１４または１５に記載の方法。
17. 第１のクロック・マーク・パターン（ＣＭＰ１）を走査する第１のステップで前記クロックを決定する、請求項１４ないし１６の一項に記載の方法。
18. 相関法を使用して前記クロックの初期位相調整を行う、請求項１７に記載の方法。
19. データ検出のために前記読み取りパルス（ＲＰ）を印加する前に前記初期位相調整を行う、請求項１８に記載の方法。
20. 別のクロック・マーク・パターン（ＣＭＰ２）を走査する第２のステップで前記決定されたクロックを調整する、請求項１７ないし１９のいずれか一項に記載の方法。
21. データ検出のために読み取りパルス（ＲＰ）を印加するのと同時に前記クロックを調整する、請求項２０に記載の方法。
22. マーク（５）の形でデータを記憶する記憶媒体（１）と、
    走査モードで前記記憶媒体（１）を走査するように設計された少なくとも１つのプローブ（２１）と、
    前記走査モードでデータを検出するためにパルス状の読み取り信号（ＲＰ）を提供する制御ユニット（３）と
    を備え、
    前記記憶媒体（１）は、前記パルス状の信号（ＲＰ）のクロックを決定するためのマーク（５１）を備え、
    マーク・パターンが走査方向に、前記第１のクロック・マーク・パターン（ＣＭＰ１）、前記閾値マーク・パターン（ＴＭＰ）、前記指示マーク・パターン（ＩＭＰ）、前記第２のクロック・マーク・パターン（ＣＭＰ２）の順で配置される、記憶装置。
23. マーク（５）の形でデータを記憶する記憶媒体（１）と、
    走査モードで前記記憶媒体（１）を走査するように設計された少なくとも１つのプローブ（２１）と、
    前記走査モードでデータを検出するためにパルス状の読み取り信号（ＲＰ）を提供する制御ユニット（３）と
    を備え、
    前記記憶媒体（１）は、前記パルス状の信号（ＲＰ）のクロックを決定するためのマーク（５１）を備え、
    プローブのアレイ（２）を備え、
    前記記憶媒体（１）はフィールド（４）を有し、各フィールド（４１、４２）は前記プローブ（２１）のうち関連付けられたプローブによって走査され、
    前記フィールド（４２）の１つが前記クロック・マーク（５１）を含む
    記憶装置。

Images