JP3954658B2 - コモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システム - Google Patents
コモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システム Download PDFInfo
- Publication number
- JP3954658B2 JP3954658B2 JP16656895A JP16656895A JP3954658B2 JP 3954658 B2 JP3954658 B2 JP 3954658B2 JP 16656895 A JP16656895 A JP 16656895A JP 16656895 A JP16656895 A JP 16656895A JP 3954658 B2 JP3954658 B2 JP 3954658B2
- Authority
- JP
- Japan
- Prior art keywords
- transconductor
- circuit
- common mode
- value
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
- H03F3/45955—Measuring at the input circuit of the differential amplifier
- H03F3/45964—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
- H03F3/45699—Measuring at the input circuit of the differential amplifier
- H03F3/45717—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45068—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added at the one or more outputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45078—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more inputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は，出力端子におけるコモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システムに関するものである。
【０００２】
【従来の技術】
一般的に，差動回路は広く用いられており，この差動回路においてコモンモード信号の問題は，一般的に好ましくないものとして良く知られている。
【０００３】
差動入力および差動出力の端子を有する差動トランスコンダクタの周知の事例を図４に示す。図において，共に一方で固定基準電位（通常は正電源）を有する端子ＶＣＣに接続されており，他方で，共通ノードＮＤに接続されている２つの対称分岐を示す構造により構成されている。共通ノードＮＤは，電流発生装置ＣＧを介して固定基準電位（多くの場合，アースまたは負電源）を有する別の端子ＧＮＤに接続されている。
【０００４】
図４において，電流発生装置ＣＧは，並列に接続された理想電流発生装置Ｇ２および電流発生装置ＣＧの出力インピーダンスＺによって構成されている等価並列回路によって示される。
【０００５】
一方の分岐は，直列に接続された電流発生装置Ｇ１１，ＢＪＴトランジスタＴ１１およびＭＯＳトランジスタＭ１１によって構成されており，他方の分岐は直列に接続された電流発生装置Ｇ１２，ＢＪＴトランジスタＴ１２およびＭＯＳトランジスタＭ１２によって構成されている。
【０００６】
ＢＪＴトランジスタＴ１１およびＢＪＴトランジスタＴ１２のベースは固定分極電位を有する端子ＵＴに接続されている。ＭＯＳトランジスタＭ１１およびＭＯＳトランジスタＭ１２の制御ゲートはそれぞれ第１の入力端子ＩＰ１と第２の入力端子ＩＭ１に接続されている。第１の出力端子ＯＰ１はＢＪＴトランジスタＴ１１のコレクタに接続されており，第２の出力端子ＯＭ１はＢＪＴトランジスタＴ１２のコレクタに接続されている。
【０００７】
上記のような構成の回路は，特に，低周波数において，良好なコモンモード阻止状態を示すが，電流発生装置Ｇ２において一定の電圧降下が発生する。これは供給低電圧（例えば，３Ｖ）により動作する回路において問題となる。
【０００８】
こうした理由から，端子ＮＤが，図５に示されているように，さらに，特許出願ＧＢ−Ａ−２ １７５ ７６３に開示されているように固定電位端子ＧＮＤに直接接続されるような，上記した"全差動"構造とまったく良く似た構造が提案され，"疑似差動"構造と呼ばれているものがある。
【０００９】
【発明が解決しようとする課題】
しかしながら，上記従来技術の構造にあっては，供給低電圧に関連した問題に関しては解決するが，非常に高いコモンモード・ゲイン（図５に示した回路における微分モード・ゲインと等しい）を示すという重大な問題点があった。
【００１０】
この発明は，上記問題点を解決するためになされたもので，出力端子におけるコモンモード電流信号を大幅に減少させることができるコモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システムを得ることを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために，請求項１に係るコモンモード電流信号をキャンセルする方法は，トランスコンダクタ・システムにおいて，第１の値に等しい差動モード・トランスコンダクタンスと，第２の値に等しいコモンモード・トランスコンダクタンスを有する第１のトランスコンダクタ回路の出力端子におけるコモンモード電流信号をキャンセルする方法において，前記トランスコンダクタ・システムは，さらに，第２のトランスコンダクタ回路を備え，前記第２のトランスコンダクタ回路は，前記第２の値と大きさがほぼ等しく，符号が反対のコモンモード・トランスコンダクタンスを有し，それにより低供給電圧において動作が可能であり，前記第２のトランスコンダクタ回路は，前記第２のトランスコンダクタ回路の第１の入力端子を前記第１のトランスコンダクタ回路の第１の入力端子に接続し，前記第２のトランスコンダクタ回路の第２の入力端子を前記第１のトランスコンダクタ回路の第２の入力端子に接続し，前記第２のトランスコンダクタ回路の第１の出力端子を前記第１のトランスコンダクタ回路の第１の出力端子に接続し，前記第２のトランスコンダクタ回路の第２の出力端子を前記第１のトランスコンダクタ回路の第２の出力端子に接続したことにより，前記第１のトランスコンダクタ回路に並列に接続され，かつ前記トランスコンダクタ・システムのコモンモード・トランスコンダクタンスがほぼゼロである。
【００１２】
また，請求項２に係るコモンモード電流信号をキャンセルする方法は，前記第２のトランスコンダクタ回路（Ｃ２）が，ほぼゼロの値の差動モード・トランスコンダクタンスを有しているものである。
【００１３】
また，請求項３に係るコモンモード電流信号をキャンセルする方法は，前記第１の値および第２の値がほぼ等しいものである。
【００１４】
また，請求項４に係るコモンモード電流信号をキャンセルする方法は，前記第１の値および第２の値が周波数に依存し，さらに，前記第１，第２のトランスコンダクタ回路（Ｃ１，Ｃ２）のトランスコンダクタンス間の関係が，少なくとも１つの周波数領域で満たされるものである。
【００１５】
また，請求項５に係るコモンモード電流信号をキャンセルする方法は，第１の値に等しい差動モード・トランスコンダクタンスと，第２の値に等しいコモンモード・トランスコンダクタンスを有する第１のトランスコンダクタ回路（Ｃ１）の出力端子（ＯＰ１，ＯＭ１）におけるコモンモード電流信号をキャンセルする方法において，前記第１のトランスコンダクタ回路（Ｃ１）と入力信号に並列に，第２の電流を発生するように設計され，ほぼゼロの値の差動モード・トランスコンダクタンスとほぼ前記第２の値のコモンモード・トランスコンダクタンスとを有している第２のトランスコンダクタ回路（Ｃ２）が設けられ，前記第２の電流は前記第１のトランスコンダクタ回路（Ｃ１）の前記出力端子にバイアス電流を提供するために用いられ、それによりコモンモード・ゲインが大幅に減少した差動モード・トランスコンダクタ出力が得られるものである。
【００１６】
また，請求項６に係るトランスコンダクタ・システムは，第１の値に等しい差動モード・トランスコンダクタンスと，第２の値に等しいコモンモード・トランスコンダクタンスとを有し，第１および第２の入力端子と第１および第２の出力端子とを有する第１のトランスコンダクタ回路と，前記第２の値と大きさがほぼ等しく，符号が反対のコモンモード・トランスコンダクタンスを有し，第１および第２の入力端子と第１および第２の出力端子とを有する第２のトランスコンダクタ回路とを備え，前記第２のトランスコンダクタ回路は，前記第２のトランスコンダクタ回路の第１の入力端子を前記第１のトランスコンダクタ回路の第１の入力端子に接続し，前記第２のトランスコンダクタ回路の第２の入力端子を前記第１のトランスコンダクタ回路の第２の入力端子に接続し，前記第２のトランスコンダクタ回路の第１の出力端子を前記第１のトランスコンダクタ回路の第１の出力端子に接続し，前記第２のトランスコンダクタ回路の第２の出力端子を前記第１のトランスコンダクタ回路の第２の出力端子に接続したことにより，前記第１のトランスコンダクタ回路に並列に接続され，かつ前記トランスコンダクタ・システムのコモンモード・トランスコンダクタンスがほぼゼロである。
【００１７】
また，請求項７に係るトランスコンダクタ・システムは，前記第２のトランスコンダクタ回路（Ｃ２）が，その制御端子が前記第２のトランスコンダクタ回路の入力端子に接続されており，残りの端子が相互に接続されている２つの入力トランジスタ（Ｍ２１，Ｍ２２）を有しており，電力供給接続に直接接続されている。
【００１８】
また，請求項８に係るトランスコンダクタ・システムは，前記第１のトランスコンダクタ回路（Ｃ１）が，疑似差動タイプであり，前記残りの端子のうちの２つだけが相互に接続されていることを除けば，前記第２のトランスコンダクタ回路（Ｃ２）と同じである。
【００１９】
また，請求項９に係るトランスコンダクタ・システムは，前記第１，第２のトランスコンダクタ回路（Ｃ１，Ｃ２）はそれぞれ固定値を有するバイアス電流を発生するバイアス電流発生装置の対に接続され，前記バイアス電流は，前記第２のトランスコンダクタ回路がない場合に，前記第１のトランスコンダクタ回路（Ｃ１）がその入力端子で，通常の動作条件下において前記システムの入力端子において予想されるコモンモード電圧を印加されたときにゼロ出力電流を判定するための値に対応する固定値を有するものである。
【００２０】
また，請求項１０に係るトランスコンダクタ・システムは，少なくとも１つのバイアス電流発生装置（Ｍ３１，Ｍ３２）を備えた第１のトランスコンダクタ回路（Ｃ１）を含み，さらに，その入力端子が入力信号に並列に前記第１のトランスコンダクタ回路の前記入力端子に接続されていると同時に，差動モード・トランスコンダクタンスがほぼゼロの値で，また，出力端子が，前記第１のトランスコンダクタ回路（Ｃ１）の出力電流がその入力端子でのコモンモード電圧が変動してもゼロのままであるように前記バイアス電流発生装置（Ｍ３１，Ｍ３２）に接続されている，少なくとも１つのバイアス電流発生装置（Ｍ２１，Ｍ２２，Ｔ２）を具備している第２のトランスコンダクタ回路（Ｃ２）から構成されているものである。
【００２１】
また，請求項１１に係るトランスコンダクタ・システムは，前記少なくとも１つの電流発生装置（Ｍ３１，Ｍ３２）が，前記第２のトランスコンダクタ回路（Ｃ２）の出力によって誘導される，少なくとも１つの電流ミラー（Ｍ４）を含んでいるものである。
【００２２】
また，請求項１２に係るトランスコンダクタ・システムは，前記第１，第２のトランスコンダクタ回路が，電力供給接続に直接接続され，前記第１のトランスコンダクタ回路（Ｃ１）が，それぞれ差動の各分岐に対応する２つの等しい電流発生装置（Ｍ３１，Ｍ３２）により構成されているものである。
また，請求項１３に係る集積回路トランスコンダクタ・ステージは，差動入力信号を受け取り，それに応じて第１のコモンモード・ゲイン値と第１の差動モード・ゲイン値を持つ第１の電流出力を供給するように接続された第１の疑似差動トランスコンダクタ・ステージと，前記差動入力信号を受取り、それに応じて第２のコモンモード・ゲイン値とほぼゼロの差動モード・ゲイン値とを持つ第２の電流出力を供給するように接続された第２の疑似差動トランスコンダクタ・ステージと，を備え，前記第１および第２の電流出力は相互に結合され、前記第２のトランスコンダクタ・ステージの前記第２のコモンモード・ゲイン値が前記第１のトランスコンダクタ・ステージの前記第１のトランスコンダクタ・ステージの前記第１のコモンモード・ゲイン値を相殺し、その結果正味のコモンモード・ゲイン値がほぼゼロである。
さらに，請求項１４に係る集積回路トランスコンダクタ・ステージは，ともに第１の電力供給接続に直接接続された第１のチャンネル導電型のそれぞれのソース領域と，差動入力信号を受け取るように接続されたそれぞれのゲートと，差動トランスコンダクタ出力端子に可変電流寄与を供給するそれぞれのドレーンとを有する，第１の疑似差動電解効果トランジスタ対と，ともに第１の電力供給接続に直接接続された第１のチャンネル導電型のそれぞれのソース領域と，前記差動入力信号を受け取るように接続されたそれぞれのゲートと，ダイオードを接続した付加トランジスタの第２導電型ドレーン領域に可変電流寄与を供給するように接続されたそれぞれのドレーンとを有する，第２の疑似差動トランジスタ対とを備え，前記第１および第２の追加電解効果トランジスタは，それぞれ前記ドレーンに接続されたゲートと，前記ダイオードを接続した付加トランジスタのゲートとを有し，かつ，それぞれ前記第１のトランジスタ対の各１つとそれぞれの出力端子とに電流を印加するように接続されたドレーンを有し，それにより，低供給電圧において動作が可能であり，前記差動トランスコンダクタ出力が前記出力端子において生成され，大幅にコモンモード・ゲインが減少するものである。
【００２３】
【作用】
高コモンモード・トランスコンダクタンスを有する第１のトランスコンダクタ回路に，第１のトランスコンダクタ回路のそれとほぼ等しい大きさの，ただし符号が逆のコモンモード・トランスコンダクタンスを有する第２のトランスコンダクタ回路を入力信号に並列に接続することによって構成されるトランスコンダクタ・システムにあっては，コモンモード・トランスコンダクタンスがほぼゼロとなる。
【００２４】
この回路の周波数特性に関しては，電流反転の速度によって限定される。それら電子装置のパラメータが理想的な状態にあり，電流ミラーが１つの極を誘発すると仮定すれば，そして，そうした極がかなり高く，すなわち，電流ミラーが高速であれば，"十分に差動的な"タイプの回路によって得ることができる値をさらに上回るコモンモード阻止能力を得ることができる。
【００２５】
これら２つの回路は好適に一体化することができ，構成部品の数，および集積化に必要な面積の削減と，さらに，この発明の指示に従った性能およびシステムの改良をもたらす。
【００２６】
【実施例】
以下，この発明に係るコモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システムの実施例を図面に基づいて説明する。図１に示した本実施例に係るシステムは，２つの入力端子ＩＰおよびＩＭと，２つの出力端子ＯＰおよびＯＭとを有している。それは，２つの入力端子ＩＰ１とＩＭ１および２つの出力端子ＯＰ１とＯＭ１を有する第１のトランスコンダクタ回路Ｃ１と，２つの入力端子ＩＰ２とＩＭ２および２つの出力端子ＯＰ２とＯＭ２を有する第２のトランスコンダクタ回路Ｃ２とから構成されている。第１，第２のトランスコンダクタ回路Ｃ１，Ｃ２は相互に、かつ入力信号に並列に接続されている。
【００２７】
コモンモード・トランスコンダクタンスが，第１のトランスコンダクタ回路Ｃ１と大きさがほぼ同じで，符号が反対であるようにトランスコンダクタ回路Ｃ２を配置すると，こうしたトランスコンダクタ・システムにあってはコモンモード・トランスコンダクタンスはほぼゼロとなる。
【００２８】
当然であるが，このシステムの差動モード・トランスコンダクタンスが２つのトランスコンダクタ回路Ｃ１およびＣ２の合計となり，有限の値となるようにするため，同様の関係を差動モード・トランスコンダクタンス間にも適用してはならない。
【００２９】
図２は，図１に示したシステム（２つのトランスコンダクタ回路Ｃ１，Ｃ２により構成されている）の一実施例を示しており，ここでは，図面を見やすくするために，種々の入力および出力端子間の接続を図示しない。
【００３０】
第２のトランスコンダクタ回路Ｃ１の位相は，図５に示した従来における回路のそれと正確に一致しているが，トランスコンダクタ回路Ｃ２は，ＭＯＳ入力トランジスタのドレイン端子も共に電気的に接続されていることを除けば，図５に示した回路の位相と同じである。こうした接続により，コモンモード・トランスコンダクタンスは変化せず，差動モード・トランスコンダクタンスはほぼゼロとなる。
【００３１】
図２に示した２つのトランスコンダクタ回路Ｃ１およびＣ２の出力端子は，図１あるいは図２に明確には示されていない適切な回路を介して接続されるべきであり，これによって，例えば，回路ミラーを用いることにより，コモンモード・トランスコンダクタンスの符号を希望通りに逆転することが可能になる。
【００３２】
図１に示したシステムの差動モード・トランスコンダクタンスは，その場合，第１のトランスコンダクタ回路Ｃ１の差動モード・トランスコンダクタンスとほぼ一致する。
【００３３】
この時点までの，トランスコンダクタンスに関するこれらの観察結果は，周波数に合わせた変動を許さない。したがって，当然，それらは少なくとも，そのトランスコンダクタ・システムの作動範囲で満たされねばならない。
【００３４】
トランスコンダクタ回路Ｃ２の１つの分岐は，直列に接続された電流発生装置Ｇ２１，ＢＪＴトランジスタＴ２１およびＭＯＳトランジスタＭ２１と，もう１つの直列構成による電流発生装置Ｇ２２，ＢＪＴトランジスタＴ２２およびＭＯＳトランジスタＭ２２によって構成されている。ＢＪＴトランジスタＴ２１およびＴ２２のベースは固定分極電位を有する端子ＵＴと接続されている。ＭＯＳトランジスタＭ２１およびＭ２２の制御ゲートはそれぞれ第１の入力端子ＩＰ２および第２の入力端子ＩＭ２に接続されている。第１の出力端子ＯＰ２はＢＪＴトランジスタＴ２１のコレクタに接続されており，第２の出力端子ＯＭ２はＢＪＴトランジスタＴ２２のコレクタに接続されている。
【００３５】
図２には，電流発生装置Ｇ１１，Ｇ１２，Ｇ２１，Ｇ２２によって発生された電流を制御するために設計された別の固定分極電位を有する他の端子ＵＧが示されている。
【００３６】
端子ＵＧの電位は，第２のトランスコンダクタ回路Ｃ２がない場合，通常の動作条件下で，第１のトランスコンダクタ回路Ｃ１に対し，そのシステム入力端子で予想される電圧と等しいコモンモード電圧を印加することにより，システム出力はゼロになるような方法で選択される。こうした方法によれば，コモンモードをキャンセルする必要性が最小限化される。
【００３７】
図２に示した場合と同様の，完全に対称的構造にあっては，相同の装置はできるだけ同一にしなければならない。この場合，端子ＵＧの電位の選択はかなり自由になる。
【００３８】
図３は，本発明に係るトランスコンダクタ・システムの特に好適な他の実施例を示している。これは，電流発生装置Ｇ１１とＧ１２が２つのＭＯＳトランジスタＭ３１およびＭ３２を用いて設けられている図１に示したトランスコンダクタ回路Ｃ１と同一の第１のトランスコンダクタンス回路と，２つのＢＪＴトランジスタＴ２１およびＴ２２が単一のＢＪＴトランジスタＴ２と置き換えられたものであり，そして，２つの電流発生装置Ｇ２１およびＧ２２が単一のＭＯＳトランジスタＭ４により置き換えられている，図１に示したトランスコンダクタ回路Ｃ２に類似した第２のトランスコンダクタ回路によって構成されている。
【００３９】
端子ＵＧが，ＭＯＳトランジスタＭ４のドレイン端子によって電気的に接続されている点に留意することが重要である。こうした方法で，ＭＯＳトランジスタＭ３１およびＭ３２はＭＯＳトランジスタＭ４との組み合わせで，２つの電流ミラーを形成する。反転された電流はその入力端子でコモンモード電圧に影響を受ける第２のトランスコンダクタ回路によって発生させられたものである。ＭＯＳトランジスタＭ１１およびＭ１２の面積の半分に等しいＭＯＳトランジスタＭ２１およびＭ２２の面積を指定することによって，入力端子でのコモンモード信号の重み付け合計が得られる。
【００４０】
次に，上記電流ミラーを介して，符号反転およびコモンモード電流信号の出力端子への伝送が開始される。
【００４１】
この回路の周波数特性に関しては，電流反転の速度によって限定される。それら電子装置のパラメータが理想的な状態にあり，電流ミラーが１つの極を誘発すると仮定すれば，そして，そうした極がかなり高く，すなわち，電流ミラーが高速であれば，"十分に差動的な"タイプの回路によって得ることができる値をさらに上回るコモンモード阻止能力を得ることができる。
【００４２】
この電流ミラーを高速化するためには，図３に示した構造に代えて，チャンネルがより短く，したがって，より高速な処理が可能な装置を等しい圧力抵抗で用いることができるようにする"カスコード"構造の使用が可能になる。
【００４３】
例えば，"十分に差動的な"回路のためにであっても，本発明の示唆するところを使用するうえで阻害するものはなにもない。さらに，コモンモード信号を"待機"値，そして差動モード信号を該値との差とみなせば，非差動回路にも用いることが可能になる。
【００４４】
【発明の効果】
以上，説明した通り，この発明に係るコモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システムにあっては，出力端子におけるコモンモード電流信号を大幅に減少させることができる。
【図面の簡単な説明】
【図１】本発明に係るトランスコンダクタ・システムの構成を示す説明図である。
【図２】図１に示したシステムの詳細を示す回路図である。
【図３】本発明に係るトランスコンダクタ・システムの他の実施例を示す回路図である。
【図４】従来における“十分に差動的な”タイプのトランスコンダクタの構成を示す回路図である。
【図５】従来における“疑似差動的な”トランスコンダクタの構成を示す回路図である。
【符号の説明】
Ｃ１ 第１のトランスコンダクタ回路
Ｃ２ 第２のトランスコンダクタ回路
ＯＰ１ 出力端子
ＯＭ１ 出力端子
Ｍ２１，Ｍ２２ ＭＯＳトランジスタ
Ｇ１１，Ｇ１２，Ｇ２１，Ｇ２２ 電流発生装置
Ｍ３１，Ｍ３２ ＭＯＳトタンジスタ
Ｔ２ ＢＪＴトランジタ
Ｍ４ ＭＯＳトタンジスタ
【産業上の利用分野】
本発明は，出力端子におけるコモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システムに関するものである。
【０００２】
【従来の技術】
一般的に，差動回路は広く用いられており，この差動回路においてコモンモード信号の問題は，一般的に好ましくないものとして良く知られている。
【０００３】
差動入力および差動出力の端子を有する差動トランスコンダクタの周知の事例を図４に示す。図において，共に一方で固定基準電位（通常は正電源）を有する端子ＶＣＣに接続されており，他方で，共通ノードＮＤに接続されている２つの対称分岐を示す構造により構成されている。共通ノードＮＤは，電流発生装置ＣＧを介して固定基準電位（多くの場合，アースまたは負電源）を有する別の端子ＧＮＤに接続されている。
【０００４】
図４において，電流発生装置ＣＧは，並列に接続された理想電流発生装置Ｇ２および電流発生装置ＣＧの出力インピーダンスＺによって構成されている等価並列回路によって示される。
【０００５】
一方の分岐は，直列に接続された電流発生装置Ｇ１１，ＢＪＴトランジスタＴ１１およびＭＯＳトランジスタＭ１１によって構成されており，他方の分岐は直列に接続された電流発生装置Ｇ１２，ＢＪＴトランジスタＴ１２およびＭＯＳトランジスタＭ１２によって構成されている。
【０００６】
ＢＪＴトランジスタＴ１１およびＢＪＴトランジスタＴ１２のベースは固定分極電位を有する端子ＵＴに接続されている。ＭＯＳトランジスタＭ１１およびＭＯＳトランジスタＭ１２の制御ゲートはそれぞれ第１の入力端子ＩＰ１と第２の入力端子ＩＭ１に接続されている。第１の出力端子ＯＰ１はＢＪＴトランジスタＴ１１のコレクタに接続されており，第２の出力端子ＯＭ１はＢＪＴトランジスタＴ１２のコレクタに接続されている。
【０００７】
上記のような構成の回路は，特に，低周波数において，良好なコモンモード阻止状態を示すが，電流発生装置Ｇ２において一定の電圧降下が発生する。これは供給低電圧（例えば，３Ｖ）により動作する回路において問題となる。
【０００８】
こうした理由から，端子ＮＤが，図５に示されているように，さらに，特許出願ＧＢ−Ａ−２ １７５ ７６３に開示されているように固定電位端子ＧＮＤに直接接続されるような，上記した"全差動"構造とまったく良く似た構造が提案され，"疑似差動"構造と呼ばれているものがある。
【０００９】
【発明が解決しようとする課題】
しかしながら，上記従来技術の構造にあっては，供給低電圧に関連した問題に関しては解決するが，非常に高いコモンモード・ゲイン（図５に示した回路における微分モード・ゲインと等しい）を示すという重大な問題点があった。
【００１０】
この発明は，上記問題点を解決するためになされたもので，出力端子におけるコモンモード電流信号を大幅に減少させることができるコモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システムを得ることを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために，請求項１に係るコモンモード電流信号をキャンセルする方法は，トランスコンダクタ・システムにおいて，第１の値に等しい差動モード・トランスコンダクタンスと，第２の値に等しいコモンモード・トランスコンダクタンスを有する第１のトランスコンダクタ回路の出力端子におけるコモンモード電流信号をキャンセルする方法において，前記トランスコンダクタ・システムは，さらに，第２のトランスコンダクタ回路を備え，前記第２のトランスコンダクタ回路は，前記第２の値と大きさがほぼ等しく，符号が反対のコモンモード・トランスコンダクタンスを有し，それにより低供給電圧において動作が可能であり，前記第２のトランスコンダクタ回路は，前記第２のトランスコンダクタ回路の第１の入力端子を前記第１のトランスコンダクタ回路の第１の入力端子に接続し，前記第２のトランスコンダクタ回路の第２の入力端子を前記第１のトランスコンダクタ回路の第２の入力端子に接続し，前記第２のトランスコンダクタ回路の第１の出力端子を前記第１のトランスコンダクタ回路の第１の出力端子に接続し，前記第２のトランスコンダクタ回路の第２の出力端子を前記第１のトランスコンダクタ回路の第２の出力端子に接続したことにより，前記第１のトランスコンダクタ回路に並列に接続され，かつ前記トランスコンダクタ・システムのコモンモード・トランスコンダクタンスがほぼゼロである。
【００１２】
また，請求項２に係るコモンモード電流信号をキャンセルする方法は，前記第２のトランスコンダクタ回路（Ｃ２）が，ほぼゼロの値の差動モード・トランスコンダクタンスを有しているものである。
【００１３】
また，請求項３に係るコモンモード電流信号をキャンセルする方法は，前記第１の値および第２の値がほぼ等しいものである。
【００１４】
また，請求項４に係るコモンモード電流信号をキャンセルする方法は，前記第１の値および第２の値が周波数に依存し，さらに，前記第１，第２のトランスコンダクタ回路（Ｃ１，Ｃ２）のトランスコンダクタンス間の関係が，少なくとも１つの周波数領域で満たされるものである。
【００１５】
また，請求項５に係るコモンモード電流信号をキャンセルする方法は，第１の値に等しい差動モード・トランスコンダクタンスと，第２の値に等しいコモンモード・トランスコンダクタンスを有する第１のトランスコンダクタ回路（Ｃ１）の出力端子（ＯＰ１，ＯＭ１）におけるコモンモード電流信号をキャンセルする方法において，前記第１のトランスコンダクタ回路（Ｃ１）と入力信号に並列に，第２の電流を発生するように設計され，ほぼゼロの値の差動モード・トランスコンダクタンスとほぼ前記第２の値のコモンモード・トランスコンダクタンスとを有している第２のトランスコンダクタ回路（Ｃ２）が設けられ，前記第２の電流は前記第１のトランスコンダクタ回路（Ｃ１）の前記出力端子にバイアス電流を提供するために用いられ、それによりコモンモード・ゲインが大幅に減少した差動モード・トランスコンダクタ出力が得られるものである。
【００１６】
また，請求項６に係るトランスコンダクタ・システムは，第１の値に等しい差動モード・トランスコンダクタンスと，第２の値に等しいコモンモード・トランスコンダクタンスとを有し，第１および第２の入力端子と第１および第２の出力端子とを有する第１のトランスコンダクタ回路と，前記第２の値と大きさがほぼ等しく，符号が反対のコモンモード・トランスコンダクタンスを有し，第１および第２の入力端子と第１および第２の出力端子とを有する第２のトランスコンダクタ回路とを備え，前記第２のトランスコンダクタ回路は，前記第２のトランスコンダクタ回路の第１の入力端子を前記第１のトランスコンダクタ回路の第１の入力端子に接続し，前記第２のトランスコンダクタ回路の第２の入力端子を前記第１のトランスコンダクタ回路の第２の入力端子に接続し，前記第２のトランスコンダクタ回路の第１の出力端子を前記第１のトランスコンダクタ回路の第１の出力端子に接続し，前記第２のトランスコンダクタ回路の第２の出力端子を前記第１のトランスコンダクタ回路の第２の出力端子に接続したことにより，前記第１のトランスコンダクタ回路に並列に接続され，かつ前記トランスコンダクタ・システムのコモンモード・トランスコンダクタンスがほぼゼロである。
【００１７】
また，請求項７に係るトランスコンダクタ・システムは，前記第２のトランスコンダクタ回路（Ｃ２）が，その制御端子が前記第２のトランスコンダクタ回路の入力端子に接続されており，残りの端子が相互に接続されている２つの入力トランジスタ（Ｍ２１，Ｍ２２）を有しており，電力供給接続に直接接続されている。
【００１８】
また，請求項８に係るトランスコンダクタ・システムは，前記第１のトランスコンダクタ回路（Ｃ１）が，疑似差動タイプであり，前記残りの端子のうちの２つだけが相互に接続されていることを除けば，前記第２のトランスコンダクタ回路（Ｃ２）と同じである。
【００１９】
また，請求項９に係るトランスコンダクタ・システムは，前記第１，第２のトランスコンダクタ回路（Ｃ１，Ｃ２）はそれぞれ固定値を有するバイアス電流を発生するバイアス電流発生装置の対に接続され，前記バイアス電流は，前記第２のトランスコンダクタ回路がない場合に，前記第１のトランスコンダクタ回路（Ｃ１）がその入力端子で，通常の動作条件下において前記システムの入力端子において予想されるコモンモード電圧を印加されたときにゼロ出力電流を判定するための値に対応する固定値を有するものである。
【００２０】
また，請求項１０に係るトランスコンダクタ・システムは，少なくとも１つのバイアス電流発生装置（Ｍ３１，Ｍ３２）を備えた第１のトランスコンダクタ回路（Ｃ１）を含み，さらに，その入力端子が入力信号に並列に前記第１のトランスコンダクタ回路の前記入力端子に接続されていると同時に，差動モード・トランスコンダクタンスがほぼゼロの値で，また，出力端子が，前記第１のトランスコンダクタ回路（Ｃ１）の出力電流がその入力端子でのコモンモード電圧が変動してもゼロのままであるように前記バイアス電流発生装置（Ｍ３１，Ｍ３２）に接続されている，少なくとも１つのバイアス電流発生装置（Ｍ２１，Ｍ２２，Ｔ２）を具備している第２のトランスコンダクタ回路（Ｃ２）から構成されているものである。
【００２１】
また，請求項１１に係るトランスコンダクタ・システムは，前記少なくとも１つの電流発生装置（Ｍ３１，Ｍ３２）が，前記第２のトランスコンダクタ回路（Ｃ２）の出力によって誘導される，少なくとも１つの電流ミラー（Ｍ４）を含んでいるものである。
【００２２】
また，請求項１２に係るトランスコンダクタ・システムは，前記第１，第２のトランスコンダクタ回路が，電力供給接続に直接接続され，前記第１のトランスコンダクタ回路（Ｃ１）が，それぞれ差動の各分岐に対応する２つの等しい電流発生装置（Ｍ３１，Ｍ３２）により構成されているものである。
また，請求項１３に係る集積回路トランスコンダクタ・ステージは，差動入力信号を受け取り，それに応じて第１のコモンモード・ゲイン値と第１の差動モード・ゲイン値を持つ第１の電流出力を供給するように接続された第１の疑似差動トランスコンダクタ・ステージと，前記差動入力信号を受取り、それに応じて第２のコモンモード・ゲイン値とほぼゼロの差動モード・ゲイン値とを持つ第２の電流出力を供給するように接続された第２の疑似差動トランスコンダクタ・ステージと，を備え，前記第１および第２の電流出力は相互に結合され、前記第２のトランスコンダクタ・ステージの前記第２のコモンモード・ゲイン値が前記第１のトランスコンダクタ・ステージの前記第１のトランスコンダクタ・ステージの前記第１のコモンモード・ゲイン値を相殺し、その結果正味のコモンモード・ゲイン値がほぼゼロである。
さらに，請求項１４に係る集積回路トランスコンダクタ・ステージは，ともに第１の電力供給接続に直接接続された第１のチャンネル導電型のそれぞれのソース領域と，差動入力信号を受け取るように接続されたそれぞれのゲートと，差動トランスコンダクタ出力端子に可変電流寄与を供給するそれぞれのドレーンとを有する，第１の疑似差動電解効果トランジスタ対と，ともに第１の電力供給接続に直接接続された第１のチャンネル導電型のそれぞれのソース領域と，前記差動入力信号を受け取るように接続されたそれぞれのゲートと，ダイオードを接続した付加トランジスタの第２導電型ドレーン領域に可変電流寄与を供給するように接続されたそれぞれのドレーンとを有する，第２の疑似差動トランジスタ対とを備え，前記第１および第２の追加電解効果トランジスタは，それぞれ前記ドレーンに接続されたゲートと，前記ダイオードを接続した付加トランジスタのゲートとを有し，かつ，それぞれ前記第１のトランジスタ対の各１つとそれぞれの出力端子とに電流を印加するように接続されたドレーンを有し，それにより，低供給電圧において動作が可能であり，前記差動トランスコンダクタ出力が前記出力端子において生成され，大幅にコモンモード・ゲインが減少するものである。
【００２３】
【作用】
高コモンモード・トランスコンダクタンスを有する第１のトランスコンダクタ回路に，第１のトランスコンダクタ回路のそれとほぼ等しい大きさの，ただし符号が逆のコモンモード・トランスコンダクタンスを有する第２のトランスコンダクタ回路を入力信号に並列に接続することによって構成されるトランスコンダクタ・システムにあっては，コモンモード・トランスコンダクタンスがほぼゼロとなる。
【００２４】
この回路の周波数特性に関しては，電流反転の速度によって限定される。それら電子装置のパラメータが理想的な状態にあり，電流ミラーが１つの極を誘発すると仮定すれば，そして，そうした極がかなり高く，すなわち，電流ミラーが高速であれば，"十分に差動的な"タイプの回路によって得ることができる値をさらに上回るコモンモード阻止能力を得ることができる。
【００２５】
これら２つの回路は好適に一体化することができ，構成部品の数，および集積化に必要な面積の削減と，さらに，この発明の指示に従った性能およびシステムの改良をもたらす。
【００２６】
【実施例】
以下，この発明に係るコモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システムの実施例を図面に基づいて説明する。図１に示した本実施例に係るシステムは，２つの入力端子ＩＰおよびＩＭと，２つの出力端子ＯＰおよびＯＭとを有している。それは，２つの入力端子ＩＰ１とＩＭ１および２つの出力端子ＯＰ１とＯＭ１を有する第１のトランスコンダクタ回路Ｃ１と，２つの入力端子ＩＰ２とＩＭ２および２つの出力端子ＯＰ２とＯＭ２を有する第２のトランスコンダクタ回路Ｃ２とから構成されている。第１，第２のトランスコンダクタ回路Ｃ１，Ｃ２は相互に、かつ入力信号に並列に接続されている。
【００２７】
コモンモード・トランスコンダクタンスが，第１のトランスコンダクタ回路Ｃ１と大きさがほぼ同じで，符号が反対であるようにトランスコンダクタ回路Ｃ２を配置すると，こうしたトランスコンダクタ・システムにあってはコモンモード・トランスコンダクタンスはほぼゼロとなる。
【００２８】
当然であるが，このシステムの差動モード・トランスコンダクタンスが２つのトランスコンダクタ回路Ｃ１およびＣ２の合計となり，有限の値となるようにするため，同様の関係を差動モード・トランスコンダクタンス間にも適用してはならない。
【００２９】
図２は，図１に示したシステム（２つのトランスコンダクタ回路Ｃ１，Ｃ２により構成されている）の一実施例を示しており，ここでは，図面を見やすくするために，種々の入力および出力端子間の接続を図示しない。
【００３０】
第２のトランスコンダクタ回路Ｃ１の位相は，図５に示した従来における回路のそれと正確に一致しているが，トランスコンダクタ回路Ｃ２は，ＭＯＳ入力トランジスタのドレイン端子も共に電気的に接続されていることを除けば，図５に示した回路の位相と同じである。こうした接続により，コモンモード・トランスコンダクタンスは変化せず，差動モード・トランスコンダクタンスはほぼゼロとなる。
【００３１】
図２に示した２つのトランスコンダクタ回路Ｃ１およびＣ２の出力端子は，図１あるいは図２に明確には示されていない適切な回路を介して接続されるべきであり，これによって，例えば，回路ミラーを用いることにより，コモンモード・トランスコンダクタンスの符号を希望通りに逆転することが可能になる。
【００３２】
図１に示したシステムの差動モード・トランスコンダクタンスは，その場合，第１のトランスコンダクタ回路Ｃ１の差動モード・トランスコンダクタンスとほぼ一致する。
【００３３】
この時点までの，トランスコンダクタンスに関するこれらの観察結果は，周波数に合わせた変動を許さない。したがって，当然，それらは少なくとも，そのトランスコンダクタ・システムの作動範囲で満たされねばならない。
【００３４】
トランスコンダクタ回路Ｃ２の１つの分岐は，直列に接続された電流発生装置Ｇ２１，ＢＪＴトランジスタＴ２１およびＭＯＳトランジスタＭ２１と，もう１つの直列構成による電流発生装置Ｇ２２，ＢＪＴトランジスタＴ２２およびＭＯＳトランジスタＭ２２によって構成されている。ＢＪＴトランジスタＴ２１およびＴ２２のベースは固定分極電位を有する端子ＵＴと接続されている。ＭＯＳトランジスタＭ２１およびＭ２２の制御ゲートはそれぞれ第１の入力端子ＩＰ２および第２の入力端子ＩＭ２に接続されている。第１の出力端子ＯＰ２はＢＪＴトランジスタＴ２１のコレクタに接続されており，第２の出力端子ＯＭ２はＢＪＴトランジスタＴ２２のコレクタに接続されている。
【００３５】
図２には，電流発生装置Ｇ１１，Ｇ１２，Ｇ２１，Ｇ２２によって発生された電流を制御するために設計された別の固定分極電位を有する他の端子ＵＧが示されている。
【００３６】
端子ＵＧの電位は，第２のトランスコンダクタ回路Ｃ２がない場合，通常の動作条件下で，第１のトランスコンダクタ回路Ｃ１に対し，そのシステム入力端子で予想される電圧と等しいコモンモード電圧を印加することにより，システム出力はゼロになるような方法で選択される。こうした方法によれば，コモンモードをキャンセルする必要性が最小限化される。
【００３７】
図２に示した場合と同様の，完全に対称的構造にあっては，相同の装置はできるだけ同一にしなければならない。この場合，端子ＵＧの電位の選択はかなり自由になる。
【００３８】
図３は，本発明に係るトランスコンダクタ・システムの特に好適な他の実施例を示している。これは，電流発生装置Ｇ１１とＧ１２が２つのＭＯＳトランジスタＭ３１およびＭ３２を用いて設けられている図１に示したトランスコンダクタ回路Ｃ１と同一の第１のトランスコンダクタンス回路と，２つのＢＪＴトランジスタＴ２１およびＴ２２が単一のＢＪＴトランジスタＴ２と置き換えられたものであり，そして，２つの電流発生装置Ｇ２１およびＧ２２が単一のＭＯＳトランジスタＭ４により置き換えられている，図１に示したトランスコンダクタ回路Ｃ２に類似した第２のトランスコンダクタ回路によって構成されている。
【００３９】
端子ＵＧが，ＭＯＳトランジスタＭ４のドレイン端子によって電気的に接続されている点に留意することが重要である。こうした方法で，ＭＯＳトランジスタＭ３１およびＭ３２はＭＯＳトランジスタＭ４との組み合わせで，２つの電流ミラーを形成する。反転された電流はその入力端子でコモンモード電圧に影響を受ける第２のトランスコンダクタ回路によって発生させられたものである。ＭＯＳトランジスタＭ１１およびＭ１２の面積の半分に等しいＭＯＳトランジスタＭ２１およびＭ２２の面積を指定することによって，入力端子でのコモンモード信号の重み付け合計が得られる。
【００４０】
次に，上記電流ミラーを介して，符号反転およびコモンモード電流信号の出力端子への伝送が開始される。
【００４１】
この回路の周波数特性に関しては，電流反転の速度によって限定される。それら電子装置のパラメータが理想的な状態にあり，電流ミラーが１つの極を誘発すると仮定すれば，そして，そうした極がかなり高く，すなわち，電流ミラーが高速であれば，"十分に差動的な"タイプの回路によって得ることができる値をさらに上回るコモンモード阻止能力を得ることができる。
【００４２】
この電流ミラーを高速化するためには，図３に示した構造に代えて，チャンネルがより短く，したがって，より高速な処理が可能な装置を等しい圧力抵抗で用いることができるようにする"カスコード"構造の使用が可能になる。
【００４３】
例えば，"十分に差動的な"回路のためにであっても，本発明の示唆するところを使用するうえで阻害するものはなにもない。さらに，コモンモード信号を"待機"値，そして差動モード信号を該値との差とみなせば，非差動回路にも用いることが可能になる。
【００４４】
【発明の効果】
以上，説明した通り，この発明に係るコモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システムにあっては，出力端子におけるコモンモード電流信号を大幅に減少させることができる。
【図面の簡単な説明】
【図１】本発明に係るトランスコンダクタ・システムの構成を示す説明図である。
【図２】図１に示したシステムの詳細を示す回路図である。
【図３】本発明に係るトランスコンダクタ・システムの他の実施例を示す回路図である。
【図４】従来における“十分に差動的な”タイプのトランスコンダクタの構成を示す回路図である。
【図５】従来における“疑似差動的な”トランスコンダクタの構成を示す回路図である。
【符号の説明】
Ｃ１ 第１のトランスコンダクタ回路
Ｃ２ 第２のトランスコンダクタ回路
ＯＰ１ 出力端子
ＯＭ１ 出力端子
Ｍ２１，Ｍ２２ ＭＯＳトランジスタ
Ｇ１１，Ｇ１２，Ｇ２１，Ｇ２２ 電流発生装置
Ｍ３１，Ｍ３２ ＭＯＳトタンジスタ
Ｔ２ ＢＪＴトランジタ
Ｍ４ ＭＯＳトタンジスタ
Claims (14)
- トランスコンダクタ・システムにおいて，第１の値に等しい差動モード・トランスコンダクタンスと，第２の値に等しいコモンモード・トランスコンダクタンスを有する第１のトランスコンダクタ回路の出力端子におけるコモンモード電流信号をキャンセルする方法において，
前記トランスコンダクタ・システムは，さらに，第２のトランスコンダクタ回路を備え，前記第２のトランスコンダクタ回路は，前記第２の値と大きさがほぼ等しく，符号が反対のコモンモード・トランスコンダクタンスを有し，それにより低供給電圧において動作が可能であり，
前記第２のトランスコンダクタ回路は，前記第２のトランスコンダクタ回路の第１の入力端子を前記第１のトランスコンダクタ回路の第１の入力端子に接続し，前記第２のトランスコンダクタ回路の第２の入力端子を前記第１のトランスコンダクタ回路の第２の入力端子に接続し，前記第２のトランスコンダクタ回路の第１の出力端子を前記第１のトランスコンダクタ回路の第１の出力端子に接続し，前記第２のトランスコンダクタ回路の第２の出力端子を前記第１のトランスコンダクタ回路の第２の出力端子に接続したことにより，前記第１のトランスコンダクタ回路に並列に接続され，かつ
前記トランスコンダクタ・システムのコモンモード・トランスコンダクタンスがほぼゼロである
ことを特徴とするコモンモード電流信号をキャンセルする方法。 - 前記第２のトランスコンダクタ回路が，ほぼゼロの値の差動モード・トランスコンダクタンスを有していることを特徴とする請求項１に記載のコモンモード電流信号をキャンセルする方法。
- 前記第１の値および第２の値がほぼ等しいことを特徴とする請求項１または２に記載のコモンモード電流信号をキャンセルする方法。
- 前記第１の値および第２の値が周波数に依存し，さらに，前記第１，第２のトランスコンダクタ回路のトランスコンダクタンス間の関係が，少なくとも１つの周波数領域で満たされることを特徴とする請求項１〜３のいずれか１つに記載のコモンモード電流信号をキャンセルする方法。
- 第１の値に等しい差動モード・トランスコンダクタンスと，第２の値に等しいコモンモード・トランスコンダクタンスを有する第１のトランスコンダクタ回路の出力端子におけるコモンモード電流信号をキャンセルする方法において，
前記第１のトランスコンダクタ回路と入力信号に並列に，第２の電流を発生するように設計され，ほぼゼロの値の差動モード・トランスコンダクタンスとほぼ前記第２の値のコモンモード・トランスコンダクタンスとを有している第２のトランスコンダクタ回路が設けられ，前記第２の電流は前記第１のトランスコンダクタ回路の前記出力端子にバイアス電流を提供するために用いられ，それによりコモンモード・ゲインが大幅に減少した差動モード・トランスコンダクタ出力が得られることを特徴とするコモンモード電流信号をキャンセルする方法。 - 第１の値に等しい差動モード・トランスコンダクタンスと，第２の値に等しいコモンモード・トランスコンダクタンスとを有し，第１および第２の入力端子と第１および第２の出力端子とを有する第１のトランスコンダクタ回路と，
前記第２の値と大きさがほぼ等しく，符号が反対のコモンモード・トランスコンダクタンスを有し，第１および第２の入力端子と第１および第２の出力端子とを有する第２のトランスコンダクタ回路とを備え，
前記第２のトランスコンダクタ回路は，前記第２のトランスコンダクタ回路の第１の入力端子を前記第１のトランスコンダクタ回路の第１の入力端子に接続し，前記第２のトランスコンダクタ回路の第２の入力端子を前記第１のトランスコンダクタ回路の第２の入力端子に接続し，前記第２のトランスコンダクタ回路の第１の出力端子を前記第１のトランスコンダクタ回路の第１の出力端子に接続し，前記第２のトランスコンダクタ回路の第２の出力端子を前記第１のトランスコンダクタ回路の第２の出力端子に接続したことにより ，前記第１のトランスコンダクタ回路に並列に接続され，かつ
前記トランスコンダクタ・システムのコモンモード・トランスコンダクタンスがほぼゼロである
ことを特徴とするトランスコンダクタ・システム。 - 前記第２のトランスコンダクタ回路が，その制御端子が前記第２のトランスコンダクタ回路の入力端子に接続されており，残りの端子が相互に接続されている２つの入力トランジスタを有しており，電力供給接続に直接接続されていることを特徴とする請求項６に記載のトランスコンダクタ・システム。
- 前記第１のトランスコンダクタ回路が，電力供給接続に直接接続されており，前記残りの端子のうちの２つだけが相互に接続されていることを除けば，前記第２のトランスコンダクタ回路と同じであることを特徴とする請求項７に記載のトランスコンダクタ・システム。
- 前記第１，第２のトランスコンダクタ回路はそれぞれ固定値を有するバイアス電流を発生するバイアス電流発生装置の対に接続され，前記バイアス電流は，前記第２のトランスコンダクタ回路がない場合に，前記第１のトランスコンダクタ回路がその入力端子で，通常の動作条件下において，前記システムの入力端子において予想されるコモンモード電圧を印加されたときにゼロ出力電流を判定するための値に対応する固定値を有することを特徴とする請求項８に記載のトランスコンダクタ・システム。
- 少なくとも１つのバイアス電流発生装置を備えた第１のトランスコンダクタ回路を含み，さらに，その入力端子が入力信号に並列に前記第１のトランスコンダクタ回路の前記入力端子に接続されていると同時に，差動モード・トランスコンダクタンスがほぼゼロの値で，また，出力端子が，前記第１のトランスコンダクタ回路の出力電流がその入力端子でのコモンモード電圧が変動してもゼロのままであるように前記バイアス電流発生装置に接続されている，少なくとも１つのバイアス電流発生装置を具備している第２のトランスコンダクタ回路から構成されていることを特徴とするトランスコンダクタ・システム。
- 前記少なくとも１つの電流発生装置が，前記第２のトランスコンダクタ回路の出力によって誘導される，少なくとも１つの電流ミラーを含んでいることを特徴とする請求項１０に記載のトランスコンダクタ・システム。
- 前記第１，第２のトランスコンダクタ回路が，電力供給接続に直接接続され，前記第１のトランスコンダクタ回路が，それぞれ差動の各分岐に対応する２つの等しい電流発生装置により構成されていることを特徴とする請求項１０または１１に記載のトランスコンダクタ・システム。
- 集積回路トランスコンダクタ・ステージであって，
差動入力信号を受け取り，それに応じて第１のコモンモード・ゲイン値と第１の差動モード・ゲイン値を持つ第１の電流出力を供給するように接続された第１の疑似差動トランスコンダクタ・ステージと，
前記差動入力信号を受取り、それに応じて第２のコモンモード・ゲイン値とほぼゼロの差動モード・ゲイン値とを持つ第２の電流出力を供給するように接続された第２の疑似差動トランスコンダクタ・ステージと，を備え，
前記第１および第２の電流出力は相互に結合され，前記第２のトランスコンダクタ・ステージの前記第２のコモンモード・ゲイン値が前記第１のトランスコンダクタ・ステージの前記第１のトランスコンダクタ・ステージの前記第１のコモンモード・ゲイン値を相殺し，その結果正味のコモンモード・ゲイン値がほぼゼロである
ことを特徴とする集積回路トランスコンダクタ・ステージ。 - 集積回路トランスコンダクタ・ステージであって，
ともに第１の電力供給接続に直接接続された第１のチャンネル導電型のそれぞれのソース領域と，差動入力信号を受け取るように接続されたそれぞれのゲートと，差動トランスコンダクタ出力端子に可変電流寄与を供給するそれぞれのドレーンとを有する、第１の疑似差動電解効果トランジスタ対と，
ともに第１の電力供給接続に直接接続された第１のチャンネル導電型のそれぞれのソース領域と，前記差動入力信号を受け取るように接続されたそれぞれのゲートと，ダイオードを接続した付加トランジスタの第２導電型ドレーン領域に可変電流寄与を供給するように接続されたそれぞれのドレーンとを有する，第２の疑似差動トランジスタ対とを備え，
前記第１および第２の追加電解効果トランジスタは、それぞれ前記ドレーンに接続されたゲートと，前記ダイオードを接続した付加トランジスタのゲートとを有し，かつ，それぞれ前記第１のトランジスタ対の各１つとそれぞれの出力端子とに電流を印加するように接続されたドレーンを有し，
それにより，低供給電圧において動作が可能であり，前記差動トランスコンダクタ出力が前記出力端子において生成され，大幅にコモンモード・ゲインが減少する
ことを特徴とする集積回路トランスコンダクタ・ステージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94830323A EP0690561B1 (en) | 1994-06-30 | 1994-06-30 | Method for erasing a common mode current signal and transconductor assembly using such method |
| IT948303235 | 1994-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846456A JPH0846456A (ja) | 1996-02-16 |
| JP3954658B2 true JP3954658B2 (ja) | 2007-08-08 |
Family
ID=8218480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16656895A Expired - Fee Related JP3954658B2 (ja) | 1994-06-30 | 1995-06-30 | コモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5696457A (ja) |
| EP (1) | EP0690561B1 (ja) |
| JP (1) | JP3954658B2 (ja) |
| DE (1) | DE69428888T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140877A (en) * | 1998-12-11 | 2000-10-31 | Micron Technology, Inc. | Low power supply CMOS differential amplifier topology |
| JP2001045326A (ja) * | 1999-08-02 | 2001-02-16 | Toshiba Corp | 抑圧回路 |
| DE10021928A1 (de) * | 2000-05-05 | 2001-11-15 | Infineon Technologies Ag | Stromspiegel und Verfahren zum Betreiben eines Stromspiegels |
| US6504433B1 (en) * | 2000-09-15 | 2003-01-07 | Atheros Communications, Inc. | CMOS transceiver having an integrated power amplifier |
| US6781464B2 (en) * | 2001-10-30 | 2004-08-24 | Kabushiki Kaisha Toshiba | Balanced amplifier and filter using the same |
| GB2381971B (en) * | 2001-11-08 | 2006-01-11 | Micron Technology Inc | Rail-to-rail CMOS comparator |
| US6727757B1 (en) * | 2003-01-02 | 2004-04-27 | Texas Instruments Incoporated | Biasing circuit for transconductors |
| JP3917571B2 (ja) * | 2003-09-05 | 2007-05-23 | 株式会社東芝 | 差動回路とそれを用いたトランスコンダクタ |
| KR100638487B1 (ko) * | 2004-11-11 | 2006-10-26 | 삼성전자주식회사 | 공통모드 피드백 회로를 구비한 상보형 트랜스컨덕턴스증폭기 및 트랜스컨덕턴스 증폭방법 |
| JP2007081603A (ja) * | 2005-09-13 | 2007-03-29 | New Japan Radio Co Ltd | 差動増幅回路 |
| WO2008111491A1 (ja) * | 2007-03-10 | 2008-09-18 | Nagoya Industrial Science Research Institute | ３次相互変調歪補償増幅器とそれを有する低雑音増幅器 |
| JP4937366B2 (ja) * | 2010-03-05 | 2012-05-23 | 株式会社東芝 | 増幅器、及び通信装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267517A (en) * | 1977-12-07 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Operational amplifier |
| US4213098A (en) * | 1979-02-09 | 1980-07-15 | Bell Telephone Laboratories, Incorporated | Semiconductor differential amplifier having feedback bias control for stabilization |
| US4618833A (en) * | 1985-08-12 | 1986-10-21 | National Semiconductor Corporation | Operational amplifier offset trim that does not change the offset potential temperature drift |
| US4656436A (en) * | 1985-12-31 | 1987-04-07 | At&T Bell Laboratories | CMOS transconductance circuit with triode mode input |
| US4874969A (en) * | 1988-06-08 | 1989-10-17 | National Semiconductor Corporation | High speed CMOS comparator with hysteresis |
| US4901031A (en) * | 1989-01-17 | 1990-02-13 | Burr-Brown Corporation | Common-base, source-driven differential amplifier |
| US5032797A (en) * | 1990-09-04 | 1991-07-16 | Motorola, Inc. | Differential input stage having improved common mode rejection |
| EP0569102B1 (en) * | 1992-05-08 | 1997-11-19 | Koninklijke Philips Electronics N.V. | Differential amplifier having rail-to-rail input capability and square-root current control |
-
1994
- 1994-06-30 DE DE69428888T patent/DE69428888T2/de not_active Expired - Fee Related
- 1994-06-30 EP EP94830323A patent/EP0690561B1/en not_active Expired - Lifetime
-
1995
- 1995-05-31 US US08/454,649 patent/US5696457A/en not_active Expired - Lifetime
- 1995-06-30 JP JP16656895A patent/JP3954658B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846456A (ja) | 1996-02-16 |
| EP0690561B1 (en) | 2001-10-31 |
| DE69428888T2 (de) | 2002-07-04 |
| DE69428888D1 (de) | 2001-12-06 |
| US5696457A (en) | 1997-12-09 |
| EP0690561A1 (en) | 1996-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3954658B2 (ja) | コモンモード電流信号をキャンセルする方法およびその方法を用いたトランスコンダクタ・システム | |
| US4484089A (en) | Switched-capacitor conductance-control of variable transconductance elements | |
| CA2289212C (en) | Active phase splitter | |
| KR100351215B1 (ko) | 이상증폭기및이를이용한재결합회로 | |
| US6631257B1 (en) | System and method for a mixer circuit with anti-series transistors | |
| Gupta et al. | Low-voltage low-power FGMOS based VDIBA and its application as universal filter | |
| JPH077334A (ja) | ３点入力増幅器および発振器 | |
| US4686487A (en) | Current mirror amplifier | |
| Rana et al. | A universal current mode KHN biquad filter using voltage differencing current conveyor | |
| KR100372123B1 (ko) | 액티브 필터 회로 | |
| Konal et al. | DTMOS based low-voltage low-power all-pass filter | |
| EP0940908B1 (en) | Oscillator | |
| US5926060A (en) | Mirror model for designing a continuous-time filter with reduced filter noise | |
| JPH10505988A (ja) | 安定補償用能動抵抗 | |
| US4749957A (en) | Semiconductor transconductor circuits | |
| JPH06232655A (ja) | シングルエンド−差動変換器 | |
| JP3953540B2 (ja) | 高域通過フィルター | |
| JP4393926B2 (ja) | ミキサ回路 | |
| JPH09509812A (ja) | 増幅回路 | |
| KR100367070B1 (ko) | 동조증폭기 | |
| JPH0586684B2 (ja) | ||
| TWI819575B (zh) | 高效面積的n路徑濾波器 | |
| JPH10276053A (ja) | 可変利得増幅器 | |
| Loh et al. | Dynamic range performance of a MOS active attenuator | |
| EP0606123A1 (en) | Electrical circuit arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060327 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |