JP3953732B2 - データ送受信装置 - Google Patents
データ送受信装置 Download PDFInfo
- Publication number
- JP3953732B2 JP3953732B2 JP2000340287A JP2000340287A JP3953732B2 JP 3953732 B2 JP3953732 B2 JP 3953732B2 JP 2000340287 A JP2000340287 A JP 2000340287A JP 2000340287 A JP2000340287 A JP 2000340287A JP 3953732 B2 JP3953732 B2 JP 3953732B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- circuit
- reception request
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、FAX、複写機、プリンターなどのコントローラのごとく、画像データなどの大量のデータを扱うシステムにおいて、画像の加工、圧縮、伸張などを行う回路を持ち、大容量のデータをメモリから読み書きするデータ送受信装置に関する。
【０００２】
【従来の技術】
画像データなどの大量のデータを扱うシステムにおいては、画像の加工、圧縮、伸張などを行う個々のデータ制御回路を持ち、それらの回路が同時に大容量のデータをメモリから読み書きする。尚、データ制御回路は、メモリ装置に対し、データの送信(書き込み)、受信(読み出し)を行うため以後、データの送信回路、受信回路または送受信回路と呼ぶ。
【０００３】
個々の送受信回路は、扱う画像データの解像度が高まるにつれ、扱うデータも増えかつ新たな加工方法、圧縮伸張アルゴリズムも必要とされ個々の回路規模も大きくなっており、また短時間に大量のデータのメモリとの読み書きを行わなければならない。
【０００４】
近年半導体のプロセスの微細化が進むにつてこれらの個々の送受信回路は一つの半導体上で実現することができるようになっている。そして、プロセスの微細化により大規模の同期回路を高速に動作させることができるようになったが、更なる高速化を図る上において、ＦＦ間のゲートの個数よりも配線による遅延がクローズアップされるようになってきた。
【０００５】
【発明が解決しようとする課題】
先に述べたシステムでは、個々の送受信回路は一つの半導体上で実現することができるようになったため、半導体上のメモリ制御回路またはＰＣＩ、ＡＧＰその他のバス制御回路は、複数のデータ制御回路から選択し処理を行わなければならない。
【０００６】
図１に、メモリ装置１４ への書き込み要求および書き込みデータの従来構成を示す。複数の要求元(送受信回路)１１ からの一つの要求および書き込みデータを、選択回路１２で選択するため、メモリ制御回路１３内のＦＦから見ると複数の送受信回路１１のＦＦからの出力が自身の入力に接続されるパスがある構成になっている。これらのＦＦは半導体上に散らばるため高速化のネックとなっていた。又、選択回路１２での優先度選択のプロセスが必要なことも、高速化を妨げていた。
更に、メモリ制御回路１３が受信要求のアービトレーションを行っているため、送受信回路１１の個数により回路を変更しなければならず、これを半導体上で実現するには負荷が重くなり、このことも動作速度のネックとなっていた。
【０００７】
また、データの受信側でも従来では図２のようにメモリ装置１４から読み出したデータもメモリ制御回路１３内のＦＦから複数の送受信回路１１のＦＦに供給されるため、この場合も高速化のネックとなっていた。
【０００８】
本発明は以下を実現することを目的とする。
ＦＦ間のパスを削減して、接続される送信装置の個数に依存せずに大規模、微細化プロセスの半導体で実現可能な構成を提供する。
メモリ制御回路からのウェイト動作も最初に接続される送信装置だけに送ることにより可能とし、接続される送信装置の個数に依存しない。
送信要求と送信データを同じバスに載せることにより、半導体配線の本数を削減できる構成とする。また、データの受信側でも従来では図２のようにメモリから読み出したデータもメモリ制御回路のＦＦから複数の受信回路のＦＦに接続されるため、これも高速化のネックとなってきている。
ＦＦ間のパスを削減可能な送信装置を実現する。接続される送信装置の個数に依存せずに大規模、微細化プロセスの半導体で実現可能な構成を提供する。
メモリ制御回路からのウェイト動作も最初に接続される送信装置だけに送ることにより可能とし、接続される送信装置の個数に依存しない。
メモリ制御装置から受信元の個々に受信データを受け取らす構成ではなく識別子を受信データとともに送るため、半導体配線の本数を削減できる。
【０００９】
【課題を解決するための手段】
本発明のデータ送信装置は、制御装置を介して記憶装置へデータを送信する装置(31)であり、
送信データを生成する送信データ生成回路(31b)と、
前記送信データおよび外部からの入力データのいずれかを選択する選択回路(31c)と、
選択されたデータを出力するフリップフロップ(以後ＦＦ)からなるデータ出力回路(31d)と、
を備え、入力データ送信元は、本データ送信装置を同じものであり、本データ送信装置の送信先は、本データ送信装置と同じ構成のものであるか、上記制御装置であり、
前記選択回路 (31c) は、上記入力データ、送信データ、および下記の送信データ退避回路 (31a) に保存された退避データのいずれかを選択可能とし、通常は入力データを選択するが、送信データ生成回路 (31b) が送信データを生成したとき、その送信データを選択してデータ出力回路 (31d) へ送出すると共に、当該データ送信装置は、入力データを送信データ退避回路 (31a) に退避させ、かつ、入力データ送信元に対し送信停止命令を発行することを特徴とする。
【００１０】
本発明のデータ受信装置は、制御装置を介して記憶装置からデータを受信する装置(61)であり、
受信要求を発行する受信要求発行回路(61b)と、
受信要求発行回路(61b)よりの受信要求か、外部からの受信要求のいずれかを選択する選択回路(61c)と、
選択された受信要求を出力するＦＦからなる受信要求出力回路(61d)と、
受信要求先から受信した受信データをラッチする受信データラッチ回路(61f)とを備え、
当該装置への受信要求の送信元は、本データ受信装置を同じものであり、受信要求の送信先は、本データ受信装置と同じ構成のものであるか、上記制御装置であり、更に、受信データラッチ回路でラッチされたデータは、データ要求元へ送出され、
前記選択回路 (61c) は、上記外部からの受信要求、受信要求発行回路 (61b) が発行した受信要求、および下記の受信要求退避回路 (61a) に保存された退避データのいずれかを選択可能とし、通常は入力データを選択するが、受信要求発行回路 (61b) が受信要求を発行したとき、その発行の受信要求を選択して受信要求出力回路 (61d) へ送出すると共に、当該データ受信装置は入力された受信要求を受信要求退避回路 (61a) に退避させ、かつ、受信要求元に対し送信停止命令を発行することを特徴とする。
【００１１】
本発明のデータ送受信装置は、請求項１の構成を持つデータ送信装置において、送信データ生成回路(31b)は、請求項５の受信要求発行回路(61b)の機能を持ち、そして、データ出力回路(31d)は送信データだけでなく受信要求も出力も可能とし、更に請求項５のデータ保存回路(61h)を備えることにより、データの送受信を行なえることを特徴とする。
【００１２】
【発明の実施の形態】
図３は、本発明のデータ送信装置の接続関係を示した図である。５個のデータ送信装置３１(Ａ〜Ｅ)は互いにカスケード接続されており、終段となるデータ送信装置Ａが、メモリ装置３３を制御するメモリ制御回路３２の要求命令バッファおよび送信データバッファに接続されている。
【００１３】
図４は、図３のデータ送信装置３１(特に終段のＡ)の詳細を示した内部ブロック図である。３１ａは送信データとして供給された入力データａを一時的に退避させる送信データ退避回路である。３１ｂは、当データ送信装置３１自身の送信データを作成する送信データ生成回路である。３１ｃは、入力データａ、送信データ退避回路３１ａよりの退避データｂ、および送信データ生成回路３１ｂよりの生成データｃのいずれか一つを選択する選択回路であり、３１ｄは、選択回路３１ｃで選択されたデータを、メモリ制御回路３２へ(他のデータ送信装置Ｂ〜Ｅにあっては前段に接続のデータ送信装置へ)出力するデータ出力回路である。３１ｅは、メモリ制御回路３２(他のデータ送信装置Ｂ〜Ｅにあっては前段のデータ送信装置)からウエイト信号として供給される送信停止信号ｄを受け取り、改めてウエイト信号として送信停止信号ｅを後段へ出力する送信停止信号制御回路である。
【００１４】
図３の各データ送信装置３１における動作を図５〜図１２に従って説明する。これらの各図においては各装置に含まれる送信データを保存するＦＦを□印にてシンボル化して示す。データ出力回路３１ｄがシフトレジスタとして機能する。ここで、各データ送信装置３１は送信データのある無しに拘わらず、各データ出力回路３２ｄはシフト動作をしており、送信データの無い場合は、図１６(b)に示す無効データがシフトされている。図６〜図１２ＦＦシンボルに文字が入っていないのは無効データをラッチしていることを示す。
【００１５】
図３の各データ送信装置３１における動作を図５〜図１２に従って説明する。これらの各図においては各装置に含まれる送信データを保存するＦＦを□印にてシンボル化して示す。データ出力回路３１ｄがシフトレジスタとして機能する。ここで、各データ送信装置３１は送信データのある無しに拘わらず、各データ出力回路３２ｄはシフト動作をしており、送信データの無い場合は、図１６(b)に示す無効データがシフトされている。図６〜図１２のＦＦシンボルに文字が入っていないのは無効データをラッチしていることを示す。
【００１６】
図６：図５の状態からまず装置Ｅが先に送信要求("RE)と送信データ("DE0","DE1")を、シフトレジスタからなるデータ出力回路３１ｄに転送した。この図６は５クロック後の状態(装置ＥからＦＦ５個分データが進行)である。このとき装置Ｃは"RC"を自らの出力回路に転送しようとしたが既に装置Ｅのデータが転送中なので、出力回路３１ｄには"RC"を転送できない。シフト動作間では送信要求と送信データの連続性は保つことを前提としているためである。装置Ａは自らのデータ出力回路３１ｄに"RA"を転送した。これは"RA"をデータ出力回路３１ｄに転送しても、送信要求と送信データの連続性を断つことはないからである。その代わり、装置Ａは入力された"RE"を送信データ退避回路３１ａに転送する。それと共に送信停止信号を装置Ｂに対し発行する。
【００１７】
図７：図６の状態から１クロック後の状態を示す。なお、図８〜図１２もそれぞれ前図の１クロック後の状態を示す。装置Ａは、"RA"に続き"DA0"をデータ出力回路３１ｄに転送する。装置Ｂは、送信停止信号を装置Ａから受け取ったので、同装置Ｂのデータ出力回路３１ｄにあるデータはホールド状態になる。装置Ｃから入力されたデータを送信データ退避回路３１ａに転送する。それと共に送信停止信号を装置Ｃに対し発行する。装置Ｃは、装置Ｅが転送しているデータの最後を装置Ｂに転送できたので、自らが生成した"RC"をデータ出力回路３１ｄに転送する。装置Ｄから入力されるデータのフラグを見れば無効データ（例図１６(Ｂ)）なので、装置Ｄに対しては送信停止信号を発行することはない。もし、以降のタイミングで装置Ｃが自らのデータを転送中に装置Ｄから来るデータが図１６(Ｃ)に示すような送信要求が来れば、それを送信データ退避回路３１ａに転送すると共に送信停止信号を装置Ｃに対し発行することになる。
【００１８】
図８：装置Ａは、自ら生成したデータのデータ出力回路３１ｄへの転送中であることを示し、装置Ｂは送信停止状態にある。装置Ｃは、前段の装置Ｂからの送信停止信号を受け、データ出力回路３１ｄに保存している"RC"はそのままホールドしており、次転送候補の"DC0"は転送できない。
【００１９】
図９：装置Ａは、自らが生成したデータはすべて転送したので、送信データ退避回路３１ａに保存している"RE"をデータ出力回路に転送する。それと共に装置Ｂに対して発行していた送信停止信号の出力を停止する。装置Ｂ、Ｃはまだ送信停止中にある。
【００２０】
図１０：装置Ａは入力されるデータをデータ出力回路３１ｄに転送するシフト動作中にある。装置Ｂは、装置Ａからの送信停止解除を認識したので、送信データ退避回路３１ａに保存していた"DE1"をデータ出力回路３１ｄに転送する。それと共に装置Ｃに対して発行していた送信停止信号の出力を停止する。装置Ｃはまだ送信停止中にある。
【００２１】
図１１：装置Ａ，Ｂは入力されるデータをデータ出力回路３１ｄに転送するシフト動作中にあり、装置Ｃは、装置Ｂからの送信停止解除を認識したので、自らが生成したデータの転送を再開する。
【００２２】
図１２：装置Ｃは、最後のデータ"DC1"をデータ出力回路３１ｄに転送する。以降は出力回路が相互接続された全体がシフト動作を行う。
【００２３】
なお、図７〜図１２で、メモリ制御回路３２にデータ送信装置Ａから入力されたデータがシフト動作しているように示されているが必ずしもメモリ制御回路３２に保存しているわけではなく、転送されたデータの順がわかるように示したものに過ぎない。
【００２４】
図１３は、本発明のデータ受信装置の接続関係を示した図である。互いに縦続接続された５個のデータ受信装置６１(Ａ〜Ｅ)の終段となるデータ受信装置Ａが、メモリ制御回路３２'に接続されている。
【００２５】
図１２は、本発明のデータ受信装置の接続関係を示した図である。５個のデータ受信装置６１(Ａ〜Ｅ)は互いに縦続接続されており、終段となるデータ受信装置Ａが、メモリ装置３３を制御するメモリ制御回路３２'の要求命令バッファおよび送信データバッファに接続されている。
【００２６】
図１４は、図１２のデータ受信装置６１(特に終段のＡ)の詳細を示した内部ブロック図である。６１ａは外部からの受信要求ｄを一時的に退避させる受信要求退避回路である。６１ｂは、当データ受信装置６１自身の受信要求を発行する受信要求発行回路である。６１ｃは、受信要求ｄ、受信要求退避回路６１ａよりの退避受信要求ｅ、および受信要求発行回路６１ｂよりの発行受信要求ｆのいずれか一つを選択する選択回路であり、６１ｄは、選択回路６１ｃで選択されたデータを、メモリ制御回路３２’へ(他のデータ受信装置Ｂ〜Ｅにあっては前段に接続のデータ受信装置へ)出力する受信要求出力回路である。６１ｅは、メモリ制御回路３２’(他のデータ受信装置Ｂ〜Ｅにあっては前段のデータ受信装置)からウエイト信号として供給される受信要求停止信号ｇを受け取り、改めてウエイト信号として受信要求停止信号ｈを後段へ出力する受信要求停止信号制御回路である。
【００２７】
６１ｆは、要求した受信データをメモリ制御回路３２'から直接に、又は前段のデータ受信装置を経てラッチする受信データラッチ回路であり、６１ｇは、前記受信データに含まれる識別子を当該受信装置６１の識別子と比較する比較回路である。６１ｈは、前記受信データに含まれる識別子と当該受信装置６１の識別子とが合致したき、受信データラッチ回路６１ｆにラッチのデータを保存するデータ保存回路である。
【００２８】
図１３の各データ受信装置６１における動作を図１５に示しているが、データ受信装置６１の受信命令を発行する手順は、図５〜図１２で説明した送信命令の転送方法と基本的に同じであり、上例では送信要求と送信データを一つのかたまりとしていたのを、ここでは受信要求の１ワードをひとかたまりとしている。
【００２９】
受信されたデータの流れを図１５で説明する。この図１５では"DB0","DB1","DB2"のデータが連続してシフトされている様子を示している。"DB0","DB1","DB2"は図１６(Ｅ)の例に示されるデータであり上位４ビットが識別子であり、装置Ｂが自分の識別子と一致したと判断したためデータを取り込んでいる。図１５の受信データ保存回路５１ｄに示した"ラ"は、識別子のビットが全て"0"で無効データであることを表している。
【００３０】
以上説明した実施形態では、データ送信回路３１およびデータ受信回路６１の接続個数を５個としたが、その個数は限定されず、かつ、その個数を変更した場合でもメモリ接続回路３２における回路構成を変える必要はない。
【００３１】
【発明の効果】
請求項１に係わるデータ送信装置では、図３のごとく複数のデータ送信装置を縦続接続し、外部からのデータまたは自身のデータを選択的に順次、データ送信装置を中継して送信するようにしたので、従来のようにメモリ制御回路が受信要求のアービトレーションをする必要がなくなり、かつ回路構成がデータ送信装置の個数に依存しないため、回路構成が簡略化され、動作速度も向上できると共に、大規模、微細化プロセスの半導体技術に迎合される。また、メモリ制御装置に近いほど優先度が高まる構成となっているため、従来の選択回路での優先度選択による手間が不要となり、動作速度の低下を招いた要因も排除できる。
また、退避回路を備えたことにより、全体のシフト動作を止めることなく、個別に動作を一時的に止めることができるため、各装置が出力したいデータを装置内で判断し送信できる。
またこれにより、請求項３のごとく、シフトされるデータに無駄なデータが載らないため送信効率を低下させることもない。
請求項３のごとく、装置は停止信号の出力としてＦＦの出力をそのまま使用し、前段の装置に送出するようにしたので、つまり停止信号も隣どうしの装置でのみしか送出しないので、半導体で実現するにあたり装置の個数による負荷の増加やそれによる速度低下を招くことはない。
請求項４のごとく、送信データと送信要求を同じバスに乗せることにより、半導体上の配線の本数削減に寄与する。また図１６に図示のフラグを見るだけで、装置が送信要求をシフト動作の出力回路に転送できるか判定できる。
請求項５に係わるデータ受信装置では、図１３に示すごとく読出しデータをただ一つのデータ受信装置に入力すれば良いため、従来のようにメモリ制御回路あるいはアービタが選択回路を受信装置の個数分出力する構成ではないため、装置個数増加による速度低下は無い。送信命令の出力についても請求項１のデータ送信装置と同じ効果が得られる。
請求項６、７、８に係わるデータ受信装置では、それぞれ請求項２、３、４で述べたのと同じ効果が得られる。
請求項９に係わるデータ受信装置では、図１６(Ｅ)の例に示したように受信データには装置の識別子が含まれ、それを比較することにより、受信すべきデータか否かを判定できるようにし、各データ受信装置は該当しないデータを取込まないようにしたので、半導体のゲート数削減に寄与できる。
また識別子を無効のデータを示す識別子を設ける(例えば識別子の全ビットが"0"であればそれは無効データ)ことにより、その場合、図１５に示す各装置の受信データ保存回路同志接続されたシフト動作は常に動作している状態であれば良い。
請求項１０のデータ送受信装置によれば、一台の装置で上述の各効果を持つデータ送受信を実現できる。
【図面の簡単な説明】
【図１】 複数のデータ送受信回路からメモリへのデータの書き込み時の従来の動作例を示した図
【図２】 メモリから複数のデータ送受信回路でデータを読出す時の従来の動作例を示した図
【図３】 本発明のデータ送信装置を複数個含むシステム図
【図４】 図３のデータ送信装置の１実施形態を示した制御ブロック図
【図５】 図３のシステムにおける送信動作のステップを示した動作図
【図６】 図３のシステムにおける送信動作のステップを示した動作図
【図７】 図３のシステムにおける送信動作のステップを示した動作図
【図８】 図３のシステムにおける送信動作のステップを示した動作図
【図９】 図３のシステムにおける送信動作のステップを示した動作図
【図１０】 図３のシステムにおける送信動作のステップを示した動作図
【図１１】 図３のシステムにおける送信動作のステップを示した動作図
【図１２】 図３のシステムにおける送信動作のステップを示した動作図
【図１３】 本発明のデータ受信装置を複数個含むシステム図
【図１４】 図１３のデータ受信装置の１実施形態を示した制御ブロック図
【図１５】 図１３のシステムにおける受信動作を示した動作図
【図１６】 データ内容を示したビット図
【符号の説明】
３１ データ送信装置
３１ａ 送信データ退避回路
３１ｂ 送信データ生成回路
３１ｃ 選択回路
３１ｄ データ出力回路
３１ｅ 送信停止信号制御回路
３２ メモリ制御回路
３３ メモリ装置
６１ データ受信装置
６１ａ 受信要求退避回路
６１ｂ 受信要求発行回路
６１ｃ 選択回路
６１ｄ 受信要求出力回路
６１ｅ 受信要求停止信号制御回路
６１ｆ 受信データラッチ回路
６１ｇ 比較回路
６１ｈ データ保存回路
【発明の属する技術分野】
本発明は、FAX、複写機、プリンターなどのコントローラのごとく、画像データなどの大量のデータを扱うシステムにおいて、画像の加工、圧縮、伸張などを行う回路を持ち、大容量のデータをメモリから読み書きするデータ送受信装置に関する。
【０００２】
【従来の技術】
画像データなどの大量のデータを扱うシステムにおいては、画像の加工、圧縮、伸張などを行う個々のデータ制御回路を持ち、それらの回路が同時に大容量のデータをメモリから読み書きする。尚、データ制御回路は、メモリ装置に対し、データの送信(書き込み)、受信(読み出し)を行うため以後、データの送信回路、受信回路または送受信回路と呼ぶ。
【０００３】
個々の送受信回路は、扱う画像データの解像度が高まるにつれ、扱うデータも増えかつ新たな加工方法、圧縮伸張アルゴリズムも必要とされ個々の回路規模も大きくなっており、また短時間に大量のデータのメモリとの読み書きを行わなければならない。
【０００４】
近年半導体のプロセスの微細化が進むにつてこれらの個々の送受信回路は一つの半導体上で実現することができるようになっている。そして、プロセスの微細化により大規模の同期回路を高速に動作させることができるようになったが、更なる高速化を図る上において、ＦＦ間のゲートの個数よりも配線による遅延がクローズアップされるようになってきた。
【０００５】
【発明が解決しようとする課題】
先に述べたシステムでは、個々の送受信回路は一つの半導体上で実現することができるようになったため、半導体上のメモリ制御回路またはＰＣＩ、ＡＧＰその他のバス制御回路は、複数のデータ制御回路から選択し処理を行わなければならない。
【０００６】
図１に、メモリ装置１４ への書き込み要求および書き込みデータの従来構成を示す。複数の要求元(送受信回路)１１ からの一つの要求および書き込みデータを、選択回路１２で選択するため、メモリ制御回路１３内のＦＦから見ると複数の送受信回路１１のＦＦからの出力が自身の入力に接続されるパスがある構成になっている。これらのＦＦは半導体上に散らばるため高速化のネックとなっていた。又、選択回路１２での優先度選択のプロセスが必要なことも、高速化を妨げていた。
更に、メモリ制御回路１３が受信要求のアービトレーションを行っているため、送受信回路１１の個数により回路を変更しなければならず、これを半導体上で実現するには負荷が重くなり、このことも動作速度のネックとなっていた。
【０００７】
また、データの受信側でも従来では図２のようにメモリ装置１４から読み出したデータもメモリ制御回路１３内のＦＦから複数の送受信回路１１のＦＦに供給されるため、この場合も高速化のネックとなっていた。
【０００８】
本発明は以下を実現することを目的とする。
ＦＦ間のパスを削減して、接続される送信装置の個数に依存せずに大規模、微細化プロセスの半導体で実現可能な構成を提供する。
メモリ制御回路からのウェイト動作も最初に接続される送信装置だけに送ることにより可能とし、接続される送信装置の個数に依存しない。
送信要求と送信データを同じバスに載せることにより、半導体配線の本数を削減できる構成とする。また、データの受信側でも従来では図２のようにメモリから読み出したデータもメモリ制御回路のＦＦから複数の受信回路のＦＦに接続されるため、これも高速化のネックとなってきている。
ＦＦ間のパスを削減可能な送信装置を実現する。接続される送信装置の個数に依存せずに大規模、微細化プロセスの半導体で実現可能な構成を提供する。
メモリ制御回路からのウェイト動作も最初に接続される送信装置だけに送ることにより可能とし、接続される送信装置の個数に依存しない。
メモリ制御装置から受信元の個々に受信データを受け取らす構成ではなく識別子を受信データとともに送るため、半導体配線の本数を削減できる。
【０００９】
【課題を解決するための手段】
本発明のデータ送信装置は、制御装置を介して記憶装置へデータを送信する装置(31)であり、
送信データを生成する送信データ生成回路(31b)と、
前記送信データおよび外部からの入力データのいずれかを選択する選択回路(31c)と、
選択されたデータを出力するフリップフロップ(以後ＦＦ)からなるデータ出力回路(31d)と、
を備え、入力データ送信元は、本データ送信装置を同じものであり、本データ送信装置の送信先は、本データ送信装置と同じ構成のものであるか、上記制御装置であり、
前記選択回路 (31c) は、上記入力データ、送信データ、および下記の送信データ退避回路 (31a) に保存された退避データのいずれかを選択可能とし、通常は入力データを選択するが、送信データ生成回路 (31b) が送信データを生成したとき、その送信データを選択してデータ出力回路 (31d) へ送出すると共に、当該データ送信装置は、入力データを送信データ退避回路 (31a) に退避させ、かつ、入力データ送信元に対し送信停止命令を発行することを特徴とする。
【００１０】
本発明のデータ受信装置は、制御装置を介して記憶装置からデータを受信する装置(61)であり、
受信要求を発行する受信要求発行回路(61b)と、
受信要求発行回路(61b)よりの受信要求か、外部からの受信要求のいずれかを選択する選択回路(61c)と、
選択された受信要求を出力するＦＦからなる受信要求出力回路(61d)と、
受信要求先から受信した受信データをラッチする受信データラッチ回路(61f)とを備え、
当該装置への受信要求の送信元は、本データ受信装置を同じものであり、受信要求の送信先は、本データ受信装置と同じ構成のものであるか、上記制御装置であり、更に、受信データラッチ回路でラッチされたデータは、データ要求元へ送出され、
前記選択回路 (61c) は、上記外部からの受信要求、受信要求発行回路 (61b) が発行した受信要求、および下記の受信要求退避回路 (61a) に保存された退避データのいずれかを選択可能とし、通常は入力データを選択するが、受信要求発行回路 (61b) が受信要求を発行したとき、その発行の受信要求を選択して受信要求出力回路 (61d) へ送出すると共に、当該データ受信装置は入力された受信要求を受信要求退避回路 (61a) に退避させ、かつ、受信要求元に対し送信停止命令を発行することを特徴とする。
【００１１】
本発明のデータ送受信装置は、請求項１の構成を持つデータ送信装置において、送信データ生成回路(31b)は、請求項５の受信要求発行回路(61b)の機能を持ち、そして、データ出力回路(31d)は送信データだけでなく受信要求も出力も可能とし、更に請求項５のデータ保存回路(61h)を備えることにより、データの送受信を行なえることを特徴とする。
【００１２】
【発明の実施の形態】
図３は、本発明のデータ送信装置の接続関係を示した図である。５個のデータ送信装置３１(Ａ〜Ｅ)は互いにカスケード接続されており、終段となるデータ送信装置Ａが、メモリ装置３３を制御するメモリ制御回路３２の要求命令バッファおよび送信データバッファに接続されている。
【００１３】
図４は、図３のデータ送信装置３１(特に終段のＡ)の詳細を示した内部ブロック図である。３１ａは送信データとして供給された入力データａを一時的に退避させる送信データ退避回路である。３１ｂは、当データ送信装置３１自身の送信データを作成する送信データ生成回路である。３１ｃは、入力データａ、送信データ退避回路３１ａよりの退避データｂ、および送信データ生成回路３１ｂよりの生成データｃのいずれか一つを選択する選択回路であり、３１ｄは、選択回路３１ｃで選択されたデータを、メモリ制御回路３２へ(他のデータ送信装置Ｂ〜Ｅにあっては前段に接続のデータ送信装置へ)出力するデータ出力回路である。３１ｅは、メモリ制御回路３２(他のデータ送信装置Ｂ〜Ｅにあっては前段のデータ送信装置)からウエイト信号として供給される送信停止信号ｄを受け取り、改めてウエイト信号として送信停止信号ｅを後段へ出力する送信停止信号制御回路である。
【００１４】
図３の各データ送信装置３１における動作を図５〜図１２に従って説明する。これらの各図においては各装置に含まれる送信データを保存するＦＦを□印にてシンボル化して示す。データ出力回路３１ｄがシフトレジスタとして機能する。ここで、各データ送信装置３１は送信データのある無しに拘わらず、各データ出力回路３２ｄはシフト動作をしており、送信データの無い場合は、図１６(b)に示す無効データがシフトされている。図６〜図１２ＦＦシンボルに文字が入っていないのは無効データをラッチしていることを示す。
【００１５】
図３の各データ送信装置３１における動作を図５〜図１２に従って説明する。これらの各図においては各装置に含まれる送信データを保存するＦＦを□印にてシンボル化して示す。データ出力回路３１ｄがシフトレジスタとして機能する。ここで、各データ送信装置３１は送信データのある無しに拘わらず、各データ出力回路３２ｄはシフト動作をしており、送信データの無い場合は、図１６(b)に示す無効データがシフトされている。図６〜図１２のＦＦシンボルに文字が入っていないのは無効データをラッチしていることを示す。
【００１６】
図６：図５の状態からまず装置Ｅが先に送信要求("RE)と送信データ("DE0","DE1")を、シフトレジスタからなるデータ出力回路３１ｄに転送した。この図６は５クロック後の状態(装置ＥからＦＦ５個分データが進行)である。このとき装置Ｃは"RC"を自らの出力回路に転送しようとしたが既に装置Ｅのデータが転送中なので、出力回路３１ｄには"RC"を転送できない。シフト動作間では送信要求と送信データの連続性は保つことを前提としているためである。装置Ａは自らのデータ出力回路３１ｄに"RA"を転送した。これは"RA"をデータ出力回路３１ｄに転送しても、送信要求と送信データの連続性を断つことはないからである。その代わり、装置Ａは入力された"RE"を送信データ退避回路３１ａに転送する。それと共に送信停止信号を装置Ｂに対し発行する。
【００１７】
図７：図６の状態から１クロック後の状態を示す。なお、図８〜図１２もそれぞれ前図の１クロック後の状態を示す。装置Ａは、"RA"に続き"DA0"をデータ出力回路３１ｄに転送する。装置Ｂは、送信停止信号を装置Ａから受け取ったので、同装置Ｂのデータ出力回路３１ｄにあるデータはホールド状態になる。装置Ｃから入力されたデータを送信データ退避回路３１ａに転送する。それと共に送信停止信号を装置Ｃに対し発行する。装置Ｃは、装置Ｅが転送しているデータの最後を装置Ｂに転送できたので、自らが生成した"RC"をデータ出力回路３１ｄに転送する。装置Ｄから入力されるデータのフラグを見れば無効データ（例図１６(Ｂ)）なので、装置Ｄに対しては送信停止信号を発行することはない。もし、以降のタイミングで装置Ｃが自らのデータを転送中に装置Ｄから来るデータが図１６(Ｃ)に示すような送信要求が来れば、それを送信データ退避回路３１ａに転送すると共に送信停止信号を装置Ｃに対し発行することになる。
【００１８】
図８：装置Ａは、自ら生成したデータのデータ出力回路３１ｄへの転送中であることを示し、装置Ｂは送信停止状態にある。装置Ｃは、前段の装置Ｂからの送信停止信号を受け、データ出力回路３１ｄに保存している"RC"はそのままホールドしており、次転送候補の"DC0"は転送できない。
【００１９】
図９：装置Ａは、自らが生成したデータはすべて転送したので、送信データ退避回路３１ａに保存している"RE"をデータ出力回路に転送する。それと共に装置Ｂに対して発行していた送信停止信号の出力を停止する。装置Ｂ、Ｃはまだ送信停止中にある。
【００２０】
図１０：装置Ａは入力されるデータをデータ出力回路３１ｄに転送するシフト動作中にある。装置Ｂは、装置Ａからの送信停止解除を認識したので、送信データ退避回路３１ａに保存していた"DE1"をデータ出力回路３１ｄに転送する。それと共に装置Ｃに対して発行していた送信停止信号の出力を停止する。装置Ｃはまだ送信停止中にある。
【００２１】
図１１：装置Ａ，Ｂは入力されるデータをデータ出力回路３１ｄに転送するシフト動作中にあり、装置Ｃは、装置Ｂからの送信停止解除を認識したので、自らが生成したデータの転送を再開する。
【００２２】
図１２：装置Ｃは、最後のデータ"DC1"をデータ出力回路３１ｄに転送する。以降は出力回路が相互接続された全体がシフト動作を行う。
【００２３】
なお、図７〜図１２で、メモリ制御回路３２にデータ送信装置Ａから入力されたデータがシフト動作しているように示されているが必ずしもメモリ制御回路３２に保存しているわけではなく、転送されたデータの順がわかるように示したものに過ぎない。
【００２４】
図１３は、本発明のデータ受信装置の接続関係を示した図である。互いに縦続接続された５個のデータ受信装置６１(Ａ〜Ｅ)の終段となるデータ受信装置Ａが、メモリ制御回路３２'に接続されている。
【００２５】
図１２は、本発明のデータ受信装置の接続関係を示した図である。５個のデータ受信装置６１(Ａ〜Ｅ)は互いに縦続接続されており、終段となるデータ受信装置Ａが、メモリ装置３３を制御するメモリ制御回路３２'の要求命令バッファおよび送信データバッファに接続されている。
【００２６】
図１４は、図１２のデータ受信装置６１(特に終段のＡ)の詳細を示した内部ブロック図である。６１ａは外部からの受信要求ｄを一時的に退避させる受信要求退避回路である。６１ｂは、当データ受信装置６１自身の受信要求を発行する受信要求発行回路である。６１ｃは、受信要求ｄ、受信要求退避回路６１ａよりの退避受信要求ｅ、および受信要求発行回路６１ｂよりの発行受信要求ｆのいずれか一つを選択する選択回路であり、６１ｄは、選択回路６１ｃで選択されたデータを、メモリ制御回路３２’へ(他のデータ受信装置Ｂ〜Ｅにあっては前段に接続のデータ受信装置へ)出力する受信要求出力回路である。６１ｅは、メモリ制御回路３２’(他のデータ受信装置Ｂ〜Ｅにあっては前段のデータ受信装置)からウエイト信号として供給される受信要求停止信号ｇを受け取り、改めてウエイト信号として受信要求停止信号ｈを後段へ出力する受信要求停止信号制御回路である。
【００２７】
６１ｆは、要求した受信データをメモリ制御回路３２'から直接に、又は前段のデータ受信装置を経てラッチする受信データラッチ回路であり、６１ｇは、前記受信データに含まれる識別子を当該受信装置６１の識別子と比較する比較回路である。６１ｈは、前記受信データに含まれる識別子と当該受信装置６１の識別子とが合致したき、受信データラッチ回路６１ｆにラッチのデータを保存するデータ保存回路である。
【００２８】
図１３の各データ受信装置６１における動作を図１５に示しているが、データ受信装置６１の受信命令を発行する手順は、図５〜図１２で説明した送信命令の転送方法と基本的に同じであり、上例では送信要求と送信データを一つのかたまりとしていたのを、ここでは受信要求の１ワードをひとかたまりとしている。
【００２９】
受信されたデータの流れを図１５で説明する。この図１５では"DB0","DB1","DB2"のデータが連続してシフトされている様子を示している。"DB0","DB1","DB2"は図１６(Ｅ)の例に示されるデータであり上位４ビットが識別子であり、装置Ｂが自分の識別子と一致したと判断したためデータを取り込んでいる。図１５の受信データ保存回路５１ｄに示した"ラ"は、識別子のビットが全て"0"で無効データであることを表している。
【００３０】
以上説明した実施形態では、データ送信回路３１およびデータ受信回路６１の接続個数を５個としたが、その個数は限定されず、かつ、その個数を変更した場合でもメモリ接続回路３２における回路構成を変える必要はない。
【００３１】
【発明の効果】
請求項１に係わるデータ送信装置では、図３のごとく複数のデータ送信装置を縦続接続し、外部からのデータまたは自身のデータを選択的に順次、データ送信装置を中継して送信するようにしたので、従来のようにメモリ制御回路が受信要求のアービトレーションをする必要がなくなり、かつ回路構成がデータ送信装置の個数に依存しないため、回路構成が簡略化され、動作速度も向上できると共に、大規模、微細化プロセスの半導体技術に迎合される。また、メモリ制御装置に近いほど優先度が高まる構成となっているため、従来の選択回路での優先度選択による手間が不要となり、動作速度の低下を招いた要因も排除できる。
また、退避回路を備えたことにより、全体のシフト動作を止めることなく、個別に動作を一時的に止めることができるため、各装置が出力したいデータを装置内で判断し送信できる。
またこれにより、請求項３のごとく、シフトされるデータに無駄なデータが載らないため送信効率を低下させることもない。
請求項３のごとく、装置は停止信号の出力としてＦＦの出力をそのまま使用し、前段の装置に送出するようにしたので、つまり停止信号も隣どうしの装置でのみしか送出しないので、半導体で実現するにあたり装置の個数による負荷の増加やそれによる速度低下を招くことはない。
請求項４のごとく、送信データと送信要求を同じバスに乗せることにより、半導体上の配線の本数削減に寄与する。また図１６に図示のフラグを見るだけで、装置が送信要求をシフト動作の出力回路に転送できるか判定できる。
請求項５に係わるデータ受信装置では、図１３に示すごとく読出しデータをただ一つのデータ受信装置に入力すれば良いため、従来のようにメモリ制御回路あるいはアービタが選択回路を受信装置の個数分出力する構成ではないため、装置個数増加による速度低下は無い。送信命令の出力についても請求項１のデータ送信装置と同じ効果が得られる。
請求項６、７、８に係わるデータ受信装置では、それぞれ請求項２、３、４で述べたのと同じ効果が得られる。
請求項９に係わるデータ受信装置では、図１６(Ｅ)の例に示したように受信データには装置の識別子が含まれ、それを比較することにより、受信すべきデータか否かを判定できるようにし、各データ受信装置は該当しないデータを取込まないようにしたので、半導体のゲート数削減に寄与できる。
また識別子を無効のデータを示す識別子を設ける(例えば識別子の全ビットが"0"であればそれは無効データ)ことにより、その場合、図１５に示す各装置の受信データ保存回路同志接続されたシフト動作は常に動作している状態であれば良い。
請求項１０のデータ送受信装置によれば、一台の装置で上述の各効果を持つデータ送受信を実現できる。
【図面の簡単な説明】
【図１】 複数のデータ送受信回路からメモリへのデータの書き込み時の従来の動作例を示した図
【図２】 メモリから複数のデータ送受信回路でデータを読出す時の従来の動作例を示した図
【図３】 本発明のデータ送信装置を複数個含むシステム図
【図４】 図３のデータ送信装置の１実施形態を示した制御ブロック図
【図５】 図３のシステムにおける送信動作のステップを示した動作図
【図６】 図３のシステムにおける送信動作のステップを示した動作図
【図７】 図３のシステムにおける送信動作のステップを示した動作図
【図８】 図３のシステムにおける送信動作のステップを示した動作図
【図９】 図３のシステムにおける送信動作のステップを示した動作図
【図１０】 図３のシステムにおける送信動作のステップを示した動作図
【図１１】 図３のシステムにおける送信動作のステップを示した動作図
【図１２】 図３のシステムにおける送信動作のステップを示した動作図
【図１３】 本発明のデータ受信装置を複数個含むシステム図
【図１４】 図１３のデータ受信装置の１実施形態を示した制御ブロック図
【図１５】 図１３のシステムにおける受信動作を示した動作図
【図１６】 データ内容を示したビット図
【符号の説明】
３１ データ送信装置
３１ａ 送信データ退避回路
３１ｂ 送信データ生成回路
３１ｃ 選択回路
３１ｄ データ出力回路
３１ｅ 送信停止信号制御回路
３２ メモリ制御回路
３３ メモリ装置
６１ データ受信装置
６１ａ 受信要求退避回路
６１ｂ 受信要求発行回路
６１ｃ 選択回路
６１ｄ 受信要求出力回路
６１ｅ 受信要求停止信号制御回路
６１ｆ 受信データラッチ回路
６１ｇ 比較回路
６１ｈ データ保存回路
Claims (10)
- 制御装置を介して記憶装置へデータを送信するデータ送信装置(31)であり、
送信データを生成する送信データ生成回路(31b)と、
前記送信データおよび外部からの入力データのいずれかを選択する選択回路(31c)と、
選択されたデータを出力するフリップフロップ(以後ＦＦ)からなるデータ出力回路(31d)と、
を備え、入力データ送信元は、本データ送信装置を同じものであり、本データ送信装置の送信先は、本データ送信装置と同じ構成のものであるか、上記制御装置であり、
前記選択回路 (31c) は、上記入力データ、送信データ、および下記の送信データ退避回路 (31a) に保存された退避データのいずれかを選択可能とし、通常は入力データを選択するが、送信データ生成回路 (31b) が送信データを生成したとき、その送信データを選択してデータ出力回路 (31d) へ送出すると共に、当該データ送信装置は、入力データを送信データ退避回路 (31a) に退避させ、かつ、入力データ送信元に対し送信停止命令を発行することを特徴とするデータ送信装置。 - 送信先のデータ送信装置または制御装置から送信停止命令を受け取った時、選択回路 (31c) は、送信データ生成回路 (31b) よりの新たな送信データをデータ出力回路 (31d) に送出することを停止すると共に、当該装置への入力データを送信データ退避回路 (31a) に退避させ、そして入力データ送信元に対し送信停止命令を発行する請求項１記載のデータ送信装置。
- 入力された送信停止命令は、ＦＦからなる送信停止信号制御回路 (31e) を介した後に送信停止命令として入力データ送信元に改めて送出される請求項２記載のデータ送信装置。
- 入力および出力するデータは複数のビット長を持ち、データには送信データの内容を示すビットを持ち、送信データそのものか、送信先のアドレスや転送するデータ長を示す送信命令であるかを判別可能とした請求項１記載のデータ送信装置。
- 制御装置を介して記憶装置からデータを受信するデータ受信装置 (61) であり、
受信要求を発行する受信要求発行回路 (61b) と、
受信要求発行回路 (61b) よりの受信要求か、外部からの受信要求のいずれかを選択する選択回路 (61c) と、
選択された受信要求を出力するＦＦからなる受信要求出力回路 (61d) と、
受信要求先から受信した受信データをラッチする受信データラッチ回路 (61f) とを備え、
当該装置への受信要求の送信元は、本データ受信装置を同じものであり、受信要求の送信先は、本データ受信装置と同じ構成のものであるか、上記制御装置であり、更に、受信データラッチ回路でラッチされたデータは、データ要求元へ送出され、
前記選択回路 (61c) は、上記外部からの受信要求、受信要求発行回路 (61b) が発行した受信要求、および下記の受信要求退避回路 (61a) に保存された退避データのいずれかを選択可能とし、通常は入力データを選択するが、受信要求発行回路 (61b) が受信要求を発行したとき、その発行の受信要求を選択して受信要求出力回路 (61d) へ送出すると共に、当該データ受信装置は入力された受信要求を受信要求退避回路 (61a) に退避させ、かつ、受信要求元に対し送信停止命令を発行することを特徴とするデータ受信装置。 - 受信要求発行回路６１ｂが受信要求を発行したとき、選択回路 (61c) は、前記受信要求を受信要求出力回路 (61d) に送出することを停止すると共に、当該装置に入力される受信要求を受信要求退避回路 (61a) に退避させ、そして受信要求元に対し送信停止命令を発行する請求項５記載のデータ受信装置。
- 入力された受信要求の停止命令は、ＦＦからなる受信信号要求停止信号制御回路 (61e) を介した後に送信要求の停止命令として受信要求元に改めて送出される請求項６記載のデータ受信装置。
- 入力および出力する受信要求は複数のビット長さを持つものであり、受信要求発行先のアドレスや受信するデータ長を示す内容である請求項５記載のデータ受信装置。
- 入力および出力する受信データには、受信要求の発行元である装置を判別する識別子が含まれ、前記識別子が当受信装置の識別子と合致した場合のみ受信データラッチ回路 (61f) のラッチデータをＦＩＦＯからなるデータ保存回路 (61h) に転送する比較回路 (61g) を有する請求項５記載のデータ受信装置。
- 請求項１の構成を持つデータ送信装置において、送信データ生成回路 (31b) は、請求項５の受信要求発行回路 (61b) の機能を持ち、そして、データ出力回路 (31d) は送信データだけでなく受信要求も出力も可能とし、更に請求項５のデータ保存回路 (61h) を備えることにより、データの送受信を行なえることを特徴とするデータ送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340287A JP3953732B2 (ja) | 2000-11-08 | 2000-11-08 | データ送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340287A JP3953732B2 (ja) | 2000-11-08 | 2000-11-08 | データ送受信装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006281394A Division JP4403165B2 (ja) | 2006-10-16 | 2006-10-16 | データ送信システム、データ受信システムおよびデータ送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002152282A JP2002152282A (ja) | 2002-05-24 |
| JP3953732B2 true JP3953732B2 (ja) | 2007-08-08 |
Family
ID=18815228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000340287A Expired - Fee Related JP3953732B2 (ja) | 2000-11-08 | 2000-11-08 | データ送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3953732B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194845A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | コンテンツ再生システム及びコンテンツ再生方法 |
| JP5375320B2 (ja) | 2009-05-08 | 2013-12-25 | 富士通株式会社 | 通信制御方法、通信システム及び通信装置 |
| JP5577776B2 (ja) | 2010-03-17 | 2014-08-27 | 株式会社リコー | メモリ制御装置及びマスクタイミング制御方法 |
-
2000
- 2000-11-08 JP JP2000340287A patent/JP3953732B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002152282A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101005358B1 (ko) | 직렬화기 및 비직렬화기 기능을 갖는 교차점 스위치 | |
| CN110928811B (zh) | 用于处理突发读取事务的装置和方法 | |
| JP2002523857A (ja) | 非同期型論理を用いたｆｉｆｏ | |
| JP5232019B2 (ja) | 複数のプロセッサコア用の装置、システム、及び方法 | |
| JPH02227765A (ja) | デジタル・コンピユータのデータ転送装置 | |
| JP5230887B2 (ja) | クロックフォワードシステムｉ／ｏのための効率的なクロック開始および停止装置 | |
| JPH0981508A (ja) | 通信方法及び装置 | |
| US20070081414A1 (en) | System and method of on-circuit asynchronous communication, between synchronous subcircuits | |
| JP3953732B2 (ja) | データ送受信装置 | |
| US20080147906A1 (en) | DMA Transferring System, DMA Controller, and DMA Transferring Method | |
| US7096375B2 (en) | Data transfer circuit between different clock regions | |
| JP4403165B2 (ja) | データ送信システム、データ受信システムおよびデータ送信装置 | |
| KR100591243B1 (ko) | 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법 | |
| JP2015127935A (ja) | 情報処理装置、および情報処理方法 | |
| US6282149B1 (en) | Circuit and method for synchronized data banking | |
| KR100642158B1 (ko) | 슬레이브 그룹 인터페이스 장치와, 슬레이브 그룹 인터페이스 장치를 통해 버스와 주변 장치를 인터페이스하는 방법 및 시스템 | |
| CN111435340B (zh) | 互联网总线单元及数据传输方法、wishbone互联网模块、芯片 | |
| JP3400730B2 (ja) | データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置 | |
| US6499080B1 (en) | Post write buffer for a dual clock system | |
| US20090031101A1 (en) | Data processing system | |
| KR101116613B1 (ko) | 메모리 액세스 제어 장치 및 방법 | |
| JP3413894B2 (ja) | シリアル伝送装置 | |
| JP2008293120A (ja) | データ転送装置 | |
| US20050060475A1 (en) | Data transfer apparatus and data transfer method | |
| JP2002176464A (ja) | ネットワークインタフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |