JP2015127935A - 情報処理装置、および情報処理方法 - Google Patents
情報処理装置、および情報処理方法 Download PDFInfo
- Publication number
- JP2015127935A JP2015127935A JP2014101447A JP2014101447A JP2015127935A JP 2015127935 A JP2015127935 A JP 2015127935A JP 2014101447 A JP2014101447 A JP 2014101447A JP 2014101447 A JP2014101447 A JP 2014101447A JP 2015127935 A JP2015127935 A JP 2015127935A
- Authority
- JP
- Japan
- Prior art keywords
- command
- read
- write
- bus
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】少なくとも第一のバスと、第二のバスと、を有する情報処理装置であって、前記第一のバスに書込命令、または読出命令を行い、前記第二のバスから書込命令を受け、前記第二のバスから読出命令を受け、前記書込命令、または前記読出命令の命令に基づいて前記書込読出命令について命令を行い、前記命令は、前記読出命令を待機させる待機処理を行い、前記読出命令を待機させている間は、前記読出命令より前記書込命令を優先させるように前記書込読出命令に行う命令の順序を並び替える並び替え処理を行うことによって上記課題を解決する。
【選択図】図10
Description
図1は、本発明の一実施形態に係る情報処理装置を使用した画像形成装置の一例を示す概略図である。
図2は、本発明の一実施形態に係る情報処理装置のハードウェア構成の一例を示すブロック図である。
図3は、本発明の一実施形態における情報処理装置の一例を説明する機能ブロック図である。
図4は、本発明の一実施形態における制御ASICの構成の一例を説明するブロック図である。
図5は、本発明の一実施形態におけるインタフェース変換回路の構成の一例を説明するブロック図である。
図7は、本発明の一実施形態に係るPCIeIPコアの構成の一例を説明するブロック図である。
図9は、本発明の一実施形態に係る待機処理の一例について説明するタイミングチャートである。
図10は、本発明の一実施形態に係る並び替え処理の一例について説明するタイミングチャートである。
2 PCIeバス
3 ネットワーク
10 画像処理装置
10H1 スキャナ
10H2 印刷装置
11 HDD
12 レジスタ
100H15 インタフェース変換回路
100H151 コマンド変換回路
100H152 ライトコマンドI/F
100H153 リードコマンドI/F
100H154 コマンドI/F
100H155 ライトデータI/F
100H156 リードデータI/F
100H157 ライトデータI/F
100H158 リードデータI/F
100H16 PCIeIPコア
100H161 送信処理回路
100H162 受信処理回路
Tx 送信用の信号線
Rx 受信用の信号線
RC リードコマンド
RD リードデータ
100H17 AXIバス
Claims (5)
- 少なくとも第一のバスと、第二のバスと、を有する情報処理装置であって、
前記第一のバスに書込命令、または読出命令を行う書込読出命令手段と、
前記第二のバスから書込命令を受ける書込命令手段と、
前記第二のバスから読出命令を受ける読出命令手段と、
前記書込命令手段、または前記読出命令手段の命令に基づいて前記書込読出命令手段に命令を行う命令手段と、を有し、
前記命令手段は、
前記読出命令を待機させる待機処理を行い、前記読出命令を待機させている間は、前記読出命令より前記書込命令を優先させるように前記書込読出命令手段に行う命令の順序を並び替える並び替え処理を行う情報処理装置。 - 前記命令手段は、未完了の前記読出命令の数に基づいて前記待機処理を行う請求項1に記載の情報処理装置。
- 前記書込命令には、前記書込命令によって書込まれるデータを含む請求項1または2に記載の情報処理装置。
- 設定に係る値を記憶する記憶手段を有し、
前記待機処理が、前記記憶手段に設定された値に基づいて行われる請求項1乃至3のいずれかに記載の情報処理装置。 - 少なくとも第一のバスと、第二のバスと、
前記第一のバスに書込命令、または読出命令を行う書込読出命令手段と、
前記第二のバスから書込命令を受ける書込命令手段と、
前記第二のバスから読出命令を受ける読出命令手段と、を有する情報処理装置に、
前記書込命令手段、または前記読出命令手段の命令に基づいて前記書込読出命令手段に命令を行う命令手順を行い、
前記命令手順は、
前記読出命令を待機させる待機処理を行い、前記読出命令を待機させている間は、前記読出命令より前記書込命令を優先させるように前記書込読出命令手段に行う命令の順序を並び替える並び替え処理を行わせる手順である情報処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101447A JP6398309B2 (ja) | 2013-11-27 | 2014-05-15 | 情報処理装置、および情報処理方法 |
US14/476,799 US20150149680A1 (en) | 2013-11-27 | 2014-09-04 | Information processing apparatus and information processing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013245291 | 2013-11-27 | ||
JP2013245291 | 2013-11-27 | ||
JP2014101447A JP6398309B2 (ja) | 2013-11-27 | 2014-05-15 | 情報処理装置、および情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015127935A true JP2015127935A (ja) | 2015-07-09 |
JP6398309B2 JP6398309B2 (ja) | 2018-10-03 |
Family
ID=53183659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014101447A Active JP6398309B2 (ja) | 2013-11-27 | 2014-05-15 | 情報処理装置、および情報処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150149680A1 (ja) |
JP (1) | JP6398309B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018042767A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社ソシオネクスト | バス制御回路、半導体集積回路、回路基板、情報処理装置およびバス制御方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11099778B2 (en) * | 2018-08-08 | 2021-08-24 | Micron Technology, Inc. | Controller command scheduling in a memory system to increase command bus utilization |
US11604744B2 (en) * | 2020-10-16 | 2023-03-14 | Alibaba Group Holding Limited | Dual-modal memory interface controller |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007323098A (ja) * | 2006-05-30 | 2007-12-13 | Hitachi Ltd | 転送処理装置 |
JP2012034254A (ja) * | 2010-08-02 | 2012-02-16 | Ricoh Co Ltd | データ転送装置、画像形成装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 |
JP2012182721A (ja) * | 2011-03-02 | 2012-09-20 | Ricoh Co Ltd | 画像形成装置およびその制御方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553268A (en) * | 1991-06-14 | 1996-09-03 | Integrated Device Technology, Inc. | Memory operations priority scheme for microprocessors |
US5420894A (en) * | 1993-12-21 | 1995-05-30 | Ag Communication Systems Corporation | Elastic storage circuit |
US5561823A (en) * | 1994-03-14 | 1996-10-01 | Conner Peripherals, Inc. | Monitor system for determining the available capacity of a READ buffer and a WRITE buffer in a disk drive system |
US5608892A (en) * | 1995-06-09 | 1997-03-04 | Alantec Corporation | Active cache for a microprocessor |
US5781927A (en) * | 1996-01-30 | 1998-07-14 | United Microelectronics Corporation | Main memory arbitration with priority scheduling capability including multiple priorty signal connections |
KR100304963B1 (ko) * | 1998-12-29 | 2001-09-24 | 김영환 | 반도체메모리 |
US6801985B1 (en) * | 1999-09-10 | 2004-10-05 | Texas Instruments Incorporated | Data bus using synchronous fixed latency loop including read address and data busses and write address and data busses |
US6259648B1 (en) * | 2000-03-21 | 2001-07-10 | Systran Corporation | Methods and apparatus for implementing pseudo dual port memory |
US6651148B2 (en) * | 2000-05-23 | 2003-11-18 | Canon Kabushiki Kaisha | High-speed memory controller for pipelining memory read transactions |
US6901451B1 (en) * | 2000-10-31 | 2005-05-31 | Fujitsu Limited | PCI bridge over network |
US7464180B1 (en) * | 2001-10-16 | 2008-12-09 | Cisco Technology, Inc. | Prioritization and preemption of data frames over a switching fabric |
US6880028B2 (en) * | 2002-03-18 | 2005-04-12 | Sun Microsystems, Inc | Dynamic request priority arbitration |
US7062577B2 (en) * | 2002-12-18 | 2006-06-13 | Lsi Logic Corporation | AMBA slave modular bus interfaces |
US7701949B1 (en) * | 2003-06-24 | 2010-04-20 | Cisco Technology, Inc. | System and method for switching high priority traffic with low latency |
US8219745B2 (en) * | 2004-12-02 | 2012-07-10 | International Business Machines Corporation | Memory controller to utilize DRAM write buffers |
US8407707B2 (en) * | 2009-05-18 | 2013-03-26 | Lsi Corporation | Task queuing in a network communications processor architecture |
US9535860B2 (en) * | 2013-01-17 | 2017-01-03 | Intel Corporation | Arbitrating memory accesses via a shared memory fabric |
-
2014
- 2014-05-15 JP JP2014101447A patent/JP6398309B2/ja active Active
- 2014-09-04 US US14/476,799 patent/US20150149680A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007323098A (ja) * | 2006-05-30 | 2007-12-13 | Hitachi Ltd | 転送処理装置 |
JP2012034254A (ja) * | 2010-08-02 | 2012-02-16 | Ricoh Co Ltd | データ転送装置、画像形成装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 |
JP2012182721A (ja) * | 2011-03-02 | 2012-09-20 | Ricoh Co Ltd | 画像形成装置およびその制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018042767A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社ソシオネクスト | バス制御回路、半導体集積回路、回路基板、情報処理装置およびバス制御方法 |
US10747699B2 (en) | 2016-08-31 | 2020-08-18 | Socionext Inc | Bus control circuit, semiconductor integrated circuit, circuit board, information processing device and bus control method |
Also Published As
Publication number | Publication date |
---|---|
JP6398309B2 (ja) | 2018-10-03 |
US20150149680A1 (en) | 2015-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109478168B (zh) | 内存访问技术及计算机系统 | |
JP5330513B2 (ja) | 調停装置、調停システム、調停方法、半導体集積回路、及び画像処理装置 | |
WO2011089660A1 (ja) | バス調停装置 | |
US7644207B2 (en) | High speed bus for isolated data acquisition applications | |
JPH02227766A (ja) | デジタル・コンピユータのデータ転送装置 | |
US8838862B2 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
JPH02227765A (ja) | デジタル・コンピユータのデータ転送装置 | |
JP2004171209A (ja) | 共有メモリデータ転送装置 | |
US20140344512A1 (en) | Data Processing Apparatus and Memory Apparatus | |
JP4198376B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
JP6398309B2 (ja) | 情報処理装置、および情報処理方法 | |
WO2011065354A1 (ja) | バスモニタ回路及びバスモニタ方法 | |
US20060236001A1 (en) | Direct memory access controller | |
CN116636189A (zh) | 用于网络装置中的缓冲包的包仲裁 | |
CN116225990A (zh) | 基于fpga的多通道ddr读写仲裁装置 | |
US10630865B2 (en) | Image forming apparatus incorporating control circuitry for executing control method to arbitrate access between signals referring priority settings | |
US10996904B2 (en) | Network control device, image forming apparatus, control method of network control device, and non-transitory recording medium | |
JP6843508B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP4215417B2 (ja) | プロセッサ・ローカル・バス・システムでのバス最適化の方法および装置 | |
CN114443530B (zh) | 基于TileLink的芯片互联电路及数据传输方法 | |
KR100591243B1 (ko) | 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법 | |
JP2006119724A (ja) | Cpuシステム、バスブリッジ、その制御方法、及びコンピュータシステム | |
KR101116613B1 (ko) | 메모리 액세스 제어 장치 및 방법 | |
JP4249741B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
JP5282124B2 (ja) | パケット転送装置およびパケット転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180820 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6398309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |