JP3947095B2 - 複数ユニット間のマルチフレーム同期のタイミング制御方法及びタイミング制御装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は複数のユニットのＩＳＤＮデータを時分割多重で伝送する伝送装置における複数ユニット間のマルチフレーム同期のタイミング制御方法及び装置に関する。
【０００２】
ユニットは伝送装置内で増設したり交換したりすることが可能な単位となる。近年，ＰＨＳやＴＶ電話や，Ｇ４ＦＡＸ等の需要が高まり，ＢＲＩ（ＩＳＤＮのBasic Rate Interface（基本インタフェース）: ２Ｂ＋Ｄの192 Kbit/s）のようなデータを大量に取り扱う環境が求められている。
【０００３】
伝送装置側に複数のＢＲＩのユニットから大量のデータを送信するにはＢＲＩユニットを各回線ごとに割り当てる形で実現できるが，装置内としては更にデータの位相をそろえて多重しなければならないので，何らかの形で同期信号を渡し合い，ユニット間でデータの位相を統一させることが必要となっている。
【０００４】
【従来の技術】
図５は従来例の説明図である。図中，８０は８１〜８４の各装置からなる伝送装置，８１はそれぞれ複数の端末８６を収容したユニット，８１ａは通信用回線，８２はユニット８１とスイッチ８３間のバックボード（ＢＷＢ：Back Wired Boad)を構成するハイウェイ（ＨＷで表示），８３はスイッチ部（ＳＷ部で表示），８４は伝送路インタフェース，８５は伝送網，８６はユニット８１に接続された端末である。
【０００５】
各ユニット８１にはＩＳＤＮの基本インタフェース（ＢＲＩ：２Ｂ＋Ｄ）に対応する場合，最大で２つの端末８６が接続され，各ユニット８１は各端末８６のＢチャネル（情報チャネル）及びＤチャネル（制御チャネル）を回線（タイムスロット）に割り当てて，時分割多重される。なお，ユニット８１は伝送装置８０内で増設したり交換したりすることが可能な単位である。
【０００６】
各ユニット８１とバックボードのハイウェイ８２間の通信用回線８１ａを介した通信を行うためのフレームには，各ユニット８１からスイッチ部８３側へ送信する上りフレームと逆方向の伝送を行う下りフレームがある。１フレームは多数のユニット８１に対応した膨大な数のタイムスロット（例えば，９００個）で構成され，１タイムスロットは８ビットから成り，一つのユニット８１は基本インタフェースの場合，２つのＢチャネルユニット用の２タイムスロットとＤチャネルを含む制御情報用の１タイムスロットとが割り当てられ，各ユニットは自ユニットに割り当てられたタイムスロットのタイミングで送信信号を送出する。このフレームはマルチフレームとして構成され，その中の２つのビットであるＭビットとＱビットを用いて確立させる。Ｍビットは２０フレーム毎にＭ＝１となり，制御信号（データと制御情報の区別をする）を表し，Ｑビットは５フレーム毎に発生するが，現在はリザーブビットとして存在する。
【０００７】
伝送装置８０内で各ユニットのデータの位相をそろえて多重しなければならない。データの位相がそろわないと，各ユニットの信号間で干渉等の障害が発生する可能性がある。これを避けるには，何らかの形で同期信号を渡し合い，ユニット間でデータの位相を統一させることが必要になってくる。
【０００８】
ユニット間のマルチフレーム同期のタイミングを合わせるための解決方法として従来は主に次の▲１▼，▲２▼の２つの方法があった。
【０００９】
▲１▼伝送装置８０内のバックボード８２（ＢＷＢ：Back Wired Boad)上にタイミング同期用の専用の信号線８２ａ（図５参照）を設ける方法。
【００１０】
これは，例えば，ＢＲＩ専用の交換機（図５のスイッチ部８３）において，装置内にユニークなマルチフレーム同期発生源を設け，その同期発生源から各ユニット８１に対しバックボード８２上の専用の信号線を引く方法である。
【００１１】
▲２▼ユニット間をケーブルでつないで同期信号をやりとりする方法。
【００１２】
この方法は，各ＢＲＩ用のユニット同士を同期信号用のケーブルでつなぎ，一番上流のユニットをマスタにする場合はバックボードを占有しないので，装置構成上の汎用性は損なわれない。しかし，ＢＲＩ同士をつなぐケーブルはユニットの実行空間上の制約から，ケーブルのつなぎ方はせいぜい一重にしかつなげないことから，ＢＲＩのいずれかが故障したときにマルチフレーム同期をとるための信号が途切れてしまい信頼性が低下する。
【００１３】
なお，ＴＤＭＡ（時分割多元アクセス）方式のディジタル移動通信を用いたディジタルコードレス電話システムにおいて，移動局と各基地局との間で同一周波数の制御チャネルを使用しても複数基地局の通信スロットに位相差があって同期がとれてないとハンドオーバーのスロットの切替え時に瞬断が発生する等の問題を解決するため，交換機内にクロック入力，リセット入力を基に同期情報として特定のビット配列に符号化し，規定のスロットにこの同期符号を送出する同期符号生成部を設け，基地局内に規定のスロットから同期符号を検出する同期符号検出部を設け，その同期符号の検出に基づいて同期制御を行うようにする技術がある（特許文献１参照）。
【００１４】
【特許文献１】
特開平８−１５４２７１号公報（第３頁，図２〜図４）
【００１５】
【発明が解決しようとする課題】
上記特許文献１の技術は，移動局と基地局間の無線通信においてハンドオーバー等のスロットの切替え時の瞬断を防止する目的であり，複数の基地局から交換機への通信において，基地局間での同期を取るものではない。
【００１６】
また，上記した従来の▲１▼，▲２▼の方法によれば，それぞれ次のような問題がある。
【００１７】
▲１▼の方法は，簡単に実現できるが，ＢＲＩ専用の交換機としてしか使うことができず，特定のインタフェースに限定されてしまうことや，バックボード上のコネクタのピンをタイミング同期用の信号線として占有してしまうことから，装置構成上の汎用性が損なわれるという問題がある。
【００１８】
▲２▼の方法では二重化に対応できないことから高い信頼度が要求されるネットワークには適さない。更に，ケーブルを布設するのにコストがかかることや，ＢＲＩ用のユニット接続が煩雑で，伝送装置の前面で保守作業を行うことは不便であるという問題がある。
【００１９】
本発明は特別の信号線やユニット間のケーブルを用いることなく，伝送路上で未使用のタイムスロットを有効利用してユニット間で同期タイミングをとるための複数ユニット間のマルチフレーム同期のタイミング制御方法及び装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
図１は本発明の原理構成図，図２は本発明によるマルチフレームの構成を示す図である。図１において，１−１〜１−ｎは端末を複数個（例えば，２個）収容したＩＳＤＮの基本インタフェース（ＢＲＩ）のユニットで，この例では１−１をマスタユニット，１−２をサブユニット，１−３（図示省略）〜１−ｎは一般のスレーブユニットである。２ａ−１，２ａ−２はそれぞれマスタユニット１−１とサブユニット１−２に設けられた同期制御のためのＭＦ（マルチフレーム）タイミング制御信号送出部，２ｂはＭＦタイミング制御信号検出部，２−１〜２−ｎは各ユニットとスイッチ部４のバックボード（ＢＷＢ）を構成するハイウェイ（ＨＷで表示）３間の伝送路，３はバックボードのハイウェイ（ＨＷ）であり，上り（ユニットからスイッチ部４へ送られる方向）と下り（スイッチ部４からユニットへ送られる方向）の２つのハイウェイにより構成される。４は各ユニットからのタイムスロットのスイッチングを行う時分割多重のスイッチ部，４ａはＭＦタイミング制御信号複写送信部，５はスイッチ部４からの伝送路と回線網の光ケーブルとのインタフェースをとる伝送路インタフェース，６は端末である。
【００２１】
本発明ではユニットとしてマスタユニット１−１，サブユニット１−２，及びその他のスレーブユニット１−３〜１−ｎの３種のユニットが存在し，通常時はマスタユニット１−１から送出されるＭＦタイミング制御信号を統一したユニット間のタイミング信号として使用する。すなわち，図２のＡ．の上りのフレームに示すように，各ユニットに収容された２つの端末のデータ（２Ｂ）を伝送するための通信回線用の２つのタイムスロット（１タイムスロットは８ビットで構成）とパリティ（２Ｂのタイムスロットの水平パリティの８ビット）用のタイムスロットが割り当てられ，多数のユニットの通信回線用にタイムスロットが用意されている。ユニットの中の一つをマスタユニット１−１として割り当てると，マスタユニット１−１のＭＦタイミング制御信号送出部２ａ−１においてフレーム中の空きの一つのタイムスロットに対してマスタのＭＦタイミング制御信号を生成し，上りのデータと共に上りのフレームとしてスイッチ部４へ送信される。このタイムスロットは，図２のＡ．でＭＦ同期タイミング制御ＴＳとして示される。
【００２２】
ＭＦタイミング制御信号はマルチフレーム構成であり，図２のＡ．に示す構成例では，２０フレームで構成され，１フレーム目の１ビットがマルチフレームビットの値（“１”）を割り当て，２ビット目にマルチフレームビットを反転させた値（“０”），残りの３〜８ビットにはすべて１を割り当て「１０１１１１１１」とする。２フレーム目には１ビット目と２ビット目を１フレーム目のビットを反転させ「０１１１１１１１」とし，３フレーム目〜２０フレーム目も２フレーム目と同じであり，これらの各フレームのＭＦタイミング制御信号の８ビットの水平パリティを奇数パリティ方式でチェックすることで，ＭＦタイミング制御信号の誤りまたは回線断を各ユニットで認識することができる。
【００２３】
また，ユニットの中の他の一つのユニット１−２がサブユニットとして割り当てられ（設定され）ると，サブユニット１−２のＭＦタイミング制御信号送出部２ａ−２においてフレーム中の空きの一つのタイムスロットに対してサブのＭＦタイミング制御信号を生成し，上りのデータと共に上りのフレームとして独立してスイッチ部４へ送信される。他の各ユニット１−３〜１−ｎからはそれぞれのデータがそれぞれ独立してハイウェイ（ＨＷ）３を介してスイッチ部４へ送信される。
【００２４】
スイッチ部４ではＭＦタイミング制御信号複写送信部４ａはマスタユニット１−１，サブユニット１−２から送られてくる各ＭＦタイミング制御信号を受信すると，各ＭＦタイミング制御信号を複写して，マスタユニット１−１〜スレーブユニット１−ｎへの下りフレームに設定して，図２のＢ．に下りのフレームとして示すような構成で各ユニットへ送信される。このタイムスロットは，図２のＢ．において，ＭＦ同期タイミング制御ＴＳ（マスタ，サブ）として示される。各ユニット１−１〜１−ｎは，この下りのフレームを受信するとそれぞれＭＦタイミング制御信号検出部２ｂにおいて，マスタとサブのＭＦタイミング制御信号の内，タイムスロットの位置からマスタのＭＦタイミング制御信号を優先的に選択し，そのＭＦタイミング制御信号をユニット間で同期をとるためのタイミング信号にする。マスタのＭＦタイミング制御信号が正常の場合は，受信したサブのＭＦタイミング制御信号は廃棄し，マスタユニット１−１の障害時（ＭＦタイミング制御信号が受信できないまたはエラー検出時），サブのＭＦタイミング制御信号を選択して使用する。このようにして，別の結線を設けることなくユニット間の同期を高い信頼度でとることができる。
【００２５】
なお，図１ではＭＦタイミング制御信号を発生するユニットとしてマスタユニット１−１とサブユニット１−２の２つを設けているが，マスタユニット１−１だけにタイミング制御信号を設け，これをハイウェイ３を介して，各ユニットで検出するようにしてもよい。但し，サブユニットを設けて２つのＭＦタイミング制御信号を出力するようにした場合に比べて信頼性が劣る。
【００２６】
【発明の実施の形態】
図３はユニットの実施例の構成である。図中，１はマスタ，サブまたはスレーブの何れかのユニット，１０はマルチフレーム（ＭＦで表示）制御信号送出部，１１はユニット種別設定部，１２−１は端末６−１からの信号を受け取る第１受信部，１３−１は端末６−１へ信号を送信する第１送信部，１２−２は端末６−２からの信号を受け取る第２受信部，１３−２は端末６−２へ信号を送信する第２送信部，１４−１は第１ＨＷ（ハイウェイ）インタフェース送信部，１５−１は第１ＨＷインタフェース受信部，１４−２は第２ＨＷインタフェース送信部，１５−２は第２ＨＷインタフェース受信部，１６はタイミング制御信号選択部，１６０はパリティチェック部，１６１は切替部，３−１は上りＨＷ（ハイウェイ），３−２は下りＨＷ，４はスイッチ部（その実施例の構成は後述する図４に示す），６−１，６−２は端末である。
【００２７】
ユニット１には予め利用者（保守者）によりユニット種別設定部１１の切替スイッチ１１０により，このユニットをマスタ／サブ／スレーブの各種別の中の何れの種別のユニットとして使用するかに応じて切替えて設定する。ＭＦ制御信号送出部１０は，上記図２に示すようなパターンのＭＦタイミング制御信号を発生し，ユニット種別設定部１１に入力されると，設定されたユニット種別がマスタまたはサブの何れかの設定状態であると，マスタまたはサブのＭＦタイミング制御信号に割り当てられた各タイムスロット（図２のＡ．に例を示す）の何れかのタイムスロットの位置で通過するよう切替スイッチ１１０により選択部１１１が制御される。切替スイッチ１１０でユニット種別がスレーブに設定されている場合は，選択部１１１は当該ユニット１からＭＦタイミング制御信号を送出しないよう制御される。ユニット種別設定部１１の出力は第１ＨＷインタフェース送信部１４−１に出力され，上りのＨＷ３−１へ出力され，スイッチ部４へ送られる。
【００２８】
一方，端末６−１，端末６−２から送信されたデータはそれぞれ第１受信部１２−１，第２受信部１２−２で受け取られ，それぞれ第１ＨＷインタフェース送信部１４−１，第２ＨＷインタフェース送信部１４−２からそれぞれ上りＨＷ３−１上の当該端末に割り当てられたタイムスロットに送信される。
【００２９】
スイッチ部４からユニット１へ送られる信号を含む下りＨＷ３−２上には上記図２のＢ．に示すようなフレーム構成が発生し，これを第１ＨＷインタフェース受信部１５−１と第２ＨＷインタフェース受信部１５−２で受信し，それぞれ端末６−１，６−２の受信用に割り当てられたタイムスロットから受信データを抽出する。この時，第１ＨＷインタフェース受信部１５−１に付属する同期選択部１５０により予めマスタとサブのタイミング制御信号のタイムスロットの位置が設定されており，第１ＨＷインタフェース受信部１５−１はマスタとサブの各タイミング制御信号のデータ（各フレームで８ビット）を抽出してタイミング制御信号選択部１６へ出力する。タイミング制御信号選択部１６では，タイミング制御信号の各フレームの８ビット（図２のＡ．参照）について，パリティチェック部１６０でチェックして，奇数であれば正常とし，偶数であれば異常として検出する。マスタのタイミング制御信号が正常であればその検出信号により切替部１６１を切替えてマスタのタイミング制御信号を切替部１６１から出力する。マスタのタイミング制御信号が異常の場合，サブのタイミング制御信号についてパリティチェック部１６０で同様にパリティチェックを行い，正常ならサブのタイミング制御信号を出力する。タイミング制御信号選択部１６からの出力されたタイミング制御信号は，ＭＦタイミング信号送出部１０，第１受信部１２−１，第２受信部１２−２，第１送信部１３−１，第２送信部１３−２に供給されて，それぞれの下りＨＷ３−１，上りＨＷ３−２上のフレームから自ユニットの端末６−１，６−２のデータ受信，送信のタイミング制御に使用する。パリティチェック部１６０でマスタとサブのタイミング制御信号も異常であると，その表示を行って，ユニットの動作を停止する。
【００３０】
図４はスイッチ部（図１の４）の実施例の構成である。図中，１−１，１−２はそれぞれマスタユニット，サブユニット，１−３（図示省略）〜１−ｎはスレーブユニットである。３−１，３−２は上りのＨＷ，下りのＨＷ，４はスイッチ部，５ａ，５ｂはそれぞれ上りと下りの電気信号の伝送路，５は伝送路インタフェースである。また，スイッチ部４内の４０は各ユニットに対応して設けられ，各ユニットに接続された端末から送信されたデータを含む上りＨＷ３−１上のタイムスロットを分解するフォーマット分解部，４１は各ユニットに対応して設けられ，各ユニットに接続された端末へ送信される下りＨＷ３−２のフォーマット（タイムスロット）へ組立てるフォーマット組立部，４２は上りの各データを多重化する多重化部（ＭＵＸ部で表示），４３は多重されたデータを各ユニット別のデータに分離する分離部（ＤＭＵＸ部で表示），４４は配下のマスタ・サブのユニットからの同期信号（タイミング制御信号）を選択するか，非選択（特定のパターンを発生）であるかの選択をスイッチにより行う同期設定部，４５は同期設定部４４の設定に応じて選択を行う選択部，４６はスイッチ部４内の各部のクロックを生成するタイミング生成部である。伝送路インタフェース５内の５０は光／電気（Ｏ／Ｅ）変換部，５１は電気／光（Ｅ／Ｏ）変換部である。
【００３１】
図４の動作を説明すると，各ユニットから出力された上記図２のＡ．に示すフォーマット構成を備えたフレームが，各フォーマット分解部４０で受け取るとそれぞれ対応する端末のタイムスロットのデータを分解（抽出）する。この時，同報通信を行う場合は，タイムスロットの並び変えを行って，分解したタイムスロットのデータをＭＵＸ部４２へ出力する。また，マスタのタイミング制御信号及びサブのタイミング制御信号は，それぞれマスタユニット１−１に対応するフォーマット分解部４０及びサブユニット１−２に対応するタイムスロットのフォーマットをフォーマット分解部４０で分解して，それぞれＭＵＸ部４２へ出力される。ＭＵＸ部４２では各フォーマット分解部４０からの出力を再びフォーマット化したフレーム構成に多重化して，上りの線路５ａに出力する。線路５ａの信号は伝送路インタフェース５の電気／光変換部５０において光信号に変換され，光ケーブルの回線網へ出力される。
【００３２】
一方，光ケーブルの回線網からの光信号は光／電気変換部５１で電気信号に変換され，ＤＭＵＸ部４３において各フォーマット組立部４１に分離される。この時，ＤＭＵＸ部４３には上り回線５ａの信号が分岐され，選択部４５へ入力する。選択部４５は同期設定部４４により，マスタ，サブのタイミング制御信号を選択するか，選択しない（非選択）かの設定状態に応じて選択を行う。通常は配下のマスタユニット１−１，サブユニット１−２からのマスタとサブのタイミング制御信号を選択するよう設定され，マスタユニット１−１から送信されたマスタのタイミング制御信号とサブユニット１−２から送信されたサブのタイミング制御信号が折り返されてＤＭＵＸ部４３へ入力し，それぞれマスタユニット１−１に対応するフォーマット組立部４１とサブユニット１−２に対応するフォーマット組立部４１へ分離される。また，光／電気変換部５１から入力された信号もＤＭＵＸ部４３で各ユニットに対応するフォーマット組立部４１へ分離して出力する。各フォーマット組立部４１は，受け取ったデータを，下りのＨＷ３−２上に上記図２のＢ．に示すフレームの各ユニットに割り当てられたタイムスロットに切替えて出力（多重化）する。
【００３３】
このようにして，ユニットの障害に応じてマスタとサブのＭＦタイミング制御信号を切り替えることが可能となる。最終的にマスタユニットまたはサブユニットのＭＦタイミング制御信号送出部はマスタかサブのＭＦタイミング制御信号を受け取り，このタイミング信号を再び送出する。ユニット（ＢＲＩ）ユニットについて以上のような機能を搭載することで，全ての基本インタフェース（ＢＲＩ）のユニット間でＭＦタイミングを一致させることができる。
【００３４】
（付記１） ＩＳＤＮの基本インタフェースに対応するユニットが複数収容されてマルチフレーム構成の上りと下りのハイウェイを介してスイッチ部と接続されて回線網と接続するシステムにおける複数ユニット間のマルチフレーム同期のタイミング制御方法において，前記複数のユニットとスイッチ部間の通信を行う上りと下りのハイウェイに，前記各ユニットに収容した端末の通信回線用のタイムスロットとは別にマルチフレームの同期のためのタイミング制御信号を伝送するタイムスロットを設け，前記タイミング制御信号を用いて複数ユニット間のマルチフレームの同期をとることを特徴とする複数ユニット間のマルチフレーム同期のタイミング制御方法。
【００３５】
（付記２） 付記１において，前記複数ユニットの中の一つのユニットをタイミング制御信号を生成するマスタユニットと，マスタから出力されたタイミング制御信号を受信してマルチフレーム同期のタイミングをとるスレーブユニットとを予め設定し，前記マスタユニットは前記上りのハイウェイのフレームの特定タイムスロットにタイミング制御信号を出力し，前記スイッチ部は前記上りのハイウェイのタイミング制御信号を，下りのハイウェイのフレームの特定のタイムスロットにコピーして，各ユニットは前記下りのハイウェイのタイミング制御信号を受信することを特徴とする複数ユニット間のマルチフレーム同期のタイミング制御方法。
【００３６】
（付記３） 付記１において，前記複数ユニットの中の一つのユニットをタイミング制御信号を生成するマスタユニットと，別の１つのユニットをタイミング制御信号を生成するサブユニットとし，他のユニットを前記マスタユニットまたはサブユニットから出力されるタイミング制御信号の一方を受信してマルチフレーム同期タイミングをとるスレーブユニットととして予め設定し，前記マスタユニットとサブユニットは前記上りのハイウェイのフレームのそれぞれ特定のタイムスロットにタイミング制御信号を出力し，前記スイッチ部は前記上りのハイウェイのタイミング制御信号を，下りのハイウェイのフレームのそれぞれ特定のタイムスロットにコピーして，各ユニットは前記下りのハイウェイのマスタとサブのタイミング制御信号の内マスタのタイミング制御信号を優先して選択することを特徴とする複数ユニット間のマルチフレーム同期のタイミング制御方法。
【００３７】
（付記４） 付記３において，前記複数の各ユニットは前記下りハイウェイから前記マスタタイミング制御信号のパリティをチェックして正常なら該マスタのタイミング制御信号を，異常ならサブのタイミング制御信号を選択することを特徴とする複数ユニット間のマルチフレーム同期のタイミング制御方法。
【００３８】
（付記５） ＩＳＤＮの基本インタフェースに対応するユニットが複数収容されてマルチフレーム構成の上りと下りのハイウェイを介してスイッチ部と接続されて回線網と接続するシステムにおける複数ユニット間のマルチフレーム同期のタイミング制御装置において，前記ユニットは，マルチフレームのタイミング制御信号送出部と，前記タイミング制御信号送出部から送出されたタイミング制御信号を上りのハイウェイの特定のスロットに出力させるユニットか否かの設定を行うユニット種別設定部と，上りのハイウェイ上のフレームのユニットに割り当てられたタイムスロットへの通信信号の送信部と，下りのハイウェイ上のフレームのユニットに割り当てられたタイムスロットからの通信信号及び下りのハイウェイの特定タイムスロットのタイミング制御信号を受信する受信部とを備え，前記スイッチ部は前記上りハイウェイのフレームの特定スロットの前記タイミング制御信号を下りのハイウェイの特定スロットにコピーする手段を備えることを特徴とする複数ユニット間のマルチフレーム同期のタイミング制御装置。
【００３９】
【発明の効果】
本発明によればハイウェイの伝送帯域を使ってユニットからスイッチ部へＭＦタイミング制御信号を送信し，スイッチ部はマスタとなるタイミングを各ユニットに分配するだけで，全ユニットはタイミングを一致させることができる。また，ＭＦタイミング制御信号をマスタとサブの２つのタイミングに振り分け，障害に応じて受信側でマスタからサブのＭＦタイミング制御信号に切り替えることによってタイミング同期機能の二重化を容易に実現することが可能となる。また，バックボード上にＭＦタイミング制御信号専用の信号線を設けたり各ユニット同士をケーブルでつないだりする必要もないため，多様なインタフェースに対応することが可能となる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明によるマルチフレーム構成を示す図である。
【図３】ユニットの実施例の構成を示す図である。
【図４】スイッチ部の実施例の構成を示す図である。
【図５】従来例の説明図である。
【符号の説明】
１−１ マスタユニット
１−２ サブユニット
１−ｎ スレーブユニット
２ａ−１，２ａ−２ ＭＦタイミング制御信号送出部
２ｂ−１，２ｂ−２，２ｂ−ｎ ＭＦタイミング制御信号検出部
３ バックボードのハイウェイ（ＨＷ）
４ スイッチ部
４ａ ＭＦタイミング制御信号複写送信部
５ 伝送路インタフェース
６ 端末

Claims (3)

1. ＩＳＤＮの基本インタフェースに対応するユニットが複数収容されてマルチフレーム構成の上りと下りのハイウェイを介してスイッチ部と接続されて回線網と接続するシステムにおける複数ユニット間のマルチフレーム同期のタイミング制御方法において，
   前記複数ユニットとスイッチ部間の通信を行う上りと下りのハイウェイに，前記各ユニットに収容した端末の通信回線用のタイムスロットとは別にマルチフレーム同期のためのタイミング制御信号を伝送するタイムスロットを設け，
   前記複数ユニットの中の１つのユニットをタイミング制御信号を生成するマスタユニットとし，他のユニットを前記マスタユニットから出力されるタイミング制御信号を受信してマルチフレーム同期のタイミングをとるスレーブユニットとして予め設定し，
   前記マスタユニットは前記上りのハイウェイのフレームの特定タイムスロットにタイミング制御信号を出力し，
   前記スイッチ部は前記上りのハイウェイのタイミング制御信号を，下りのハイウェイのフレームの特定のタイムスロットにコピーして，各ユニットは前記下りのハイウェイのタイミング制御信号を受信することを特徴とする複数ユニット間のマルチフレーム同期のタイミング制御方法。
2. 請求項１において，
   前記複数ユニットの中の１つのユニットをタイミング制御信号を生成するマスタユニットとし，別の１つのユニットをタイミング制御信号を生成するサブユニットとし，他のユニットを前記マスタユニットまたはサブユニットから出力されるタイミング制御信号の一方を受信してマルチフレーム同期のタイミングをとるスレーブユニットとして予め設定し，
   前記マスタユニットとサブユニットは前記上りのハイウェイのフレームのそれぞれ特定のタイムスロットにタイミング制御信号を出力し，
   前記スイッチ部は前記上りのハイウェイのタイミング制御信号を，下りのハイウェイのフレームのそれぞれ特定のタイムスロットにコピーして，各ユニットは前記下りのハイウェイのマスタとサブのタイミング制御信号の内マスタのタイミング制御信号を優先して選択することを特徴とする複数ユニット間のマルチフレーム同期のタイミング制御方法。
3. ＩＳＤＮの基本インタフェースに対応するユニットが複数収容されてマルチフレーム構成の上りと下りのハイウェイを介してスイッチ部と接続されて回線網と接続するシステムにおける複数ユニット間のマルチフレーム同期のタイミング制御装置において，
   前記ユニットは，マルチフレームのタイミング制御信号送出部と，前記タイミング制御信号送出部から送出されたタイミング制御信号を上りのハイウェイの特定のタイムスロットに出力させるユニットか否かの設定を行うユニット種別設定部と，上りのハイウェイ上のフレームのユニットに割り当てられたタイムスロットへの通信信号の送信部と，下りのハイウェイ上のフレームのユニットに割り当てられたタイムスロットからの通信信号及び下りのハイウェイの特定タイムスロットのタイミング制御信号を受信する受信部とを備え，
   前記スイッチ部は前記上りのハイウェイのフレームの特定のタイムスロットの前記タイミング制御信号を下りのハイウェイの特定のタイムスロットにコピーする手段を備えることを特徴とする複数ユニット間のマルチフレーム同期のタイミング制御装置。

Images