KR100311309B1 - 고정 타임슬롯 할당방식으로 운영되는 데이타 채널장치 - Google Patents

고정 타임슬롯 할당방식으로 운영되는 데이타 채널장치 Download PDF

Info

Publication number
KR100311309B1
KR100311309B1 KR1019990016138A KR19990016138A KR100311309B1 KR 100311309 B1 KR100311309 B1 KR 100311309B1 KR 1019990016138 A KR1019990016138 A KR 1019990016138A KR 19990016138 A KR19990016138 A KR 19990016138A KR 100311309 B1 KR100311309 B1 KR 100311309B1
Authority
KR
South Korea
Prior art keywords
data
channel
subscriber
transmission
time slot
Prior art date
Application number
KR1019990016138A
Other languages
English (en)
Other versions
KR20000073084A (ko
Inventor
신동우
Original Assignee
박원배
주식회사 한화
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박원배, 주식회사 한화 filed Critical 박원배
Priority to KR1019990016138A priority Critical patent/KR100311309B1/ko
Publication of KR20000073084A publication Critical patent/KR20000073084A/ko
Application granted granted Critical
Publication of KR100311309B1 publication Critical patent/KR100311309B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1652Optical Transport Network [OTN]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 광가입자 전송시스템에 구비되는 데이타 채널장치가 수용하고 있는 가입자에 대하여 고정된 타임슬롯을 할당하여 운영되도록 구현한 것이다. 이에 따라 본 발명에 따른 데이타 채널장치는, 해당 채널 유니트의 식별정보와 가입자별 에러정정 여부 및 전송속도 정보를 이용하여 상기 데이타 채널장치가 수용하고 있는 가입자별 사용가능 채널에 대한 타임슬롯 윈도우 타이밍을 제공하고, 타임슬롯 윈도우 타이밍에 따라 형성된 가입자별 채널 인에이블신호에 의해 가입자단위로 송신채널을 오픈하여 프레임 형성장치로 데이타를 송출하고, 프레임 형성장치로부터 수신되는 데이타를 각 타임슬롯별로 구분하여 전송하는 데이타 송수신 수단(320); 데이타 송수신 수단으로부터 타임슬롯 윈도우 타이밍신호가 제공되면, 가입자별 채널 인에이블신호를 데이타 송수신 수단으로 제공하면서 가입자측으로부터 송출된 데이타를 하이웨이의 전송속도로 변환하여 데이타 송수신 수단으로 전송하고, 데이타 송수신 수단으로 전송되는 데이타의 전송속도를 가입자측에서 이용하는 속도로 변환하고, 타임슬롯 윈도우 타이밍에 따라 해당되는 가입자측 채널로 전송하는 속도변환부(310)를 포함한다. 따라서, 데이타 채널장치의 회로를 간소화할 수 있고, 다른 데이타 채널장치의 장애발생에 따른 영향을 받지 않으며, 데이타 채널에 관한 전반적인 운영관리체계가 용이해진다.

Description

고정 타임슬롯 할당방식으로 운영되는 데이타 채널장치 {DATA CHANNEL UNIT CAPABLE OF FIXED TIMESLOT ASSIGNMENT}
본 발명은 광가입자 전송시스템(Fiber Loop Carrier, 이하 FLC라고 약함)에 있어서 데이타 채널장치(Channel Unit:이하 CU라고 약함)에 관한 것으로서, 특히, 고정된 타임슬롯 할당(Timeslot assign)방식으로 운영되는 데이타 채널장치에 관한 것이다.
FLC는 가입자의 북미식 기본 군속도인 DS0(64kbps), 북미식 1차 군속도인 DS1(1.544Mbps), 유럽식 1차 군속도인 DS1E(2.048Mbps) 신호를 동기식 다중 형태인 STM-1(Synchronous Transport Module-1)신호로 다중화하여 155.520Mbps의 광신호로 전송하는 장치이다.
이 장치는 COT(Central Office Terminal, 이하 COT라고 약함)와 RT(Remote Terminal, 이하 RT라고 약함)로 구성된다. COT장치는 전화국에 위치하여 RT장치를 통해서 온 가입자 신호를 교환기나 국간 전송장치에 전달하는 역할을 하고, RT장치는 대용량의 회선을 필요로 하는 가입자측에 위치하여 가입자와 접속하는 장치이다. RT의 경우에는 필요에 따라 옥내 및 옥외에 설치가 가능하며 옥외형의 경우는 별도로 설계된 옥외형 함체내에 설치하여 사용한다.
이러한 FLC가 제공하는 서비스는 각종 음성급 회선(최대 480회선), 2.4∼64kbps와 N×64kbps의 디지탈 데이타 회선, ISDN BRI 및 DS1, DS1E의 전용회선 등이 있다. 이 서비스들은 DS1, DS1E 신호를 STM-1 신호로 만드는 공통 쉘프(Common Shelf)와 음성 및 디지탈 데이타, ISDN가입자 신호를 DS1E신호로 만드는 채널 쉘프로 구성된다. 채널 쉘프에 구비되는 채널장치로는 DS0급 가입자 채널장치, DS0급 데이타 채널장치, ISDN 채널장치 등이 존재한다.
그 중 데이타 채널장치는 하나의 장치당 두 가입자의 디지탈 신호를 수용하고, 연결된 다수의 2M 하이웨이(Highway)에 선택적으로 데이타를 전송하도록 구성된다. 2M 하이웨이는 업스트림(Up Stream)과 다운 스트림(Down Stream)을 한쌍으로 하여 구성된다. 도 1은 기존의 광가입자 전송시스템내의 CU에 설치된 데이타 채널장치의 실장도로서, 상술한 바와 같이 각 CU는 두 가입자의 디지탈 신호를 수용하고, M개의 2M 하이웨이가 모두 연결되어 선택적으로 데이타를 전송하도록 구성된다. 2M 하이웨이가 E1구조인 경우에 0번에서 31번까지의 32개 타임슬롯을 기본 프레임으로 하는데, 이중 1∼15번 및 17∼31번의 타임슬롯을 할당할 수 있다. 따라서 도 1과 같은 구조의 경우에, 각 CU당 최대 30×M개의 타임슬롯이 할당 가능한 타임슬롯이 된다.
그러나, 이와 같은 구조로 인하여, 각 데이타 채널유니트를 설치할 때마다 타임슬롯을 할당하여야 하므로, 이에 관련된 복잡한 회로가 각 데이타 채널장치에 구비되어 있어야 하고, 이는 광가입자 전송시스템의 단가를 상승시키는 요인이 된다. 또한, 선택적인 다중화로 운용시 가입자 채널(또는 데이타 포트)당 타임슬롯을 정해주어야 하는 번거로움도 있고, 설치된 데이타 채널장치 모두 동일한 2M 하이웨이가 연결되어 있어 하나의 데이타 채널장치에 불량이 발생할 경우에 다른 데이타채널장치에도 영향을 미치게 되는 문제도 있어 전반적으로 데이타 채널장치에 대한 유지관리가 복잡하였다.
본 발명은 상술한 문제들을 해결하기 위하여 안출한 것으로, 광가입자 전송시스템에 있어서 고정된 타임슬롯 할당방식으로 운영되도록 구현한 데이타 채널장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 채널 쉘프내에 구비되어 있는 프레임 형성장치(FIU)에서 모든 채널 유니트에 대해 통합적인 타임슬롯 할당(TSA)기능을 구비한 조건에서, 고정된 타임슬롯을 통해 전송되는 신호를 2개의 스트림라인을 통해 2M 하이웨이로 전송하도록 구현한 데이타 채널장치를 제공하는데 있다.
상기 목적들을 달성하기 위하여 본 발명에 따른 장치는, 다수의 채널로 이루어진 하이웨이를 통해 전송되는 디지탈 데이타에 대한 프레임 형성 장치에서 가변 타임슬롯 할당 처리를 수행하도록 구현된 광가입자 전송시스템의 채널 쉘프내에 구비되어 있는 데이타 채널장치에 있어서, 데이타 채널장치가 실장되면, 실장된 채널 유니트의 식별정보와 가입자별 에러정정 여부 및 전송속도 정보를 이용하여 데이타 채널장치가 수용하고 있는 가입자별 사용가능 채널에 대한 타임슬롯 윈도우 타이밍을 제공하고, 타임슬롯 윈도우 타이밍에 따라 형성된 가입자별 채널 인에이블신호에 의해 가입자단위로 송신채널을 오픈하여 프레임 형성장치로 데이타를 송출하고, 프레임 형성장치로부터 수신되는 데이타를 각 타임슬롯별로 구분하여 전송하는 데이타 송수신 수단; 데이타 송수신 수단으로부터 타임슬롯 윈도우 타이밍신호가 제공되면, 가입자별 채널 인에이블신호를 데이타 송수신 수단으로 제공하면서 가입자측으로부터 송출된 신호를 하이웨이의 전송속도로 변환하여 데이타 송수신 수단으로 전송하고, 데이타 송수신 수단으로 전송되는 신호의 전송속도를 가입자측에서 이용하는 속도로 변환하고, 타임슬롯 윈도우 타이밍에 따라 해당되는 가입자측 채널로 전송하는 속도변환부를 포함하는 것을 특징으로 한다.
도 1은 광가입자 전송시스템의 채널 유니트에 실장된 기존의 데이타 채널 유니트의 실장예이고,
도 2는 본 발명에 따라 광가입자 전송시스템의 채널 유니트에 실장된 데이타 채널 유니트의 실장예이고,
도 3은 본 발명에 따른 데이타 채널장치의 개략적인 기능 블럭도이고,
도 4는 도 3에 도시된 타임슬롯 윈도우 타이밍 제공부의 상세 블럭도이고,
도 5a는 에러정정 옵션이 선택되지 않거나 가입자측으로부터 송출되는 신호의 전송속도가 2.4, 4.8, 9.6, 19.2kbps인 경우의 타임슬롯 윈도우 타이밍도이고,
도 5b는 에러정정 옵션이 선택되고, 가입자측으로부터 송출되는 신호의 전송속도가 64kbps 또는 56kbps인 경우의 타임슬롯 윈도우 타이밍도이고,
도 6은 도 3에 도시된 데이타 송신부의 상세 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
310 : 속도 변환부 320 : 데이타 송수신 수단
330 : 3상 버퍼 321 : CU_ID 디코더
322 : 타임슬롯 윈도우 타이밍 제공부 323 : 데이타 송신부
324 : 인에이블신호 제공부 325 : 데이타 수신 및 전송부
이하, 본 발명에 따른 실시예에 대하여 상세하게 설명하기로 한다.
도 2는 본 발명에 따라 광가입자 전송시스템의 채널 유니트(Channel Unit, CU라고 약함)에 설치되는 데이타 채널장치의 실장 예시도로서, 10개의 데이타 채널장치가 실장된 경우이다.
도 2에 도시된 바에 의해 알 수 있는 바와 같이, 각 데이타 채널장치는 6가입자 채널을 수용하고, 각 데이타 채널장치당 2M 하이웨이상의 채널중 고정된 12채널을 6채널로 나누어 2개의 스트림에 연결하는 구조를 갖는다. 즉, CU1에 실장된 데이타 채널장치의 경우에는 2M 하이웨이 #1의 1∼12 타임슬롯이 스트림별로 6 타임슬롯씩 할당되는 구조로 연결되고, CU2에 실장된 데이타 채널장치의 경우에는 2M 하이웨이 #1의 13∼15 타임슬롯 및 17∼25 타임슬롯이 스트림별로 6 타임슬롯씩 할당되는 구조로 연결되고, CU3에 실장된 데이타 채널장치의 경우에는 2M 하이웨이 #1의 26∼31 타임슬롯과 2M 하이웨이 #2의 1∼6 타임슬롯이 스트림별로 할당되는 구조로 구성된다. 또한, 6채널중 3채널은 데이타전용 채널로 할당되고, 3채널은 에러정정 전용 채널로 할당된다.
도 3은 도 2에 도시된 바와 같이 2M 하이웨이 및 가입자 포트와 연결된 구조를 갖는 각각의 데이타 채널장치의 개략적인 기능 블럭도로서, 가입자측과 미도시된 프레임 형성장치(Frame Interface Unit, 이하 FIU라고 약함)간에 전송되는 데이타의 전송속도를 변환하는 속도변환부(310), FPGA(Field programmable gate array)구조로 구성된 데이타 송수신 수단(320) 및 3상 버퍼(230)로 구성된다.
이와 같이 구성된 데이타 채널장치가 광가입자 전송시스템내에 구비되어 있는 백보드(미도시됨)상의 소정의 CU에 실장되면, 소정의 CU에 대해 사전에 설정된 채널 유니트 식별정보(Channel Unit IDentifier, 이하 CU_ID라고 약함)가 백보드(미도시됨)로부터 데이타 송수신수단(320)으로 전송된다.
데이타 송수신수단(320)은 도 3에 도시된 바와 같이 CU_ID 디코더(321), 타임슬롯 윈도우 타이밍 제공부(322), 데이타 송신부(323), 타임슬롯 윈도우신호 발생부(324), 데이타 수신 및 전송부(325)로 구성되어, 해당되는 데이타 채널장치가 수용하고 있는 가입자들에 대해 고정 채널을 할당하고, 할당된 고정된 채널을 통한 데이타 및 에러정정용 신호를 송수신한다.
즉, CU_ID 디코더(321)는 3비트로 인가되는 CU_ID정보를 디코드하여 해당되는 2M 하이웨이중 할당 가능한 6개 채널의 위치정보를 타임슬롯 윈도우 타이밍 제공부(322)로 송출한다. 타임슬롯 윈도우 타이밍 제공부(322)는 미도시된 프로세서로부터 제공되는 에러 정정(Error correction) 인에이블 신호 및 전송속도정보와 미도시된 클럭발생부로부터 제공되는 프레임 동기신호 및 2M 클럭신호에 의해 실제 데이타를 전송할 채널에 대한 타이밍 신호(일명 데이타 타이밍 신호) 및 에러정정용으로 이용할 채널에 대한 타이밍신호(일명 에러정정 타이밍 신호)를 제공한다. 상술한 프로세서는 해당되는 데이타 채널장치내에 구비되어 데이타 채널장치의 전반적인 운용 및 유지관리를 수행하는 것이고, 상술한 클럭 발생부는 광가입자 전송시스템내에 구비되어 있는 미도시된 CCU(Clock and Concentration Unit)내에 구비되어 있는 것이다.
타임슬롯 윈도우 타이밍 제공부(322)는 상술한 바와 같은 기능을 수행하기 위하여 도 4에 도시된 바와 같이 3채널단위로 처리할 수 있는 에러정정 선택부(401, 403) 및 카운터(402, 404)로 구성된다. 즉, 프로세서(미도시됨)로부터 6채널에 대한 에러 정정 인에이블신호(EC)와 전송속도 정보(S64, S56)가 인가될 때, 하위 3채널에 대한 정보는 제 1 에러정정 선택부(401)로 전송되고, 상위 3채널에 대한 정보는 제 2 에러정정 선택부(403)로 전송된다. 제 1 및 제 2 에러정정 선택부(401, 403)는 인가된 정보에 의해 각 채널에 대해 에러정정이 요구되고 있는지, 해당되는 전송속도가 고속인지 저속인지에 따라 결정된 에러정정 제어신호(ECC[3:1], ECC[6:4])를 대응하는 제 1 카운터(402) 및 제 2 카운터(404)로 각각 전송한다. 상술한 고속은 전송속도가 56kbps 또는 64kbps인 경우이고, 저속은 2.4∼19.2kbps인 경우이다.
제 1 및 제 2 카운터(402, 404)는 CU_ID 디코더(321)로부터 제공되는 채널정보와 대응하는 에러정정 선택부(401, 403)로부터 제공되는 에러정정 제어신호(ECC[3:1], ECC[6:4])에 의해서 인가되는 프레임 동기신호(FS)에 동기되어 2M 속도로 인가되는 클럭신호(2M CLK)를 카운트하여 데이타 타이밍신호와 에러정정타이밍신호를 라인(L1) 및 라인(L2)를 통해 각각 발생한다.
도 5a 및 도 5b는 5개의 데이타 채널장치(CU1∼CU5)내에 구비되어 있는 타임슬롯 윈도우 타이밍 제공부(322)로부터 제공되는 타이밍신호에 대한 예시도로서, 설명의 편의를 위해 도 5a는 5개의 데이타 채널장치(CU1∼CU5)의 에러정정이 모두 요구되지 않거나(EC=N), 가입자측의 데이타 전송속도가 2.4∼19.2kbps로 저속인 경우를 도시한 것이고, 도 5b는 5개의 데이타 채널장치(CU1∼CU5)의 에러정정이 모두 요구되고(EC=Y), 가입자측의 데이타 전송속도가 64kbps 또는 56kbps로 고속인 경우를 도시한 것이다. 도시된 도 5a 및 도 5b에 알 수 있는 바와 같이 에러정정이 요구되지 않거나 저속인 경우에는 에러정정용으로 할당되는 채널이 닫혀 아무런 데이타도 전송할 수 없도록 타임슬롯 윈도우 타이밍이 제공되고, 에러정정이 요구되고 고속인 경우에는 에러정정용으로 할당되는 채널도 열려(Open) 데이타를 전송할 수 있도록 타임슬롯 윈도우 타이밍이 제공된다. 제공된 윈도우 타이밍의 열림상태가 도 5에서는 하이레벨로 도시하였으나, 이 레벨은 설계에 따라 다르게 설정될 수 있다.
이와 같이 각 가입자별 실제 데이타를 전송할 수 있는 채널 다음에 존재하는 채널을 에러 정정용 채널로 할당하는 구조로 타임슬롯 윈도우 타이밍이 제공된다. 따라서, 도 4와 도 5a를 참조할 경우에, CU1내에 구비되어 있는 제 1 카운터(402)에서 출력되는 데이타 타이밍 신호는 2M 하이웨이상의 채널중 1, 3, 5의 타임슬롯을 할당하고, 에러정정 타이밍신호는 2, 4, 6의 타임슬롯을 할당한 정보가 실리고, 제 2 카운터(404)에서 출력되는 데이타 타이밍 신호는 2M 하이웨이상의 채널중 7,9, 11의 타임슬롯을 할당하고, 에러정정 타이밍신호는 8, 10, 12의 타임슬롯을 할당한 정보가 실린다.
출력되는 타임슬롯 윈도우 타이밍신호는 속도 변환부(310)로 전송되고, 속도 변환부(310)는 수신된 윈도우 타이밍신호에 의해 6 가입자에 대한 고정된 채널을 할당하고, 상술한 윈도우 타이밍신호를 근거로 채널 인에이블신호(또는 DS0 채널 인에이블신호)를 형성하여 데이타 송신부(323) 및 타임슬롯 윈도우신호 발생부(324)로 각각 전송한다.
데이타 송신부(323)는 라인(L3)를 통해 속도 변환부(310)로부터 제공되는 6채널의 채널 인에이블신호와 프로세서(미도시됨)로부터 제공되는 상태신호(State)에 의해 가입자단위로 할당된 채널의 오픈상태를 제어하여 속도 변환부(310)로부터 2Mbps 속도로 전송되는 데이타를 FIU(미도시됨)측으로 전송한다.
즉, 데이타 송신부(323)는 도 6에 도시된 바와 같이 속도변환부(310)로부터 제공되는 각 채널별 인에이블신호(DONE#)와 프로세서(미도시됨)로부터 제공되는 해당 채널에 대한 상태정보(STATE#)를 논리합하는 논리소자(G1∼G6)와 대응되는 논리소자(G1∼G6)의 출력신호에 의해 인에이블상태가 제어되어 속도 변환부(310)로부터 전송되는 2Mbps의 데이타 및 에러정정 신호를 전송하는 버퍼(B1∼B6)로 구성된다. 상술한 상태정보는 각 채널별로 해당 가입자의 접속여부에 따라 결정된 값이 제공되는데, 가입자가 접속된 상태인 경우에는 액티브상태를 의미하는 데이타(도 6의 경우에는 '0')가 제공되고, 가입자가 접속된 상태가 아닌 경우에는 비액티브상태를 의미하는 데이타(도 6의 경우에는 '1')가 제공된다.
그리고, 버퍼(B1∼B3)로부터 출력되는 데이타 및 에러정정 신호는 하나의 스트림구조로 순차적으로 전송하기 위하여 업데이타 스트림 라인(Up Data sTream 1, 이하 UDT1이라 약함)을 통해 직렬로 전송되고, 버퍼(B4∼B6)로부터 출력되는 데이타 및 에러정정 신호는 UDT2를 통해 직렬로 전송된다. 이와 같이 UDT1과 UDT2를 통해 각각 전송된 데이타 및 에러정정 신호는 데이타 송수신 수단(320) 외부에 구비되어 있는 3상 버퍼(330)로 전송된다.
타임슬롯 윈도우신호 발생부(324)는 라인(L3)을 통해 속도 변환부(310)로부터 제공되는 6채널에 대한 각각의 채널 인에이블신호를 논리조합하여 데이타 송신부(323)로부터 출력되는 UDT1과 UDT2에 대응되는 타임슬롯 윈도우 신호(TSW_S1, TSW_S2)를 각각 발생한다. 즉, UDT1을 통해 출력되는 3가입자 채널에 대응되는 채널 인에이블정보를 논리곱한 신호를 대응되는 타임슬롯 윈도우신호(TSW_S1)로 출력하고, UDT2를 통해 출력되는 3 가입자 채널에 대응되는 채널 인에이블정보를 논리곱한 신호를 대응되는 타임슬롯 윈도우신호(TSW_S2)로 출력한다. 출력된 각각의 타임슬롯 윈도우신호(TSW-S1, TSW_S2)는 3상 버퍼(330)의 인에이블상태를 제어하기 위한 신호로 제공된다. 그리고, UDT1 및 UDT2를 통해 각각 전송되는 신호에는 3채널의 데이타 채널과 3채널의 에러정정용 채널이 존재한다.
3상 버퍼(330)는 데이타 송신부(323)로부터 각각 UDT1과 UDT2를 통해 전송되는 데이타 및 에러정정 신호를 전송할 3상 버퍼로 구성되고, 구성된 3상 버퍼들은 타임슬롯 윈도우 발생부(324)로부터 제공되는 타임슬롯 윈도우 신호에 의해 인에이블상태가 결정되어 각각 인가되는 신호를 해당되는 UDT1 및 UDT2를 통해 미도시된FIU측으로 전송한다. FIU는 이와 같이 수신된 신호에 대해 E1규격에 따라 프레임을 형성하고, 형성된 프레임에 대해 가변 타임슬롯 할당기능을 수행하여 전송한다.
한편, FIU(미도시됨)로부터 다운 데이타 스트림(DowN Data stream, 이하 웅라고 약함)1 및 DND2를 통해 각각 전송된 6채널에 대한 신호는 데이타 수신 및 전송부(325)로 전송되고, 데이타 수신 및 전송부(325)는 각 채널별 버퍼로 구성되어 3개의 데이타 채널과 3개의 에러정정 채널을 한 단위로 하여 직렬 전송되는 신호를 각 채널별로 분리하여 속도 변환부(310)로 전송한다.
속도 변환부(310)는 가입자측으로부터 전송되는 64kbps 속도의 데이타를 2Mbps의 속도로 변환하거나 2M 하이웨이를 통해 전송되는 2Mbps속도를 갖는 데이타를 64kbps 속도로 변환하여 가입자측으로 전송한다. 이 때, 해당 가입자가 이용하는 속도가 64kbps가 아닌 경우에는, 가입자측에 존재하는 미도시된 속도 변환부에서 64kbps 데이타를 실제 가입자가 이용하는 속도로 변환되어 전송한다.
상술한 바와 같이, 본 발명은 광가입자 전송시스템의 데이타 채널장치에서 수용하고 있는 가입자별로 항상 고정된 타임슬롯을 할당하여 운영할 수 있도록 구현함으로써, 운용시 잘못된 타임슬롯 할당으로 인한 에러발생을 방지하며, 가변 타임슬롯기능이 삭제됨에 따라 회로를 간소화하였고, 2개의 스트림을 이용하여 2M 하이웨이의 고정된 타임슬롯과 연결되도록 구현되어 다른 데이타 채널장치에 장애가 발생되어도 영향을 받지 않으며, 데이타 가입자에 대한 전반적인 운용유지관리체계를 간소화한 장점이 있다.

Claims (4)

  1. 다수의 채널로 이루어진 하이웨이를 통해 전송되는 디지탈 데이타에 대한 프레임 형성 장치에서 가변 타임슬롯 할당 처리를 수행하도록 구현된 광가입자 전송시스템의 채널 쉘프내에 구비되어 있는 데이타 채널장치에 있어서,
    상기 데이타 채널장치가 실장되면, 실장된 채널 유니트의 식별정보와 가입자별 에러정정 여부 및 전송속도 정보를 이용하여 상기 데이타 채널장치가 수용하고 있는 가입자별 사용가능 채널에 대한 타임슬롯 윈도우 타이밍을 제공하고, 상기 타임슬롯 윈도우 타이밍에 따라 형성된 가입자별 채널 인에이블신호에 의해 가입자단위로 송신채널을 오픈하여 상기 프레임 형성장치로 데이타를 송출하고, 상기 프레임 형성장치로부터 수신되는 데이타를 각 타임슬롯별로 구분하여 전송하는 데이타 송수신 수단;
    상기 데이타 송수신 수단으로부터 상기 타임슬롯 윈도우 타이밍신호가 제공되면, 상기 가입자별 채널 인에이블신호를 상기 데이타 송수신 수단으로 제공하면서 가입자측으로부터 송출된 신호를 상기 하이웨이의 전송속도로 변환하여 상기 데이타 송수신 수단으로 전송하고, 상기 데이타 송수신 수단으로 전송되는 신호의 전송속도를 상기 가입자측에서 이용하는 속도로 변환하고, 상기 타임슬롯 윈도우 타이밍에 따라 해당되는 가입자측 채널로 전송하는 속도변환부를 포함하는 것을 특징으로 하는 데이타 채널장치.
  2. 제 1 항에 있어서, 상기 데이타 송수신수단은,
    상기 채널 유니트의 식별정보와 상기 가입자별 에러정정 여부 및 전송속도 정보를 고려하여 상기 데이타 채널장치에 수용되어 있는 가입자에 대한 상기 타임슬롯 윈도우 타이밍을 제공하는 타임슬롯 윈도우 타이밍 제공부;
    상기 속도변환부로부터 제공되는 상기 가입자별 채널 인에이블신호와 상기 데이타 채널장치내의 프로세서로부터 제공되는 가입자별 현재 상태정보에 의해 가입자별 상기 송신채널의 오픈상태를 제어하여 가입자측으로부터 상기 프레임 형성장치측으로의 데이타를 전송하는 데이타 송신부;
    상기 프레임 형성 장치로부터 수신되는 채널별로 분리하여 상기 속도변환부로 전송하는 데이타 수신 및 전송부를 포함하는 것을 특징으로 하는 데이타 채널장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 데이타 채널장치는 상기 프레임 형성장치로 송신되는 신호가 2개의 스트림라인을 통해 채널별로 순차적으로 전송될 수 있도록 제어하는 타임슬롯 윈도우 신호를 발생하는 타임슬롯 윈도우신호 발생부, 상기 타임슬롯 윈도우 신호 발생부로부터 발생된 윈도우 신호에 의해 인에이블상태가 제어되어 상기 2개의 스트림라인으로 상기 송신되는 신호를 전송하는 버퍼를 더 구비하고, 상기 타임슬롯 윈도우신호 발생부는 상기 데이타 송수신 수단내에 구비하는 것을 특징으로 하는 데이타 채널장치.
  4. 제 2 항에 있어서, 상기 타임슬롯 윈도우 타이밍은 실제 데이타를 전송하는 타임슬롯 다음에 에러정정용 타임슬롯이 설정되도록 데이타 전용 타임슬롯을 한 타임슬롯을 스킵하여 할당하는 구조로 형성되는 것을 특징으로 하는 데이타 채널장치.
KR1019990016138A 1999-05-06 1999-05-06 고정 타임슬롯 할당방식으로 운영되는 데이타 채널장치 KR100311309B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990016138A KR100311309B1 (ko) 1999-05-06 1999-05-06 고정 타임슬롯 할당방식으로 운영되는 데이타 채널장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990016138A KR100311309B1 (ko) 1999-05-06 1999-05-06 고정 타임슬롯 할당방식으로 운영되는 데이타 채널장치

Publications (2)

Publication Number Publication Date
KR20000073084A KR20000073084A (ko) 2000-12-05
KR100311309B1 true KR100311309B1 (ko) 2001-11-02

Family

ID=19583913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016138A KR100311309B1 (ko) 1999-05-06 1999-05-06 고정 타임슬롯 할당방식으로 운영되는 데이타 채널장치

Country Status (1)

Country Link
KR (1) KR100311309B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585316B1 (ko) * 1999-12-07 2006-05-30 주식회사 케이티 광가입자 전송 장치의 가입자 포트 자동할당 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661960A (ja) * 1991-04-19 1994-03-04 Fujitsu Ltd タイムスロット割当制御方式
US5521928A (en) * 1992-11-02 1996-05-28 National Semiconductor Corporation Time slot exchanger mechanism in a network for data communication having isochronous capability
JPH09219689A (ja) * 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子交換機の通話路系装置とタイムスロット割付方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661960A (ja) * 1991-04-19 1994-03-04 Fujitsu Ltd タイムスロット割当制御方式
US5521928A (en) * 1992-11-02 1996-05-28 National Semiconductor Corporation Time slot exchanger mechanism in a network for data communication having isochronous capability
JPH09219689A (ja) * 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子交換機の通話路系装置とタイムスロット割付方法

Also Published As

Publication number Publication date
KR20000073084A (ko) 2000-12-05

Similar Documents

Publication Publication Date Title
US4700341A (en) Stochastic time division multiplexing
US6775303B1 (en) Dynamic bandwidth allocation within a communications channel
US4627046A (en) Programmable feature card
US4587651A (en) Distributed variable bandwidth switch for voice, data, and image communications
US5875217A (en) Delay adjustment circuit in a performance monitoring and test system
US4768188A (en) Optical demand assigned local loop communication system
US5398249A (en) System for providing simultaneous multiple circuit-switched type communications on an ISDN basic rate interface
US7088742B2 (en) Concurrent transmission of traffic from multiple communication interfaces
JPH0821916B2 (ja) 通信方式およびこれに用いるインタフェイス装置
GB2358320A (en) Time division multiplexer with timeslot interchange unit located between trunk and tributary buses
KR100311309B1 (ko) 고정 타임슬롯 할당방식으로 운영되는 데이타 채널장치
RU2476999C2 (ru) Передающее устройство радиосвязи и способ радиопередачи
EP0912005B1 (en) Performance monitoring and test system for a telephone network
JP3785405B2 (ja) データ伝送システム
KR100252834B1 (ko) 협대역 아이에스디엔 교환기의 씨씨에스 넘버.7 국간 신호 장치
KR100618406B1 (ko) 이동통신 시스템에서의 부분 e1 프레임 제공 장치 및 그방법
KR0171760B1 (ko) 디지털 전전자교환기의 cdl과 ssw의 통합구조
KR0148411B1 (ko) 멀티미디어 네트워크의 체널다중화장치
KR100292202B1 (ko) 에이디에스엘장치를 이용한 신규채널 확보 및 경보감지장치
KR100314354B1 (ko) 수요밀집형 광가입자 전송장치에 있어서 종합정보통신망의 기본속도정합장치
KR100334797B1 (ko) 에스티엠원신호를이용한광링크정합장치
KR100549596B1 (ko) 이더넷 신호-ds3급 신호 다중/역다중 장치
KR0157387B1 (ko) 전전자 교환시스템에서의 링크/스위치 정합장치
JPH0646833B2 (ja) Pcm回線接続装置
JPS6046192A (ja) 多元デ−タ交換方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee