JP3928256B2 - 放電灯点灯装置 - Google Patents
放電灯点灯装置 Download PDFInfo
- Publication number
- JP3928256B2 JP3928256B2 JP13369098A JP13369098A JP3928256B2 JP 3928256 B2 JP3928256 B2 JP 3928256B2 JP 13369098 A JP13369098 A JP 13369098A JP 13369098 A JP13369098 A JP 13369098A JP 3928256 B2 JP3928256 B2 JP 3928256B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- discharge lamp
- circuit
- duty
- lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、放電灯を高周波点灯させる放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
この種の放電灯点灯装置としては図２８に示すような回路構成を有するものがある。本回路は、フィルタ回路Ｆを介して入力された交流電源（入力電源）Ｖｓの電源電圧を全波整流する例えばダイオードブリッジからなる整流器ＤＢと、整流器ＤＢの脈流電圧を平滑するコンデンサＣ１と、コンデンサＣ１の直流電圧を高周波の交流電圧に変換して、例えば蛍光灯のような放電灯Ｌａを含む負荷回路１に供給するインバータ回路ＩＮＶとから構成される。インバータ回路ＩＮＶは、コンデンサＣ１の両端間に接続されたバイポーラトランジスタからなる一対のスイッチング素子Ｑ１，Ｑ２の直列回路を備えており、直流カット用のコンデンサＣ３を介してハイサイドのスイッチング素子Ｑ１の両端間に負荷回路１が接続された所謂ハーフブリッジ型のインバータ回路を用いている。また負荷回路１は、一端がスイッチング素子Ｑ１，Ｑ２の接続点に接続されたインダクタＬ１と、一方のフィラメント電極の電源側端子がインダクタＬ１の他端に接続されるとともに、他方のフィラメント電極の電源側端子がコンデンサＣ３に接続される放電灯Ｌａと、放電灯Ｌａの両フィラメント電極の非電源側端子間に接続されたコンデンサＣ２とから構成される。ここに、コンデンサＣ２及びインダクタＬ１から共振回路が構成される。
【０００３】
また、スイッチング素子Ｑ１，Ｑ２にはそれぞれ回生用のダイオードＤ１，Ｄ２が逆並列に接続されており、スイッチング素子Ｑ１，Ｑ２は制御回路２から入力される制御信号Ｈ０，Ｌ０によって交互にオンオフされる。ここで、スイッチング素子Ｑ１，Ｑ２のオンデューティは任意に設定されており、例えば制御回路２は、一方のスイッチング素子Ｑ１（Ｑ２）のオンデューティを略一定とし、他方のスイッチング素子Ｑ２（Ｑ１）のオンデューティを変化させるか、又は、スイッチング素子Ｑ１，Ｑ２の駆動周波数を変化させることによって、製造段階でインバータ回路ＩＮＶの出力を調整したり、整流器ＤＢの出力電圧やコンデンサＣ１の直流電圧をフィードバック又はフィードフォワードして、スイッチング素子Ｑ１，Ｑ２のオンデューティを変化させることにより、交流電源Ｖｓの電圧変動を補償したり、スイッチング素子Ｑ１，Ｑ２のオンデューティを変化させることによって調光制御したりしていた。
【０００４】
このように、ハーフブリッジ型のインバータ回路ＩＮＶは制御性が良く、しかもインバータ回路ＩＮＶを構成する素子の数が少なくコストを低減できるので、放電灯Ｌａの安定器として従来より採用されている。また、インバータ回路ＩＮＶの出力を大きくする場合、負荷回路１に印加する電圧を高くし、且つ、負荷回路１に流れる電流を下げるためにフルブリッジ型のインバータ回路が用いられ、フルブリッジ型のインバータ回路も上述したハーフブリッジ型のインバータ回路ＩＮＶと同様に制御性が良いという利点を有している（例えば、特開平４−１４１９９５号公報参照）。
【０００５】
【発明が解決しようとする課題】
上記構成の放電灯点灯装置では、一般に蛍光灯のような放電灯の両フィラメント電極間に直流電圧成分を重畳して点灯させると、放電灯の陽極側で輝度が低下する現象が発生する。この現象は、放電灯内の水銀イオンが陰極側に集まることに起因しており、電気泳動現象あるいはカタホリシス現象と呼ばれている（以下、カタホリシス現象という）。
【０００６】
従来、このようなカタホリシス現象を防止するためには、放電灯の両フィラメント電極間に交流電圧を印加するのが有効であると考えられてきた。ところが、近年、インバータ回路により放電灯を高周波点灯させる技術が普及してくると、放電灯に高周波交流電圧を印加した場合にもカタホリシス現象が発生することが判明し、このカタホリシス現象は放電灯を点灯させる環境温度が低いほど顕著になることが判明している。
【０００７】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、カタホリシス現象の発生を抑制した放電灯点灯装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明では、放電灯と、ブリッジ接続され交互にオンオフされる複数のスイッチング素子を有し上記スイッチング素子で入力電源の電源電圧をスイッチングすることにより入力電源の電源電圧を高周波電圧に変換して上記放電灯に供給するインバータ回路と、各スイッチング素子のオンオフを制御する制御信号を各スイッチング素子に夫々出力する制御回路とを備え、上記制御回路が各スイッチング素子に出力する制御信号のオンデューティを異ならせて制御する放電灯点灯装置において、放電灯の両端間に発生する直流電圧成分をカタホリシス現象の発生しない程度まで減少させる直流電圧抑制手段を設け、当該直流電圧抑制手段は、入力電源の電源周期の１周期内で、スイッチング素子のオンデューティが５０％よりも大きい期間と、スイッチング素子のオンデューティが５０％よりも小さい期間とを設けており、オンデューティが５０％よりも大きい期間と５０％よりも小さい期間とでは放電灯の両端間に発生する直流電圧成分の極性が異なるので、オンデューティが５０％よりも大きい期間に放電灯の両端間に発生する直流電圧成分と、オンデューティが５０％よりも小さい期間に放電灯の両端間に発生する直流電圧成分とが相殺され、カタホリシス現象の発生を抑制することができる。
【０００９】
【発明の実施の形態】
まず、カタホリシス現象の発生する原因を、図１９に示す回路を例にして説明する。尚、上述した図２８の回路と同一の構成要素には同一の符号を付して、その説明を省略する。本回路では、スイッチング素子Ｑ１，Ｑ２の接続点に一端が接続された直流カット用のコンデンサＣ３を介して、ローサイドのスイッチング素子Ｑ２の両端間に負荷回路１を接続しており、負荷回路１は、一方のフィラメント電極の電源側端子がコンデンサＣ３の他端に接続された例えば蛍光灯のような放電灯Ｌａと、放電灯Ｌａの他方のフィラメント電極の電源側端子に一端が接続されると共に、スイッチング素子Ｑ２と整流器ＤＢとの接続点に他端が接続された共振用のインダクタＬ１と、放電灯Ｌａの両フィラメント電極の非電源側端子間に接続された共振用のコンデンサＣ２とから構成される。
【００１０】
ここで、制御回路２はスイッチング素子Ｑ１，Ｑ２を交互にオンオフしており、スイッチング素子Ｑ１，Ｑ２のオンデューティの比率を５０：５０に設定した場合の各部の波形を図２０（ａ）〜（ｄ）に示す。スイッチング素子Ｑ１，Ｑ２をオンオフする制御信号Ｈ０，Ｌ０の波形をそれぞれ図２０（ａ）（ｂ）に示し、放電灯Ｌａに流れるランプ電流Ｉ１を図２０（ｃ）に示し、放電灯Ｌａに印加されるランプ電圧Ｖ１を図２０（ｄ）に示す。なお、図２０中のＴ１’はスイッチング素子Ｑ１のオン期間、Ｔ２’はスイッチング素子Ｑ２のオン期間、ｄｔ１は制御信号Ｈ０の立ち下がりから制御信号Ｌ０の立ち上がりまでのデッドタイム、ｄｔ２は制御信号Ｌ０の立ち下がりから制御信号Ｈ０の立ち上がりまでのデッドタイム、Ｔ１はランプ電流Ｉ１及びランプ電圧Ｖ１の正の期間（半サイクル）、Ｔ２はランプ電流Ｉ１及びランプ電圧Ｖ１の負の期間（半サイクル）、Ｔは制御信号Ｈ０の周期であり、Ｔ＝Ｔ１＋Ｔ２＝Ｔ１’＋ｄｔ１＋Ｔ２’＋ｄｔ２となる。
【００１１】
ところで、スイッチング素子Ｑ１，Ｑ２のオンデューティの比率が５０：５０であれば、スイッチング素子Ｑ１のオン期間Ｔ１’とスイッチング素子Ｑ２のオン期間Ｔ２’とが略等しくなる（Ｔ１’＝Ｔ２’）。すなわち、ランプ電流Ｉ１の正の期間Ｔ１と負の期間Ｔ２とが略等しくなり（Ｔ１＝Ｔ２）、ランプ電流Ｉ１の正のピーク値Ｉｐの大きさと負のピーク値（−Ｉｐ）の大きさも略等しくなるので、ランプ電流Ｉ１の電流波形は対称的な波形となり、同様にランプ電圧Ｖ１の電圧波形も対称的な波形となる。したがって、放電灯Ｌａ内の水銀イオンが陰極側に集まるようなカタホリシス現象は発生しない。
【００１２】
一方、スイッチング素子Ｑ１，Ｑ２のオンデューティを異ならせた場合（即ち、スイッチング素子Ｑ１，Ｑ２のオンデューティの比率が５０：５０ではなく、アンバランスな場合）の各部の波形を図２１（ａ）〜（ｄ）に示す。ここに、スイッチング素子Ｑ１のオン期間Ｔ１’よりもスイッチング素子Ｑ２のオン期間Ｔ２’が長い場合（Ｔ１’＜Ｔ２’）、ランプ電流Ｉ１が正の期間Ｔ１よりも負の期間Ｔ２のほうが長くなり（Ｔ１＜Ｔ２）、ランプ電流Ｉ１の負のピーク値（−Ｉｐ２）の大きさよりも正のピーク値Ｉｐ１の大きさの方が大きくなる（Ｉｐ１＞Ｉｐ２）。ただし、直流カット用のコンデンサＣ３が設けられているので、ランプ電流Ｉ１の電流波形が非対称となっても、ランプ電流Ｉ１の正の範囲の面積Ｓ１と負の範囲の面積Ｓ２とは略等しくなる。すなわち、ランプ電流Ｉ１の正の期間Ｔ１及び負の期間Ｔ２にそれぞれ流れる電荷の総量は略等しくなる。一方、ランプ電圧Ｖ１の正の期間Ｔ１と負の期間Ｔ２とでは放電灯Ｌａのランプ等価抵抗が異なるために、ランプ電圧Ｖ１の正のピーク値Ｖｐ１の大きさと負のピーク値（−Ｖｐ２）の大きさとが異なり、そのうえランプ電圧Ｖ１の正の範囲の面積Ｓ３と負の範囲の面積Ｓ４も異なってしまう。すなわち、ランプ電圧Ｖ１の正の範囲の面積Ｓ３と負の範囲の面積Ｓ４とが異なるために、ランプ電圧Ｖ１の平均値がゼロとならず、ランプ電圧Ｖ１に直流電圧成分（Ｖｄｃ）が重畳されることになる。このように、スイッチング素子Ｑ１，Ｑ２のオンデューティをアンバランスに制御した場合、放電灯Ｌａのランプ特性（ランプ等価抵抗）によってランプ電圧Ｖ１に直流電圧成分（Ｖｄｃ）が重畳されてしまい、放電灯Ｌａ内の水銀イオンが陰極側に集中して、陽極側で輝度が低下するカタホリシス現象が発生する。
【００１３】
上述のように、カタホリシス現象の要因である放電灯Ｌａのランプ電圧Ｖ１に重畳する直流電圧成分Ｖｄｃは、放電灯Ｌａのランプ特性（ランプ等価抵抗）に起因しているので、放電灯Ｌａに交流電力のみを供給できるように、例えば図２２に示すように絶縁トランスＴＲ１を介して放電灯Ｌａに電力を供給したとしても、ランプ電圧Ｖ１に直流電圧成分が重畳して、カタホリシス現象が発生する恐れがある。この回路において、周囲温度が略（−１０）℃の低温時に放電灯Ｌａに流れるランプ電流Ｉ１と放電灯Ｌａに印加されるランプ電圧Ｖ１とを図２３に示す。なお、図２３に示すランプ電流Ｉ１及びランプ電圧Ｖ１はそれぞれ直流成分を含んでいる。
【００１４】
ここで、ランプ電流Ｉ１及びランプ電圧Ｖ１の正のピーク（図２３の点Ａ）付近及び負のピーク（図２３の点Ｂ）付近における放電灯Ｌａのランプ等価抵抗Ｒｌａを算出する。図２３より、正のピーク付近におけるランプ電圧Ｖ１は９８Ｖ、ランプ電流Ｉ１はＩ１＝２６．０×２００／１０＝５２０（ｍＡ）であるので、ランプ等価抵抗Ｒｌａは、Ｒｌａ＝９８／０．５２≒１８８（Ω）となる。一方、負のピーク付近におけるランプ電圧Ｖ１は−１４８Ｖ、ランプ電流Ｉ１はＩ１＝−３２．０×２００／１０＝−６４０（ｍＡ）であるので、ランプ等価抵抗Ｒｌａ＝１４８／０．６４≒２３１（Ω）となり、ランプ電圧Ｖ１の正負でランプ等価抵抗Ｒｌａが異なっている。
【００１５】
次に、低温時において放電灯の両端に重畳する直流電圧成分を求める。図２４は交流成分のみのランプ電圧Ｖ１’及びランプ電流Ｉ１’を示しており、正のピーク付近におけるランプ電圧Ｖ１’は１０６Ｖ、ランプ電流Ｉ１’は５２０ｍＡであり、負のピーク付近におけるランプ電圧Ｖ１’は−１４２Ｖ、ランプ電流Ｉ１’は−６４０ｍＡである。ここで、直流成分を含むランプ電流Ｉ１の正のピーク値（５２０ｍＡ）及び負のピーク値（−６４０ｍＡ）と、交流成分のみのランプ電流Ｉ１’の正のピーク値（５２０ｍＡ）及び負のピーク値（−６４０ｍＡ）とは全く同じ値となっており、放電灯Ｌａに流れるランプ電流には直流成分は重畳していない。一方、直流成分を含むランプ電圧Ｖ１の正のピーク値（９８Ｖ）及び負のピーク値（−１４８Ｖ）と、交流成分のみのランプ電圧Ｖ１’の正のピーク値（１０６Ｖ）及び負のピーク値（−１４２Ｖ）との間にはそれぞれ数Ｖの差が発生する。すなわち、直流成分を含むランプ電圧Ｖ１は、交流成分のみのランプ電圧Ｖ１’よりも、正のピーク値付近で略８Ｖ、負のピーク値付近で略６Ｖ大きくなっており、この差が放電灯Ｌａの両端に重畳する直流電圧成分となる。
【００１６】
ここに、図２５は、直流成分を含むランプ電圧Ｖ１及びランプ電流Ｉ１の測定値と、交流成分のみのランプ電圧Ｖ１’及びランプ電流Ｉ１’の測定値とを重ね合わせた図であり、上述のように放電灯Ｌａに印加されるランプ電圧には略６〜８Ｖ程度の直流電圧が重畳しているので、交流成分のみのランプ電圧Ｖ１’の波形は、直流成分を含むランプ電圧Ｖ１の波形を図２５中の下方に平行移動したような波形となっている。
【００１７】
ところで上述の説明では、説明を簡単にするためにランプ電流Ｉ１及びランプ電圧Ｖ１の１周期について説明を行っているが、より正確をきすためには、放電灯Ｌａの両端間に発生する直流電圧成分を交流電源Ｖｓの半周期を含む期間にわたって測定するのが望ましく、放電灯Ｌａの両端に重畳する直流電圧成分は平均値であるので、直流成分を含むランプ電圧Ｖ１の平均値と交流成分のみのランプ電圧Ｖ１’の平均値とをそれぞれ測定し、両者の差分を求めることにより放電灯Ｌａの両端に重畳する直流電圧成分を測定するのが望ましい。
【００１８】
図２６及び図２７は、それぞれ、直流成分を含むランプ電圧Ｖ１及び交流成分のみのランプ電圧Ｖ１’を交流電源Ｖｓの半周期を含む期間にわたって測定した結果を示しており、直流成分を含むランプ電圧Ｖ１の正のピーク値は１０６Ｖ、負のピーク値は−１５０Ｖ、平均値は−５．６Ｖである。一方、交流成分のみのランプ電圧Ｖ１’の正のピーク値は１１２Ｖ、負のピーク値は−１４４Ｖ、平均値は６００ｍＶである。したがって、放電灯Ｌａの両端間に発生する直流電圧成分は、直流成分を含むランプ電圧Ｖ１の平均値（−５．６Ｖ）と交流成分のみのランプ電圧Ｖ１’の平均値（６００ｍＶ）との差分となり、略６．２Ｖとなる。すなわち、図２２に示すように絶縁トランスＴＲ１を介して放電灯Ｌａに電力供給するような回路でも、放電灯Ｌａの両端間に直流電圧成分が発生して、カタホリシス現象の発生する恐れがある。
【００１９】
以下、本発明の実施の形態を図面を参照して説明する。
【００２０】
（参考例１）
先ず本発明の参考例の放電灯点灯装置の回路図を図１に示す。本回路は、フィルタ回路Ｆを介して入力された交流電源（入力電源）Ｖｓの電源電圧を全波整流する例えばダイオードブリッジからなる整流器ＤＢと、整流器ＤＢの脈流電圧を平滑するコンデンサＣ１と、コンデンサＣ１の直流電圧を高周波の交流電圧に変換して、例えば蛍光灯のような放電灯Ｌａを含む負荷回路１に供給する他励式のインバータ回路ＩＮＶと、インバータ回路ＩＮＶを構成する後述のスイッチング素子Ｑ１，Ｑ２を交互にオンオフする制御回路２とから構成される。
【００２１】
インバータ回路ＩＮＶは、コンデンサＣ１の両端間にバイポーラトランジスタからなる一対のスイッチング素子Ｑ１，Ｑ２の直列回路が接続された所謂ハーフブリッジ型のインバータ回路からなり、スイッチング素子Ｑ１，Ｑ２にはそれぞれ回生用のダイオードＤ１，Ｄ２が逆並列に接続されている。ハイサイドのスイッチング素子Ｑ１の両端間には、直流カット用のコンデンサＣ３を介して負荷回路１が接続されており、負荷回路１は、一端がスイッチング素子Ｑ１，Ｑ２の接続点に接続されたインダクタＬ１と、一方のフィラメント電極の電源側端子がインダクタＬ１の他端に接続されるとともに、他方のフィラメント電極の電源側端子がコンデンサＣ３に接続される放電灯Ｌａと、放電灯Ｌａの両フィラメント電極の非電源側端子間に接続されたコンデンサＣ２とから構成される。ここに、コンデンサＣ２及びインダクタＬ１から共振回路が構成される。なお、スイッチング素子Ｑ１，Ｑ２は制御回路２から入力される制御信号Ｈ０，Ｌ０によって交互にオンオフされる。
【００２２】
図２（ａ）〜（ｆ）は、インバータ回路ＩＮＶのスイッチング素子Ｑ１，Ｑ２をオンオフするための制御信号Ｈ０，Ｌ０の波形を示している。従来回路では、図２（ａ）（ｂ）に示すように、スイッチング素子Ｑ１をオンオフする制御信号Ｈ０のオンデューティをＤＴ０（％）、スイッチング素子Ｑ２をオンオフする制御信号Ｌ０のオンデューティを（１００−ＤＴ０）（％）、制御信号Ｈ０，Ｌ０の周波数をｆ０としており、スイッチング素子Ｑ１，Ｑ２のオンデューティＤＴ０，（１００−ＤＴ）を異ならせている（アンバランスに制御している）ので、放電灯Ｌａの両端間に直流電圧成分が発生して、カタホリシス現象が発生する恐れがある。
【００２３】
そこで本参考例では、直流電圧抑制手段としての制御回路２が、図２（ｃ）（ｄ）に示すように、制御信号Ｈ０のオンデューティをＤＴ０（％）よりも小さいＤＴ１（％）、制御信号Ｌ０のオンデューティを（１００−ＤＴ１）（％）、制御信号Ｈ０，Ｌ０の周波数をｆ０としている。このように、制御回路２がスイッチング素子Ｑ１のオンデューティを従来回路に比べて小さくすることにより（ＤＴ１＜ＤＴ０）、ランプ電圧Ｖ１の正の面積と負の面積との差が小さくなり、ランプ電圧Ｖ１に重畳する直流電圧成分が低減される。したがって、放電灯Ｌａの両端に重畳する直流電圧成分がカタホリシス現象の発生しない程度まで減少するように、制御回路２がスイッチング素子Ｑ１のオンデューティＤＴ１を制御することにより、カタホリシス現象の発生を抑制することができる。
【００２４】
さらに図２（ｅ）（ｆ）に示すように、制御回路２が制御信号Ｈ０のオンデューティをＤＴ１（％）、制御信号Ｌ０のオンデューティを（１００−ＤＴ１）（％）としたうえで、制御信号Ｈ０，Ｌ０の周波数をｆ０よりも高いｆ１に設定すれば、オンデューティをＤＴ０からＤＴ１に低減したことによるインバータ回路ＩＮＶの出力の増加を補償することができる。
【００２５】
そして本参考例の回路において、放電灯Ｌａの両端間に発生する直流電圧成分が略５Ｖ以下になるように、制御回路２が制御信号Ｈ０，Ｌ０のオンデューティを制御してあり、カタホリシス現象の発生を完全に抑制することはできないが、放電灯Ｌａの両端間に発生する直流電圧成分が低減され、カタホリシス現象の発生を抑制することができる。
【００２６】
（参考例２）
本参考例の放電灯点灯装置の回路図を図３に示す。尚、図１の回路と同様の構成要素には同一の符号を付して、その説明を省略する。
【００２７】
本回路は、ハーフブリッジ型のインバータ回路ＩＮＶを備えており、インバータ回路ＩＮＶは、整流器ＤＢの直流出力端子間にダイオードＤ５，Ｄ６の直列回路を介して接続された例えばＭＯＳＦＥＴよりなるスイッチング素子Ｑ１，Ｑ２の直列回路から構成されており、スイッチング素子Ｑ２側のダイオードＤ６にはコンデンサＣ４が並列接続されている。スイッチング素子Ｑ１，Ｑ２の接続点とダイオードＤ５，Ｄ６の接続点との間には直流カット用のコンデンサＣ３を介してリーケージトランスＬＴ１の一次巻線が接続され、リーケージトランスＬＴ１の二次巻線には放電灯Ｌａの両フィラメント電極の電源側端子が接続され、放電灯Ｌａの両フィラメント電極の非電源側端子間にはコンデンサＣ２が接続されている。また、ハイサイドのスイッチング素子Ｑ１の両端には、インダクタＬ２と平滑用コンデンサＣ１との直列回路がダイオードＤ３を介して接続されており、ローサイドのスイッチング素子Ｑ２の両端間にはダイオードＤ３を介してダイオードＤ４が接続され、スイッチング素子Ｑ１，Ｑ２の直列回路と並列にコンデンサＣ５が接続されている。ここに、コンデンサＣ２，Ｃ３、リーケージトランスＬＴ１及び放電灯Ｌａから共振回路が構成される。
【００２８】
また、スイッチング素子Ｑ１，Ｑ２のオンオフを制御する制御回路２は、スイッチング素子Ｑ１，Ｑ２を駆動する制御信号Ｈ０，Ｌ０の周波数を制御する周波数制御回路２ａと、制御信号Ｈ０，Ｌ０のオンデューティを制御するデューティ制御回路２ｂと、周波数制御回路２ａ及びデューティ制御回路２ｂにより決定された周波数及びオンデューティでスイッチング素子Ｑ１，Ｑ２を駆動するドライブ回路２ｃとから構成される。
【００２９】
ここで、周波数制御回路２ａは、整流器ＤＢの低電位側の電圧に応じてスイッチング素子Ｑ１，Ｑ２の周波数を変化させており、整流器ＤＢの低電位側の出力電圧が零の時に基本周波数で発振し、整流器ＤＢの低電位側の電圧が高くなるにつれて発振周波数を高くする。また、デューティ制御回路２ｂは、整流器ＤＢの高電位側の出力電圧に応じてスイッチング素子Ｑ１，Ｑ２のオンデューティを制御しており、整流器ＤＢの高電位側の電圧が零の時のオンデューティを基本デューティとし、整流器ＤＢの高電位側の電圧が高くなるにつれてオンデューティを大きくする。
【００３０】
以下に本回路の動作を簡単に説明する。制御回路２の制御信号Ｈ０によってスイッチング素子Ｑ１がオンすると、交流電源Ｖｓ→フィルタ回路Ｆ→整流器ＤＢ→スイッチング素子Ｑ１→コンデンサＣ３→リーケージトランスＬＴ１→ダイオードＤ５→整流器ＤＢ→フィルタ回路Ｆ→交流電源Ｖｓの経路で電流が流れる。
【００３１】
その後、制御回路２の制御信号Ｈ０，Ｌ０により、スイッチング素子Ｑ１がオフし、スイッチング素子Ｑ２がオンすると、共振回路に蓄積されたエネルギが放出され、リーケージトランスＬＴ１→コンデンサＣ４→スイッチング素子Ｑ２の寄生ダイオード（図示せず）→コンデンサＣ３→リーケージトランスＬＴ１の経路で電流が流れて、コンデンサＣ４に電荷が蓄積される。この時、コンデンサＣ４の両端電圧と整流器ＤＢの出力電圧（すなわち整流器ＤＢの直流出力端子間に接続されたコンデンサＣ６の両端電圧）との和がコンデンサＣ５の両端電圧Ｖｃ５よりも大きくなると、コンデンサＣ４，Ｃ６に蓄積された電荷によりダイオードＤ５を介してコンデンサＣ５が充電される。その後、コンデンサＣ３を電源として、コンデンサＣ３→スイッチング素子Ｑ２→コンデンサＣ４→リーケージトランスＬＴ１→コンデンサＣ３の経路で電流が流れ、コンデンサＣ４の充電電圧が０Ｖになると、ダイオードＤ６が導通する。
【００３２】
さらに、制御回路２の制御信号Ｈ０，Ｌ０により、スイッチング素子Ｑ２がオフして、スイッチング素子Ｑ１がオンすると、スイッチング素子Ｑ２のオン時にリーケージトランスＬＴ１に蓄積されたエネルギが放出され、リーケージトランスＬＴ１→コンデンサＣ３→スイッチング素子Ｑ１の寄生ダイオード（図示せず）→コンデンサＣ５→ダイオードＤ６→リーケージトランスＬＴ１の経路で電流が流れる。その後、コンデンサＣ５→スイッチング素子Ｑ１→コンデンサＣ３→リーケージトランスＬＴ１→コンデンサＣ４→コンデンサＣ５の経路で電流が流れ、コンデンサＣ４が充電される。ここで、コンデンサＣ６の両端電圧（即ち整流器ＤＢの出力電圧）とコンデンサＣ４の両端電圧との和の電圧が、コンデンサＣ５の両端電圧Ｖｃ５よりも大きくなると、コンデンサＣ６，Ｃ４の電荷によりコンデンサＣ５が充電され、交流電源Ｖｓ→フィルタ回路Ｆ→整流器ＤＢ→スイッチング素子Ｑ１→コンデンサＣ３→リーケージトランスＬＴ１→ダイオードＤ５→整流器ＤＢ→フィルタ回路Ｆ→交流電源Ｖｓの経路で再び入力電流が流れる。
【００３３】
上述のように、スイッチング素子Ｑ１，Ｑ２のオンオフによりコンデンサＣ４が充放電を繰り返し、コンデンサＣ４の両端電圧及びコンデンサＣ６の両端電圧（即ち整流器ＤＢの出力電圧）の和と、コンデンサＣ５の両端電圧Ｖｃ５との大小に応じて、ダイオードＤ５がスイッチングすることによって、交流電源Ｖｓから入力電流が供給される。
【００３４】
また、スイッチング素子Ｑ２がオンすると、交流電源Ｖｓ→フィルタ回路Ｆ→整流器ＤＢ→インダクタＬ２→コンデンサＣ１→ダイオードＤ３→スイッチング素子Ｑ２→ダイオードＤ６→ダイオードＤ５→整流器ＤＢ→フィルタ回路Ｆ→交流電源Ｖｓの経路で平滑用のコンデンサＣ１に充電電流が流れ、コンデンサＣ１が略一定電圧に充電される。ここで、コンデンサＣ１への充電動作はコンデンサＣ１の両端電圧よりも整流器ＤＢの出力電圧が高い期間にのみ行われる。また、コンデンサＣ１の放電は、コンデンサＣ１の両端電圧よりも整流器ＤＢの出力電圧が低い期間に行われ、コンデンサＣ１からダイオードＤ４を介してコンデンサＣ５に電荷が放出され、コンデンサＣ５の両端電圧Ｖｃ５を電源としてインバータ回路ＩＮＶが動作する。
【００３５】
ところで、図７（ａ）〜（ｃ）は本回路の各部の波形を示しており、図７（ａ）は交流電源Ｖｓの電圧波形、図７（ｂ）はコンデンサＣ５の両端電圧Ｖｃ５の電圧波形、図７（ｃ）は整流器ＤＢの低電位側の出力電圧波形を示している。上述のように周波数制御回路２ａは、整流器ＤＢの低電位側の電圧が零の時の周波数を基本周波数とし、低電位側の電圧が高くなるにつれてスイッチング素子Ｑ１，Ｑ２の動作周波数を高く制御しているので、図４（ｂ）に示すように周波数制御回路２ａを設けた場合、交流電源Ｖｓの電源電圧の上昇に伴って整流器ＤＢの低電位側の電圧が大きくなるから、周波数制御回路２ａを設けていない場合［図４（ａ）参照］に比べて、制御回路２の制御信号Ｈ０の周波数が高く、且つ、オンデューティが大きくなる。また、デューティ制御回路２ｂは、整流器ＤＢの高電位側の電圧が零の時のオンデューティを基本デューティとし、高電位側の電圧が高くなるにつれてオンデューティを大きくしているので、図５（ｂ）に示すようにデューティ制御回路２ｂを設けた場合、交流電源Ｖｓのゼロクロス付近で整流器ＤＢの低電位側の電圧が高くなるから、デューティ制御回路２ｂを設けていない場合［図５（ａ）参照］に比べて、制御信号Ｈ０の周波数はそのままで、オンデューティのみが大きくなる。さらに、図６（ｂ）に示すように周波数制御回路２ａとデューティ制御回路２ｂとを両方共に設けた場合、周波数制御回路２ａ及びデューティ制御回路２ｂを設けていない場合［図６（ａ）参照］に比べて、制御回路２の制御信号Ｈ０の周波数が高く、且つ、オンデューティが大きくなる。
【００３６】
ここで、交流電源Ｖｓの電源電圧が電源電圧の１周期内で図７（ａ）に示すように変化すると、コンデンサＣ５の両端電圧Ｖｃ５は図７（ｂ）に示すように変化し、電圧Ｖｃ５が高くなるとデューティ制御回路２ｂがスイッチング素子Ｑ１，Ｑ２のオンデューティの差を大きくして、放電灯Ｌａに流れるランプ電流Ｉ１の変動を抑制する。一方、整流器ＤＢの低電位側の出力電圧は、コンデンサＣ５の低電位側を基準とすると、図７（ｃ）に示すように交流電源Ｖｓのゼロクロス付近で最大となるため、周波数制御回路２ａが、整流器ＤＢの低電位側の出力電圧に応じて、制御信号Ｈ０の周波数を高くすることにより、交流電源Ｖｓのゼロクロス付近におけるランプ電流Ｉ１の変動が抑制される。
【００３７】
ところで、制御信号Ｈ０のオンデューティＤＴ１を例えば６０％或いは７０％とした場合、低温環境下で放電灯Ｌａを一定時間連続点灯させると、カタホリシス現象が確実に発生し、しかもカタホリシス現象の程度が大きくなる。このようなカタホリシス現象を抑制するには、制御信号Ｈ０のオンデューティをできるだけ５０％に近づければ良いが、製品間の性能のばらつきや調整作業の容易さなどを考慮すると、制御信号Ｈ０のオンデューティを実使用上問題のない範囲、例えば５０〜５５％とするのが望ましく、本参考例では、デューティ制御回路２ｂが交流電源Ｖｓの定格電圧時における制御信号Ｈ０のオンデューティＤＴ１を略５５％以下に制御することにより［ＤＴ１≦５５（％）］、放電灯Ｌａの両端に重畳する直流電圧成分が低減されて、カタホリシス現象の発生を抑制することができる。また、デューティ制御回路２ｂは、交流電源Ｖｓの電源電圧が定格電圧の略１５０％に上昇した時に、制御回路２の制御信号Ｈ０のオンデューティが１００％を越えることのないよう、すなわち制御信号Ｈ０がパルス状の波形でなくなることがないように制御信号Ｈ０のオンデューティを制御するとともに、交流電源Ｖｓの電源電圧が定格電圧の略９０％に低下した時に、制御信号Ｈ０のオンデューティが略５０％となるように、制御信号Ｈ０のオンデューティを制御している。
【００３８】
（実施形態１）
本実施形態では、図３に示す回路において、交流電源Ｖｓの電源周期の１周期内で、スイッチング素子Ｑ１をオンオフする制御信号Ｈ０のオンデューティＤＴ１が略５０％以上の期間と、オンデューティＤＴ１が略５０％以下の期間とが存在するように、デューティ制御回路２ｂが制御信号Ｈ０のオンデューティＤＴ１を制御している。尚、本実施形態の回路構成は上述した参考例２の回路と同様であるので、その説明は省略する。
【００３９】
すなわち、図７（ａ）〜（ｃ）に示すように、交流電源Ｖｓの電源周期の１周期内で、コンデンサＣ５の両端電圧Ｖｃ５（すなわち、整流器ＤＢの高電位側の出力電圧）と整流器ＤＢの低電位側の出力電圧とがそれぞれ変化しているので、周波数制御回路２ａ及びデューティ制御回路２ｂは、それぞれ、整流器ＤＢの低電位側の出力電圧及び整流器ＤＢの高電位側の出力電圧に応じて、制御信号Ｈ０，Ｌ０の周波数及びオンデューティを変化させる。したがって、交流電源Ｖｓの電源周期の１周期内で、制御回路２の制御信号Ｈ０，Ｌ０の信号波形はそれぞれ変化し、制御信号Ｈ０のオンデューティＤＴ１が略５０％以上となる期間と、オンデューティＤＴ１が略５０％以下となる期間とを設けることができる。なお、制御信号Ｌ０のオンデューティＤＴ２についても同様である。
【００４０】
このように、デューティ制御回路２ｂは、交流電源Ｖｓの電源周期の１周期内で、制御信号Ｈ０，Ｌ０のオンデューティＤＴ１，ＤＴ２が略５０％以上になる期間と、オンデューティＤＴ１，ＤＴ２が略５０％以下になる期間とを設けることにより、放電灯Ｌａの両端間に発生する直流電圧成分を相殺することができ、カタホリシス現象の発生を抑制することができる。
【００４１】
（参考例３）
本参考例の放電灯点灯装置の回路図を図８に示す。尚、上述した図１の回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００４２】
本装置では、制御回路２に抵抗Ｒ０とスイッチＳＷ１との直列回路を設けており、制御回路２はスイッチＳＷ１のオンオフに応じて制御信号Ｈ０，Ｌ０の周波数を変化させ、放電灯Ｌａを段調光制御している。すなわち、スイッチＳＷ１をオフすると、制御回路２はスイッチＳＷ１のオン時に比べて制御信号Ｈ０，Ｌ０の周波数を低くし、スイッチング素子Ｑ１，Ｑ２の駆動周波数を低くすることによって、インバータ回路ＩＮＶの出力を高くする（高出力時）。一方、スイッチＳＷ１をオンすると、制御回路２は制御信号Ｈ０，Ｌ０の周波数を高くし、スイッチング素子Ｑ１，Ｑ２の駆動周波数を高くすることによって、インバータ回路ＩＮＶの出力を低くする（定格出力時）。
【００４３】
ところで、定格出力時と高出力時とで制御信号Ｈ０のオン幅（オン時間）が同じであれば、制御信号Ｈ０の周波数は定格出力時よりも高出力時の方が低いので、定格出力時における制御信号Ｈ０（スイッチング素子Ｑ１）のオンデューティＤＴ１ａ［図９（ａ）参照］は、高出力時における制御信号Ｈ０のオンデューティＤＴ１ｂ［図９（ｂ）参照］よりも高くなる。ここで、制御回路２は、定格出力時における制御信号Ｈ０のオンデューティＤＴ１ａを略５０％よりも大きく、且つ、高出力時における制御信号Ｈ０のオンデューティＤＴ１ｂを略５０％よりも小さくなるように、制御信号Ｈ０のオンデューティを制御している。すなわち、図１０に示すように、制御回路２は高出力時における制御信号Ｈ０のオンデューティＤＴ１ｂと低出力（定格出力）時における制御信号Ｈ０のオンデューティＤＴ１ａとの間に制御信号Ｈ０のオンデューティが略５０％となる制御ポイントを設定している。
【００４４】
上述のように、制御回路２は、低出力（定格出力）時における制御信号Ｈ０のオンデューティＤＴ１ａを略５０％よりも大きく、且つ、高出力時における制御信号Ｈ０のオンデューティＤＴ１ｂを略５０％よりも小さく制御しており、いずれの出力でも放電灯Ｌａの両端間に直流電圧成分が発生するため、カタホリシス現象の発生を完全に抑制することはできないが、放電灯の両端間に発生する直流電圧成分が一方の出力（定格出力時又は高出力時）に偏って発生することがなく、カタホリシス現象がいずれか一方の出力時のみで発生しやすくなるのを防止できる。
【００４５】
（参考例４）
本参考例の放電灯点灯装置の回路図を図１１に示す。尚、図１に示す回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００４６】
本回路では、整流器ＤＢの出力電圧から交流電源Ｖｓのオンオフを検出するとともに、交流電源Ｖｓをオンオフする毎に制御回路２からスイッチング素子Ｑ１，Ｑ２に制御信号Ｈ０，Ｌ０を入れ換えて出力させる出力切換回路２ｄを設けている。ここで、スイッチＳＷ２により交流電源Ｖｓからの電源供給を遮断（オフ）した後、再投入（オン）すると、出力切換回路２ｄは交流電源Ｖｓのオンオフを検出して制御信号Ｈ０，Ｌ０を入れ換える切換信号を制御回路２に出力し、制御回路２は、出力切換回路２ｄからの切換信号に応じて、制御信号Ｈ０，Ｌ０を入れ換えてスイッチング素子Ｑ１，Ｑ２に出力する。なお本装置では、制御回路２及び出力切換回路２ｄから直流電圧抑制手段が構成される。
【００４７】
すなわち、制御回路２がスイッチング素子Ｑ１のベースに制御信号Ｈ０を出力するとともに、スイッチング素子Ｑ２のベースに制御信号Ｌ０を出力している状態で、スイッチＳＷ２を一旦オフして交流電源Ｖｓを遮断した後、再びスイッチＳＷ２をオンして交流電源Ｖｓを再投入すると、制御回路２は出力切換回路２ｄからの切換信号に応じて制御信号Ｈ０，Ｌ０を入れ換え、スイッチング素子Ｑ１のベースに制御信号Ｌ０を出力するとともに、スイッチング素子Ｑ２のベースに制御信号Ｈ０を出力する。
【００４８】
ここで、制御信号Ｈ０，Ｌ０のオンデューティが異なっている場合、スイッチング素子Ｑ１，Ｑ２をそれぞれ制御信号Ｈ０，Ｌ０（又は制御信号Ｌ０，Ｈ０）によりオンオフすると、放電灯Ｌａの両端間に直流電圧成分が発生するが、上述のように、交流電源Ｖｓがオンオフする毎に、制御回路２が、出力切換回路２ｄからの切換信号に応じて、スイッチング素子Ｑ１のベースに制御信号Ｈ０，Ｌ０を交互に出力するとともに、スイッチング素子Ｑ２のベースに制御信号Ｌ０，Ｈ０を交互に出力しているので、放電灯Ｌａの両端間に発生する直流電圧成分の極性が反転して、カタホリシス現象の発生を遅らせることができる。
【００４９】
（参考例５）
上述した図１に示す放電灯点灯装置では、放電灯Ｌａの点灯時に周囲温度が変化すると、スイッチング素子Ｑ１，Ｑ２の温度特性によって制御回路２から出力される制御信号Ｈ０，Ｌ０のオンデューティが変動する。
【００５０】
そこで本参考例では、図１に示す回路において、制御回路２が、略（−１０）℃以上、且つ、略０℃以下の温度範囲で、制御信号Ｈ０，Ｌ０のオンデューティを略５０％とする制御ポイントを設定している。制御信号Ｈ０，Ｌ０のオンデューティを略５０％とすれば、ランプ電流、ランプ電圧の正の期間及び負の期間が略等しくなり、放電灯Ｌａの両端間に発生する直流電圧成分が低減される。したがって、カタホリシス現象が顕著となる低温時［（−１０）℃〜０℃］において、制御信号Ｈ０，Ｌ０のオンデューティを略５０％とする制御ポイントを設けることにより、低温時にカタホリシス現象が発生するのを抑制することができる。
【００５１】
（参考例６）
本参考例の放電灯点灯装置の回路図を図１２に示す。尚、図１に示す回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００５２】
本回路では、制御回路２にコンデンサＣｔ及び負の温度特性を有するＮＴＣサーミスタＴｈからなる並列回路を設け、制御回路２は、周囲温度の変化によるサーミスタＴｈの抵抗値変化に応じて、制御信号Ｈ０，Ｌ０のオンデューティを制御している。周囲温度が約（−１０）℃の場合、サーミスタＴｈの抵抗値は常温時に比べて大きくなるので、制御回路２は、図１３（ａ）（ｂ）に示すように、サーミスタＴｈの抵抗値の変化に応じて、制御信号Ｈ０又はＬ０のオンデューティが小さくなるように制御している（正の温度特性を持たせている）。尚、図１３（ａ）は常温時［周囲温度が約２５℃］における制御信号Ｈ０の信号波形を示し、図１３（ｂ）は低温時［周囲温度が約（―１０℃）］制御信号Ｈ０の信号波形を示している。
【００５３】
ここで、制御回路２が、例えば（−１０）℃における制御信号Ｈ０，Ｌ０のオンデューティＤＴ１，ＤＴ２を略４５％以上、且つ、略５５％以下に制御することにより［４５（％）≦ＤＴ１，ＤＴ２≦５５（％）］、周囲温度が（−１０）℃において放電灯Ｌａの両端に重畳する直流電圧成分が低減され、カタホリシス現象の発生を抑制することができる。
【００５４】
（参考例７）
本参考例の放電灯点灯装置の回路図を図１４に示す。尚、図１に示す回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００５５】
本装置では、インバータ回路ＩＮＶの動作によって放電灯Ｌａの両端間に発生する直流電圧成分の極性（図１４の矢印Ａ）と逆向きに同等の電圧値を発生する直流電圧重畳手段たる電池Ｅを放電灯Ｌａと並列に接続している。
【００５６】
したがって、図１５（ａ）（ｂ）に示すように、制御回路２が、スイッチング素子Ｑ１，Ｑ２をオンオフする制御信号Ｈ０，Ｌ０のオンデューティをアンバランスに制御することにより、放電灯Ｌａの両端間に直流電圧成分が発生したとしても、この直流電圧成分と逆極性の直流電圧を電池Ｅが放電灯Ｌａの両端間に重畳しているので、インバータ回路ＩＮＶの動作によって放電灯Ｌａの両端間に発生する直流電圧成分が電池Ｅによって相殺され、カタホリシス現象の発生を抑制することができる。
【００５７】
（参考例８）
本参考例の放電灯点灯装置の回路図を図１６に示す。尚、上述した図１の回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００５８】
本装置では、放電灯Ｌａの正側或いは負側の各半周期における電圧をそれぞれ検出する電圧検出手段４ａ，４ｂ、及び、各電圧検出手段４ａ，４ｂが検出した電圧の差分すなわち放電灯Ｌａの両端間に発生する直流電圧成分を求める差分アンプ４ｃからなる検出回路４と、検出回路４の検出結果に基づいて放電灯Ｌａの両端間に発生する直流電圧成分が略０Ｖとなるように制御回路２から出力される制御信号Ｈ０，Ｌ０のオンデューティを変化させる補償回路３とを設けている。ここに、検出回路４からカタホリシス現象検出手段が構成され、制御回路２及び補償回路３から直流電圧抑制手段が構成される。
【００５９】
したがって、負荷変動や周囲温度の変化によって、放電灯Ｌａの両端に直流電圧成分が重畳したとしても、この直流電圧成分を検出回路４が検出し、放電灯Ｌａの両端に重畳する直流電圧成分が略０Ｖとなるように、補正回路３が検出回路４の検出結果に基づいて制御信号Ｈ０，Ｌ０のオンデューティを制御しているので、放電灯Ｌａの両端に発生する直流電圧成分を低減して、カタホリシス現象の発生を抑制することができる。
【００６０】
このように、検出回路４は放電灯Ｌａの両端間に発生する直流電圧成分を検出しているので、直流電圧成分の検出値からカタホリシス現象の発生を確実に検出することができる。
【００６１】
（参考例９）
本参考例の放電灯点灯装置の回路図を図１７に示す。尚、図１の回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００６２】
本装置では、制御回路２に、抵抗Ｒｔ及び負の温度特性を有するサーミスタＴｈの直列回路と、コンデンサＣｔとから構成されるタイマ回路２ｆを設けており、制御回路２は、コンデンサＣｔの静電容量と抵抗Ｒｔ及びサーミスタＴｈの合成抵抗とで決まるタイマ回路２ｆの時定数に応じて、制御信号Ｈ０，Ｌ０の周波数を決定している。
【００６３】
ここで、周囲温度が低くなるとサーミスタＴｈの抵抗値が増加するため、タイマ回路２ｆの時定数が大きくなり、制御回路２は制御信号Ｈ０，Ｌ０の周波数を低下させる。また、放電灯Ｌａの温度特性により、低温時には常温時に比べて放電灯Ｌａの出力が低下するが、本装置では、周囲温度の低下によりサーミスタＴｈの抵抗値が増加すると、ランプ温度上昇手段たる制御回路２が、制御信号Ｈ０，Ｌ０の周波数を常温時に比べて低くするので、インバータ回路ＩＮＶから負荷回路１に供給される電力が大きくなり、放電灯Ｌａのランプ温度が上昇する。
【００６４】
ところで、カタホリシス現象の発生する要因としては、放電灯Ｌａの水銀蒸気圧が低下することと、放電灯Ｌａの両端間に直流電圧成分が発生することとがあり、両方の要因が揃うことによってカタホリシス現象が顕著になるのであるが、本装置では、低温時に放電灯Ｌａのランプ温度を上昇させることによって、放電灯Ｌａの水銀蒸気圧が低下するのを防止している。したがって、放電灯Ｌａの両端間に直流電圧成分が発生したとしても、この直流電圧成分によって発生するカタホリシス現象を抑制できる程度まで、制御回路２が放電灯Ｌａのランプ温度を上昇させることにより、カタホリシス現象の発生を抑制することができる。
【００６５】
なお、周囲温度の変化に応じて制御回路２が制御信号Ｈ０，Ｌ０の周波数を大きく変化させ、放電灯Ｌａのランプ温度が大きく変化すれば、放電灯Ｌａの両端間により大きな直流電圧成分が発生したとしても、カタホリシス現象の発生を抑制することができる。
【００６６】
（参考例１０）
本参考例の放電灯点灯装置の回路図を図１８に示す。尚、図１に示す回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００６７】
本参考例では、外部から入力される調光信号Ｓ０を受信する調光信号受信回路５と、調光信号受信回路５が受信した調光信号Ｓ０に基づいてスイッチング素子Ｑ１，Ｑ２をオンオフする制御信号Ｈ０，Ｌ０のオンデューティや周波数を変化させ放電灯Ｌａを調光制御する制御回路２とを設けている。ここで、調光の度合いが深くなると、放電灯Ｌａから放射される光束を減少させるために、制御回路２は、スイッチング素子Ｑ１，Ｑ２をオンオフする制御信号Ｈ０，Ｌ０のオンデューティを異ならせ、アンバランスに制御する。
【００６８】
また、制御回路２には負の温度特性を有するＮＴＣサーミスタＴｈが設けられており、制御回路２はサーミスタＴｈと内部の抵抗（図示せず）との直列回路に一定電圧を印加し、サーミスタＴｈの両端電圧と所定のしきい値との大小関係を比較する。ここで、周囲温度が所定温度以下になり、サーミスタＴｈの両端電圧がしきい値を越えると、制御回路２は、調光信号受信回路５から入力される調光信号Ｓ０を遮断、或いは、ある一定値までに制限して、放電灯Ｌａの調光制御を停止するとともに、インバータ回路ＩＮＶの出力を所定の出力に制御している。
【００６９】
上述のように、カタホリシス現象の発生する要因としては、放電灯Ｌａの水銀蒸気圧が低下することと、放電灯Ｌａの両端間に直流電圧成分が発生することとがあり、周囲温度が所定温度以下の低温環境下で、制御回路２がスイッチング素子Ｑ１、Ｑ２のオンデューティを異ならせて放電灯Ｌａを調光制御する場合は、両方の要因（放電灯Ｌａの水銀蒸気圧の低下、放電灯Ｌａの両端間に直流電圧成分が発生）が重なるために、放電灯Ｌａからの光束が著しく低下する。
【００７０】
そこで、本参考例では周囲温度が所定温度以下になり、サーミスタＴｈの両端電圧がしきい値を越えると、制御回路２が調光制御を停止し、インバータ回路ＩＮＶの出力を所定の出力に制御しており、低温時に調光制御を行うというカタホリシス現象の発生しやすい状態をなくし、低温時においても放電灯Ｌａからの光出力を維持している。
【００７１】
尚、上述の実施形態ではインバータ回路ＩＮＶとしてハーフブリッジ型のものを例に説明を行ったが、インバータ回路ＩＮＶをハーフブリッジ型のものに限定する趣旨のものではなく、フルブリッジ型のものを用いても良い。また、インバータ回路ＩＮＶとして他励式のものを例に説明を行ったが、インバータ回路ＩＮＶを他励式のものに限定する趣旨のものではなく、自励他制のものを用いても良い。
【００７２】
【発明の効果】
上述のように、請求項１の発明は、放電灯と、ブリッジ接続され交互にオンオフされる複数のスイッチング素子を有し上記スイッチング素子で入力電源の電源電圧をスイッチングすることにより入力電源の電源電圧を高周波電圧に変換して上記放電灯に供給するインバータ回路と、各スイッチング素子のオンオフを制御する制御信号を各スイッチング素子に夫々出力する制御回路とを備え、上記制御回路が各スイッチング素子に出力する制御信号のオンデューティを異ならせて制御する放電灯点灯装置において、放電灯の両端間に発生する直流電圧成分をカタホリシス現象の発生しない程度まで減少させる直流電圧抑制手段を設け、当該直流電圧抑制手段は、入力電源の電源周期の１周期内で、スイッチング素子のオンデューティが５０％よりも大きい期間と、スイッチング素子のオンデューティが５０％よりも小さい期間とを設けており、オンデューティが５０％よりも大きい期間と５０％よりも小さい期間とでは放電灯の両端間に発生する直流電圧成分の極性が異なるので、オンデューティが５０％よりも大きい期間に放電灯の両端間に発生する直流電圧成分と、オンデューティが５０％よりも小さい期間に放電灯の両端間に発生する直流電圧成分とが相殺され、カタホリシス現象の発生を抑制することができるという効果がある。
【図面の簡単な説明】
【図１】 参考例１の放電灯点灯装置を示す回路図である。
【図２】 （ａ）〜（ｆ）は同上の動作を説明する波形図である。
【図３】 実施形態１及び参考例２の放電灯点灯装置を示す回路図である。
【図４】（ａ）（ｂ）は同上の動作を説明する波形図である。
【図５】（ａ）（ｂ）は同上の別の動作を説明する波形図である。
【図６】（ａ）（ｂ）は同上のまた別の動作を説明する波形図である。
【図７】（ａ）〜（ｃ）は同上の動作を説明するための波形図である。
【図８】 参考例３の放電灯点灯装置を示す回路図である。
【図９】（ａ）（ｂ）は同上の動作を説明する波形図である。
【図１０】 同上のスイッチング素子のオンデューティの設定を説明する図である。
【図１１】 参考例４の放電灯点灯装置を示す回路図である。
【図１２】 参考例６の放電灯点灯装置を示す回路図である。
【図１３】（ａ）（ｂ）は同上の動作を説明する波形図である。
【図１４】 参考例７の放電灯点灯装置を示す回路図である。
【図１５】（ａ）（ｂ）は同上の動作を説明する波形図である。
【図１６】 参考例８の放電灯点灯装置を示す回路図である。
【図１７】 参考例９の放電灯点灯装置を示す回路図である。
【図１８】 参考例１０の放電灯点灯装置を示す回路図である。
【図１９】 カタホリシス現象を説明するための放電灯点灯装置の回路図である。
【図２０】（ａ）〜（ｄ）は同上の動作を示す各部の波形図である。
【図２１】（ａ）〜（ｄ）は同上の別の動作を示す各部の波形図である。
【図２２】 同上の別の放電灯点灯装置の回路図である。
【図２３】 同上の直流成分を含むランプ電流及びランプ電圧を説明する図である。
【図２４】 同上の交流成分のみのランプ電流及びランプ電圧を説明する図である。
【図２５】 同上のランプ電流及びランプ電圧を説明する図である。
【図２６】 同上の直流成分を含むランプ電圧を説明する図である。
【図２７】 同上の交流成分のみのランプ電圧を説明する図である。
【図２８】 従来の放電灯点灯装置を示す回路図である。
【符号の説明】
１ 負荷回路
２ 制御回路
Ｃ１，Ｃ３ コンデンサ
ＤＢ 整流器
ＩＮＶ インバータ回路
Ｌａ 放電灯
Ｑ１，Ｑ２ スイッチング素子
【発明の属する技術分野】
本発明は、放電灯を高周波点灯させる放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
この種の放電灯点灯装置としては図２８に示すような回路構成を有するものがある。本回路は、フィルタ回路Ｆを介して入力された交流電源（入力電源）Ｖｓの電源電圧を全波整流する例えばダイオードブリッジからなる整流器ＤＢと、整流器ＤＢの脈流電圧を平滑するコンデンサＣ１と、コンデンサＣ１の直流電圧を高周波の交流電圧に変換して、例えば蛍光灯のような放電灯Ｌａを含む負荷回路１に供給するインバータ回路ＩＮＶとから構成される。インバータ回路ＩＮＶは、コンデンサＣ１の両端間に接続されたバイポーラトランジスタからなる一対のスイッチング素子Ｑ１，Ｑ２の直列回路を備えており、直流カット用のコンデンサＣ３を介してハイサイドのスイッチング素子Ｑ１の両端間に負荷回路１が接続された所謂ハーフブリッジ型のインバータ回路を用いている。また負荷回路１は、一端がスイッチング素子Ｑ１，Ｑ２の接続点に接続されたインダクタＬ１と、一方のフィラメント電極の電源側端子がインダクタＬ１の他端に接続されるとともに、他方のフィラメント電極の電源側端子がコンデンサＣ３に接続される放電灯Ｌａと、放電灯Ｌａの両フィラメント電極の非電源側端子間に接続されたコンデンサＣ２とから構成される。ここに、コンデンサＣ２及びインダクタＬ１から共振回路が構成される。
【０００３】
また、スイッチング素子Ｑ１，Ｑ２にはそれぞれ回生用のダイオードＤ１，Ｄ２が逆並列に接続されており、スイッチング素子Ｑ１，Ｑ２は制御回路２から入力される制御信号Ｈ０，Ｌ０によって交互にオンオフされる。ここで、スイッチング素子Ｑ１，Ｑ２のオンデューティは任意に設定されており、例えば制御回路２は、一方のスイッチング素子Ｑ１（Ｑ２）のオンデューティを略一定とし、他方のスイッチング素子Ｑ２（Ｑ１）のオンデューティを変化させるか、又は、スイッチング素子Ｑ１，Ｑ２の駆動周波数を変化させることによって、製造段階でインバータ回路ＩＮＶの出力を調整したり、整流器ＤＢの出力電圧やコンデンサＣ１の直流電圧をフィードバック又はフィードフォワードして、スイッチング素子Ｑ１，Ｑ２のオンデューティを変化させることにより、交流電源Ｖｓの電圧変動を補償したり、スイッチング素子Ｑ１，Ｑ２のオンデューティを変化させることによって調光制御したりしていた。
【０００４】
このように、ハーフブリッジ型のインバータ回路ＩＮＶは制御性が良く、しかもインバータ回路ＩＮＶを構成する素子の数が少なくコストを低減できるので、放電灯Ｌａの安定器として従来より採用されている。また、インバータ回路ＩＮＶの出力を大きくする場合、負荷回路１に印加する電圧を高くし、且つ、負荷回路１に流れる電流を下げるためにフルブリッジ型のインバータ回路が用いられ、フルブリッジ型のインバータ回路も上述したハーフブリッジ型のインバータ回路ＩＮＶと同様に制御性が良いという利点を有している（例えば、特開平４−１４１９９５号公報参照）。
【０００５】
【発明が解決しようとする課題】
上記構成の放電灯点灯装置では、一般に蛍光灯のような放電灯の両フィラメント電極間に直流電圧成分を重畳して点灯させると、放電灯の陽極側で輝度が低下する現象が発生する。この現象は、放電灯内の水銀イオンが陰極側に集まることに起因しており、電気泳動現象あるいはカタホリシス現象と呼ばれている（以下、カタホリシス現象という）。
【０００６】
従来、このようなカタホリシス現象を防止するためには、放電灯の両フィラメント電極間に交流電圧を印加するのが有効であると考えられてきた。ところが、近年、インバータ回路により放電灯を高周波点灯させる技術が普及してくると、放電灯に高周波交流電圧を印加した場合にもカタホリシス現象が発生することが判明し、このカタホリシス現象は放電灯を点灯させる環境温度が低いほど顕著になることが判明している。
【０００７】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、カタホリシス現象の発生を抑制した放電灯点灯装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明では、放電灯と、ブリッジ接続され交互にオンオフされる複数のスイッチング素子を有し上記スイッチング素子で入力電源の電源電圧をスイッチングすることにより入力電源の電源電圧を高周波電圧に変換して上記放電灯に供給するインバータ回路と、各スイッチング素子のオンオフを制御する制御信号を各スイッチング素子に夫々出力する制御回路とを備え、上記制御回路が各スイッチング素子に出力する制御信号のオンデューティを異ならせて制御する放電灯点灯装置において、放電灯の両端間に発生する直流電圧成分をカタホリシス現象の発生しない程度まで減少させる直流電圧抑制手段を設け、当該直流電圧抑制手段は、入力電源の電源周期の１周期内で、スイッチング素子のオンデューティが５０％よりも大きい期間と、スイッチング素子のオンデューティが５０％よりも小さい期間とを設けており、オンデューティが５０％よりも大きい期間と５０％よりも小さい期間とでは放電灯の両端間に発生する直流電圧成分の極性が異なるので、オンデューティが５０％よりも大きい期間に放電灯の両端間に発生する直流電圧成分と、オンデューティが５０％よりも小さい期間に放電灯の両端間に発生する直流電圧成分とが相殺され、カタホリシス現象の発生を抑制することができる。
【０００９】
【発明の実施の形態】
まず、カタホリシス現象の発生する原因を、図１９に示す回路を例にして説明する。尚、上述した図２８の回路と同一の構成要素には同一の符号を付して、その説明を省略する。本回路では、スイッチング素子Ｑ１，Ｑ２の接続点に一端が接続された直流カット用のコンデンサＣ３を介して、ローサイドのスイッチング素子Ｑ２の両端間に負荷回路１を接続しており、負荷回路１は、一方のフィラメント電極の電源側端子がコンデンサＣ３の他端に接続された例えば蛍光灯のような放電灯Ｌａと、放電灯Ｌａの他方のフィラメント電極の電源側端子に一端が接続されると共に、スイッチング素子Ｑ２と整流器ＤＢとの接続点に他端が接続された共振用のインダクタＬ１と、放電灯Ｌａの両フィラメント電極の非電源側端子間に接続された共振用のコンデンサＣ２とから構成される。
【００１０】
ここで、制御回路２はスイッチング素子Ｑ１，Ｑ２を交互にオンオフしており、スイッチング素子Ｑ１，Ｑ２のオンデューティの比率を５０：５０に設定した場合の各部の波形を図２０（ａ）〜（ｄ）に示す。スイッチング素子Ｑ１，Ｑ２をオンオフする制御信号Ｈ０，Ｌ０の波形をそれぞれ図２０（ａ）（ｂ）に示し、放電灯Ｌａに流れるランプ電流Ｉ１を図２０（ｃ）に示し、放電灯Ｌａに印加されるランプ電圧Ｖ１を図２０（ｄ）に示す。なお、図２０中のＴ１’はスイッチング素子Ｑ１のオン期間、Ｔ２’はスイッチング素子Ｑ２のオン期間、ｄｔ１は制御信号Ｈ０の立ち下がりから制御信号Ｌ０の立ち上がりまでのデッドタイム、ｄｔ２は制御信号Ｌ０の立ち下がりから制御信号Ｈ０の立ち上がりまでのデッドタイム、Ｔ１はランプ電流Ｉ１及びランプ電圧Ｖ１の正の期間（半サイクル）、Ｔ２はランプ電流Ｉ１及びランプ電圧Ｖ１の負の期間（半サイクル）、Ｔは制御信号Ｈ０の周期であり、Ｔ＝Ｔ１＋Ｔ２＝Ｔ１’＋ｄｔ１＋Ｔ２’＋ｄｔ２となる。
【００１１】
ところで、スイッチング素子Ｑ１，Ｑ２のオンデューティの比率が５０：５０であれば、スイッチング素子Ｑ１のオン期間Ｔ１’とスイッチング素子Ｑ２のオン期間Ｔ２’とが略等しくなる（Ｔ１’＝Ｔ２’）。すなわち、ランプ電流Ｉ１の正の期間Ｔ１と負の期間Ｔ２とが略等しくなり（Ｔ１＝Ｔ２）、ランプ電流Ｉ１の正のピーク値Ｉｐの大きさと負のピーク値（−Ｉｐ）の大きさも略等しくなるので、ランプ電流Ｉ１の電流波形は対称的な波形となり、同様にランプ電圧Ｖ１の電圧波形も対称的な波形となる。したがって、放電灯Ｌａ内の水銀イオンが陰極側に集まるようなカタホリシス現象は発生しない。
【００１２】
一方、スイッチング素子Ｑ１，Ｑ２のオンデューティを異ならせた場合（即ち、スイッチング素子Ｑ１，Ｑ２のオンデューティの比率が５０：５０ではなく、アンバランスな場合）の各部の波形を図２１（ａ）〜（ｄ）に示す。ここに、スイッチング素子Ｑ１のオン期間Ｔ１’よりもスイッチング素子Ｑ２のオン期間Ｔ２’が長い場合（Ｔ１’＜Ｔ２’）、ランプ電流Ｉ１が正の期間Ｔ１よりも負の期間Ｔ２のほうが長くなり（Ｔ１＜Ｔ２）、ランプ電流Ｉ１の負のピーク値（−Ｉｐ２）の大きさよりも正のピーク値Ｉｐ１の大きさの方が大きくなる（Ｉｐ１＞Ｉｐ２）。ただし、直流カット用のコンデンサＣ３が設けられているので、ランプ電流Ｉ１の電流波形が非対称となっても、ランプ電流Ｉ１の正の範囲の面積Ｓ１と負の範囲の面積Ｓ２とは略等しくなる。すなわち、ランプ電流Ｉ１の正の期間Ｔ１及び負の期間Ｔ２にそれぞれ流れる電荷の総量は略等しくなる。一方、ランプ電圧Ｖ１の正の期間Ｔ１と負の期間Ｔ２とでは放電灯Ｌａのランプ等価抵抗が異なるために、ランプ電圧Ｖ１の正のピーク値Ｖｐ１の大きさと負のピーク値（−Ｖｐ２）の大きさとが異なり、そのうえランプ電圧Ｖ１の正の範囲の面積Ｓ３と負の範囲の面積Ｓ４も異なってしまう。すなわち、ランプ電圧Ｖ１の正の範囲の面積Ｓ３と負の範囲の面積Ｓ４とが異なるために、ランプ電圧Ｖ１の平均値がゼロとならず、ランプ電圧Ｖ１に直流電圧成分（Ｖｄｃ）が重畳されることになる。このように、スイッチング素子Ｑ１，Ｑ２のオンデューティをアンバランスに制御した場合、放電灯Ｌａのランプ特性（ランプ等価抵抗）によってランプ電圧Ｖ１に直流電圧成分（Ｖｄｃ）が重畳されてしまい、放電灯Ｌａ内の水銀イオンが陰極側に集中して、陽極側で輝度が低下するカタホリシス現象が発生する。
【００１３】
上述のように、カタホリシス現象の要因である放電灯Ｌａのランプ電圧Ｖ１に重畳する直流電圧成分Ｖｄｃは、放電灯Ｌａのランプ特性（ランプ等価抵抗）に起因しているので、放電灯Ｌａに交流電力のみを供給できるように、例えば図２２に示すように絶縁トランスＴＲ１を介して放電灯Ｌａに電力を供給したとしても、ランプ電圧Ｖ１に直流電圧成分が重畳して、カタホリシス現象が発生する恐れがある。この回路において、周囲温度が略（−１０）℃の低温時に放電灯Ｌａに流れるランプ電流Ｉ１と放電灯Ｌａに印加されるランプ電圧Ｖ１とを図２３に示す。なお、図２３に示すランプ電流Ｉ１及びランプ電圧Ｖ１はそれぞれ直流成分を含んでいる。
【００１４】
ここで、ランプ電流Ｉ１及びランプ電圧Ｖ１の正のピーク（図２３の点Ａ）付近及び負のピーク（図２３の点Ｂ）付近における放電灯Ｌａのランプ等価抵抗Ｒｌａを算出する。図２３より、正のピーク付近におけるランプ電圧Ｖ１は９８Ｖ、ランプ電流Ｉ１はＩ１＝２６．０×２００／１０＝５２０（ｍＡ）であるので、ランプ等価抵抗Ｒｌａは、Ｒｌａ＝９８／０．５２≒１８８（Ω）となる。一方、負のピーク付近におけるランプ電圧Ｖ１は−１４８Ｖ、ランプ電流Ｉ１はＩ１＝−３２．０×２００／１０＝−６４０（ｍＡ）であるので、ランプ等価抵抗Ｒｌａ＝１４８／０．６４≒２３１（Ω）となり、ランプ電圧Ｖ１の正負でランプ等価抵抗Ｒｌａが異なっている。
【００１５】
次に、低温時において放電灯の両端に重畳する直流電圧成分を求める。図２４は交流成分のみのランプ電圧Ｖ１’及びランプ電流Ｉ１’を示しており、正のピーク付近におけるランプ電圧Ｖ１’は１０６Ｖ、ランプ電流Ｉ１’は５２０ｍＡであり、負のピーク付近におけるランプ電圧Ｖ１’は−１４２Ｖ、ランプ電流Ｉ１’は−６４０ｍＡである。ここで、直流成分を含むランプ電流Ｉ１の正のピーク値（５２０ｍＡ）及び負のピーク値（−６４０ｍＡ）と、交流成分のみのランプ電流Ｉ１’の正のピーク値（５２０ｍＡ）及び負のピーク値（−６４０ｍＡ）とは全く同じ値となっており、放電灯Ｌａに流れるランプ電流には直流成分は重畳していない。一方、直流成分を含むランプ電圧Ｖ１の正のピーク値（９８Ｖ）及び負のピーク値（−１４８Ｖ）と、交流成分のみのランプ電圧Ｖ１’の正のピーク値（１０６Ｖ）及び負のピーク値（−１４２Ｖ）との間にはそれぞれ数Ｖの差が発生する。すなわち、直流成分を含むランプ電圧Ｖ１は、交流成分のみのランプ電圧Ｖ１’よりも、正のピーク値付近で略８Ｖ、負のピーク値付近で略６Ｖ大きくなっており、この差が放電灯Ｌａの両端に重畳する直流電圧成分となる。
【００１６】
ここに、図２５は、直流成分を含むランプ電圧Ｖ１及びランプ電流Ｉ１の測定値と、交流成分のみのランプ電圧Ｖ１’及びランプ電流Ｉ１’の測定値とを重ね合わせた図であり、上述のように放電灯Ｌａに印加されるランプ電圧には略６〜８Ｖ程度の直流電圧が重畳しているので、交流成分のみのランプ電圧Ｖ１’の波形は、直流成分を含むランプ電圧Ｖ１の波形を図２５中の下方に平行移動したような波形となっている。
【００１７】
ところで上述の説明では、説明を簡単にするためにランプ電流Ｉ１及びランプ電圧Ｖ１の１周期について説明を行っているが、より正確をきすためには、放電灯Ｌａの両端間に発生する直流電圧成分を交流電源Ｖｓの半周期を含む期間にわたって測定するのが望ましく、放電灯Ｌａの両端に重畳する直流電圧成分は平均値であるので、直流成分を含むランプ電圧Ｖ１の平均値と交流成分のみのランプ電圧Ｖ１’の平均値とをそれぞれ測定し、両者の差分を求めることにより放電灯Ｌａの両端に重畳する直流電圧成分を測定するのが望ましい。
【００１８】
図２６及び図２７は、それぞれ、直流成分を含むランプ電圧Ｖ１及び交流成分のみのランプ電圧Ｖ１’を交流電源Ｖｓの半周期を含む期間にわたって測定した結果を示しており、直流成分を含むランプ電圧Ｖ１の正のピーク値は１０６Ｖ、負のピーク値は−１５０Ｖ、平均値は−５．６Ｖである。一方、交流成分のみのランプ電圧Ｖ１’の正のピーク値は１１２Ｖ、負のピーク値は−１４４Ｖ、平均値は６００ｍＶである。したがって、放電灯Ｌａの両端間に発生する直流電圧成分は、直流成分を含むランプ電圧Ｖ１の平均値（−５．６Ｖ）と交流成分のみのランプ電圧Ｖ１’の平均値（６００ｍＶ）との差分となり、略６．２Ｖとなる。すなわち、図２２に示すように絶縁トランスＴＲ１を介して放電灯Ｌａに電力供給するような回路でも、放電灯Ｌａの両端間に直流電圧成分が発生して、カタホリシス現象の発生する恐れがある。
【００１９】
以下、本発明の実施の形態を図面を参照して説明する。
【００２０】
（参考例１）
先ず本発明の参考例の放電灯点灯装置の回路図を図１に示す。本回路は、フィルタ回路Ｆを介して入力された交流電源（入力電源）Ｖｓの電源電圧を全波整流する例えばダイオードブリッジからなる整流器ＤＢと、整流器ＤＢの脈流電圧を平滑するコンデンサＣ１と、コンデンサＣ１の直流電圧を高周波の交流電圧に変換して、例えば蛍光灯のような放電灯Ｌａを含む負荷回路１に供給する他励式のインバータ回路ＩＮＶと、インバータ回路ＩＮＶを構成する後述のスイッチング素子Ｑ１，Ｑ２を交互にオンオフする制御回路２とから構成される。
【００２１】
インバータ回路ＩＮＶは、コンデンサＣ１の両端間にバイポーラトランジスタからなる一対のスイッチング素子Ｑ１，Ｑ２の直列回路が接続された所謂ハーフブリッジ型のインバータ回路からなり、スイッチング素子Ｑ１，Ｑ２にはそれぞれ回生用のダイオードＤ１，Ｄ２が逆並列に接続されている。ハイサイドのスイッチング素子Ｑ１の両端間には、直流カット用のコンデンサＣ３を介して負荷回路１が接続されており、負荷回路１は、一端がスイッチング素子Ｑ１，Ｑ２の接続点に接続されたインダクタＬ１と、一方のフィラメント電極の電源側端子がインダクタＬ１の他端に接続されるとともに、他方のフィラメント電極の電源側端子がコンデンサＣ３に接続される放電灯Ｌａと、放電灯Ｌａの両フィラメント電極の非電源側端子間に接続されたコンデンサＣ２とから構成される。ここに、コンデンサＣ２及びインダクタＬ１から共振回路が構成される。なお、スイッチング素子Ｑ１，Ｑ２は制御回路２から入力される制御信号Ｈ０，Ｌ０によって交互にオンオフされる。
【００２２】
図２（ａ）〜（ｆ）は、インバータ回路ＩＮＶのスイッチング素子Ｑ１，Ｑ２をオンオフするための制御信号Ｈ０，Ｌ０の波形を示している。従来回路では、図２（ａ）（ｂ）に示すように、スイッチング素子Ｑ１をオンオフする制御信号Ｈ０のオンデューティをＤＴ０（％）、スイッチング素子Ｑ２をオンオフする制御信号Ｌ０のオンデューティを（１００−ＤＴ０）（％）、制御信号Ｈ０，Ｌ０の周波数をｆ０としており、スイッチング素子Ｑ１，Ｑ２のオンデューティＤＴ０，（１００−ＤＴ）を異ならせている（アンバランスに制御している）ので、放電灯Ｌａの両端間に直流電圧成分が発生して、カタホリシス現象が発生する恐れがある。
【００２３】
そこで本参考例では、直流電圧抑制手段としての制御回路２が、図２（ｃ）（ｄ）に示すように、制御信号Ｈ０のオンデューティをＤＴ０（％）よりも小さいＤＴ１（％）、制御信号Ｌ０のオンデューティを（１００−ＤＴ１）（％）、制御信号Ｈ０，Ｌ０の周波数をｆ０としている。このように、制御回路２がスイッチング素子Ｑ１のオンデューティを従来回路に比べて小さくすることにより（ＤＴ１＜ＤＴ０）、ランプ電圧Ｖ１の正の面積と負の面積との差が小さくなり、ランプ電圧Ｖ１に重畳する直流電圧成分が低減される。したがって、放電灯Ｌａの両端に重畳する直流電圧成分がカタホリシス現象の発生しない程度まで減少するように、制御回路２がスイッチング素子Ｑ１のオンデューティＤＴ１を制御することにより、カタホリシス現象の発生を抑制することができる。
【００２４】
さらに図２（ｅ）（ｆ）に示すように、制御回路２が制御信号Ｈ０のオンデューティをＤＴ１（％）、制御信号Ｌ０のオンデューティを（１００−ＤＴ１）（％）としたうえで、制御信号Ｈ０，Ｌ０の周波数をｆ０よりも高いｆ１に設定すれば、オンデューティをＤＴ０からＤＴ１に低減したことによるインバータ回路ＩＮＶの出力の増加を補償することができる。
【００２５】
そして本参考例の回路において、放電灯Ｌａの両端間に発生する直流電圧成分が略５Ｖ以下になるように、制御回路２が制御信号Ｈ０，Ｌ０のオンデューティを制御してあり、カタホリシス現象の発生を完全に抑制することはできないが、放電灯Ｌａの両端間に発生する直流電圧成分が低減され、カタホリシス現象の発生を抑制することができる。
【００２６】
（参考例２）
本参考例の放電灯点灯装置の回路図を図３に示す。尚、図１の回路と同様の構成要素には同一の符号を付して、その説明を省略する。
【００２７】
本回路は、ハーフブリッジ型のインバータ回路ＩＮＶを備えており、インバータ回路ＩＮＶは、整流器ＤＢの直流出力端子間にダイオードＤ５，Ｄ６の直列回路を介して接続された例えばＭＯＳＦＥＴよりなるスイッチング素子Ｑ１，Ｑ２の直列回路から構成されており、スイッチング素子Ｑ２側のダイオードＤ６にはコンデンサＣ４が並列接続されている。スイッチング素子Ｑ１，Ｑ２の接続点とダイオードＤ５，Ｄ６の接続点との間には直流カット用のコンデンサＣ３を介してリーケージトランスＬＴ１の一次巻線が接続され、リーケージトランスＬＴ１の二次巻線には放電灯Ｌａの両フィラメント電極の電源側端子が接続され、放電灯Ｌａの両フィラメント電極の非電源側端子間にはコンデンサＣ２が接続されている。また、ハイサイドのスイッチング素子Ｑ１の両端には、インダクタＬ２と平滑用コンデンサＣ１との直列回路がダイオードＤ３を介して接続されており、ローサイドのスイッチング素子Ｑ２の両端間にはダイオードＤ３を介してダイオードＤ４が接続され、スイッチング素子Ｑ１，Ｑ２の直列回路と並列にコンデンサＣ５が接続されている。ここに、コンデンサＣ２，Ｃ３、リーケージトランスＬＴ１及び放電灯Ｌａから共振回路が構成される。
【００２８】
また、スイッチング素子Ｑ１，Ｑ２のオンオフを制御する制御回路２は、スイッチング素子Ｑ１，Ｑ２を駆動する制御信号Ｈ０，Ｌ０の周波数を制御する周波数制御回路２ａと、制御信号Ｈ０，Ｌ０のオンデューティを制御するデューティ制御回路２ｂと、周波数制御回路２ａ及びデューティ制御回路２ｂにより決定された周波数及びオンデューティでスイッチング素子Ｑ１，Ｑ２を駆動するドライブ回路２ｃとから構成される。
【００２９】
ここで、周波数制御回路２ａは、整流器ＤＢの低電位側の電圧に応じてスイッチング素子Ｑ１，Ｑ２の周波数を変化させており、整流器ＤＢの低電位側の出力電圧が零の時に基本周波数で発振し、整流器ＤＢの低電位側の電圧が高くなるにつれて発振周波数を高くする。また、デューティ制御回路２ｂは、整流器ＤＢの高電位側の出力電圧に応じてスイッチング素子Ｑ１，Ｑ２のオンデューティを制御しており、整流器ＤＢの高電位側の電圧が零の時のオンデューティを基本デューティとし、整流器ＤＢの高電位側の電圧が高くなるにつれてオンデューティを大きくする。
【００３０】
以下に本回路の動作を簡単に説明する。制御回路２の制御信号Ｈ０によってスイッチング素子Ｑ１がオンすると、交流電源Ｖｓ→フィルタ回路Ｆ→整流器ＤＢ→スイッチング素子Ｑ１→コンデンサＣ３→リーケージトランスＬＴ１→ダイオードＤ５→整流器ＤＢ→フィルタ回路Ｆ→交流電源Ｖｓの経路で電流が流れる。
【００３１】
その後、制御回路２の制御信号Ｈ０，Ｌ０により、スイッチング素子Ｑ１がオフし、スイッチング素子Ｑ２がオンすると、共振回路に蓄積されたエネルギが放出され、リーケージトランスＬＴ１→コンデンサＣ４→スイッチング素子Ｑ２の寄生ダイオード（図示せず）→コンデンサＣ３→リーケージトランスＬＴ１の経路で電流が流れて、コンデンサＣ４に電荷が蓄積される。この時、コンデンサＣ４の両端電圧と整流器ＤＢの出力電圧（すなわち整流器ＤＢの直流出力端子間に接続されたコンデンサＣ６の両端電圧）との和がコンデンサＣ５の両端電圧Ｖｃ５よりも大きくなると、コンデンサＣ４，Ｃ６に蓄積された電荷によりダイオードＤ５を介してコンデンサＣ５が充電される。その後、コンデンサＣ３を電源として、コンデンサＣ３→スイッチング素子Ｑ２→コンデンサＣ４→リーケージトランスＬＴ１→コンデンサＣ３の経路で電流が流れ、コンデンサＣ４の充電電圧が０Ｖになると、ダイオードＤ６が導通する。
【００３２】
さらに、制御回路２の制御信号Ｈ０，Ｌ０により、スイッチング素子Ｑ２がオフして、スイッチング素子Ｑ１がオンすると、スイッチング素子Ｑ２のオン時にリーケージトランスＬＴ１に蓄積されたエネルギが放出され、リーケージトランスＬＴ１→コンデンサＣ３→スイッチング素子Ｑ１の寄生ダイオード（図示せず）→コンデンサＣ５→ダイオードＤ６→リーケージトランスＬＴ１の経路で電流が流れる。その後、コンデンサＣ５→スイッチング素子Ｑ１→コンデンサＣ３→リーケージトランスＬＴ１→コンデンサＣ４→コンデンサＣ５の経路で電流が流れ、コンデンサＣ４が充電される。ここで、コンデンサＣ６の両端電圧（即ち整流器ＤＢの出力電圧）とコンデンサＣ４の両端電圧との和の電圧が、コンデンサＣ５の両端電圧Ｖｃ５よりも大きくなると、コンデンサＣ６，Ｃ４の電荷によりコンデンサＣ５が充電され、交流電源Ｖｓ→フィルタ回路Ｆ→整流器ＤＢ→スイッチング素子Ｑ１→コンデンサＣ３→リーケージトランスＬＴ１→ダイオードＤ５→整流器ＤＢ→フィルタ回路Ｆ→交流電源Ｖｓの経路で再び入力電流が流れる。
【００３３】
上述のように、スイッチング素子Ｑ１，Ｑ２のオンオフによりコンデンサＣ４が充放電を繰り返し、コンデンサＣ４の両端電圧及びコンデンサＣ６の両端電圧（即ち整流器ＤＢの出力電圧）の和と、コンデンサＣ５の両端電圧Ｖｃ５との大小に応じて、ダイオードＤ５がスイッチングすることによって、交流電源Ｖｓから入力電流が供給される。
【００３４】
また、スイッチング素子Ｑ２がオンすると、交流電源Ｖｓ→フィルタ回路Ｆ→整流器ＤＢ→インダクタＬ２→コンデンサＣ１→ダイオードＤ３→スイッチング素子Ｑ２→ダイオードＤ６→ダイオードＤ５→整流器ＤＢ→フィルタ回路Ｆ→交流電源Ｖｓの経路で平滑用のコンデンサＣ１に充電電流が流れ、コンデンサＣ１が略一定電圧に充電される。ここで、コンデンサＣ１への充電動作はコンデンサＣ１の両端電圧よりも整流器ＤＢの出力電圧が高い期間にのみ行われる。また、コンデンサＣ１の放電は、コンデンサＣ１の両端電圧よりも整流器ＤＢの出力電圧が低い期間に行われ、コンデンサＣ１からダイオードＤ４を介してコンデンサＣ５に電荷が放出され、コンデンサＣ５の両端電圧Ｖｃ５を電源としてインバータ回路ＩＮＶが動作する。
【００３５】
ところで、図７（ａ）〜（ｃ）は本回路の各部の波形を示しており、図７（ａ）は交流電源Ｖｓの電圧波形、図７（ｂ）はコンデンサＣ５の両端電圧Ｖｃ５の電圧波形、図７（ｃ）は整流器ＤＢの低電位側の出力電圧波形を示している。上述のように周波数制御回路２ａは、整流器ＤＢの低電位側の電圧が零の時の周波数を基本周波数とし、低電位側の電圧が高くなるにつれてスイッチング素子Ｑ１，Ｑ２の動作周波数を高く制御しているので、図４（ｂ）に示すように周波数制御回路２ａを設けた場合、交流電源Ｖｓの電源電圧の上昇に伴って整流器ＤＢの低電位側の電圧が大きくなるから、周波数制御回路２ａを設けていない場合［図４（ａ）参照］に比べて、制御回路２の制御信号Ｈ０の周波数が高く、且つ、オンデューティが大きくなる。また、デューティ制御回路２ｂは、整流器ＤＢの高電位側の電圧が零の時のオンデューティを基本デューティとし、高電位側の電圧が高くなるにつれてオンデューティを大きくしているので、図５（ｂ）に示すようにデューティ制御回路２ｂを設けた場合、交流電源Ｖｓのゼロクロス付近で整流器ＤＢの低電位側の電圧が高くなるから、デューティ制御回路２ｂを設けていない場合［図５（ａ）参照］に比べて、制御信号Ｈ０の周波数はそのままで、オンデューティのみが大きくなる。さらに、図６（ｂ）に示すように周波数制御回路２ａとデューティ制御回路２ｂとを両方共に設けた場合、周波数制御回路２ａ及びデューティ制御回路２ｂを設けていない場合［図６（ａ）参照］に比べて、制御回路２の制御信号Ｈ０の周波数が高く、且つ、オンデューティが大きくなる。
【００３６】
ここで、交流電源Ｖｓの電源電圧が電源電圧の１周期内で図７（ａ）に示すように変化すると、コンデンサＣ５の両端電圧Ｖｃ５は図７（ｂ）に示すように変化し、電圧Ｖｃ５が高くなるとデューティ制御回路２ｂがスイッチング素子Ｑ１，Ｑ２のオンデューティの差を大きくして、放電灯Ｌａに流れるランプ電流Ｉ１の変動を抑制する。一方、整流器ＤＢの低電位側の出力電圧は、コンデンサＣ５の低電位側を基準とすると、図７（ｃ）に示すように交流電源Ｖｓのゼロクロス付近で最大となるため、周波数制御回路２ａが、整流器ＤＢの低電位側の出力電圧に応じて、制御信号Ｈ０の周波数を高くすることにより、交流電源Ｖｓのゼロクロス付近におけるランプ電流Ｉ１の変動が抑制される。
【００３７】
ところで、制御信号Ｈ０のオンデューティＤＴ１を例えば６０％或いは７０％とした場合、低温環境下で放電灯Ｌａを一定時間連続点灯させると、カタホリシス現象が確実に発生し、しかもカタホリシス現象の程度が大きくなる。このようなカタホリシス現象を抑制するには、制御信号Ｈ０のオンデューティをできるだけ５０％に近づければ良いが、製品間の性能のばらつきや調整作業の容易さなどを考慮すると、制御信号Ｈ０のオンデューティを実使用上問題のない範囲、例えば５０〜５５％とするのが望ましく、本参考例では、デューティ制御回路２ｂが交流電源Ｖｓの定格電圧時における制御信号Ｈ０のオンデューティＤＴ１を略５５％以下に制御することにより［ＤＴ１≦５５（％）］、放電灯Ｌａの両端に重畳する直流電圧成分が低減されて、カタホリシス現象の発生を抑制することができる。また、デューティ制御回路２ｂは、交流電源Ｖｓの電源電圧が定格電圧の略１５０％に上昇した時に、制御回路２の制御信号Ｈ０のオンデューティが１００％を越えることのないよう、すなわち制御信号Ｈ０がパルス状の波形でなくなることがないように制御信号Ｈ０のオンデューティを制御するとともに、交流電源Ｖｓの電源電圧が定格電圧の略９０％に低下した時に、制御信号Ｈ０のオンデューティが略５０％となるように、制御信号Ｈ０のオンデューティを制御している。
【００３８】
（実施形態１）
本実施形態では、図３に示す回路において、交流電源Ｖｓの電源周期の１周期内で、スイッチング素子Ｑ１をオンオフする制御信号Ｈ０のオンデューティＤＴ１が略５０％以上の期間と、オンデューティＤＴ１が略５０％以下の期間とが存在するように、デューティ制御回路２ｂが制御信号Ｈ０のオンデューティＤＴ１を制御している。尚、本実施形態の回路構成は上述した参考例２の回路と同様であるので、その説明は省略する。
【００３９】
すなわち、図７（ａ）〜（ｃ）に示すように、交流電源Ｖｓの電源周期の１周期内で、コンデンサＣ５の両端電圧Ｖｃ５（すなわち、整流器ＤＢの高電位側の出力電圧）と整流器ＤＢの低電位側の出力電圧とがそれぞれ変化しているので、周波数制御回路２ａ及びデューティ制御回路２ｂは、それぞれ、整流器ＤＢの低電位側の出力電圧及び整流器ＤＢの高電位側の出力電圧に応じて、制御信号Ｈ０，Ｌ０の周波数及びオンデューティを変化させる。したがって、交流電源Ｖｓの電源周期の１周期内で、制御回路２の制御信号Ｈ０，Ｌ０の信号波形はそれぞれ変化し、制御信号Ｈ０のオンデューティＤＴ１が略５０％以上となる期間と、オンデューティＤＴ１が略５０％以下となる期間とを設けることができる。なお、制御信号Ｌ０のオンデューティＤＴ２についても同様である。
【００４０】
このように、デューティ制御回路２ｂは、交流電源Ｖｓの電源周期の１周期内で、制御信号Ｈ０，Ｌ０のオンデューティＤＴ１，ＤＴ２が略５０％以上になる期間と、オンデューティＤＴ１，ＤＴ２が略５０％以下になる期間とを設けることにより、放電灯Ｌａの両端間に発生する直流電圧成分を相殺することができ、カタホリシス現象の発生を抑制することができる。
【００４１】
（参考例３）
本参考例の放電灯点灯装置の回路図を図８に示す。尚、上述した図１の回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００４２】
本装置では、制御回路２に抵抗Ｒ０とスイッチＳＷ１との直列回路を設けており、制御回路２はスイッチＳＷ１のオンオフに応じて制御信号Ｈ０，Ｌ０の周波数を変化させ、放電灯Ｌａを段調光制御している。すなわち、スイッチＳＷ１をオフすると、制御回路２はスイッチＳＷ１のオン時に比べて制御信号Ｈ０，Ｌ０の周波数を低くし、スイッチング素子Ｑ１，Ｑ２の駆動周波数を低くすることによって、インバータ回路ＩＮＶの出力を高くする（高出力時）。一方、スイッチＳＷ１をオンすると、制御回路２は制御信号Ｈ０，Ｌ０の周波数を高くし、スイッチング素子Ｑ１，Ｑ２の駆動周波数を高くすることによって、インバータ回路ＩＮＶの出力を低くする（定格出力時）。
【００４３】
ところで、定格出力時と高出力時とで制御信号Ｈ０のオン幅（オン時間）が同じであれば、制御信号Ｈ０の周波数は定格出力時よりも高出力時の方が低いので、定格出力時における制御信号Ｈ０（スイッチング素子Ｑ１）のオンデューティＤＴ１ａ［図９（ａ）参照］は、高出力時における制御信号Ｈ０のオンデューティＤＴ１ｂ［図９（ｂ）参照］よりも高くなる。ここで、制御回路２は、定格出力時における制御信号Ｈ０のオンデューティＤＴ１ａを略５０％よりも大きく、且つ、高出力時における制御信号Ｈ０のオンデューティＤＴ１ｂを略５０％よりも小さくなるように、制御信号Ｈ０のオンデューティを制御している。すなわち、図１０に示すように、制御回路２は高出力時における制御信号Ｈ０のオンデューティＤＴ１ｂと低出力（定格出力）時における制御信号Ｈ０のオンデューティＤＴ１ａとの間に制御信号Ｈ０のオンデューティが略５０％となる制御ポイントを設定している。
【００４４】
上述のように、制御回路２は、低出力（定格出力）時における制御信号Ｈ０のオンデューティＤＴ１ａを略５０％よりも大きく、且つ、高出力時における制御信号Ｈ０のオンデューティＤＴ１ｂを略５０％よりも小さく制御しており、いずれの出力でも放電灯Ｌａの両端間に直流電圧成分が発生するため、カタホリシス現象の発生を完全に抑制することはできないが、放電灯の両端間に発生する直流電圧成分が一方の出力（定格出力時又は高出力時）に偏って発生することがなく、カタホリシス現象がいずれか一方の出力時のみで発生しやすくなるのを防止できる。
【００４５】
（参考例４）
本参考例の放電灯点灯装置の回路図を図１１に示す。尚、図１に示す回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００４６】
本回路では、整流器ＤＢの出力電圧から交流電源Ｖｓのオンオフを検出するとともに、交流電源Ｖｓをオンオフする毎に制御回路２からスイッチング素子Ｑ１，Ｑ２に制御信号Ｈ０，Ｌ０を入れ換えて出力させる出力切換回路２ｄを設けている。ここで、スイッチＳＷ２により交流電源Ｖｓからの電源供給を遮断（オフ）した後、再投入（オン）すると、出力切換回路２ｄは交流電源Ｖｓのオンオフを検出して制御信号Ｈ０，Ｌ０を入れ換える切換信号を制御回路２に出力し、制御回路２は、出力切換回路２ｄからの切換信号に応じて、制御信号Ｈ０，Ｌ０を入れ換えてスイッチング素子Ｑ１，Ｑ２に出力する。なお本装置では、制御回路２及び出力切換回路２ｄから直流電圧抑制手段が構成される。
【００４７】
すなわち、制御回路２がスイッチング素子Ｑ１のベースに制御信号Ｈ０を出力するとともに、スイッチング素子Ｑ２のベースに制御信号Ｌ０を出力している状態で、スイッチＳＷ２を一旦オフして交流電源Ｖｓを遮断した後、再びスイッチＳＷ２をオンして交流電源Ｖｓを再投入すると、制御回路２は出力切換回路２ｄからの切換信号に応じて制御信号Ｈ０，Ｌ０を入れ換え、スイッチング素子Ｑ１のベースに制御信号Ｌ０を出力するとともに、スイッチング素子Ｑ２のベースに制御信号Ｈ０を出力する。
【００４８】
ここで、制御信号Ｈ０，Ｌ０のオンデューティが異なっている場合、スイッチング素子Ｑ１，Ｑ２をそれぞれ制御信号Ｈ０，Ｌ０（又は制御信号Ｌ０，Ｈ０）によりオンオフすると、放電灯Ｌａの両端間に直流電圧成分が発生するが、上述のように、交流電源Ｖｓがオンオフする毎に、制御回路２が、出力切換回路２ｄからの切換信号に応じて、スイッチング素子Ｑ１のベースに制御信号Ｈ０，Ｌ０を交互に出力するとともに、スイッチング素子Ｑ２のベースに制御信号Ｌ０，Ｈ０を交互に出力しているので、放電灯Ｌａの両端間に発生する直流電圧成分の極性が反転して、カタホリシス現象の発生を遅らせることができる。
【００４９】
（参考例５）
上述した図１に示す放電灯点灯装置では、放電灯Ｌａの点灯時に周囲温度が変化すると、スイッチング素子Ｑ１，Ｑ２の温度特性によって制御回路２から出力される制御信号Ｈ０，Ｌ０のオンデューティが変動する。
【００５０】
そこで本参考例では、図１に示す回路において、制御回路２が、略（−１０）℃以上、且つ、略０℃以下の温度範囲で、制御信号Ｈ０，Ｌ０のオンデューティを略５０％とする制御ポイントを設定している。制御信号Ｈ０，Ｌ０のオンデューティを略５０％とすれば、ランプ電流、ランプ電圧の正の期間及び負の期間が略等しくなり、放電灯Ｌａの両端間に発生する直流電圧成分が低減される。したがって、カタホリシス現象が顕著となる低温時［（−１０）℃〜０℃］において、制御信号Ｈ０，Ｌ０のオンデューティを略５０％とする制御ポイントを設けることにより、低温時にカタホリシス現象が発生するのを抑制することができる。
【００５１】
（参考例６）
本参考例の放電灯点灯装置の回路図を図１２に示す。尚、図１に示す回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００５２】
本回路では、制御回路２にコンデンサＣｔ及び負の温度特性を有するＮＴＣサーミスタＴｈからなる並列回路を設け、制御回路２は、周囲温度の変化によるサーミスタＴｈの抵抗値変化に応じて、制御信号Ｈ０，Ｌ０のオンデューティを制御している。周囲温度が約（−１０）℃の場合、サーミスタＴｈの抵抗値は常温時に比べて大きくなるので、制御回路２は、図１３（ａ）（ｂ）に示すように、サーミスタＴｈの抵抗値の変化に応じて、制御信号Ｈ０又はＬ０のオンデューティが小さくなるように制御している（正の温度特性を持たせている）。尚、図１３（ａ）は常温時［周囲温度が約２５℃］における制御信号Ｈ０の信号波形を示し、図１３（ｂ）は低温時［周囲温度が約（―１０℃）］制御信号Ｈ０の信号波形を示している。
【００５３】
ここで、制御回路２が、例えば（−１０）℃における制御信号Ｈ０，Ｌ０のオンデューティＤＴ１，ＤＴ２を略４５％以上、且つ、略５５％以下に制御することにより［４５（％）≦ＤＴ１，ＤＴ２≦５５（％）］、周囲温度が（−１０）℃において放電灯Ｌａの両端に重畳する直流電圧成分が低減され、カタホリシス現象の発生を抑制することができる。
【００５４】
（参考例７）
本参考例の放電灯点灯装置の回路図を図１４に示す。尚、図１に示す回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００５５】
本装置では、インバータ回路ＩＮＶの動作によって放電灯Ｌａの両端間に発生する直流電圧成分の極性（図１４の矢印Ａ）と逆向きに同等の電圧値を発生する直流電圧重畳手段たる電池Ｅを放電灯Ｌａと並列に接続している。
【００５６】
したがって、図１５（ａ）（ｂ）に示すように、制御回路２が、スイッチング素子Ｑ１，Ｑ２をオンオフする制御信号Ｈ０，Ｌ０のオンデューティをアンバランスに制御することにより、放電灯Ｌａの両端間に直流電圧成分が発生したとしても、この直流電圧成分と逆極性の直流電圧を電池Ｅが放電灯Ｌａの両端間に重畳しているので、インバータ回路ＩＮＶの動作によって放電灯Ｌａの両端間に発生する直流電圧成分が電池Ｅによって相殺され、カタホリシス現象の発生を抑制することができる。
【００５７】
（参考例８）
本参考例の放電灯点灯装置の回路図を図１６に示す。尚、上述した図１の回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００５８】
本装置では、放電灯Ｌａの正側或いは負側の各半周期における電圧をそれぞれ検出する電圧検出手段４ａ，４ｂ、及び、各電圧検出手段４ａ，４ｂが検出した電圧の差分すなわち放電灯Ｌａの両端間に発生する直流電圧成分を求める差分アンプ４ｃからなる検出回路４と、検出回路４の検出結果に基づいて放電灯Ｌａの両端間に発生する直流電圧成分が略０Ｖとなるように制御回路２から出力される制御信号Ｈ０，Ｌ０のオンデューティを変化させる補償回路３とを設けている。ここに、検出回路４からカタホリシス現象検出手段が構成され、制御回路２及び補償回路３から直流電圧抑制手段が構成される。
【００５９】
したがって、負荷変動や周囲温度の変化によって、放電灯Ｌａの両端に直流電圧成分が重畳したとしても、この直流電圧成分を検出回路４が検出し、放電灯Ｌａの両端に重畳する直流電圧成分が略０Ｖとなるように、補正回路３が検出回路４の検出結果に基づいて制御信号Ｈ０，Ｌ０のオンデューティを制御しているので、放電灯Ｌａの両端に発生する直流電圧成分を低減して、カタホリシス現象の発生を抑制することができる。
【００６０】
このように、検出回路４は放電灯Ｌａの両端間に発生する直流電圧成分を検出しているので、直流電圧成分の検出値からカタホリシス現象の発生を確実に検出することができる。
【００６１】
（参考例９）
本参考例の放電灯点灯装置の回路図を図１７に示す。尚、図１の回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００６２】
本装置では、制御回路２に、抵抗Ｒｔ及び負の温度特性を有するサーミスタＴｈの直列回路と、コンデンサＣｔとから構成されるタイマ回路２ｆを設けており、制御回路２は、コンデンサＣｔの静電容量と抵抗Ｒｔ及びサーミスタＴｈの合成抵抗とで決まるタイマ回路２ｆの時定数に応じて、制御信号Ｈ０，Ｌ０の周波数を決定している。
【００６３】
ここで、周囲温度が低くなるとサーミスタＴｈの抵抗値が増加するため、タイマ回路２ｆの時定数が大きくなり、制御回路２は制御信号Ｈ０，Ｌ０の周波数を低下させる。また、放電灯Ｌａの温度特性により、低温時には常温時に比べて放電灯Ｌａの出力が低下するが、本装置では、周囲温度の低下によりサーミスタＴｈの抵抗値が増加すると、ランプ温度上昇手段たる制御回路２が、制御信号Ｈ０，Ｌ０の周波数を常温時に比べて低くするので、インバータ回路ＩＮＶから負荷回路１に供給される電力が大きくなり、放電灯Ｌａのランプ温度が上昇する。
【００６４】
ところで、カタホリシス現象の発生する要因としては、放電灯Ｌａの水銀蒸気圧が低下することと、放電灯Ｌａの両端間に直流電圧成分が発生することとがあり、両方の要因が揃うことによってカタホリシス現象が顕著になるのであるが、本装置では、低温時に放電灯Ｌａのランプ温度を上昇させることによって、放電灯Ｌａの水銀蒸気圧が低下するのを防止している。したがって、放電灯Ｌａの両端間に直流電圧成分が発生したとしても、この直流電圧成分によって発生するカタホリシス現象を抑制できる程度まで、制御回路２が放電灯Ｌａのランプ温度を上昇させることにより、カタホリシス現象の発生を抑制することができる。
【００６５】
なお、周囲温度の変化に応じて制御回路２が制御信号Ｈ０，Ｌ０の周波数を大きく変化させ、放電灯Ｌａのランプ温度が大きく変化すれば、放電灯Ｌａの両端間により大きな直流電圧成分が発生したとしても、カタホリシス現象の発生を抑制することができる。
【００６６】
（参考例１０）
本参考例の放電灯点灯装置の回路図を図１８に示す。尚、図１に示す回路と同一の構成要素には同一の符号を付して、その説明を省略する。
【００６７】
本参考例では、外部から入力される調光信号Ｓ０を受信する調光信号受信回路５と、調光信号受信回路５が受信した調光信号Ｓ０に基づいてスイッチング素子Ｑ１，Ｑ２をオンオフする制御信号Ｈ０，Ｌ０のオンデューティや周波数を変化させ放電灯Ｌａを調光制御する制御回路２とを設けている。ここで、調光の度合いが深くなると、放電灯Ｌａから放射される光束を減少させるために、制御回路２は、スイッチング素子Ｑ１，Ｑ２をオンオフする制御信号Ｈ０，Ｌ０のオンデューティを異ならせ、アンバランスに制御する。
【００６８】
また、制御回路２には負の温度特性を有するＮＴＣサーミスタＴｈが設けられており、制御回路２はサーミスタＴｈと内部の抵抗（図示せず）との直列回路に一定電圧を印加し、サーミスタＴｈの両端電圧と所定のしきい値との大小関係を比較する。ここで、周囲温度が所定温度以下になり、サーミスタＴｈの両端電圧がしきい値を越えると、制御回路２は、調光信号受信回路５から入力される調光信号Ｓ０を遮断、或いは、ある一定値までに制限して、放電灯Ｌａの調光制御を停止するとともに、インバータ回路ＩＮＶの出力を所定の出力に制御している。
【００６９】
上述のように、カタホリシス現象の発生する要因としては、放電灯Ｌａの水銀蒸気圧が低下することと、放電灯Ｌａの両端間に直流電圧成分が発生することとがあり、周囲温度が所定温度以下の低温環境下で、制御回路２がスイッチング素子Ｑ１、Ｑ２のオンデューティを異ならせて放電灯Ｌａを調光制御する場合は、両方の要因（放電灯Ｌａの水銀蒸気圧の低下、放電灯Ｌａの両端間に直流電圧成分が発生）が重なるために、放電灯Ｌａからの光束が著しく低下する。
【００７０】
そこで、本参考例では周囲温度が所定温度以下になり、サーミスタＴｈの両端電圧がしきい値を越えると、制御回路２が調光制御を停止し、インバータ回路ＩＮＶの出力を所定の出力に制御しており、低温時に調光制御を行うというカタホリシス現象の発生しやすい状態をなくし、低温時においても放電灯Ｌａからの光出力を維持している。
【００７１】
尚、上述の実施形態ではインバータ回路ＩＮＶとしてハーフブリッジ型のものを例に説明を行ったが、インバータ回路ＩＮＶをハーフブリッジ型のものに限定する趣旨のものではなく、フルブリッジ型のものを用いても良い。また、インバータ回路ＩＮＶとして他励式のものを例に説明を行ったが、インバータ回路ＩＮＶを他励式のものに限定する趣旨のものではなく、自励他制のものを用いても良い。
【００７２】
【発明の効果】
上述のように、請求項１の発明は、放電灯と、ブリッジ接続され交互にオンオフされる複数のスイッチング素子を有し上記スイッチング素子で入力電源の電源電圧をスイッチングすることにより入力電源の電源電圧を高周波電圧に変換して上記放電灯に供給するインバータ回路と、各スイッチング素子のオンオフを制御する制御信号を各スイッチング素子に夫々出力する制御回路とを備え、上記制御回路が各スイッチング素子に出力する制御信号のオンデューティを異ならせて制御する放電灯点灯装置において、放電灯の両端間に発生する直流電圧成分をカタホリシス現象の発生しない程度まで減少させる直流電圧抑制手段を設け、当該直流電圧抑制手段は、入力電源の電源周期の１周期内で、スイッチング素子のオンデューティが５０％よりも大きい期間と、スイッチング素子のオンデューティが５０％よりも小さい期間とを設けており、オンデューティが５０％よりも大きい期間と５０％よりも小さい期間とでは放電灯の両端間に発生する直流電圧成分の極性が異なるので、オンデューティが５０％よりも大きい期間に放電灯の両端間に発生する直流電圧成分と、オンデューティが５０％よりも小さい期間に放電灯の両端間に発生する直流電圧成分とが相殺され、カタホリシス現象の発生を抑制することができるという効果がある。
【図面の簡単な説明】
【図１】 参考例１の放電灯点灯装置を示す回路図である。
【図２】 （ａ）〜（ｆ）は同上の動作を説明する波形図である。
【図３】 実施形態１及び参考例２の放電灯点灯装置を示す回路図である。
【図４】（ａ）（ｂ）は同上の動作を説明する波形図である。
【図５】（ａ）（ｂ）は同上の別の動作を説明する波形図である。
【図６】（ａ）（ｂ）は同上のまた別の動作を説明する波形図である。
【図７】（ａ）〜（ｃ）は同上の動作を説明するための波形図である。
【図８】 参考例３の放電灯点灯装置を示す回路図である。
【図９】（ａ）（ｂ）は同上の動作を説明する波形図である。
【図１０】 同上のスイッチング素子のオンデューティの設定を説明する図である。
【図１１】 参考例４の放電灯点灯装置を示す回路図である。
【図１２】 参考例６の放電灯点灯装置を示す回路図である。
【図１３】（ａ）（ｂ）は同上の動作を説明する波形図である。
【図１４】 参考例７の放電灯点灯装置を示す回路図である。
【図１５】（ａ）（ｂ）は同上の動作を説明する波形図である。
【図１６】 参考例８の放電灯点灯装置を示す回路図である。
【図１７】 参考例９の放電灯点灯装置を示す回路図である。
【図１８】 参考例１０の放電灯点灯装置を示す回路図である。
【図１９】 カタホリシス現象を説明するための放電灯点灯装置の回路図である。
【図２０】（ａ）〜（ｄ）は同上の動作を示す各部の波形図である。
【図２１】（ａ）〜（ｄ）は同上の別の動作を示す各部の波形図である。
【図２２】 同上の別の放電灯点灯装置の回路図である。
【図２３】 同上の直流成分を含むランプ電流及びランプ電圧を説明する図である。
【図２４】 同上の交流成分のみのランプ電流及びランプ電圧を説明する図である。
【図２５】 同上のランプ電流及びランプ電圧を説明する図である。
【図２６】 同上の直流成分を含むランプ電圧を説明する図である。
【図２７】 同上の交流成分のみのランプ電圧を説明する図である。
【図２８】 従来の放電灯点灯装置を示す回路図である。
【符号の説明】
１ 負荷回路
２ 制御回路
Ｃ１，Ｃ３ コンデンサ
ＤＢ 整流器
ＩＮＶ インバータ回路
Ｌａ 放電灯
Ｑ１，Ｑ２ スイッチング素子
Claims (1)
- 放電灯と、ブリッジ接続され交互にオンオフされる複数のスイッチング素子を有し上記スイッチング素子で入力電源の電源電圧をスイッチングすることにより入力電源の電源電圧を高周波電圧に変換して上記放電灯に供給するインバータ回路と、各スイッチング素子のオンオフを制御する制御信号を各スイッチング素子に夫々出力する制御回路とを備え、上記制御回路が各スイッチング素子に出力する制御信号のオンデューティを異ならせて制御する放電灯点灯装置において、放電灯の両端間に発生する直流電圧成分をカタホリシス現象の発生しない程度まで減少させる直流電圧抑制手段を設け、当該直流電圧抑制手段は、入力電源の電源周期の１周期内で、スイッチング素子のオンデューティが５０％よりも大きい期間と、スイッチング素子のオンデューティが５０％よりも小さい期間とを設けることを特徴とする放電灯点灯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13369098A JP3928256B2 (ja) | 1998-05-15 | 1998-05-15 | 放電灯点灯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13369098A JP3928256B2 (ja) | 1998-05-15 | 1998-05-15 | 放電灯点灯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11329772A JPH11329772A (ja) | 1999-11-30 |
| JP3928256B2 true JP3928256B2 (ja) | 2007-06-13 |
Family
ID=15110608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13369098A Expired - Fee Related JP3928256B2 (ja) | 1998-05-15 | 1998-05-15 | 放電灯点灯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3928256B2 (ja) |
-
1998
- 1998-05-15 JP JP13369098A patent/JP3928256B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11329772A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6834002B2 (en) | Power factor correction circuit | |
| JPH08336235A (ja) | 力率補正回路 | |
| JP2001357993A (ja) | 放電灯点灯装置 | |
| EP0392834B1 (en) | Ballast circuits for gas discharge lamps | |
| US20050269963A1 (en) | Lighting apparatus for high intensity discharge lamp | |
| JP3928256B2 (ja) | 放電灯点灯装置 | |
| JP3918109B2 (ja) | 放電灯点灯装置 | |
| JP3521687B2 (ja) | 放電灯点灯装置 | |
| JPH11136952A (ja) | インバータ装置 | |
| EP2197249B1 (en) | Discharge lamp lighting circuit | |
| US7733031B2 (en) | Starting fluorescent lamps with a voltage fed inverter | |
| JP3834892B2 (ja) | 放電灯点灯装置 | |
| JP2000012260A (ja) | 放電灯点灯装置 | |
| JP2000208289A (ja) | 放電灯点灯装置 | |
| JPH07263150A (ja) | 放電ランプ点灯装置 | |
| JP3832106B2 (ja) | 放電灯点灯装置 | |
| JPH0992484A (ja) | 電源装置 | |
| JP2002159171A (ja) | 電源装置及び放電灯点灯装置 | |
| JP3858407B2 (ja) | 放電灯点灯装置 | |
| JPH0678553A (ja) | インバータ装置 | |
| JP2004303688A (ja) | 放電灯点灯装置 | |
| JP3726636B2 (ja) | 電源装置 | |
| JPH0750633B2 (ja) | 放電灯点灯装置 | |
| JP3518230B2 (ja) | 点灯装置 | |
| JP2000068082A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |