JP3927094B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3927094B2 JP3927094B2 JP2002233827A JP2002233827A JP3927094B2 JP 3927094 B2 JP3927094 B2 JP 3927094B2 JP 2002233827 A JP2002233827 A JP 2002233827A JP 2002233827 A JP2002233827 A JP 2002233827A JP 3927094 B2 JP3927094 B2 JP 3927094B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- electrodes
- pixel electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明はアクティブマトリクス型の液晶表示装置（ＬＣＤ）の作製方法に関し、薄膜トランジスタを用いたアクティブマトリクス表示装置の表示画面の画質向上をはかる半導体装置の作製方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、マトリクス状に配置された複数の画素のそれぞれに薄膜トランジスタ（ＴＦＴ）を配置し、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００３】
アクティブマトリクス型の液晶表示装置の基本的な構成は、２つの対向する基板からなり、一方は画素領域を有するＴＦＴ基板と呼ばれ、他方は対向基板と呼ばれている。ＴＦＴ基板は数十〜数百万個の画素スイッチングＴＦＴ（画素ＴＦＴと呼ぶ）を含む画素領域と、それらを駆動する複数のＴＦＴを含む周辺駆動回路領域とによって構成される。
【０００４】
ＴＦＴ基板および対向基板には、配向膜を形成し、液晶材料の配向性を整えるためのラビングなどの配向処理が行われる。配向膜を形成する直前のＴＦＴ基板および対向基板表面は、液晶の配向に関係するので可能な限り平坦な面を有していることが望ましい。
【０００５】
その後、ＴＦＴ基板と対向基板との基板間隔を維持するために、ＴＦＴ基板又は対向基板のいずれか一方に球形のスペーサが均一に散布される。次に、シール材によって２つの基板が貼り合わせ、分断した後に、ＴＦＴ基板と対向基板との間に液晶材料が充填され、液晶注入口が封止材で封止される。
【０００６】
上記工程において、行われる主な加熱処理には、
・配向膜の焼成（１８０℃で１時間保持した後、常温まで徐冷）
・基板貼り合わせ時の熱プレス（１６０℃で３時間保持した後、２時間徐々に温度を１００℃に下げ、２時間徐々に温度を常温に下げる）
・再配向処理させるための焼成（１２０℃で３０分間保持した後、常温まで徐冷）
がある。
【０００７】
画素電極に金属材料を用いるような反射型ＬＣＤを作製する場合、上記加熱処理により、電極表面の光反射率が下がる。
反射型ＬＣＤには様々な液晶の表示モードがあり、例えば、ＥＣＢ（電界制御複屈折）モードのように、光の偏光成分を画素電極で反射させることを重視するものもある。
従って、光反射率の低下が僅かなものであっても、光の偏光成分に影響を与え、さらには表示に悪影響を及ぼしていた。
このように、反射型ＬＣＤにおいては、画素電極の反射率が重要なため、加熱処理により反射率が低下することが問題となっていた。
電極表面の光反射率が下がる原因について以下に説明する。
【０００８】
画素電極を反射率が高く、低抵抗な材料であるアルミニウムで形成した場合、画素電極形成後の熱処理、またはセル組み工程における熱処理の影響で、電極表面にアルミニウムの異常成長に起因するヒロックやウィスカーが発生する。これが、加熱処理による光反射率低下の主な原因である。
【０００９】
ここで、ヒロックとは、アルミニウムの成長成分がぶつかりあうことで盛り上がりが生じてしまう現象をいう。また、ウィスカーは、アルミの異常成長によって刺状の成長が行われてしまう現象をいう。
これらヒロックやウィスカーの成長距離は数μｍにも達する。
【００１０】
そこで、加熱処理（加熱処理時間＝１時間）により、アルミニウム合金の反射率がどのように変化するか実験を行った。実験には、スパッタ法を用いて、Ａｌ−Ｔｉ（１％）の膜を室温で成膜したものを用いた。成膜時の条件は０．４Ｐａ下において、３０００ｗの電力、Ｔ−Ｓ＝１５０ｍｍである。
この実験で得られた４００ｎｍ〜８００ｎｍの波長領域における反射率の平均値をＡｌ−Ｔｉ（１％）の膜の光反射率 ベーク温度依存性として、図１０に示した。
Ａｌ−Ｔｉ（１％）成膜時（室温）では、８８〜９０％に近い光反射率を有しているが、加熱処理温度（ベーク温度）が上がるにつれて電極表面にヒロックやウィスカーが発生するため、光反射率が下がっていることが図１０から読み取れる。
【００１１】
アルミニウムは可視光領域における反射率が他の金属または合金と比べて非常に高く（純粋なアルミニウムの反射率は９２〜９３％）、反射型ＬＣＤの画素電極として用いるのに適している。
純粋なアルミニウムでは、１００℃以上の熱処理でヒロックが発生する。そのため、従来ではアルミニウムに０．５％以上、好ましくは２％以上のチタンまたはスカンジウムまたはシリコンを添加して、ヒロック発生を抑制する材料を用いている。
このように、アルミニウムにＴｉ等を含有させると、ヒロックが発生しにくくなる一方、純粋なアルミニウムに比べて、アルミニウム合金は反射率が数％下がり、さらに抵抗も高くなるという問題が生じていた。
【００１２】
このように、従来では、アルミニウムからなる画素電極成膜後の熱処理工程（保護膜成膜、セル組み）により、画素電極の表面に、ヒロックが生じ、光反射率の低下が見られた。
【００１３】
【発明が解決しようとする課題】
従来では、画素電極にアルミニウムを用いた場合、画素電極成膜後の熱処理工程（保護膜成膜、セル組み）により、画素電極の光反射面に、ヒロックやウィスカーが生じ、光反射率の低下という問題を引き起こしていた。
【００１４】
【課題を解決するための手段】
すなわち、本発明は、画素電極形成後に、熱処理を施して発生させたヒロックやウィスカーをＣＭＰ技術で代表される機械研磨により除去することで、平坦、且つ、高い反射率を有する画素電極を形成し、画質の良好な反射型液晶表示装置の作製方法を提供するものである。
【００１５】
本発明は、層間絶縁膜上に複数の電極を形成する工程と、
前記複数の電極を加熱処理して、前記複数の電極の表面に突起物を形成する工程と、
前記複数の電極の表面の突起物を除去して平坦化する工程とを有することを特徴とした半導体装置の作製方法を提供するものである。
【００１６】
また、本発明の他の構成は、
マトリクス状に形成された複数の半導体素子及び該複数の半導体素子の各々に接続された複数の画素電極を有する基板と、
前記基板上に保持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
層間絶縁膜上に複数の画素電極を形成する工程と、
前記複数の画素電極を加熱処理して、前記複数の画素電極の表面に突起物を形成する工程と、
前記複数の画素電極の表面の突起物を除去して平坦化する工程と、
を少なくとも含むことを特徴とした半導体装置の作製方法である。
【００１７】
また、本発明を具体的に詳述すると、
第１の層間絶縁膜上に複数の電極を形成する工程と、
前記複数の電極を加熱処理して、前記複数の電極の表面に突起物を形成する工程と、
前記複数の電極を覆う第２の層間絶縁膜を形成する工程と、
前記複数の電極の表面および前記第２の層間絶縁膜の表面を両表面が同一平面をなす様に平坦化する工程と、
を有することを特徴とした半導体装置の作製方法を提供するものである。
【００１８】
また、前記平坦化する工程は、前記複数の電極の表面の突起物を除去し、且つ、前記複数の電極の境界部を前記第２の層間絶縁膜で埋め込む工程であることを特徴とした半導体装置の作製方法を提供するものである。
【００１９】
また、本発明の他の構成は、
第１の層間絶縁膜上に複数の電極を形成する工程と、
前記複数の電極を覆う第２の層間絶縁膜を形成する工程と、
前記複数の電極の表面および前記第２の層間絶縁膜の表面を両表面が同一平面をなす様に平坦化し、前記複数の電極の境界部を前記絶縁膜で埋め込む工程と、
前記複数の電極を加熱処理して、前記複数の電極の表面に突起物を形成する工程と、
前記複数の画素電極の表面の突起物を除去して平坦化する工程と、
を有することを特徴とした半導体装置の作製方法である。
【００２０】
本発明における電極の加熱処理温度及びその処理時間は、画素電極形成後の加熱処理温度及びその処理時間を考慮して、決定する。
ただし、薄膜トランジスタの特性に影響を与えない範囲の温度であればよいことは、言うまでもない。
高温での処理時間は、基板貼り合わせ時の熱プレス（１６０℃で３時間）が最長であり、最高加熱温度は配向膜の焼成時の１８０℃（１時間）である。
また、図１０から、高温処理になるにつれて反射率が下がり、２５０℃付近から反射率が一定の値になり、３００℃付近では、ヒロック発生がストップしていることが読み取れる。
【００２１】
よって、本発明における電極の加熱処理温度及びその処理時間は、１６０℃〜３００℃の温度で加熱したまま１〜５時間またはそれ以上保持して、ヒロックやウィスカーを十分発生させることが望ましい。
【００２２】
本発明における複数の電極はアルミニウムを主成分とする材料からなることが望ましい。
【００２３】
また、本発明におけるヒロックやウィスカーを除去し、平坦化する工程は機械的な研磨により行われることが望ましい。
【００２４】
上記加熱処理によって発生させたヒロックやウィスカーをＣＭＰ技術で代表される機械研磨により除去することで、反射率が高く、且つ、平坦な画素電極を有する、画質の良好な反射型液晶表示装置を得ることができる。
【００２５】
画素電極形成後の最高加熱温度である１８０℃（１時間）で加熱処理し、ヒロックを十分発生させて、機械研磨により除去することで、少なくとも画素電極研磨後、加熱処理によるヒロックは殆ど発生せず、反射率低下を防ぐことができる。
【００２６】
また、本発明においては、なるべく薄膜トランジスタの特性に影響を与えないように１６０℃以下の低い温度で加熱処理しヒロックを発生させた後、ＣＭＰ技術で代表される機械研磨によりヒロックを除去したとしても、従来と比べて反射率が高い平坦な画素電極を得ることができる。
【００２７】
加えて、本発明の他の効果として、加熱処理してヒロックやウィスカーを形成することで、電極膜の内部応力を緩和し、金属を焼き鈍した場合と同じ効果を得ることができる。
焼き鈍しとは、金属、合金、ガラスを軟化したり、冷間加工性を賦与する目的で熱処理し、冷却することにより、内部応力を除去して材質を耐脆性にすることである。
この効果を十分発揮させるためには、２５０℃以上の高い温度で加熱処理して、徹底的にヒロックを発生させることが望ましい。そうすることで、画素電極の内部応力を完全に除去して、良好な耐脆性を有する画素電極を得ることができる。
【００２８】
このように、本発明によれば、光反射率が高く、高い耐脆性を有する画素電極を得ることができ、より表示画面の信頼性及び画質向上をはかることができた。
【００２９】
【実施例】
〔実施例１〕
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
本実施例では本発明を利用して反射型ＬＣＤの画素マトリクス回路を作製する工程例を図１〜３を用いて説明する。なお、本発明は画素の平坦化に関する技術であるため、ＴＦＴ構造自体は本実施例に限定されるものではない。
【００３０】
まず、絶縁表面を有する基板１０１、本実施例ではガラス基板上に下地膜として酸化珪素膜（図示せず）を形成する。基板１０１の上には結晶性珪素膜でなる活性層１０２〜１０４を形成する。なお、本実施例では３つのＴＦＴのみ記載することになるが実際には１００万個以上のＴＦＴが画素マトリクス回路内に形成される。
【００３１】
本実施例では非晶質珪素膜を熱結晶化させて結晶性珪素膜を得ている。そして、その結晶性珪素膜を通常にフォトリソ工程でパターニングして活性層１０２〜１０４を得る。なお、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加している。この技術については特開平7-130652号公報に詳細に記載されている。
【００３２】
次に、ゲイト絶縁膜１０５として150 nmの厚さの酸化珪素膜を形成し、その上に0.2wt%のスカンジウムを含有させたアルミニウム膜（図示せず）を成膜し、パターニングによりゲイト電極の原型となる島状パターンを形成する。
【００３３】
まず、上記島状パターン上にパターニングで使用したレジストマスクを残したまま、３％のシュウ酸水溶液中で陽極酸化を行う。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。こうして、多孔質状の陽極酸化膜１０６〜１０８が形成される。
【００３４】
その後、レジストマスクを除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行う。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な陽極酸化膜１０９〜１１１が形成される。
【００３５】
そして、上記工程によってゲイト電極１１２〜１１４が画定する。なお、画素マトリクス回路ではゲイト電極の形成と同時に１ライン毎に各ゲイト電極を接続するゲイト線も形成されている。（図１（Ａ））
【００３６】
次に、ゲイト電極１１２〜１１４をマスクとしてゲイト絶縁膜１０５をエッチングする。エッチングはＣＦ４ ガスを用いたドライエッチング法により行う。これにより１１５〜１１７で示される様な形状のゲイト絶縁膜が形成される。
【００３７】
そして、この状態で一導電性を付与する不純物イオンをイオン注入法またはプラズマドーピング法により添加する。この場合、画素マトリクス回路をＮ型ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦＴで構成するならばＢ（ボロン）イオンを添加すれば良い。
【００３８】
なお、上記不純物イオンの添加工程は２度に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で行い、ゲイト絶縁膜１１５〜１１７の端部（突出部）の下に不純物イオンのピークがくる様に調節する。そして、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲイト絶縁膜１１５〜１１７の端部（突出部）の下には不純物イオンが添加されない様に調節する。
【００３９】
こうしてＴＦＴのソース領域１１８〜１２０、ドレイン領域１２１〜１２３、低濃度不純物領域（ＬＤＤ領域とも呼ばれる）１２４〜１２６、チャネル形成領域１２７〜１２９が形成される。（図１（Ｂ））
【００４０】
この時、ソース／ドレイン領域は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域はＴＦＴの性能に合わせて最適化を行う必要がある。また、不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行う。
【００４１】
次に、層間絶縁層１３０として酸化珪素膜を 400nmの厚さに形成し、その上にソース電極１３１〜１３３、ドレイン電極１３４〜１３６を形成する。（図１（Ｃ））
【００４２】
次に、第１の層間絶縁膜２３７として酸化珪素膜を 0.5〜1 μｍの厚さに形成する。本実施例での第１の層間絶縁膜は、絶縁性を有する膜の積層膜であってもよく、絶縁性を有する膜または積層膜であれば特に限定されない。
なお、高密度プラズマソース等を利用して緻密な酸化珪素膜を形成すると、後のＣＭＰ研磨の際の平坦度が向上するので好ましい。また、第１の層間絶縁膜２３７として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
【００４３】
こうして、平坦な第１の層間絶縁膜２３７を形成する。さらに、平坦化処理工程を行ってもよい。（図２（Ａ））
【００４４】
次に、 1wt% のチタンを添加したアルミニウム膜を 100nmの厚さに成膜し、パターニングにより画素電極２３８〜２４０を形成する。勿論、他の金属材料を用いても構わない。（図２（Ｂ））
【００４５】
次に、画素電極の加熱処理を行う。電極の加熱処理温度及びその処理時間は、１８０℃の温度で加熱したまま１時間保持して、ヒロックやウィスカーを発生させる。
本実施例では１８０℃で１時間保持したが、１６０℃〜３００℃の温度で１時間以上好ましくは１〜５時間の熱処理を施すのであれば特に限定されない。この熱処理により、十分突起物が発生する。
第１の層間絶縁膜として有機樹脂膜を用いる場合は、この熱処理の温度を樹脂膜が変質または融解する温度以下とすることはいうまでもない。
【００４６】
こうして図３（Ａ）に示す状態が得られる。図中にも示したが、前記加熱処理により、画素電極表面に突起物３５０が生じる。この突起物（ヒロックやウィスカー）を除去するために、後の工程でＣＭＰ研磨工程を行う。
【００４７】
上記加熱処理により突起物を形成した後にＣＭＰ研磨工程を施した段階において、画素マトリクス回路を完成させた構成としてもよい。しかし、本実施例では、絶縁層を積層した後、ＣＭＰ研磨工程を行い、画素電極２３８〜２４０の隙間に絶縁層を埋め込む構成とした。
【００４８】
画素電極２３８〜２４０を覆って第２の層間絶縁膜３４１を形成する。 本実施例での第２の層間絶縁膜は、絶縁性を有する膜の積層膜であってもよく、絶縁性を有する膜または積層膜であれば特に限定されない。
また、第２の層間絶縁膜３４１として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
なお、本実施例の様にソース配線２３１〜２３３上に境界部が形成される様に画素電極を形成すると、ソース配線２３１〜２３３がブラックマスクとして機能するので、絶縁層３４１が透光性であっても構わない。
【００４９】
しかしながら、より確実な遮光機能を確保するために、第２の層間絶縁膜３４１としては黒色顔料またはカーボンを分散させた有機性樹脂膜（ＰＳＧ等の溶液塗布系酸化珪素膜でも良い）等の様に遮光性を有する層間絶縁膜を用いることが望ましい。こうすることでソース配線が細くなった場合や斜め方向からの光に対しても確実な遮光機能を果たすことができる。
【００５０】
また、使用する液晶材料よりもできるだけ比誘電率の低い材料を用いることで、画素電極間における横方向電界の形成を抑制することもできる。
【００５１】
こうして図３（Ｂ）に示す状態が得られる。図３（Ｂ）に示す状態が得られたら、ＣＭＰ研磨工程を行い、画素電極２３８〜２４０の隙間に埋め込まれた埋め込み絶縁層３４２〜３４４を形成する。この時、画素電極２３８〜２４０の表面と埋め込み絶縁層３４２〜３４４の表面とがほぼ一致するので、優れた平坦面を得ることができる。（図３（Ｃ））このＣＭＰ研磨工程では、電極側面に生じた突起物を除去することはできないため、隣合う電極とショートが起きない程度にヒロックを発生させるように加熱処理温度を調節することが望ましい。
【００５２】
画素電極はマトリクス状に配置され、その隙間（境界部）が埋め込み絶縁層３４２〜３４４で埋め込まれる。従って、埋め込み絶縁層３４２〜３４４はそれぞれ符号を付けてあるが、実際にはマトリクス状に一体化している。
【００５３】
以上の様にして、画素マトリクス回路が完成する。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００５４】
第１の基板が完成したら、透光性基板４４５に対向電極４４６を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層４４７を挟持する。こうして図４に示す様な反射型ＬＣＤが完成する。
【００５５】
なお、このセル組み工程は公知の方法に従って行えば良い。また、液晶層に二色性色素を分散させたり、対向基板にカラーフィルターを設けたりすることも可能である。その様な液晶層の種類、カラーフィルターの有無等はどの様なモードで液晶を駆動するかによって変化するので実施者が適宜決定すれば良い。
【００５６】
〔実施例２〕
実施例１においては、画素電極形成後に、加熱処理を行っているので、画素電極側面に突起物が形成されていたが、本実施例においては、電極側面に突起物が形成されにくい構成とした。
【００５７】
実施例１とは、画素電極２３８〜２４０を形成する工程まで全く同じである。
【００５８】
そして、画素電極２３８〜２４０を覆って第２の層間絶縁膜２４１を形成する。本実施例での第２の層間絶縁膜は、絶縁性を有する膜の積層膜であってもよく、絶縁性を有する膜または積層膜であれば特に限定されない。
また、第２の層間絶縁膜２４１として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
なお、本実施例の様にソース配線２３１〜２３３上に境界部が形成される様に画素電極を形成すると、ソース配線２３１〜２３３がブラックマスクとして機能するので、第２の層間絶縁膜２４１が透光性であっても構わない。
【００５９】
しかしながら、より確実な遮光機能を確保するために、第２の層間絶縁膜２４１としては黒色顔料またはカーボンを分散させた有機性樹脂膜（ＰＳＧ等の溶液塗布系酸化珪素膜でも良い）等の様に遮光性を有する第２の層間絶縁膜を用いることが望ましい。こうすることでソース配線が細くなった場合や斜め方向からの光に対しても確実な遮光機能を果たすことができる。
【００６０】
また、使用する液晶材料よりもできるだけ比誘電率の低い材料を用いることで、画素電極間における横方向電界の形成を抑制することもできる。
【００６１】
こうして図５（Ｂ）に示す状態が得られる。図５（Ｂ）に示す状態が得られたら、第１のＣＭＰ研磨工程を行い、画素電極２３８〜２４０の隙間に埋め込まれた埋め込み絶縁層３４２〜３４４を形成する。この時、画素電極３３８〜３４０の表面と埋め込み絶縁層３４２〜３４４の表面とがほぼ一致するので、優れた平坦面を得ることができる。（図６（Ａ））
【００６２】
画素電極はマトリクス状に配置され、その隙間（境界部）が埋め込み絶縁層３４２〜３４４で埋め込まれる。従って、埋め込み絶縁層２４２〜２４４はそれぞれ符号を付けてあるが、実際にはマトリクス状に一体化している。
【００６３】
次に、画素電極の加熱処理を行う。電極の加熱処理温度及びその処理時間は、１８０℃の温度で１時間保持して、ヒロックやウィスカーを発生させる。
実施例１とは異なり、埋め込み絶縁層が存在しているので、電極側面にはほとんど突起物は生じず、加熱処理温度が高くても電極間ショートは起きない。
本実施例では１８０℃で１時間保持したが、１６０℃〜３００℃の温度で１時間、好ましくは１〜〜５時間の熱処理を行うのであれば特に限定されない。この熱処理により、十分突起物が発生する。
第１の層間絶縁膜として有機樹脂膜を用いる場合は、この熱処理の温度を樹脂膜が変質または融解する温度以下とすることはいうまでもない。
【００６４】
こうして図６（Ｂ）に示す状態が得られる。図中にも示したが、前記加熱処理により、画素電極表面に突起物３５０が生じる。この突起物（ヒロックやウィスカー）を除去するために、２回目のＣＭＰ研磨工程を行う。（図６（Ｃ））
この後、平坦化膜または保護膜をさらに積層した構成としてもよい。
【００６５】
以上の様にして、画素マトリクス回路が完成する。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００６６】
第１の基板が完成したら、透光性基板４４５に対向電極４４６を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層４４７を挟持する。こうして図７に示す様な反射型ＬＣＤが完成する。
【００６７】
〔実施例３〕
本実施例では、アクティブマトリクス駆動を行うための半導体素子として、実施例１で示したＴＦＴとは異なる構造のＴＦＴを利用する場合の例について説明する。
【００６８】
実施例１では代表的なトップゲイト型ＴＦＴであるコプレナー型ＴＦＴを一例として記載したが、ボトムゲイト型ＴＦＴであっても構わない。図８に示すのはボトムゲイト型ＴＦＴの代表例である逆スタガ型ＴＦＴを用いた例である。
【００６９】
図８において、５０１はガラス基板、５０２、５０３はゲイト電極、５０４はゲイト絶縁膜、５０５、５０６は活性層である。活性層５０５、５０６は意図的に不純物を添加しない珪素膜で構成される。
【００７０】
また、５０７、５０８はソース電極、５０９、５１０はドレイン電極であり、５１１、５１２はチャネルストッパー（またはエッチングストッパー）となる窒化珪素膜である。即ち、活性層５０５、５０６のうち、チャネルストッパー５１１、５１２の下に位置する領域が実質的にチャネル形成領域として機能する。
【００７１】
以上までが逆スタガ型ＴＦＴの基本構造である。本実施例では、この様な逆スタガ型を有機性樹脂膜でなる層間絶縁膜５１３で覆って平坦化し、その上に画素電極５１４、５１５を形成する構成とする。また、画素電極間の隙間は埋め込み絶縁層５１６、５１７によって埋め込まれる。勿論、本発明の加熱処理を施し、突起物（ヒロックやウィスカー）を発生させる。その後、突起物を除去し、画素電極を平坦化する。
【００７２】
〔実施例４〕
また、次に本発明の半導体素子として絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）を形成した場合の例について説明する。なお、ＩＧＦＥＴはＭＯＳＦＥＴとも呼ばれ、シリコンウェハー上に形成されたトランジスタを指す。
【００７３】
図９において、６０１はガラス基板、６０２、６０３はソース領域、６０４、６０５はドレイン領域である。ソース／ドレイン領域はイオン注入で不純物を添加し、熱拡散させることで形成できる。なお、６０６は素子分離用の酸化物であり、通常のＬＯＣＯＳ技術を用いて形成できる。
【００７４】
次に、６０７はゲイト絶縁膜、６０８、６０９はゲイト電極、６１０は第１の層間絶縁膜、６１１、６１２はソース電極、６１３、６１４はドレイン電極である。その上を第２の層間絶縁膜６１５で平坦化し、その平坦面上に画素電極６１６、６１７を形成する。画素電極間の隙間は本発明を利用して埋め込み絶縁層６１８、６１９によって埋め込まれる。勿論、本発明の加熱処理を施し、突起物（ヒロックやウィスカー）を発生させる。その後、突起物を除去し、画素電極を平坦化する。
【００７５】
なお、本実施例で示したＩＧＦＥＴ、トップゲイト型またはボトムゲイト型ＴＦＴ以外にも、薄膜ダイオード、ＭＩＭ素子、バリスタ素子等を用いたアクティブマトリクスディスプレイに対しても本発明は適用できる。
【００７６】
特に、反射型液晶ＬＣＤは半導体素子上を平坦化してその上に画素電極を形成することで、画素面積を最大限に活用できる利点を有する。本発明はその利点をさらに効果的に利用する上で有効な技術である。そのため、本発明を利用した反射型ＬＣＤは高い解像度と高い開口率を実現することができる。
【発明の効果】
このように、本発明によれば、画素電極を形成し、画素電極研磨後の加熱処理（セル組み工程等）における最高加熱温度で加熱処理し、故意にヒロックを発生させて、その上に層間絶縁膜を形成し、機械研磨により突起物を除去するとともに、層間絶縁膜と画素電極を平坦化することで、画素電極研磨後の加熱処理（セル組み工程等）によるヒロックの発生を防止することができる。
【００７７】
加えて、本発明の他の効果として、画素電極を加熱処理してヒロックやウィスカーを形成することで、電極膜の内部応力を除去し、金属を焼き鈍した場合と同じ効果（材質を耐脆性にすること）を得ることができる。
【００７８】
このように、本発明によれば、光反射率が高く、高い耐脆性を有する画素電極を得ることができ、より表示画面の信頼性及び画質向上をはかることができる。
【図面の簡単な説明】
【図１】 反射型ＬＣＤの作製工程を示す図
【図２】 反射型ＬＣＤの作製工程を示す図
【図３】 反射型ＬＣＤの作製工程を示す図
【図４】 反射型ＬＣＤ装置を示す図
【図５】 実施例２における反射型ＬＣＤの作製工程を示す図
【図６】 実施例２における反射型ＬＣＤの作製工程を示す図
【図７】 実施例２における反射型ＬＣＤ装置を示す図
【図８】 ボトムゲイト型ＴＦＴの作製工程を示す図
【図９】 ＩＧＦＥＴの作製工程を示す図
【図１０】 光反射率 ベーク温度依存性を示す図
【符号の説明】
１０１ 基板
１０２〜１０４ 活性層
１０５ ゲイト絶縁膜
１０６〜１０８ 多孔質状の陽極酸化膜
１０９〜１１１ 緻密な陽極酸化膜
１１２〜１１４ ゲイト電極
１１５〜１１７ ゲイト絶縁膜
１１８〜１２０ ソ ス領域
１２１〜１２３ ドレイン領域
１２４〜１２６ ＬＤＤ領域
１２７〜１２９ チャネル領域
１３０ 層間絶縁層
１３１〜１３３ ソース電極
１３４〜１３６ ドレイン電極
２３７ 第１の層間絶縁膜
２３８〜２４０ 画素電極
２４１ 第２の層間絶縁膜
３４１ 第２の層間絶縁膜
３４２〜３４４ 埋め込み絶縁層
３５０ 突起物（ウィスカーやヒロック）
４４５ 透光性基板
４４６ 対向電極
４４７ 液晶層
５０１ ガラス基板
５０２、５０３ ゲイト電極
５０４ ゲイト絶縁膜
５０５、５０６ 活性層
５０７、５０８ ソース電極
５０９、５１０ ドレイン電極
５１１、５１２ チャネルストッパー（またはエッチングストッパー）
５１３ 層間絶縁膜
５１４、５１５ 画素電極
５１６、５１７ 埋め込み絶縁層
６０１ ガラス基板
６０２、６０３ ソース領域
６０４、６０５ ドレイン領域
６０６ 素子分離用の酸化物
６０７ ゲイト絶縁膜
６０８、６０９ ゲイト電極
６１０ 第１の層間絶縁膜
６１１、６１２ ソース電極
６１３、６１４ ドレイン電極
６１５ 第２の層間絶縁膜
６１６、６１７ 画素電極
６１８、６１９ 埋め込み絶縁層
【発明が属する技術分野】
本発明はアクティブマトリクス型の液晶表示装置（ＬＣＤ）の作製方法に関し、薄膜トランジスタを用いたアクティブマトリクス表示装置の表示画面の画質向上をはかる半導体装置の作製方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、マトリクス状に配置された複数の画素のそれぞれに薄膜トランジスタ（ＴＦＴ）を配置し、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００３】
アクティブマトリクス型の液晶表示装置の基本的な構成は、２つの対向する基板からなり、一方は画素領域を有するＴＦＴ基板と呼ばれ、他方は対向基板と呼ばれている。ＴＦＴ基板は数十〜数百万個の画素スイッチングＴＦＴ（画素ＴＦＴと呼ぶ）を含む画素領域と、それらを駆動する複数のＴＦＴを含む周辺駆動回路領域とによって構成される。
【０００４】
ＴＦＴ基板および対向基板には、配向膜を形成し、液晶材料の配向性を整えるためのラビングなどの配向処理が行われる。配向膜を形成する直前のＴＦＴ基板および対向基板表面は、液晶の配向に関係するので可能な限り平坦な面を有していることが望ましい。
【０００５】
その後、ＴＦＴ基板と対向基板との基板間隔を維持するために、ＴＦＴ基板又は対向基板のいずれか一方に球形のスペーサが均一に散布される。次に、シール材によって２つの基板が貼り合わせ、分断した後に、ＴＦＴ基板と対向基板との間に液晶材料が充填され、液晶注入口が封止材で封止される。
【０００６】
上記工程において、行われる主な加熱処理には、
・配向膜の焼成（１８０℃で１時間保持した後、常温まで徐冷）
・基板貼り合わせ時の熱プレス（１６０℃で３時間保持した後、２時間徐々に温度を１００℃に下げ、２時間徐々に温度を常温に下げる）
・再配向処理させるための焼成（１２０℃で３０分間保持した後、常温まで徐冷）
がある。
【０００７】
画素電極に金属材料を用いるような反射型ＬＣＤを作製する場合、上記加熱処理により、電極表面の光反射率が下がる。
反射型ＬＣＤには様々な液晶の表示モードがあり、例えば、ＥＣＢ（電界制御複屈折）モードのように、光の偏光成分を画素電極で反射させることを重視するものもある。
従って、光反射率の低下が僅かなものであっても、光の偏光成分に影響を与え、さらには表示に悪影響を及ぼしていた。
このように、反射型ＬＣＤにおいては、画素電極の反射率が重要なため、加熱処理により反射率が低下することが問題となっていた。
電極表面の光反射率が下がる原因について以下に説明する。
【０００８】
画素電極を反射率が高く、低抵抗な材料であるアルミニウムで形成した場合、画素電極形成後の熱処理、またはセル組み工程における熱処理の影響で、電極表面にアルミニウムの異常成長に起因するヒロックやウィスカーが発生する。これが、加熱処理による光反射率低下の主な原因である。
【０００９】
ここで、ヒロックとは、アルミニウムの成長成分がぶつかりあうことで盛り上がりが生じてしまう現象をいう。また、ウィスカーは、アルミの異常成長によって刺状の成長が行われてしまう現象をいう。
これらヒロックやウィスカーの成長距離は数μｍにも達する。
【００１０】
そこで、加熱処理（加熱処理時間＝１時間）により、アルミニウム合金の反射率がどのように変化するか実験を行った。実験には、スパッタ法を用いて、Ａｌ−Ｔｉ（１％）の膜を室温で成膜したものを用いた。成膜時の条件は０．４Ｐａ下において、３０００ｗの電力、Ｔ−Ｓ＝１５０ｍｍである。
この実験で得られた４００ｎｍ〜８００ｎｍの波長領域における反射率の平均値をＡｌ−Ｔｉ（１％）の膜の光反射率 ベーク温度依存性として、図１０に示した。
Ａｌ−Ｔｉ（１％）成膜時（室温）では、８８〜９０％に近い光反射率を有しているが、加熱処理温度（ベーク温度）が上がるにつれて電極表面にヒロックやウィスカーが発生するため、光反射率が下がっていることが図１０から読み取れる。
【００１１】
アルミニウムは可視光領域における反射率が他の金属または合金と比べて非常に高く（純粋なアルミニウムの反射率は９２〜９３％）、反射型ＬＣＤの画素電極として用いるのに適している。
純粋なアルミニウムでは、１００℃以上の熱処理でヒロックが発生する。そのため、従来ではアルミニウムに０．５％以上、好ましくは２％以上のチタンまたはスカンジウムまたはシリコンを添加して、ヒロック発生を抑制する材料を用いている。
このように、アルミニウムにＴｉ等を含有させると、ヒロックが発生しにくくなる一方、純粋なアルミニウムに比べて、アルミニウム合金は反射率が数％下がり、さらに抵抗も高くなるという問題が生じていた。
【００１２】
このように、従来では、アルミニウムからなる画素電極成膜後の熱処理工程（保護膜成膜、セル組み）により、画素電極の表面に、ヒロックが生じ、光反射率の低下が見られた。
【００１３】
【発明が解決しようとする課題】
従来では、画素電極にアルミニウムを用いた場合、画素電極成膜後の熱処理工程（保護膜成膜、セル組み）により、画素電極の光反射面に、ヒロックやウィスカーが生じ、光反射率の低下という問題を引き起こしていた。
【００１４】
【課題を解決するための手段】
すなわち、本発明は、画素電極形成後に、熱処理を施して発生させたヒロックやウィスカーをＣＭＰ技術で代表される機械研磨により除去することで、平坦、且つ、高い反射率を有する画素電極を形成し、画質の良好な反射型液晶表示装置の作製方法を提供するものである。
【００１５】
本発明は、層間絶縁膜上に複数の電極を形成する工程と、
前記複数の電極を加熱処理して、前記複数の電極の表面に突起物を形成する工程と、
前記複数の電極の表面の突起物を除去して平坦化する工程とを有することを特徴とした半導体装置の作製方法を提供するものである。
【００１６】
また、本発明の他の構成は、
マトリクス状に形成された複数の半導体素子及び該複数の半導体素子の各々に接続された複数の画素電極を有する基板と、
前記基板上に保持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
層間絶縁膜上に複数の画素電極を形成する工程と、
前記複数の画素電極を加熱処理して、前記複数の画素電極の表面に突起物を形成する工程と、
前記複数の画素電極の表面の突起物を除去して平坦化する工程と、
を少なくとも含むことを特徴とした半導体装置の作製方法である。
【００１７】
また、本発明を具体的に詳述すると、
第１の層間絶縁膜上に複数の電極を形成する工程と、
前記複数の電極を加熱処理して、前記複数の電極の表面に突起物を形成する工程と、
前記複数の電極を覆う第２の層間絶縁膜を形成する工程と、
前記複数の電極の表面および前記第２の層間絶縁膜の表面を両表面が同一平面をなす様に平坦化する工程と、
を有することを特徴とした半導体装置の作製方法を提供するものである。
【００１８】
また、前記平坦化する工程は、前記複数の電極の表面の突起物を除去し、且つ、前記複数の電極の境界部を前記第２の層間絶縁膜で埋め込む工程であることを特徴とした半導体装置の作製方法を提供するものである。
【００１９】
また、本発明の他の構成は、
第１の層間絶縁膜上に複数の電極を形成する工程と、
前記複数の電極を覆う第２の層間絶縁膜を形成する工程と、
前記複数の電極の表面および前記第２の層間絶縁膜の表面を両表面が同一平面をなす様に平坦化し、前記複数の電極の境界部を前記絶縁膜で埋め込む工程と、
前記複数の電極を加熱処理して、前記複数の電極の表面に突起物を形成する工程と、
前記複数の画素電極の表面の突起物を除去して平坦化する工程と、
を有することを特徴とした半導体装置の作製方法である。
【００２０】
本発明における電極の加熱処理温度及びその処理時間は、画素電極形成後の加熱処理温度及びその処理時間を考慮して、決定する。
ただし、薄膜トランジスタの特性に影響を与えない範囲の温度であればよいことは、言うまでもない。
高温での処理時間は、基板貼り合わせ時の熱プレス（１６０℃で３時間）が最長であり、最高加熱温度は配向膜の焼成時の１８０℃（１時間）である。
また、図１０から、高温処理になるにつれて反射率が下がり、２５０℃付近から反射率が一定の値になり、３００℃付近では、ヒロック発生がストップしていることが読み取れる。
【００２１】
よって、本発明における電極の加熱処理温度及びその処理時間は、１６０℃〜３００℃の温度で加熱したまま１〜５時間またはそれ以上保持して、ヒロックやウィスカーを十分発生させることが望ましい。
【００２２】
本発明における複数の電極はアルミニウムを主成分とする材料からなることが望ましい。
【００２３】
また、本発明におけるヒロックやウィスカーを除去し、平坦化する工程は機械的な研磨により行われることが望ましい。
【００２４】
上記加熱処理によって発生させたヒロックやウィスカーをＣＭＰ技術で代表される機械研磨により除去することで、反射率が高く、且つ、平坦な画素電極を有する、画質の良好な反射型液晶表示装置を得ることができる。
【００２５】
画素電極形成後の最高加熱温度である１８０℃（１時間）で加熱処理し、ヒロックを十分発生させて、機械研磨により除去することで、少なくとも画素電極研磨後、加熱処理によるヒロックは殆ど発生せず、反射率低下を防ぐことができる。
【００２６】
また、本発明においては、なるべく薄膜トランジスタの特性に影響を与えないように１６０℃以下の低い温度で加熱処理しヒロックを発生させた後、ＣＭＰ技術で代表される機械研磨によりヒロックを除去したとしても、従来と比べて反射率が高い平坦な画素電極を得ることができる。
【００２７】
加えて、本発明の他の効果として、加熱処理してヒロックやウィスカーを形成することで、電極膜の内部応力を緩和し、金属を焼き鈍した場合と同じ効果を得ることができる。
焼き鈍しとは、金属、合金、ガラスを軟化したり、冷間加工性を賦与する目的で熱処理し、冷却することにより、内部応力を除去して材質を耐脆性にすることである。
この効果を十分発揮させるためには、２５０℃以上の高い温度で加熱処理して、徹底的にヒロックを発生させることが望ましい。そうすることで、画素電極の内部応力を完全に除去して、良好な耐脆性を有する画素電極を得ることができる。
【００２８】
このように、本発明によれば、光反射率が高く、高い耐脆性を有する画素電極を得ることができ、より表示画面の信頼性及び画質向上をはかることができた。
【００２９】
【実施例】
〔実施例１〕
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
本実施例では本発明を利用して反射型ＬＣＤの画素マトリクス回路を作製する工程例を図１〜３を用いて説明する。なお、本発明は画素の平坦化に関する技術であるため、ＴＦＴ構造自体は本実施例に限定されるものではない。
【００３０】
まず、絶縁表面を有する基板１０１、本実施例ではガラス基板上に下地膜として酸化珪素膜（図示せず）を形成する。基板１０１の上には結晶性珪素膜でなる活性層１０２〜１０４を形成する。なお、本実施例では３つのＴＦＴのみ記載することになるが実際には１００万個以上のＴＦＴが画素マトリクス回路内に形成される。
【００３１】
本実施例では非晶質珪素膜を熱結晶化させて結晶性珪素膜を得ている。そして、その結晶性珪素膜を通常にフォトリソ工程でパターニングして活性層１０２〜１０４を得る。なお、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加している。この技術については特開平7-130652号公報に詳細に記載されている。
【００３２】
次に、ゲイト絶縁膜１０５として150 nmの厚さの酸化珪素膜を形成し、その上に0.2wt%のスカンジウムを含有させたアルミニウム膜（図示せず）を成膜し、パターニングによりゲイト電極の原型となる島状パターンを形成する。
【００３３】
まず、上記島状パターン上にパターニングで使用したレジストマスクを残したまま、３％のシュウ酸水溶液中で陽極酸化を行う。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。こうして、多孔質状の陽極酸化膜１０６〜１０８が形成される。
【００３４】
その後、レジストマスクを除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行う。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な陽極酸化膜１０９〜１１１が形成される。
【００３５】
そして、上記工程によってゲイト電極１１２〜１１４が画定する。なお、画素マトリクス回路ではゲイト電極の形成と同時に１ライン毎に各ゲイト電極を接続するゲイト線も形成されている。（図１（Ａ））
【００３６】
次に、ゲイト電極１１２〜１１４をマスクとしてゲイト絶縁膜１０５をエッチングする。エッチングはＣＦ４ ガスを用いたドライエッチング法により行う。これにより１１５〜１１７で示される様な形状のゲイト絶縁膜が形成される。
【００３７】
そして、この状態で一導電性を付与する不純物イオンをイオン注入法またはプラズマドーピング法により添加する。この場合、画素マトリクス回路をＮ型ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦＴで構成するならばＢ（ボロン）イオンを添加すれば良い。
【００３８】
なお、上記不純物イオンの添加工程は２度に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で行い、ゲイト絶縁膜１１５〜１１７の端部（突出部）の下に不純物イオンのピークがくる様に調節する。そして、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲイト絶縁膜１１５〜１１７の端部（突出部）の下には不純物イオンが添加されない様に調節する。
【００３９】
こうしてＴＦＴのソース領域１１８〜１２０、ドレイン領域１２１〜１２３、低濃度不純物領域（ＬＤＤ領域とも呼ばれる）１２４〜１２６、チャネル形成領域１２７〜１２９が形成される。（図１（Ｂ））
【００４０】
この時、ソース／ドレイン領域は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域はＴＦＴの性能に合わせて最適化を行う必要がある。また、不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行う。
【００４１】
次に、層間絶縁層１３０として酸化珪素膜を 400nmの厚さに形成し、その上にソース電極１３１〜１３３、ドレイン電極１３４〜１３６を形成する。（図１（Ｃ））
【００４２】
次に、第１の層間絶縁膜２３７として酸化珪素膜を 0.5〜1 μｍの厚さに形成する。本実施例での第１の層間絶縁膜は、絶縁性を有する膜の積層膜であってもよく、絶縁性を有する膜または積層膜であれば特に限定されない。
なお、高密度プラズマソース等を利用して緻密な酸化珪素膜を形成すると、後のＣＭＰ研磨の際の平坦度が向上するので好ましい。また、第１の層間絶縁膜２３７として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
【００４３】
こうして、平坦な第１の層間絶縁膜２３７を形成する。さらに、平坦化処理工程を行ってもよい。（図２（Ａ））
【００４４】
次に、 1wt% のチタンを添加したアルミニウム膜を 100nmの厚さに成膜し、パターニングにより画素電極２３８〜２４０を形成する。勿論、他の金属材料を用いても構わない。（図２（Ｂ））
【００４５】
次に、画素電極の加熱処理を行う。電極の加熱処理温度及びその処理時間は、１８０℃の温度で加熱したまま１時間保持して、ヒロックやウィスカーを発生させる。
本実施例では１８０℃で１時間保持したが、１６０℃〜３００℃の温度で１時間以上好ましくは１〜５時間の熱処理を施すのであれば特に限定されない。この熱処理により、十分突起物が発生する。
第１の層間絶縁膜として有機樹脂膜を用いる場合は、この熱処理の温度を樹脂膜が変質または融解する温度以下とすることはいうまでもない。
【００４６】
こうして図３（Ａ）に示す状態が得られる。図中にも示したが、前記加熱処理により、画素電極表面に突起物３５０が生じる。この突起物（ヒロックやウィスカー）を除去するために、後の工程でＣＭＰ研磨工程を行う。
【００４７】
上記加熱処理により突起物を形成した後にＣＭＰ研磨工程を施した段階において、画素マトリクス回路を完成させた構成としてもよい。しかし、本実施例では、絶縁層を積層した後、ＣＭＰ研磨工程を行い、画素電極２３８〜２４０の隙間に絶縁層を埋め込む構成とした。
【００４８】
画素電極２３８〜２４０を覆って第２の層間絶縁膜３４１を形成する。 本実施例での第２の層間絶縁膜は、絶縁性を有する膜の積層膜であってもよく、絶縁性を有する膜または積層膜であれば特に限定されない。
また、第２の層間絶縁膜３４１として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
なお、本実施例の様にソース配線２３１〜２３３上に境界部が形成される様に画素電極を形成すると、ソース配線２３１〜２３３がブラックマスクとして機能するので、絶縁層３４１が透光性であっても構わない。
【００４９】
しかしながら、より確実な遮光機能を確保するために、第２の層間絶縁膜３４１としては黒色顔料またはカーボンを分散させた有機性樹脂膜（ＰＳＧ等の溶液塗布系酸化珪素膜でも良い）等の様に遮光性を有する層間絶縁膜を用いることが望ましい。こうすることでソース配線が細くなった場合や斜め方向からの光に対しても確実な遮光機能を果たすことができる。
【００５０】
また、使用する液晶材料よりもできるだけ比誘電率の低い材料を用いることで、画素電極間における横方向電界の形成を抑制することもできる。
【００５１】
こうして図３（Ｂ）に示す状態が得られる。図３（Ｂ）に示す状態が得られたら、ＣＭＰ研磨工程を行い、画素電極２３８〜２４０の隙間に埋め込まれた埋め込み絶縁層３４２〜３４４を形成する。この時、画素電極２３８〜２４０の表面と埋め込み絶縁層３４２〜３４４の表面とがほぼ一致するので、優れた平坦面を得ることができる。（図３（Ｃ））このＣＭＰ研磨工程では、電極側面に生じた突起物を除去することはできないため、隣合う電極とショートが起きない程度にヒロックを発生させるように加熱処理温度を調節することが望ましい。
【００５２】
画素電極はマトリクス状に配置され、その隙間（境界部）が埋め込み絶縁層３４２〜３４４で埋め込まれる。従って、埋め込み絶縁層３４２〜３４４はそれぞれ符号を付けてあるが、実際にはマトリクス状に一体化している。
【００５３】
以上の様にして、画素マトリクス回路が完成する。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００５４】
第１の基板が完成したら、透光性基板４４５に対向電極４４６を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層４４７を挟持する。こうして図４に示す様な反射型ＬＣＤが完成する。
【００５５】
なお、このセル組み工程は公知の方法に従って行えば良い。また、液晶層に二色性色素を分散させたり、対向基板にカラーフィルターを設けたりすることも可能である。その様な液晶層の種類、カラーフィルターの有無等はどの様なモードで液晶を駆動するかによって変化するので実施者が適宜決定すれば良い。
【００５６】
〔実施例２〕
実施例１においては、画素電極形成後に、加熱処理を行っているので、画素電極側面に突起物が形成されていたが、本実施例においては、電極側面に突起物が形成されにくい構成とした。
【００５７】
実施例１とは、画素電極２３８〜２４０を形成する工程まで全く同じである。
【００５８】
そして、画素電極２３８〜２４０を覆って第２の層間絶縁膜２４１を形成する。本実施例での第２の層間絶縁膜は、絶縁性を有する膜の積層膜であってもよく、絶縁性を有する膜または積層膜であれば特に限定されない。
また、第２の層間絶縁膜２４１として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
なお、本実施例の様にソース配線２３１〜２３３上に境界部が形成される様に画素電極を形成すると、ソース配線２３１〜２３３がブラックマスクとして機能するので、第２の層間絶縁膜２４１が透光性であっても構わない。
【００５９】
しかしながら、より確実な遮光機能を確保するために、第２の層間絶縁膜２４１としては黒色顔料またはカーボンを分散させた有機性樹脂膜（ＰＳＧ等の溶液塗布系酸化珪素膜でも良い）等の様に遮光性を有する第２の層間絶縁膜を用いることが望ましい。こうすることでソース配線が細くなった場合や斜め方向からの光に対しても確実な遮光機能を果たすことができる。
【００６０】
また、使用する液晶材料よりもできるだけ比誘電率の低い材料を用いることで、画素電極間における横方向電界の形成を抑制することもできる。
【００６１】
こうして図５（Ｂ）に示す状態が得られる。図５（Ｂ）に示す状態が得られたら、第１のＣＭＰ研磨工程を行い、画素電極２３８〜２４０の隙間に埋め込まれた埋め込み絶縁層３４２〜３４４を形成する。この時、画素電極３３８〜３４０の表面と埋め込み絶縁層３４２〜３４４の表面とがほぼ一致するので、優れた平坦面を得ることができる。（図６（Ａ））
【００６２】
画素電極はマトリクス状に配置され、その隙間（境界部）が埋め込み絶縁層３４２〜３４４で埋め込まれる。従って、埋め込み絶縁層２４２〜２４４はそれぞれ符号を付けてあるが、実際にはマトリクス状に一体化している。
【００６３】
次に、画素電極の加熱処理を行う。電極の加熱処理温度及びその処理時間は、１８０℃の温度で１時間保持して、ヒロックやウィスカーを発生させる。
実施例１とは異なり、埋め込み絶縁層が存在しているので、電極側面にはほとんど突起物は生じず、加熱処理温度が高くても電極間ショートは起きない。
本実施例では１８０℃で１時間保持したが、１６０℃〜３００℃の温度で１時間、好ましくは１〜〜５時間の熱処理を行うのであれば特に限定されない。この熱処理により、十分突起物が発生する。
第１の層間絶縁膜として有機樹脂膜を用いる場合は、この熱処理の温度を樹脂膜が変質または融解する温度以下とすることはいうまでもない。
【００６４】
こうして図６（Ｂ）に示す状態が得られる。図中にも示したが、前記加熱処理により、画素電極表面に突起物３５０が生じる。この突起物（ヒロックやウィスカー）を除去するために、２回目のＣＭＰ研磨工程を行う。（図６（Ｃ））
この後、平坦化膜または保護膜をさらに積層した構成としてもよい。
【００６５】
以上の様にして、画素マトリクス回路が完成する。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００６６】
第１の基板が完成したら、透光性基板４４５に対向電極４４６を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層４４７を挟持する。こうして図７に示す様な反射型ＬＣＤが完成する。
【００６７】
〔実施例３〕
本実施例では、アクティブマトリクス駆動を行うための半導体素子として、実施例１で示したＴＦＴとは異なる構造のＴＦＴを利用する場合の例について説明する。
【００６８】
実施例１では代表的なトップゲイト型ＴＦＴであるコプレナー型ＴＦＴを一例として記載したが、ボトムゲイト型ＴＦＴであっても構わない。図８に示すのはボトムゲイト型ＴＦＴの代表例である逆スタガ型ＴＦＴを用いた例である。
【００６９】
図８において、５０１はガラス基板、５０２、５０３はゲイト電極、５０４はゲイト絶縁膜、５０５、５０６は活性層である。活性層５０５、５０６は意図的に不純物を添加しない珪素膜で構成される。
【００７０】
また、５０７、５０８はソース電極、５０９、５１０はドレイン電極であり、５１１、５１２はチャネルストッパー（またはエッチングストッパー）となる窒化珪素膜である。即ち、活性層５０５、５０６のうち、チャネルストッパー５１１、５１２の下に位置する領域が実質的にチャネル形成領域として機能する。
【００７１】
以上までが逆スタガ型ＴＦＴの基本構造である。本実施例では、この様な逆スタガ型を有機性樹脂膜でなる層間絶縁膜５１３で覆って平坦化し、その上に画素電極５１４、５１５を形成する構成とする。また、画素電極間の隙間は埋め込み絶縁層５１６、５１７によって埋め込まれる。勿論、本発明の加熱処理を施し、突起物（ヒロックやウィスカー）を発生させる。その後、突起物を除去し、画素電極を平坦化する。
【００７２】
〔実施例４〕
また、次に本発明の半導体素子として絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）を形成した場合の例について説明する。なお、ＩＧＦＥＴはＭＯＳＦＥＴとも呼ばれ、シリコンウェハー上に形成されたトランジスタを指す。
【００７３】
図９において、６０１はガラス基板、６０２、６０３はソース領域、６０４、６０５はドレイン領域である。ソース／ドレイン領域はイオン注入で不純物を添加し、熱拡散させることで形成できる。なお、６０６は素子分離用の酸化物であり、通常のＬＯＣＯＳ技術を用いて形成できる。
【００７４】
次に、６０７はゲイト絶縁膜、６０８、６０９はゲイト電極、６１０は第１の層間絶縁膜、６１１、６１２はソース電極、６１３、６１４はドレイン電極である。その上を第２の層間絶縁膜６１５で平坦化し、その平坦面上に画素電極６１６、６１７を形成する。画素電極間の隙間は本発明を利用して埋め込み絶縁層６１８、６１９によって埋め込まれる。勿論、本発明の加熱処理を施し、突起物（ヒロックやウィスカー）を発生させる。その後、突起物を除去し、画素電極を平坦化する。
【００７５】
なお、本実施例で示したＩＧＦＥＴ、トップゲイト型またはボトムゲイト型ＴＦＴ以外にも、薄膜ダイオード、ＭＩＭ素子、バリスタ素子等を用いたアクティブマトリクスディスプレイに対しても本発明は適用できる。
【００７６】
特に、反射型液晶ＬＣＤは半導体素子上を平坦化してその上に画素電極を形成することで、画素面積を最大限に活用できる利点を有する。本発明はその利点をさらに効果的に利用する上で有効な技術である。そのため、本発明を利用した反射型ＬＣＤは高い解像度と高い開口率を実現することができる。
【発明の効果】
このように、本発明によれば、画素電極を形成し、画素電極研磨後の加熱処理（セル組み工程等）における最高加熱温度で加熱処理し、故意にヒロックを発生させて、その上に層間絶縁膜を形成し、機械研磨により突起物を除去するとともに、層間絶縁膜と画素電極を平坦化することで、画素電極研磨後の加熱処理（セル組み工程等）によるヒロックの発生を防止することができる。
【００７７】
加えて、本発明の他の効果として、画素電極を加熱処理してヒロックやウィスカーを形成することで、電極膜の内部応力を除去し、金属を焼き鈍した場合と同じ効果（材質を耐脆性にすること）を得ることができる。
【００７８】
このように、本発明によれば、光反射率が高く、高い耐脆性を有する画素電極を得ることができ、より表示画面の信頼性及び画質向上をはかることができる。
【図面の簡単な説明】
【図１】 反射型ＬＣＤの作製工程を示す図
【図２】 反射型ＬＣＤの作製工程を示す図
【図３】 反射型ＬＣＤの作製工程を示す図
【図４】 反射型ＬＣＤ装置を示す図
【図５】 実施例２における反射型ＬＣＤの作製工程を示す図
【図６】 実施例２における反射型ＬＣＤの作製工程を示す図
【図７】 実施例２における反射型ＬＣＤ装置を示す図
【図８】 ボトムゲイト型ＴＦＴの作製工程を示す図
【図９】 ＩＧＦＥＴの作製工程を示す図
【図１０】 光反射率 ベーク温度依存性を示す図
【符号の説明】
１０１ 基板
１０２〜１０４ 活性層
１０５ ゲイト絶縁膜
１０６〜１０８ 多孔質状の陽極酸化膜
１０９〜１１１ 緻密な陽極酸化膜
１１２〜１１４ ゲイト電極
１１５〜１１７ ゲイト絶縁膜
１１８〜１２０ ソ ス領域
１２１〜１２３ ドレイン領域
１２４〜１２６ ＬＤＤ領域
１２７〜１２９ チャネル領域
１３０ 層間絶縁層
１３１〜１３３ ソース電極
１３４〜１３６ ドレイン電極
２３７ 第１の層間絶縁膜
２３８〜２４０ 画素電極
２４１ 第２の層間絶縁膜
３４１ 第２の層間絶縁膜
３４２〜３４４ 埋め込み絶縁層
３５０ 突起物（ウィスカーやヒロック）
４４５ 透光性基板
４４６ 対向電極
４４７ 液晶層
５０１ ガラス基板
５０２、５０３ ゲイト電極
５０４ ゲイト絶縁膜
５０５、５０６ 活性層
５０７、５０８ ソース電極
５０９、５１０ ドレイン電極
５１１、５１２ チャネルストッパー（またはエッチングストッパー）
５１３ 層間絶縁膜
５１４、５１５ 画素電極
５１６、５１７ 埋め込み絶縁層
６０１ ガラス基板
６０２、６０３ ソース領域
６０４、６０５ ドレイン領域
６０６ 素子分離用の酸化物
６０７ ゲイト絶縁膜
６０８、６０９ ゲイト電極
６１０ 第１の層間絶縁膜
６１１、６１２ ソース電極
６１３、６１４ ドレイン電極
６１５ 第２の層間絶縁膜
６１６、６１７ 画素電極
６１８、６１９ 埋め込み絶縁層
Claims (5)
- マトリクス状に形成された複数の半導体素子及び前記複数の半導体素子の各々に接続され、アルミニウムを主成分とする材料からなる複数の画素電極を有する基板と、
前記基板上に保持された液晶層とを有する半導体装置の作製方法であって、
第１の層間絶縁膜上に前記複数の画素電極を形成し、
前記複数の画素電極を加熱処理して、前記複数の画素電極の表面に突起物を形成し、
前記第１の層間絶縁膜上及び前記突起物が形成された前記複数の画素電極上に遮光性を有する第２の層間絶縁膜を形成し、
前記複数の画素電極の表面と前記第２の層間絶縁膜の表面とが同一表面をなすように、前記突起物が形成された前記複数の画素電極及び前記第２の層間絶縁膜を平坦化することを特徴とした半導体装置の作製方法。 - 請求項１に記載の半導体装置の作製方法において、遮光性を有する前記第２の層間絶縁膜は、黒色顔料またはカーボンを分散させた有機性樹脂膜であることを特徴とする半導体装置の作製方法。
- 請求項１に記載の半導体装置の作製方法において、遮光性を有する前記第２の層間絶縁膜は、ＰＳＧの溶液塗布系酸化珪素膜であることを特徴とする半導体装置の作製方法。
- 前記加熱処理の温度が１６０〜３００℃の範囲である請求項１乃至請求項３のいずれか一項に記載の半導体装置の作製方法。
- 請求項１乃至請求項４のいずれか一項に記載の半導体装置の作製方法において、前記平坦化は機械的な研磨により行われることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002233827A JP3927094B2 (ja) | 2002-08-09 | 2002-08-09 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002233827A JP3927094B2 (ja) | 2002-08-09 | 2002-08-09 | 半導体装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20534497A Division JP3390633B2 (ja) | 1997-07-14 | 1997-07-14 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142498A JP2003142498A (ja) | 2003-05-16 |
| JP3927094B2 true JP3927094B2 (ja) | 2007-06-06 |
Family
ID=19196338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002233827A Expired - Fee Related JP3927094B2 (ja) | 2002-08-09 | 2002-08-09 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3927094B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372145C (zh) * | 2003-09-01 | 2008-02-27 | 友达光电股份有限公司 | 有机发光元件的制造方法及其结构 |
| TWI387831B (zh) * | 2009-02-24 | 2013-03-01 | Prime View Int Co Ltd | 反射式顯示裝置 |
| JP2012220507A (ja) * | 2011-04-04 | 2012-11-12 | Jvc Kenwood Corp | 液晶表示装置及びその製造方法 |
-
2002
- 2002-08-09 JP JP2002233827A patent/JP3927094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003142498A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3390633B2 (ja) | 半導体装置の作製方法 | |
| US6927809B2 (en) | Active matrix substrate and display device | |
| KR100398293B1 (ko) | 활성매트릭스액정디스플레이및이의제조방법 | |
| JP3788649B2 (ja) | 液晶表示装置 | |
| US8687157B2 (en) | Liquid crystal display device | |
| US6888160B1 (en) | Semiconductor device and fabrication method thereof | |
| JPH09236825A (ja) | 液晶表示装置およびその作製方法 | |
| JP4021014B2 (ja) | 液晶表示パネル及び薄膜トランジスタアレイ基板 | |
| JPH10153793A (ja) | 液晶表示装置 | |
| JP3927094B2 (ja) | 半導体装置の作製方法 | |
| JP3374717B2 (ja) | 液晶表示パネルの製造方法 | |
| JP3602279B2 (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| TW200422748A (en) | Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus | |
| JP3892217B2 (ja) | 半導体装置の作製方法 | |
| JP4148239B2 (ja) | 液晶表示パネル | |
| JPH0689905A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| JP4434262B2 (ja) | 液晶表示パネル | |
| JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JPH07176748A (ja) | 液晶表示装置の製造方法 | |
| JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
| JP4202091B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
| JPH11101989A (ja) | 液晶表示パネル | |
| KR100343077B1 (ko) | 배선간쇼트회로방지기능을갖는액정표시장치및그제조방법 | |
| JP3780653B2 (ja) | 液晶表示パネルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |