JP3907022B2 - 半導体素子のコンタクトプラグ形成方法 - Google Patents
半導体素子のコンタクトプラグ形成方法 Download PDFInfo
- Publication number
- JP3907022B2 JP3907022B2 JP31195697A JP31195697A JP3907022B2 JP 3907022 B2 JP3907022 B2 JP 3907022B2 JP 31195697 A JP31195697 A JP 31195697A JP 31195697 A JP31195697 A JP 31195697A JP 3907022 B2 JP3907022 B2 JP 3907022B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- forming
- polishing
- contact plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 109
- 238000000034 method Methods 0.000 title claims description 89
- 239000010410 layer Substances 0.000 claims description 333
- 238000005498 polishing Methods 0.000 claims description 104
- 239000000463 material Substances 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 21
- 239000000126 substance Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 16
- 230000002378 acidificating effect Effects 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- -1 aluminum copper silicon Chemical compound 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 8
- 229910004541 SiN Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 229910020177 SiOF Inorganic materials 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 239000005749 Copper compound Substances 0.000 claims description 6
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 4
- 230000000994 depressogenic effect Effects 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 26
- 239000011229 interlayer Substances 0.000 description 11
- 238000009413 insulation Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000005201 scrubbing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法に係り、特により単純な工程で配線層上にコンタクトプラグを形成するコンタクトプラグ形成方法に関するものである。
【０００２】
【従来の技術】
半導体素子において、配線層は信号を伝達する役割をし、下部配線層と上部配線層とを連結するため下部配線層と上部配線層との間にコンタクトプラグを形成する。
図１ａ乃至図１ｄは、従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。図面参照番号1は半導体基板を、3は層間絶縁層を、5は配線層を、7，7aは絶縁層を、8はコンタクトホールを、9，9aは障壁層を、11，11aは物質層を各々表す。
【０００３】
図１ａを参照すると、層間絶縁層3が形成された半導体基板1の上に、金属、例えばアルミニウムAlを蒸着した後パターニングして配線層5を形成する。前記配線層5が形成された半導体基板1の上に絶縁物質を蒸着して絶縁層7を形成する工程を進行する。前記絶縁層7は、前記配線層5の厚さにより平坦に形成されず段差が現れる。
【０００４】
図１ｂを参照すると、化学機械的研磨(CMP)方法で前記絶縁層7を平坦化する。この時、前記研磨時間を調節して一定の厚さの平坦化された絶縁層7aを形成する。次いで、前記研磨工程から発生したパチクルを除去するためにスピンスクラビングのような洗浄工程を進行する。
図１ｃを参照すると、フォトエッチング方法を利用して、前記配線層5の表面が露出されるように前記絶縁層7aをエッチングしてコンタクトホール8を形成し、前記コンタクトホール8が形成された半導体基板1の上にチタンTiと窒化チタンTiNを順次に蒸着して、窒化チタン/チタン(TiN/Ti)構造の障壁層9を形成する。次いで、前記障壁層9が形成された半導体基板1の全面にタングステン(W)を蒸着して、物質層11を形成する。
【０００５】
図１ｄを参照すると、前記平坦化された絶縁層7bが現れるまで、化学機械的研磨(CMP)方法で前記物質層11と障壁層9とを除去する。前記化学機械的研磨工程では、前記物質層11/障壁層9と前記絶縁層7bの研磨率が1:1の研磨剤を使用することによって、前記コンタクトホール8の内に物質層11a/障壁層9aよりなるコンタクトプラグが形成される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記研磨工程時に前記絶縁層7bが研磨阻止層としての役割を効率的に果たさないため、研磨工程を正確に停止させることが難しく、また前記研磨工程から発生したパーチクルを除去するために、洗浄工程を追加して進行させなければならない。即ち、前記のようなコンタクトプラグ形成方法は、化学機械的研磨装置及び洗浄装置での研磨及び洗浄工程を繰り返し進行しなければならないので、工程が複雑になる短所がある。
【０００７】
本発明の目的は、上記課題を解決し、配線層の上により簡単にコンタクトプラグを形成するコンタクトプラグ形成方法を提供することにある。
【０００８】
【発明を解決するための手段】
この課題を解決するために、本発明の１つの実施の形態によると、まず半導体基板の上に導電性物質を蒸着した後、パターニングして配線層を形成する。前記配線層が形成された半導体基板の上に絶縁物質を蒸着して絶縁層を形成する。前記配線層の表面が露出されるように前記絶縁層をエッチングして、コンタクトホールを形成する。前記半導体基板の全面に、低抵抗金属、これを含む化合物及び多結晶シリコンの中のいずれか１つを蒸着して、物質層を形成する。前記絶縁層の表面が露出されるように酸性研磨剤を使用して前記物質層を研磨した後に、前記使用した酸性研磨剤を除去するために洗浄する。更に、連続して(In-Situ)に塩基性研磨剤を使用して前記絶縁層を研磨して平坦化された絶縁層を形成する。
【０００９】
本発明の他の実施の形態では、半導体基板の上に導電性物質を蒸着した後、パターニングして配線層を形成する。前記配線層が形成された半導体基板の上に第１絶縁物質を蒸着して、第１絶縁層を形成する。前記第１絶縁層の陥没した部分を充填する第２絶縁層を形成する。前記第１絶縁層と第２絶縁層とが形成された半導体基板の上に、第３絶縁層を形成する。前記配線層の表面が露出されるように前記第３絶縁層と第１絶縁層をエッチングして、コンタクトホールを形成する。前記半導体基板の全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコンの中のいずれか１つを蒸着して、物質層を形成する。前記第３絶縁層の表面が露出されるように酸性研磨剤を使用して前記物質層を研磨した後に、前記使用した酸性研磨剤を除去するために洗浄する。更に、連続して(In-Situ)塩基性研磨剤を使用して前記第３絶縁層を研磨して平坦化された第３絶縁層を形成する。
【００１０】
前記配線層を形成する時に、前記配線層の間にダミーパターンをさらに形成することによって、前記配線層の上に前記第３絶縁層をさらに平坦に形成できる。
従って、本発明による半導体素子のコンタクトプラグ形成方法は、絶縁層とコンタクトプラグを形成するための物質層が同一の研磨装置で連続して(In-situ)研磨されることによって工程が単純化される。
【００１１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態に対して詳細に説明する。
＜第１の実施の形態＞
図２ａ乃至図２ｄは、本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【００１２】
図面の参照番号31は半導体基板を、33は層間絶縁層を、35は配線層を、37，37a，37bは絶縁層を、38はコンタクトホールを、39，39a，39a'，39b，39cは障壁層を、41，41a，41a'，41b，41cは物質層を各々示す。
図２ａを参照すると、層間絶縁層33が形成された半導体基板31上に導電性物質を蒸着した後、パターニングして配線層35を形成する工程と、前記配線層35が形成された半導体基板31上に絶縁物質を蒸着して絶縁層37を形成する工程と、フォトエッチング方法を利用して前記配線層35の表面が露出されるように前記絶縁層をエッチングして、コンタクトホール38を形成する工程と、前記コンタクトホール38が形成された半導体基板31上に障壁層39を形成する工程と、前記障壁層39が形成された半導体基板31の全面に低抵抗金属、これを含んだ化合物及び多結晶シリコンの中いずれか１つを蒸着して、物質層41を形成する工程とを順次に進行する。
【００１３】
前記配線層35は、金属、例えばアルミニウムAlを使用して形成する。前記絶縁層37は、SiO2、USG、BPSG、PSG、SiOF、SiN、SiON、SOG、流動性酸化膜及び絶縁性ポリマーの中いずれか１つを使用した単一層、そして前記単一層を組合せた複数層の中のいずれか１つで形成する。前記絶縁層37は、低圧化学気相層着、プラズマ及びスピンコーティングの中いずれか１つの方法で形成する。前記障壁層39は、チタン上にチタンナイトライド(TiN)を蒸着してTiN/Ti構造で形成するが、それ以外に、耐火金属のチタン、チタンナイトライド及びタングステンナイトライド(WNx)を使用して単一層、またはこれを組合せた複数層で形成できる。前記物質層41は、タングステン、アルミニウム、銅、多結晶シリコン、タングステンシリコン化合物、アルミニウム銅化合物、アルミニウム銅珪素化合物の中でいずれか１つで形成する。
【００１４】
図２ｂを参照すると、前記絶縁層37が現れるまで化学機械的研磨方法(CMP)で前記物質層41/障壁層39を除去する。前記CMP工程は、２枚以上の研磨板を具備する研磨装置のある研磨板で、前記物質層41の研磨率が前記絶縁層37の研磨率より大きい研磨剤を使用して進行する。その結果、前記コンタクトホール38は物質層41a/障壁層39aで埋められたまま、前記コンタクトホール38の間では前記物質層41/障壁層39が完全に除去されないで、物質層41a'/障壁層39a'として残る。
【００１５】
図２ｃを参照すると、前記物質層41a/障壁層39aを過研磨して、前記絶縁層37の一部と前記残留物の物質層41a'/障壁層39a'を除去して、ポリシングされた絶縁層37b、物質層41b及び障壁層39bを形成する。前記研磨工程は、２枚以上の研磨板を具備した化学機械的研磨装置の中の１枚の研磨板で、前記物質層41の研磨率が前記絶縁層37の研磨率より大きい研磨剤を使用して進行する。
【００１６】
図２ｄを参照すると、前記絶縁層37bを化学機械的研磨方法で平坦化し、平坦化された絶縁層37cを形成する。前記研磨工程は、前記図２ｃの研磨装置の中の他の研磨板で、前記絶縁層37bの研磨率が前記物質層41bの研磨率より大きい研磨剤を使用して進行するが、その結果、前記コンタクトホール38内の物質層41c/障壁層39c構造のコンタクトプラグと平坦化された絶縁層37cとが得られる。この時、研磨時間を調節して物質層41c/障壁層39c構造のコンタクトプラグを一定の厚さで形成する。
【００１７】
次いで、前記研磨工程中に発生したパチクルを除去するために、前記半導体基板31を脱イオン水(DI Water)を使用して洗浄する工程を進行する。これは、前記研磨装置の中の洗浄専用研磨布が付着された研磨板で進行できる。
従って、前記図２ｃ及び図２ｄの前記研磨工程は同一のCMP装置で連続して(In-Situ)進行できるので、工程が単純になる。
【００１８】
また、前記絶縁層37bを平坦化する前にも洗浄工程を進行してもよい。
その理由は次の通りである。 一般的に、前記物質層41/障壁層39を研磨する時に使用する研磨剤は酸性で、前記絶縁層37aを研磨する時に使用する研磨剤は塩基性である。従って、前記物質層41/障壁層39を研磨した後に絶縁層37bを研磨するために半導体基板31を他の研磨板に移すと、pH変化によって前記半導体基板31上に研磨粒子が凝集する現象が現れるので、前記物質層41/障壁層39を研磨した後には必ず洗浄工程を進行しなければならない。
【００１９】
＜第２の実施の形態＞
図３ａ乃至図３ｄは、本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために図示した断面図である。
図面参照番号51は半導体基板を、53は層間絶縁層を、55aは配線層を、55bはダミーパターンを、57，57a，57bは絶縁層を、58はコンタクトホールを、59，59a，59a′，59b，59cは障壁層を、61，61a，61a′，61b，61cは物質層を各々示す。
【００２０】
図３ａを参照すると、層間絶縁層53が形成された半導体基板51上に導電性物質を蒸着した後、パターニングして配線層55aとダミーパターン55bとを形成する工程と、前記配線層55aとダミーパターン55bとが形成された半導体基板51上に絶縁物質を蒸着して、絶縁層57を形成する工程と、フォトエッチング方法を利用して、前記配線層55aの表面が露出されるように前記絶縁層をエッチングして、コンタクトホール58を形成する工程と、前記コンタクトホール58が形成された半導体基板51の上に障壁層59を形成する工程と、前記障壁層59が形成された半導体基板51の全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコンの中いずれか１つを蒸着して、物質層61を形成する工程とを順次に進行する。
【００２１】
前記配線層55aとダミーパターン55bとは、金属、例えばアルミニウムを使用して形成する。前記ダミーパターン55bは、前記配線層55aの間の距離が大きくて前記絶縁層57が平坦に蒸着されないことを改善するためで、前記配線層55aと接触しないように前記配線層55aと1〜1000μｍの間隔を持つように形成する。前記絶縁層57は、SiO2、USG、BPSG、PSG、SiOF、SiN、SiON、SOG、流動性酸化膜(Flowable Oxide)及び絶縁性ポリマーの中いずれか１つを使用した単一層、そして前記単一層を組合した複数層の中でいずれか１つで形成する。前記絶縁層57は、低圧化学気相層着、プラズマ及びスピンコーティング(spin coating)方法で形成する。前記障壁層59は、チタン上にチタンナイトライドを蒸着してTiN/Ti構造で形成するが、これは前記物質層61が前記絶縁層57に広がることを防止するためである。これ以外に、耐火金属のチタン、チタンナイトライド及びタングステンナイトライドを使用して単一層、またはこれを組合した複数層としても形成できる。前記物質層61は、タングステン、アルミニウム、銅、多結晶シリコン、タングステンシリコン化合物、アルミニウム銅化合物、アルミニウム銅珪素化合物の中いずれか１つを使用して形成する。
【００２２】
図３ｂ乃至図３ｄの工程は、前記第１の実施の形態の図２ｂ乃至図２ｄの工程と同様に進行する。
前記第２の実施の形態によると、ダミーパターン55bが前記絶縁層57の段差を多少減らすので、一層平坦度が改善された絶縁層57cを容易に得られる。
＜第３の実施の形態＞
図４ａ乃至図４ｇは、本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【００２３】
図面参照番号71は半導体基板を、73は層間絶縁層を、75a，95a，115aは配線層を、75b，95b，115bはダミーパターンを、77，77aは第１絶縁層を、79は第２絶縁層を、81，81aは第３絶縁層を、82はコンタクトホールを、83，83a，83b，103は第１障壁層を、85，85a，85bは第１物質層を、97は第４絶縁層を、99は第５絶縁層を、101は第６絶縁層を、103は第２障壁層を、そして105は第２物質層を各々示す。
【００２４】
図４ａを参照すると、層間絶縁層73が形成された半導体基板71上に導電性物質を蒸着した後、パターニングして配線層75aを形成する工程と、前記配線層75aが形成された半導体基板71上に絶縁物質を蒸着して、第１絶縁層77を形成する工程とを進行する。前記配線層75aは、金属、例えばアルミニウムを使用して形成する。前記配線層75aの間にダミーパターン75bが形成できるが、前記ダミーパターン75bは、前記配線層75aの間の距離が大きくて前記絶縁層77が平坦に蒸着されないことを改善するために、前記配線層75aと1〜1000μｍの間隔を持つよう形成する。前記第１絶縁層77は、SiO2、SiOF、SiN、SiON、USG及びBPSGの中いずれか１つを使用して、低圧化学気相層着及びプラズマの中いずれか１つの方法に形成する。
【００２５】
図４ｂを参照すると、前記第１絶縁層77上にSOGを蒸着した後、前記第１絶縁層77が現れるまでエッチバック(etch back)して、第２絶縁層79を形成する。前記エッチバック工程は、前記第１絶縁層77を平坦化するための工程として、化学機械的研磨後スピンスクラビング工程を進行する従来の方法に比べて工程が単純で費用が節減する長所がある。前記第２絶縁層79はSOG、流動性酸化膜及び絶縁性ポリマーの中いずれか１つを使用して形成する。
【００２６】
図４ｃを参照すると、前記第１絶縁層77と第２絶縁層79とが形成された半導体基板71上に第３絶縁層81を形成する。前記第３絶縁層81は、後続する研磨工程時に前記第２絶縁層79が露出されることを防止するためで、SiO2、SiOF、SiN、SiON、USG及びBPSG中いずれか１つを使用して、低圧化学気相層着及びプラズマ方法の中いずれか１つの方法で形成する。
【００２７】
図４ｄを参照すると、フォトエッチング方法を利用して、前記配線層75aの表面が露出されるように前記第３絶縁層81と第２絶縁層77をエッチングして、コンタクトホール82を形成する工程と、前記コンタクトホール82が形成された半導体基板71上に第１障壁層83を形成する工程と、前記第１障壁層83が形成された半導体基板71全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコンの中いずれか１つを蒸着して、第１物質層85を形成する工程とを順次に進行する。前記第１障壁層83は、チタン上にチタンナイトライドを蒸着して窒化チタン/チタン構造とする以外に、耐火金属のチタン、チタンナイトライド及びタングステンナイトライドを使用して単一層、またはこれを組合した複数層として形成できる。前記第１物質層85は、タングステン、アルミニウム、銅、多結晶シリコン、タングステンシリコン化合物、アルミニウム銅化合物、アルミニウム銅珪素化合物の中いずれか１つを使用して形成する。
【００２８】
図４ｅを参照すると、前記第３絶縁層81が現れるまで前記第１物質層85/第１障壁層83を化学機械的研磨方法(CMP)で除去する。前記CMP工程は、２個以上の研磨板を具備した研磨装置の中の１枚以上の研磨板で、前記第１物質層85の研磨率が前記第３絶縁層81の研磨率より大きい研磨剤を使用して進行する。
図４ｆを参照すると、連続して前記第３絶縁層81を研磨して平坦化された第３絶縁層81aを形成する。この時、前記研磨装置の中の他の１枚以上の研磨板で、前記第３絶縁層81の研磨率が前記第１物質層85bの研磨率より大きい研磨剤を使用して研磨するが、その結果、第１物質層85b/第１障壁層83b構造のコンタクトプラグとより平坦度が改善された第３絶縁層81aが得られる。
【００２９】
前記研磨時間を調節することによって、前記コンタクトプラグを望みの厚さに形成する。次いで、前記研磨工程によって前記半導体基板上に発生したパチクルを除去する洗浄工程が必要である。前記洗浄工程は前記研磨装置の中で洗浄専用研磨布が付着された研磨板により進行できる。
図４ｇを参照すると、前記プラグが形成された半導体基板71に前記図４ａ乃至図４ｆの工程を反復することで、前記半導体基板91上に多数の配線層(75a、95a、115a)を形成する。
【００３０】
以上、本発明はこれに限定されることなく、多くの変形が本発明の技術的思想内で当分野で通常の知識を有する人によって可能というのは明らかである。
【００３１】
【発明の効果】
以上述べたように、本発明によれば、半導体素子のコンタクトプラグの形成において、それぞれ独立の化学機械的研磨工程である酸性研磨剤を使用する物質層研磨工程と塩基性研磨剤を使用する絶縁層研磨工程を、２枚以上の研磨板を具備する１つの化学機械的研磨装置で異なる研磨板を使用して一連の工程として進行すると共に、前記物質層研磨工程において、物質層研磨後に前記使用した酸性研磨剤を除去するための洗浄を実施することで、前記１つの化学機械的研磨装置で酸性研磨剤を使用する研磨板から塩基性研磨剤を使用する研磨板に半導体基板を移すことによる pH 変化で発生する、研磨粒子の凝集現象を防ぎながら、工程が単純化できる。
【図面の簡単な説明】
【図１ａ】従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。
【図１ｂ】従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。
【図１ｃ】従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。
【図１ｄ】従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。
【図２ａ】本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【図２ｂ】本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【図２ｃ】本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【図２ｄ】本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【図３ａ】本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために示した断面図である。
【図３ｂ】本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために示した断面図である。
【図３ｃ】本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために示した断面図である。
【図３ｄ】本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために示した断面図である。
【図４ａ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｂ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｃ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｄ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｅ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｆ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｇ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【符号の説明】
31 半導体基板
33 層間絶縁層
35 配線層
37，37a，37b 絶縁層
38 コンタクトホール
39，39a，39a'，39b，39c 障壁層
41，41a，41a'，41b，41c 物質層
51 半導体基板
53 層間絶縁層
55a 配線層
55b ダミーパターン
57，57a，57b 絶縁層
58はコンタクトホール
59，59a，59a′，59b，59c 障壁層
61，61a，61a′，61b，61c 物質層
71 半導体基板
73 層間絶縁層
75a，95a，115a 配線層
75b，95b，115b ダミーパターン
77，77a 第１絶縁層
79 第２絶縁層
81，81a 第３絶縁層
82 コンタクトホール
83，83a，83b，103 第１障壁層
85，85a，85b 第１物質層
97 第４絶縁層
99 第５絶縁層
101 第６絶縁層
103 第２障壁層
105 第２物質層
【発明の属する技術分野】
本発明は半導体素子の製造方法に係り、特により単純な工程で配線層上にコンタクトプラグを形成するコンタクトプラグ形成方法に関するものである。
【０００２】
【従来の技術】
半導体素子において、配線層は信号を伝達する役割をし、下部配線層と上部配線層とを連結するため下部配線層と上部配線層との間にコンタクトプラグを形成する。
図１ａ乃至図１ｄは、従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。図面参照番号1は半導体基板を、3は層間絶縁層を、5は配線層を、7，7aは絶縁層を、8はコンタクトホールを、9，9aは障壁層を、11，11aは物質層を各々表す。
【０００３】
図１ａを参照すると、層間絶縁層3が形成された半導体基板1の上に、金属、例えばアルミニウムAlを蒸着した後パターニングして配線層5を形成する。前記配線層5が形成された半導体基板1の上に絶縁物質を蒸着して絶縁層7を形成する工程を進行する。前記絶縁層7は、前記配線層5の厚さにより平坦に形成されず段差が現れる。
【０００４】
図１ｂを参照すると、化学機械的研磨(CMP)方法で前記絶縁層7を平坦化する。この時、前記研磨時間を調節して一定の厚さの平坦化された絶縁層7aを形成する。次いで、前記研磨工程から発生したパチクルを除去するためにスピンスクラビングのような洗浄工程を進行する。
図１ｃを参照すると、フォトエッチング方法を利用して、前記配線層5の表面が露出されるように前記絶縁層7aをエッチングしてコンタクトホール8を形成し、前記コンタクトホール8が形成された半導体基板1の上にチタンTiと窒化チタンTiNを順次に蒸着して、窒化チタン/チタン(TiN/Ti)構造の障壁層9を形成する。次いで、前記障壁層9が形成された半導体基板1の全面にタングステン(W)を蒸着して、物質層11を形成する。
【０００５】
図１ｄを参照すると、前記平坦化された絶縁層7bが現れるまで、化学機械的研磨(CMP)方法で前記物質層11と障壁層9とを除去する。前記化学機械的研磨工程では、前記物質層11/障壁層9と前記絶縁層7bの研磨率が1:1の研磨剤を使用することによって、前記コンタクトホール8の内に物質層11a/障壁層9aよりなるコンタクトプラグが形成される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記研磨工程時に前記絶縁層7bが研磨阻止層としての役割を効率的に果たさないため、研磨工程を正確に停止させることが難しく、また前記研磨工程から発生したパーチクルを除去するために、洗浄工程を追加して進行させなければならない。即ち、前記のようなコンタクトプラグ形成方法は、化学機械的研磨装置及び洗浄装置での研磨及び洗浄工程を繰り返し進行しなければならないので、工程が複雑になる短所がある。
【０００７】
本発明の目的は、上記課題を解決し、配線層の上により簡単にコンタクトプラグを形成するコンタクトプラグ形成方法を提供することにある。
【０００８】
【発明を解決するための手段】
この課題を解決するために、本発明の１つの実施の形態によると、まず半導体基板の上に導電性物質を蒸着した後、パターニングして配線層を形成する。前記配線層が形成された半導体基板の上に絶縁物質を蒸着して絶縁層を形成する。前記配線層の表面が露出されるように前記絶縁層をエッチングして、コンタクトホールを形成する。前記半導体基板の全面に、低抵抗金属、これを含む化合物及び多結晶シリコンの中のいずれか１つを蒸着して、物質層を形成する。前記絶縁層の表面が露出されるように酸性研磨剤を使用して前記物質層を研磨した後に、前記使用した酸性研磨剤を除去するために洗浄する。更に、連続して(In-Situ)に塩基性研磨剤を使用して前記絶縁層を研磨して平坦化された絶縁層を形成する。
【０００９】
本発明の他の実施の形態では、半導体基板の上に導電性物質を蒸着した後、パターニングして配線層を形成する。前記配線層が形成された半導体基板の上に第１絶縁物質を蒸着して、第１絶縁層を形成する。前記第１絶縁層の陥没した部分を充填する第２絶縁層を形成する。前記第１絶縁層と第２絶縁層とが形成された半導体基板の上に、第３絶縁層を形成する。前記配線層の表面が露出されるように前記第３絶縁層と第１絶縁層をエッチングして、コンタクトホールを形成する。前記半導体基板の全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコンの中のいずれか１つを蒸着して、物質層を形成する。前記第３絶縁層の表面が露出されるように酸性研磨剤を使用して前記物質層を研磨した後に、前記使用した酸性研磨剤を除去するために洗浄する。更に、連続して(In-Situ)塩基性研磨剤を使用して前記第３絶縁層を研磨して平坦化された第３絶縁層を形成する。
【００１０】
前記配線層を形成する時に、前記配線層の間にダミーパターンをさらに形成することによって、前記配線層の上に前記第３絶縁層をさらに平坦に形成できる。
従って、本発明による半導体素子のコンタクトプラグ形成方法は、絶縁層とコンタクトプラグを形成するための物質層が同一の研磨装置で連続して(In-situ)研磨されることによって工程が単純化される。
【００１１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態に対して詳細に説明する。
＜第１の実施の形態＞
図２ａ乃至図２ｄは、本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【００１２】
図面の参照番号31は半導体基板を、33は層間絶縁層を、35は配線層を、37，37a，37bは絶縁層を、38はコンタクトホールを、39，39a，39a'，39b，39cは障壁層を、41，41a，41a'，41b，41cは物質層を各々示す。
図２ａを参照すると、層間絶縁層33が形成された半導体基板31上に導電性物質を蒸着した後、パターニングして配線層35を形成する工程と、前記配線層35が形成された半導体基板31上に絶縁物質を蒸着して絶縁層37を形成する工程と、フォトエッチング方法を利用して前記配線層35の表面が露出されるように前記絶縁層をエッチングして、コンタクトホール38を形成する工程と、前記コンタクトホール38が形成された半導体基板31上に障壁層39を形成する工程と、前記障壁層39が形成された半導体基板31の全面に低抵抗金属、これを含んだ化合物及び多結晶シリコンの中いずれか１つを蒸着して、物質層41を形成する工程とを順次に進行する。
【００１３】
前記配線層35は、金属、例えばアルミニウムAlを使用して形成する。前記絶縁層37は、SiO2、USG、BPSG、PSG、SiOF、SiN、SiON、SOG、流動性酸化膜及び絶縁性ポリマーの中いずれか１つを使用した単一層、そして前記単一層を組合せた複数層の中のいずれか１つで形成する。前記絶縁層37は、低圧化学気相層着、プラズマ及びスピンコーティングの中いずれか１つの方法で形成する。前記障壁層39は、チタン上にチタンナイトライド(TiN)を蒸着してTiN/Ti構造で形成するが、それ以外に、耐火金属のチタン、チタンナイトライド及びタングステンナイトライド(WNx)を使用して単一層、またはこれを組合せた複数層で形成できる。前記物質層41は、タングステン、アルミニウム、銅、多結晶シリコン、タングステンシリコン化合物、アルミニウム銅化合物、アルミニウム銅珪素化合物の中でいずれか１つで形成する。
【００１４】
図２ｂを参照すると、前記絶縁層37が現れるまで化学機械的研磨方法(CMP)で前記物質層41/障壁層39を除去する。前記CMP工程は、２枚以上の研磨板を具備する研磨装置のある研磨板で、前記物質層41の研磨率が前記絶縁層37の研磨率より大きい研磨剤を使用して進行する。その結果、前記コンタクトホール38は物質層41a/障壁層39aで埋められたまま、前記コンタクトホール38の間では前記物質層41/障壁層39が完全に除去されないで、物質層41a'/障壁層39a'として残る。
【００１５】
図２ｃを参照すると、前記物質層41a/障壁層39aを過研磨して、前記絶縁層37の一部と前記残留物の物質層41a'/障壁層39a'を除去して、ポリシングされた絶縁層37b、物質層41b及び障壁層39bを形成する。前記研磨工程は、２枚以上の研磨板を具備した化学機械的研磨装置の中の１枚の研磨板で、前記物質層41の研磨率が前記絶縁層37の研磨率より大きい研磨剤を使用して進行する。
【００１６】
図２ｄを参照すると、前記絶縁層37bを化学機械的研磨方法で平坦化し、平坦化された絶縁層37cを形成する。前記研磨工程は、前記図２ｃの研磨装置の中の他の研磨板で、前記絶縁層37bの研磨率が前記物質層41bの研磨率より大きい研磨剤を使用して進行するが、その結果、前記コンタクトホール38内の物質層41c/障壁層39c構造のコンタクトプラグと平坦化された絶縁層37cとが得られる。この時、研磨時間を調節して物質層41c/障壁層39c構造のコンタクトプラグを一定の厚さで形成する。
【００１７】
次いで、前記研磨工程中に発生したパチクルを除去するために、前記半導体基板31を脱イオン水(DI Water)を使用して洗浄する工程を進行する。これは、前記研磨装置の中の洗浄専用研磨布が付着された研磨板で進行できる。
従って、前記図２ｃ及び図２ｄの前記研磨工程は同一のCMP装置で連続して(In-Situ)進行できるので、工程が単純になる。
【００１８】
また、前記絶縁層37bを平坦化する前にも洗浄工程を進行してもよい。
その理由は次の通りである。 一般的に、前記物質層41/障壁層39を研磨する時に使用する研磨剤は酸性で、前記絶縁層37aを研磨する時に使用する研磨剤は塩基性である。従って、前記物質層41/障壁層39を研磨した後に絶縁層37bを研磨するために半導体基板31を他の研磨板に移すと、pH変化によって前記半導体基板31上に研磨粒子が凝集する現象が現れるので、前記物質層41/障壁層39を研磨した後には必ず洗浄工程を進行しなければならない。
【００１９】
＜第２の実施の形態＞
図３ａ乃至図３ｄは、本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために図示した断面図である。
図面参照番号51は半導体基板を、53は層間絶縁層を、55aは配線層を、55bはダミーパターンを、57，57a，57bは絶縁層を、58はコンタクトホールを、59，59a，59a′，59b，59cは障壁層を、61，61a，61a′，61b，61cは物質層を各々示す。
【００２０】
図３ａを参照すると、層間絶縁層53が形成された半導体基板51上に導電性物質を蒸着した後、パターニングして配線層55aとダミーパターン55bとを形成する工程と、前記配線層55aとダミーパターン55bとが形成された半導体基板51上に絶縁物質を蒸着して、絶縁層57を形成する工程と、フォトエッチング方法を利用して、前記配線層55aの表面が露出されるように前記絶縁層をエッチングして、コンタクトホール58を形成する工程と、前記コンタクトホール58が形成された半導体基板51の上に障壁層59を形成する工程と、前記障壁層59が形成された半導体基板51の全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコンの中いずれか１つを蒸着して、物質層61を形成する工程とを順次に進行する。
【００２１】
前記配線層55aとダミーパターン55bとは、金属、例えばアルミニウムを使用して形成する。前記ダミーパターン55bは、前記配線層55aの間の距離が大きくて前記絶縁層57が平坦に蒸着されないことを改善するためで、前記配線層55aと接触しないように前記配線層55aと1〜1000μｍの間隔を持つように形成する。前記絶縁層57は、SiO2、USG、BPSG、PSG、SiOF、SiN、SiON、SOG、流動性酸化膜(Flowable Oxide)及び絶縁性ポリマーの中いずれか１つを使用した単一層、そして前記単一層を組合した複数層の中でいずれか１つで形成する。前記絶縁層57は、低圧化学気相層着、プラズマ及びスピンコーティング(spin coating)方法で形成する。前記障壁層59は、チタン上にチタンナイトライドを蒸着してTiN/Ti構造で形成するが、これは前記物質層61が前記絶縁層57に広がることを防止するためである。これ以外に、耐火金属のチタン、チタンナイトライド及びタングステンナイトライドを使用して単一層、またはこれを組合した複数層としても形成できる。前記物質層61は、タングステン、アルミニウム、銅、多結晶シリコン、タングステンシリコン化合物、アルミニウム銅化合物、アルミニウム銅珪素化合物の中いずれか１つを使用して形成する。
【００２２】
図３ｂ乃至図３ｄの工程は、前記第１の実施の形態の図２ｂ乃至図２ｄの工程と同様に進行する。
前記第２の実施の形態によると、ダミーパターン55bが前記絶縁層57の段差を多少減らすので、一層平坦度が改善された絶縁層57cを容易に得られる。
＜第３の実施の形態＞
図４ａ乃至図４ｇは、本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【００２３】
図面参照番号71は半導体基板を、73は層間絶縁層を、75a，95a，115aは配線層を、75b，95b，115bはダミーパターンを、77，77aは第１絶縁層を、79は第２絶縁層を、81，81aは第３絶縁層を、82はコンタクトホールを、83，83a，83b，103は第１障壁層を、85，85a，85bは第１物質層を、97は第４絶縁層を、99は第５絶縁層を、101は第６絶縁層を、103は第２障壁層を、そして105は第２物質層を各々示す。
【００２４】
図４ａを参照すると、層間絶縁層73が形成された半導体基板71上に導電性物質を蒸着した後、パターニングして配線層75aを形成する工程と、前記配線層75aが形成された半導体基板71上に絶縁物質を蒸着して、第１絶縁層77を形成する工程とを進行する。前記配線層75aは、金属、例えばアルミニウムを使用して形成する。前記配線層75aの間にダミーパターン75bが形成できるが、前記ダミーパターン75bは、前記配線層75aの間の距離が大きくて前記絶縁層77が平坦に蒸着されないことを改善するために、前記配線層75aと1〜1000μｍの間隔を持つよう形成する。前記第１絶縁層77は、SiO2、SiOF、SiN、SiON、USG及びBPSGの中いずれか１つを使用して、低圧化学気相層着及びプラズマの中いずれか１つの方法に形成する。
【００２５】
図４ｂを参照すると、前記第１絶縁層77上にSOGを蒸着した後、前記第１絶縁層77が現れるまでエッチバック(etch back)して、第２絶縁層79を形成する。前記エッチバック工程は、前記第１絶縁層77を平坦化するための工程として、化学機械的研磨後スピンスクラビング工程を進行する従来の方法に比べて工程が単純で費用が節減する長所がある。前記第２絶縁層79はSOG、流動性酸化膜及び絶縁性ポリマーの中いずれか１つを使用して形成する。
【００２６】
図４ｃを参照すると、前記第１絶縁層77と第２絶縁層79とが形成された半導体基板71上に第３絶縁層81を形成する。前記第３絶縁層81は、後続する研磨工程時に前記第２絶縁層79が露出されることを防止するためで、SiO2、SiOF、SiN、SiON、USG及びBPSG中いずれか１つを使用して、低圧化学気相層着及びプラズマ方法の中いずれか１つの方法で形成する。
【００２７】
図４ｄを参照すると、フォトエッチング方法を利用して、前記配線層75aの表面が露出されるように前記第３絶縁層81と第２絶縁層77をエッチングして、コンタクトホール82を形成する工程と、前記コンタクトホール82が形成された半導体基板71上に第１障壁層83を形成する工程と、前記第１障壁層83が形成された半導体基板71全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコンの中いずれか１つを蒸着して、第１物質層85を形成する工程とを順次に進行する。前記第１障壁層83は、チタン上にチタンナイトライドを蒸着して窒化チタン/チタン構造とする以外に、耐火金属のチタン、チタンナイトライド及びタングステンナイトライドを使用して単一層、またはこれを組合した複数層として形成できる。前記第１物質層85は、タングステン、アルミニウム、銅、多結晶シリコン、タングステンシリコン化合物、アルミニウム銅化合物、アルミニウム銅珪素化合物の中いずれか１つを使用して形成する。
【００２８】
図４ｅを参照すると、前記第３絶縁層81が現れるまで前記第１物質層85/第１障壁層83を化学機械的研磨方法(CMP)で除去する。前記CMP工程は、２個以上の研磨板を具備した研磨装置の中の１枚以上の研磨板で、前記第１物質層85の研磨率が前記第３絶縁層81の研磨率より大きい研磨剤を使用して進行する。
図４ｆを参照すると、連続して前記第３絶縁層81を研磨して平坦化された第３絶縁層81aを形成する。この時、前記研磨装置の中の他の１枚以上の研磨板で、前記第３絶縁層81の研磨率が前記第１物質層85bの研磨率より大きい研磨剤を使用して研磨するが、その結果、第１物質層85b/第１障壁層83b構造のコンタクトプラグとより平坦度が改善された第３絶縁層81aが得られる。
【００２９】
前記研磨時間を調節することによって、前記コンタクトプラグを望みの厚さに形成する。次いで、前記研磨工程によって前記半導体基板上に発生したパチクルを除去する洗浄工程が必要である。前記洗浄工程は前記研磨装置の中で洗浄専用研磨布が付着された研磨板により進行できる。
図４ｇを参照すると、前記プラグが形成された半導体基板71に前記図４ａ乃至図４ｆの工程を反復することで、前記半導体基板91上に多数の配線層(75a、95a、115a)を形成する。
【００３０】
以上、本発明はこれに限定されることなく、多くの変形が本発明の技術的思想内で当分野で通常の知識を有する人によって可能というのは明らかである。
【００３１】
【発明の効果】
以上述べたように、本発明によれば、半導体素子のコンタクトプラグの形成において、それぞれ独立の化学機械的研磨工程である酸性研磨剤を使用する物質層研磨工程と塩基性研磨剤を使用する絶縁層研磨工程を、２枚以上の研磨板を具備する１つの化学機械的研磨装置で異なる研磨板を使用して一連の工程として進行すると共に、前記物質層研磨工程において、物質層研磨後に前記使用した酸性研磨剤を除去するための洗浄を実施することで、前記１つの化学機械的研磨装置で酸性研磨剤を使用する研磨板から塩基性研磨剤を使用する研磨板に半導体基板を移すことによる pH 変化で発生する、研磨粒子の凝集現象を防ぎながら、工程が単純化できる。
【図面の簡単な説明】
【図１ａ】従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。
【図１ｂ】従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。
【図１ｃ】従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。
【図１ｄ】従来の技術による半導体素子のコンタクトプラグ形成方法を説明するために示した断面図である。
【図２ａ】本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【図２ｂ】本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【図２ｃ】本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【図２ｄ】本発明による半導体素子のコンタクトプラグ形成方法の第１の実施の形態を説明するために示した断面図である。
【図３ａ】本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために示した断面図である。
【図３ｂ】本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために示した断面図である。
【図３ｃ】本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために示した断面図である。
【図３ｄ】本発明による半導体素子のコンタクトプラグ形成方法の第２の実施の形態を説明するために示した断面図である。
【図４ａ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｂ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｃ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｄ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｅ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｆ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【図４ｇ】本発明による半導体素子のコンタクトプラグ形成方法の第３の実施の形態を説明するために示した断面図である。
【符号の説明】
31 半導体基板
33 層間絶縁層
35 配線層
37，37a，37b 絶縁層
38 コンタクトホール
39，39a，39a'，39b，39c 障壁層
41，41a，41a'，41b，41c 物質層
51 半導体基板
53 層間絶縁層
55a 配線層
55b ダミーパターン
57，57a，57b 絶縁層
58はコンタクトホール
59，59a，59a′，59b，59c 障壁層
61，61a，61a′，61b，61c 物質層
71 半導体基板
73 層間絶縁層
75a，95a，115a 配線層
75b，95b，115b ダミーパターン
77，77a 第１絶縁層
79 第２絶縁層
81，81a 第３絶縁層
82 コンタクトホール
83，83a，83b，103 第１障壁層
85，85a，85b 第１物質層
97 第４絶縁層
99 第５絶縁層
101 第６絶縁層
103 第２障壁層
105 第２物質層
Claims (26)
- 半導体基板上に導電性物質を蒸着した後パターニングして、配線層を形成する第１工程と、
前記配線層が形成された半導体基板上に絶縁物質を蒸着して、絶縁層を形成する第２工程と、
前記配線層の表面が露出されるように前記絶縁層をエッチングして、コンタクトホールを形成する第３工程と、
前記半導体基板の全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコンの中のいずれか１つを蒸着して、前記コンタクトホールを埋め込む物質層を形成する第４工程と、
前記コンタクトホールに前記物質層が埋め込まれた状態で前記絶縁層の表面が露出されるように、酸性研磨剤を使用して前記物質層を研磨した後に、前記使用した酸性研磨剤を除去するための洗浄を行なう第５工程と、
連続して(In-Situ)塩基性研磨剤を使用して前記絶縁層を研磨して、前記コンタクトホールに前記物質層が埋め込まれたコンタクトプラグと平坦化された絶縁層とを形成する第６工程とを具備し、
前記５工程及び第６工程は、２枚以上の研磨板を具備する１つの化学機械的研磨装置で異なる研磨板を使用して一連の工程として実施される、それぞれ独立の化学機械的研磨工程であることを特徴とする半導体素子のコンタクトプラグ形成方法。 - 前記第１工程の配線層形成時に、前記配線層の間にダミーパターンをさらに形成することを特徴とする請求項１に記載の半導体素子のコンタクトプラグ形成方法。
- 前記絶縁層は、SiO2、USG(Undoped Silicate Glass)、BPSG(Boron Phosphorus Silicate Glass)、PSG(Phosphorus Silicate Glass)、SiOF、SiN、SiON、SOG(Spin On Glass)、流動性酸化膜(Flowable Oxide)及び絶縁性ポリマーの中のいずれか１つを使用した単一層、そして前記単一層を組合した複数層の中のいずれか１つで形成することを特徴とする請求項１に記載の半導体素子のコンタクトプラグ形成方法。
- 前記物質層は、タングステン、アルミニウム、銅、多結晶シリコン、タングステンシリコン化合物、アルミニウム銅化合物及びアルミニウム銅珪素化合物の中のいずれか１つを使用して形成することを特徴とする請求項１に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第５工程では、前記物質層の研磨率が前記絶縁層の研磨率より大きい研磨剤を使用することを特徴とする請求項１に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第６工程では、前記絶縁層の研磨率が前記物質層の研磨率より大きい研磨剤を使用することを特徴とする請求項１に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第６工程後に、連続して(In-situ)前記半導体基板を洗浄することを特徴とする請求項１に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第３工程後にコンタクトホールが形成された半導体基板の全面に障壁層を形成する工程を追加し、前記第５工程で前記物質層と共に前記障壁層を研磨することを特徴とする請求項１に記載の半導体素子のコンタクトプラグ形成方法。
- 前記障壁層は、チタン、チタンナイトライド及びタングステンナイトライドの中いずれか１つを使用した単一層、そして前記単一層を組合した複数層の中のいずれか１つで形成することを特徴とする請求項８に記載の半導体素子のコンタクトプラグ形成方法。
- 半導体基板上に導電性物質を蒸着した後、パターニングして配線層を形成する第１工程と、
前記配線層が形成された半導体基板上に第１絶縁物質を蒸着して、第１絶縁層を形成する第２工程と、
前記第１絶縁層の陥没した部分を充填する第２絶縁層を形成する第３工程と、
前記第１絶縁層と第２絶縁層とが形成された半導体基板上に、第３絶縁層を形成する第４工程と、
前記配線層の表面が露出されるように前記第３絶縁層と第１絶縁層とをエッチングして、コンタクトホールを形成する第５工程と、
前記半導体基板の全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコン中のいずれか１つを蒸着して、前記コンタクトホールを埋め込む物質層を形成する第６工程と、
前記コンタクトホールに前記物質層が埋め込まれた状態で前記第３絶縁層の表面が露出されるように、酸性研磨剤を使用して前記物質層を研磨した後に、前記使用した酸性研磨剤を除去するための洗浄を行なう第７工程と、
連続して(In-Situ)塩基性研磨剤を使用して前記第３絶縁層を研磨して、前記コンタクトホールに前記物質層が埋め込まれたコンタクトプラグと平坦化された第３絶縁層とを形成する第８工程とを具備し、
前記７工程及び第８工程は、２枚以上の研磨板を具備する１つの化学機械的研磨装置で異なる研磨板を使用して一連の工程として実施される、それぞれ独立の化学機械的研磨工程であることを特徴とする半導体素子のコンタクトプラグ形成方法。 - 前記第１工程の配線層形成時に、前記配線層の間にダミーパターンをさらに形成することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第１及び第３絶縁層は、SiO2、SiOF、SiN、SiON、USG及びBPSGの中のいずれか１つを使用して形成することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第１及び第３絶縁層は、低圧化学気相層着(LPCVD;LowPressure Chemical Vapor Deposition)及びプラズマ(PECVD;Plasma Enhenced CVD)の中のいずれか１つの方法で形成することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第３工程は、前記第１絶縁層が形成された半導体基板上に第２絶縁物質層を蒸着する工程と、前記第１絶縁層が露出されるまで前記第２絶縁物質層をエッチバックして、前記第１絶縁層の陥没した部分を充填する第２絶縁層を形成すると工程を含むことを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第２絶縁層は、SOG、流動性酸化膜及び絶縁性ポリマーの中のいずれか１つを使用して形成することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記物質層は、タングステン、アルミニウム、銅、多結晶シリコン、タングステンシリコン化合物、アルミニウム銅化合物及びアルミニウム銅珪素化合物の中のいずれか１つで形成することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第７工程では、前記物質層の研磨率が前記第３絶縁層の研磨率より大きい研磨剤を使用することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第８工程では、前記第３絶縁層の研磨率が前記物質層の研磨率より大きい研磨剤を使用することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第８工程後に、平坦化された第３絶縁層が形成された前記半導体基板を連続して(In-situ)洗浄することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第５工程後に、前記工程で形成された結果物の構造に従って障壁層を形成する工程を追加し、前記第７工程で前記物質層と共に前記障壁層を研磨することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記障壁層は、チタン、チタンナイトライド及びタングステンナイトライドの中のいずれか１つを使用した単一層、そして前記単一層を組合した複数層の中のいずれか１つで形成することを特徴とする請求項２０に記載の半導体素子のコンタクトプラグ形成方法。
- 前記第８工程後に、前記第１工程から第８工程を反復することによって半導体基板上に多数の配線層を形成することを特徴とする請求項１０に記載の半導体素子のコンタクトプラグ形成方法。
- 導電層を有する半導体基板上に絶縁層を形成する工程と、
前記絶縁層内に前記導電層の一部を露出するコンタクトホールを形成する工程と、
前記半導体基板上の、前記絶縁層上及び前記コンタクトホールを埋め込むように導電性物質層を形成する工程と、
コンタクトプラグを形成するために、前記絶縁層より前記導電性物質層に対して高いエッチング率を有する酸性研磨剤を使用して前記導電性物質層を研磨した後に、前記使用した酸性研磨剤を除去するため前記半導体基板を洗浄する工程と、
前記絶縁層を平坦化するために、前記導電性物質層より前記絶縁層に対して高いエッチング率を有する塩基性研磨剤を使用して前記絶縁層を研磨する工程とを含み、
前記導電性物質層を研磨する工程及び前記絶縁層を研磨する工程は、２枚以上の研磨板を具備する１つの化学機械的研磨装置で異なる研磨板を使用して一連の工程として実施される、それぞれ独立の化学機械的研磨工程であることを特徴とする半導体素子のコンタクトプラグ形成方法。 - 前記導電性物質層は、タングステン、アルミニウム、銅、多結晶シリコン、タングステン−シリコン化合物、アルミニウム−銅化合物及びアルミニウム−銅−シリコン化合物よりなる群から選択された物質を含むことを特徴とする請求項２３に記載の半導体素子のコンタクトプラグ形成方法。
- 前記絶縁層は、SiO2、USG、BPSG、PSG、SiOF、SiN、SiON、SOG、流動性酸化膜及び絶縁性ポリマーのうち少なくとも１つを含むことを特徴とする請求項２３に記載の半導体素子のコンタクトプラグ形成方法。
- 導電層を有する半導体基板上に絶縁層を形成する工程と、
前記絶縁層内に前記導電層の一部を露出させるコンタクトホールを形成する工程と、
前記半導体基板上の、前記絶縁層上及び前記コンタクトホールを埋め込むように銅が含まれた導電性物質層を形成する工程と、
コンタクトプラグを形成するために、前記絶縁層より前記銅が含まれた導電性物質層に対して高いエッチング率を有する酸性研磨剤を使用して前記銅が含まれた導電性物質層を研磨した後に、前記使用した酸性研磨剤を除去するため前記半導体基板を洗浄する工程と、
前記絶縁層を平坦化するために、前記銅が含まれた導電性物質層より前記絶縁層に対して高いエッチング率を有する塩基性研磨剤を使用して前記絶縁層を研磨する工程とを含み、
前記銅が含まれた導電性物質層を研磨する工程及び前記絶縁層を研磨する工程は、２枚以上の研磨板を具備する１つの化学機械的研磨装置で異なる研磨板を使用して一連の工程として実施される、それぞれ独立の化学機械的研磨工程であることを特徴とする半導体素子のコンタクトプラグ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-69325 | 1996-12-20 | ||
| KR1019960069325A KR100243272B1 (ko) | 1996-12-20 | 1996-12-20 | 반도체 소자의 콘택 플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189603A JPH10189603A (ja) | 1998-07-21 |
| JP3907022B2 true JP3907022B2 (ja) | 2007-04-18 |
Family
ID=19489899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31195697A Expired - Lifetime JP3907022B2 (ja) | 1996-12-20 | 1997-11-13 | 半導体素子のコンタクトプラグ形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5960310A (ja) |
| JP (1) | JP3907022B2 (ja) |
| KR (1) | KR100243272B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060532A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| JP3019021B2 (ja) * | 1997-03-31 | 2000-03-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
| KR100256056B1 (ko) * | 1997-09-08 | 2000-05-01 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
| EP0924760A3 (en) * | 1997-12-19 | 2001-05-16 | Texas Instruments Incorporated | Address transition detection circuit |
| JP3686248B2 (ja) | 1998-01-26 | 2005-08-24 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| KR100268459B1 (ko) * | 1998-05-07 | 2000-10-16 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
| US6187672B1 (en) * | 1998-09-22 | 2001-02-13 | Conexant Systems, Inc. | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing |
| JP2000150647A (ja) * | 1998-11-11 | 2000-05-30 | Sony Corp | 配線構造およびその製造方法 |
| JP2000183163A (ja) | 1998-12-14 | 2000-06-30 | Nec Corp | 半導体装置とその製造方法 |
| US6150261A (en) * | 1999-05-25 | 2000-11-21 | United Microelectronics Corp. | Method of fabricating semiconductor device for preventing antenna effect |
| US6396158B1 (en) * | 1999-06-29 | 2002-05-28 | Motorola Inc. | Semiconductor device and a process for designing a mask |
| US20020076866A1 (en) * | 1999-08-10 | 2002-06-20 | Meng-Jaw Cherng | Method for forming self-aligned contact |
| KR100419746B1 (ko) * | 2002-01-09 | 2004-02-25 | 주식회사 하이닉스반도체 | 반도체소자의 다층 금속배선 형성방법 |
| CN100453269C (zh) * | 2006-12-12 | 2009-01-21 | 友达光电股份有限公司 | 基板支架及其固定构件 |
| JP5489528B2 (ja) | 2009-05-12 | 2014-05-14 | キヤノン株式会社 | 光電変換装置の製造方法 |
| US8883638B2 (en) * | 2012-01-18 | 2014-11-11 | United Microelectronics Corp. | Method for manufacturing damascene structure involving dummy via holes |
| JP6665888B2 (ja) * | 2018-06-22 | 2020-03-13 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4956313A (en) * | 1987-08-17 | 1990-09-11 | International Business Machines Corporation | Via-filling and planarization technique |
| US5143820A (en) * | 1989-10-31 | 1992-09-01 | International Business Machines Corporation | Method for fabricating high circuit density, self-aligned metal linens to contact windows |
| US5073518A (en) * | 1989-11-27 | 1991-12-17 | Micron Technology, Inc. | Process to mechanically and plastically deform solid ductile metal to fill contacts of conductive channels with ductile metal and process for dry polishing excess metal from a semiconductor wafer |
| KR950011555B1 (ko) * | 1992-06-16 | 1995-10-06 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
| US5328553A (en) * | 1993-02-02 | 1994-07-12 | Motorola Inc. | Method for fabricating a semiconductor device having a planar surface |
| US5389194A (en) * | 1993-02-05 | 1995-02-14 | Lsi Logic Corporation | Methods of cleaning semiconductor substrates after polishing |
| TW290731B (ja) * | 1995-03-30 | 1996-11-11 | Siemens Ag | |
| US5710460A (en) * | 1995-04-21 | 1998-01-20 | International Business Machines Corporation | Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric |
| US5726099A (en) * | 1995-11-07 | 1998-03-10 | International Business Machines Corporation | Method of chemically mechanically polishing an electronic component using a non-selective ammonium persulfate slurry |
-
1996
- 1996-12-20 KR KR1019960069325A patent/KR100243272B1/ko not_active IP Right Cessation
-
1997
- 1997-10-02 US US08/942,859 patent/US5960310A/en not_active Expired - Lifetime
- 1997-11-13 JP JP31195697A patent/JP3907022B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189603A (ja) | 1998-07-21 |
| KR19980050500A (ko) | 1998-09-15 |
| KR100243272B1 (ko) | 2000-03-02 |
| US5960310A (en) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3907022B2 (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| USRE41842E1 (en) | Methods of forming electrical interconnects on integrated circuit substrates using selective slurries | |
| JP4266502B2 (ja) | 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 | |
| US5055423A (en) | Planarized selective tungsten metallization system | |
| US6040243A (en) | Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion | |
| JP3813424B2 (ja) | 半導体素子の配線構造の製造方法 | |
| US6211085B1 (en) | Method of preparing CU interconnect lines | |
| JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| JP2001102452A (ja) | 半導体基層の表面上に銅デュアルダマシン構造体を形成する方法 | |
| KR0179292B1 (ko) | 반도체소자의 다층배선 형성방법 | |
| JPH10178096A (ja) | アルミニウム接点の製造法 | |
| KR100266749B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
| JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| US6350695B1 (en) | Pillar process for copper interconnect scheme | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| KR100268459B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
| US20010039114A1 (en) | Method Of Forming Contact Or Wiring In Semiconductor Device | |
| US6887785B1 (en) | Etching openings of different depths using a single mask layer method and structure | |
| US7435673B2 (en) | Methods of forming integrated circuit devices having metal interconnect structures therein | |
| JP2004335721A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100217909B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| JP3271203B2 (ja) | 半導体装置の製造方法 | |
| JP4483116B2 (ja) | 半導体装置の製造方法 | |
| KR20080061168A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100619401B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031216 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20031216 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040303 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041007 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041029 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051227 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |