KR19980050500A - 반도체 소자의 콘택 플러그 형성방법 - Google Patents
반도체 소자의 콘택 플러그 형성방법 Download PDFInfo
- Publication number
- KR19980050500A KR19980050500A KR1019960069325A KR19960069325A KR19980050500A KR 19980050500 A KR19980050500 A KR 19980050500A KR 1019960069325 A KR1019960069325 A KR 1019960069325A KR 19960069325 A KR19960069325 A KR 19960069325A KR 19980050500 A KR19980050500 A KR 19980050500A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- layer
- semiconductor substrate
- insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 81
- 238000005498 polishing Methods 0.000 claims abstract description 64
- 239000000463 material Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000151 deposition Methods 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000011810 insulating material Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 150000001875 compounds Chemical class 0.000 claims abstract description 7
- 238000011065 in-situ storage Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 214
- 230000004888 barrier function Effects 0.000 claims description 43
- 239000010936 titanium Substances 0.000 claims description 25
- 239000005368 silicate glass Substances 0.000 claims description 20
- 239000002356 single layer Substances 0.000 claims description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910004541 SiN Inorganic materials 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910020177 SiOF Inorganic materials 0.000 claims description 8
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 8
- -1 aluminum copper silicon Chemical compound 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 239000005749 Copper compound Substances 0.000 claims description 7
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims 4
- 229940126062 Compound A Drugs 0.000 claims 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 claims 1
- 238000007517 polishing process Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005201 scrubbing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 콘택 플러그 형성 방법을 개시한다.
본 발명의 일 실시예는, 반도체 기판 상에 도전성 물질을 증착한 후 패터닝하여 배선층을 형성하는 제 1 단계; 상기 배선층이 형성된 반도체 기판 상에 절연 물질을 증착하여 절연막을 형성하는 제 2 단계; 상기 배선층의 표면이 노출되도록 상기 절연막을 식각하여 콘택 홀을 형성하는 제 3 단계; 상기 반도체 기판 전면에 저저항 금속, 이를 포함한 화합물 및 다결정 실리콘 중 어느 하나를 증착하여 물질층을 형성하는 제 4 단계; 상기 절연막이 노출되도록 상기 물질층을 과연마하는 제 5 단계; 및 연속하여(In-Situ) 상기 절연막을 연마하는 제 6 단계로 이루어진다. 본 발명의 다른 실시예는, 반도체 기판 상에 도전성 물질을 증착한 후 패터닝하여 배선층을 형성하는 제 1 단계; 상기 배선층이 형성된 반도체 기판 상에 절연 물질을 증착하여 제 1 절연막을 형성하는 제 2 단계; 상기 제 1 절연막의 함몰된 부분에 절연 물질을 채움으로써 제 2 절연막을 형성하는 제 3 단계; 상기 제 1 절연막과 제 2 절연막이 형성된 반도체 기판 상에 제 3 절연막을 형성하는 제 4 단계; 상기 배선층의 표면이 노출되도록 상기 제 3 절연막과 제 1 절연막을 식각하여 콘택 홀을 형성하는 제 5 단계; 상기 반도체 기판 전면에 저저항 금속, 이를 포함한 화합물 및 다결정 실리콘 중 어느 하나를 증착하여 물질층을 형성하는 제 6 단계; 상기 절연막이 노출되도록 상기 물질층을 과연마하는 제 7 단계; 및 연속하여(In-Situ) 상기 절연막을 연마하는 제 8 단계로 이루어진다. 즉, 물질층 연마와 절연막 연마를 동일한 장치에서 연속하여(in-situ) 진행함으로써 공정을 단순화할 수 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 보다 단순한 공정으로 배선층 상에 콘택 플러그를 형성하는 방법에 관한 것이다.
반도체 소자에 있어서 배선층은 신호를 전달하는 역할을 하는데 배선층과 배선층을 연결하기 위해서 콘택 플러그(contact plug)를 형성한다. 상기 콘택 플러그는 신호의 동작 지연 현상을 방지하기 위해 비저항이 낮은 금속으로 형성된다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 콘택 플러그(Contact Plug) 형성 방법을 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 1은 반도체 기판을, 3은 층간 절연층을, 5는 배선층을, 7·7a·7b는 절연막을, 8은 콘택 홀을, 9·9a는 장벽층을, 11·11a는 물질층을 각각 나타낸다.
도 1a를 참조하면, 층간 절연층(3)이 형성된 반도체 기판(1) 상에 도전성 물질을 증착한 후 패터닝하여 배선층(5)을 형성하는 공정과 상기 배선층(5)이 형성된 반도체 기판(1) 상에 절연 물질을 증착하여 절연막(7)을 형성하는 공정을 진행한다.
상기 배선층(5)은 금속, 예컨대 알루미늄(Al)을 사용하여 형성한다.
상기 절연막(7)은 상기 배선층(5)의 구조로 인해 평탄화되지 않고 함몰된 부분이 나타난다.
도 1b를 참조하면, 상기 절연막(7)을 화학기계적 연마(CMP)하여 평탄화된 절연막(7a)을 형성한다.
이때 상기 연마 시간을 조절함으로써 상기 절연막(7a)을 일정한 두께로 형성할 수 있다. 이어서 상기 연마 공정에서 발생한 파티클(particle)을 제거하기 위해 스핀 스크러빙(spin scrubbing)과 같은 세정 공정을 진행한다.
도 1c를 참조하면,사진 식각 방법을 이용하여 상기 배선층(5)의 표면이 노출되도록 상기 절연막(7a)을 식각하여 콘택 홀(8)을 형성하는 공정, 상기 콘택 홀(8)이 형성된 반도체 기판(1) 상에 티타늄(Ti)과 질화 티타늄(TiN)을 증착하여 장벽층(9)을 형성하는 공정 그리고 상기 장벽층(9)이 형성된 반도체 기판(1) 전면에 텅스텐(W)을 증착하여 물질층(11)을 형성하는 공정을 차례로 진행한다.
도 1d를 참조하면, 상기 절연막(7b)이 드러날 때까지 상기 물질층(11)과 장벽층(9)을 화학기계적 연마(CMP)한다.
상기 화학기계적 연마 공정에서는 상기 물질층(11a)/장벽층(9a)과 상기 절연막(7b)의 연마율이 1:1인 연마제를 사용함으로써 상기 콘택 홀(8) 내에 물질층(11a)/장벽층(9a)으로 이루어진 플러그가 형성된다.
그런데 상기 연마 공정에서는 상기 절연막(7b)이 연마 저지층(polish stop layer)으로서의 역할을 하지 못해 연마 공정을 제어하기가 어렵다.
이어서 스핀 스크러빙 공정을 진행한다.
상기와 같은 콘택 플러그 형성 방법은 절연막 증착 후와 물질층 증착 후 각각 화학기계적 연마(CMP)와 스핀 스크러빙 공정을 진행함으로써 공정이 복잡해지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 배선층 상에 보다 단순하게 콘택 플러그를 형성하는 방법을 제공하는데 있다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 콘택 플러그(Contact Plug) 형성 방법을 설명하기 위해 도시한 단면도들이다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 콘택 플러그 형성 방법중 제 1 실시예를 설명하기 위해 도시한 단면도들이다.
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 콘택 플러그 형성 방법중 제 2 실시예를 설명하기 위해 도시한 단면도들이다.
도 4a 내지 도 4g는 본 발명에 의한 반도체 소자의 콘택 플러그 형성 방법중 제 3 실시예를 설명하기 위해 도시한 단면도들이다.
상기 과제를 이루기 위한 본 발명의 일 실시예는, 반도체 기판 상에 도전성 물질을 증착한 후 패터닝하여 배선층을 형성하는 제 1 단계; 상기 배선층이 형성된 반도체 기판 상에 절연 물질을 증착하여 절연막을 형성하는 제 2 단계; 상기 배선층의 표면이 노출되도록 상기 절연막을 식각하여 콘택 홀을 형성하는 제 3 단계; 상기 반도체 기판 전면에 저저항 금속, 이를 포함한 화합물 및 다결정 실리콘 중 어느 하나를 증착하여 물질층을 형성하는 제 4 단계; 상기 절연막이 노출되도록 상기 물질층을 과연마하는 제 5 단계; 및 연속하여(In-Situ) 상기 절연막을 연마하는 제 6 단계를 구비하는 것을 특징으로 하는 반도체 소자의 콘택 플러그(Contact Plug) 형성 방법을 제공한다.
상기 제 1 단계에서 상기 배선층 형성시 상기 배선층 사이에 더미 패턴(dummy pattern)을 삽입하는 것이 바람직하다.
상기 절연막은 SiO2, USG(Undoped Silicate Glass), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), SiOF, SiN, SiON, SOG(Spin On Glass), 유동성 산화막(Flowable Oxide) 및 절연성 폴리머(Polymer)중 어느 하나를 사용한 단일층 그리고 상기 단일층들을 조합한 복수층 중 어느 하나로 형성하는 것이 바람직하다.
상기 물질층은 텅스텐(W), 알루미늄(Al), 구리(Cu), 다결정 실리콘, 텅스텐 실리콘 화합물, 알루미늄 구리 화합물 및 알루미늄 구리 규소화합물중 어느 하나를 사용하여 형성하는 것이 바람직하다.
상기 5 단계 및 제 6 단계는 연마판을 2개 이상 구비한 화학기계적 연마(CMP) 장치를 이용하여 진행하는 것이 바람직하다.
상기 제 5 단계에서는 상기 물질층의 연마율이 상기 절연막의 연마율보다 큰 연마제를 사용하고, 상기 제 6 단계에서는 상기 절연막의 연마율이 상기 물질층의 연마율보다 큰 연마제를 사용하는 것이 바람직하다. 상기 제 6 단계후 연속하여(In-situ) 상기 반도체 기판을 세정하는 것이 바람직하다.
또한, 상기 제 3 단계 후 상기 단계들로 형성된 결과물의 구조를 따라 장벽층을 형성하는 단계를 추가하고 상기 제 5 단계에서 상기 물질층과 함께 상기 장벽층을 연마한다. 이때 상기 장벽층은 티타늄(Ti), 티타늄나이트라이드(TiN) 및 텅스텐 나이트라이드(WN)중 어느 하나를 사용한 단일층 그리고 상기 단일층을 조합한 복수층 중 어느 하나로 형성하는 것이 바람직하다.
상기 과제를 이루기 위한 본 발명의 다른 실시예는, 반도체 기판 상에 도전성 물질을 증착한 후 패터닝하여 배선층을 형성하는 제 1 단계; 상기 배선층이 형성된 반도체 기판 상에 절연 물질을 증착하여 제 1 절연막을 형성하는 제 2 단계; 상기 제 1 절연막의 함몰된 부분에 절연 물질을 채움으로써 제 2 절연막을 형성하는 제 3 단계; 상기 제 1 절연막과 제 2 절연막이 형성된 반도체 기판 상에 제 3 절연막을 형성하는 제 4 단계; 상기 배선층의 표면이 노출되도록 상기 제 3 절연막과 제 1 절연막을 식각하여 콘택 홀을 형성하는 제 5 단계; 상기 반도체 기판 전면에 저저항 금속, 이를 포함한 화합물 및 다결정 실리콘 중 어느 하나를 증착하여 물질층을 형성하는 제 6 단계; 상기 절연막이 노출되도록 상기 물질층을 과연마하는 제 7 단계; 및 연속하여(In-Situ) 상기 절연막을 연마하는 제 8 단계를 구비하는 것을 특징으로 하는 반도체 소자의 콘택 플러그(Contact Plug) 형성 방법을 제공한다.
상기 제 1 단계에서 상기 배선층 형성시 상기 배선층 사이에 더미 패턴(dummy pattern)을 삽입하는 것이 바람직하다.
상기 제 1 및 제 3 절연막은 SiO2, SiOF, SiN, SiON, USG(Undoped Silicate Glass) 및 BPSG(Boron Phosphorus Silicate Glass) 중 어느 하나를 사용하여 저압화학기상증착(LPCVD;Low Pressure Chemical Vapor Deposition) 및 플라즈마화학기상증착(PECVD;Plasma Enhenced CVD) 중 어느 하나의 방법으로 형성하는 것이 바람직하다.
상기 제 2 절연막은 상기 제 1 절연막이 형성된 반도체 기판 상에 절연 물질을 증착한 후 상기 제 1 절연막이 드러날 때까지 에치백(etch back)하여 형성하는 것이 바람직하다.
상기 제 2 절연막은 SOG, 유동성 산화막(Flowable Oxide) 및 절연성 폴리머(Polymer)중 어느 하나를 사용하여 형성하는 것이 바람직하다.
상기 물질층은 텅스텐(W), 알루미늄(Al), 구리(Cu), 다결정 실리콘, 텅스텐 실리콘 화합물, 알루미늄 구리 화합물 및 알루미늄 구리 규소화합물중 어느 하나로 형성하는 것이 바람직하다.
상기 7 단계 및 제 8 단계는 연마판을 2개 이상 구비한 화학기계적 연마(CMP) 장치를 이용하여 진행하는 것이 바람직하다.
상기 제 7 단계에서는 상기 물질층의 연마율이 상기 절연막의 연마율보다 큰 연마제를 사용하고, 상기 제 8 단계에서는 상기 절연막의 연마율이 상기 물질층의 연마율보다 큰 연마제를 사용하는 것이 바람직하다.
상기 제 8 단계 후 연속하여(In-Situ) 상기 반도체 기판을 세정하는 것이 바람직하다.
또한, 상기 제 5 단계 후 상기 단계들로 형성된 결과물의 구조를 따라 장벽층을 형성하는 단계를 추가하고 상기 제 7 단계에서 상기 물질층과 함께 상기 장벽층을 연마한다. 이때 상기 장벽층은 티타늄(Ti), 티타늄나이트라이드(TiN) 및 텅스텐 나이트라이드(WN)중 어느 하나를 사용한 단일층 그리고 상기 단일층을 조합한 복수층 중 어느 하나로 형성하는 것이 바람직하다.
상기 제 8 단계 후 상기 제 1 단계에서 제 8 단계를 반복함으로써 반도체 기판 상에 다수의 배선층을 형성할 수 있다.
따라서 본 발명에 의한 반도체 소자의 콘택 플러그 형성 방법은, 물질층 연마와 절연막 연마를 동일한 장치에서 연속하여(in-situ) 진행함으로써 공정을 단순화할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 콘택 플러그(Contact Plug) 형성 방법중 제 1 실시예를 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 31은 반도체 기판을, 33은 층간 절연층을, 35는 배선층을, 37·37a·37b·37c는 절연막을, 38은 콘택 홀을, 39·39a·39a'·39b·39c는 장벽층을, 41·41a·41a'·41b·41c는 물질층을 각각 나타낸다.
도 2a를 참조하면, 층간 절연층(33)이 형성된 반도체 기판(31) 상에 도전성 물질을 증착한 후 패터닝하여 배선층(35)을 형성하는 공정, 상기 배선층(35)이 형성된 반도체 기판(31) 상에 절연 물질을 증착하여 절연막(후속 공정에서 37로 패터닝됨)을 형성하는 공정, 사진 식각 방법을 이용하여 상기 배선층(35)의 표면이 노출되도록 상기 절연막을 식각하여 콘택 홀(38) 및 절연막(37)을 형성하는 공정, 상기 콘택 홀(38)이 형성된 반도체 기판(31) 상에 장벽층(39)을 형성하는 공정 그리고 상기 장벽층(39)이 형성된 반도체 기판(31) 전면에 저저항 금속, 이를 포함한 화합물 및 다결정 실리콘 중 어느 하나를 증착하여 물질층(41)을 형성하는 공정을 차례로 진행한다.
상기 배선층(35)은 금속, 예컨대 알루미늄(Al)을 사용하여 형성한다.
상기 절연막(37)은 SiO2, USG(Undoped Silicate Glass), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), SiOF, SiN, SiON, SOG(Spin On Glass), 유동성 산화막(Flowable Oxide) 및 절연성 폴리머(Polymer)중 어느 하나를 사용한 단일층 그리고 상기 단일층들을 조합한 복수층 중 어느 하나로 형성한다.
상기 절연막(37)은 저압화학기상증착(LPCVD;Low Pressure Chemical Vapor Deposition), 플라즈마화학기상증착(PECVD;Plasma Enhenced CVD) 및 스핀 코팅(spin coating) 중 어느 하나의 방법으로 형성한다.
상기 장벽층(39)은 티타늄(Ti) 상에 티타늄나이트라이드(TiN)를 증착하여 TiN/Ti 구조로 형성하는데, 이외에 내화 금속인 티타늄(Ti), 티타늄나이트라이드(TiN) 및 텅스텐나이트라이드(WN)를 사용하여 단일층 또는 이들을 조합한 복수층으로 형성할 수 있다.
상기 물질층(41)은 텅스텐(W), 알루미늄(Al), 구리(Cu), 다결정 실리콘, 텅스텐 실리콘 화합물, 알루미늄 구리 화합물, 알루미늄 구리 규소화합물 중 어느 하나로 형성한다.
도 2b를 참조하면, 상기 절연막(37)이 드러날 때까지 상기 물질층(41)/장벽층(39)을 화학기계적 연마(CMP)한다.
상기 CMP 공정은 2개 이상의 연마판을 구비하는 연마 장치의 한 연마판에서 상기 물질층(41)의 연마율이 상기 절연막(37)의 연마율보다 큰 연마제를 사용하여 진행하는데, 상기 콘택 홀(38) 사이에서는 상기 물질층(41)/장벽층(39)이 완전히 제거되지 않고 물질층(41a')/장벽층(39a')이 남겨진다.
도 2c를 참조하면, 상기 물질층(41)/장벽층(39)을 과연마한다.
그 결과 상기 절연막(37a)의 일부와 상기 잔유뮬인 물질층(41a')/장벽층(39a')이 제거된다.
도 2d를 참조하면, 상기 절연막(37b)을 화학기계적 연마(CMP)한다.
상기 도 2c의 연마 장치중 다른 연마판에서 상기 절연막(37b)의 연마율이 상기 물질층(41b)의 연마율보다 큰 연마제를 사용하여 연마 공정을 진행함으로써, 상기 콘택 홀(38) 내에 물질층(41c)/장벽층(39c) 구조의 콘택 플러그와 평탄화된 절연막(37c)을 얻을 수 있다.
이때 연마 시간을 조절함으로써 물질층(35b)/장벽층(33b)구조의 콘택 플러그를 일정한 두께로 형성할 수 있다.
이어서 상기 연마 공정중에 발생한 파티클을 제거하기 위해 상기 반도체 기판(21)을 탈이온수(DI Water)를 사용하여 세정(cleaning)하는 공정을 진행하는데 이는 상기 연마 장치중 세정 전용 연마포가 부착된 연마판에서 진행할 수 있다.
상기 연마 공정들은 동일한 CMP 장치에서 연속하여(In-Situ) 진행함으로써 공정이 단순해지는데, 다음에서는 CMP 장치와 연계하여 상기 연마 공정들을 상세히 설명하기로 한다.
먼저 하나 이상의 연마판에서 상기 물질층(41)/장벽층(39)을 연마한 후 다른 하나 이상의 연마판에서 상기 절연막(37b)을 연마하는데, 상기 물질층(41)/장벽층(39)을 연마할 때 사용하는 연마제는 보통 산성이고 상기 절연막(37b)을 연마할 때 사용하는 연마제는 염기성이다. 따라서 상기 물질층(41)/장벽층(39)을 연마한 후 반도체 기판을 절연막(37b)을 연마하기 위한 연마판으로 옮기면 페하(PH) 변화로 인해 상기 반도체 기판(31) 상에서 연마 입자가 응집되는 현상이 나타난다.
이러한 현상을 방지하기 위해 상기 반도체 기판을 세정하는 공정이 필요하다.
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 콘택 플러그(Contact Plug) 형성 방법중 제 2 실시예를 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 51은 반도체 기판을, 53은 층간 절연층을, 55a는 배선층을, 55b는 더미층을, 57·57a·57b·57c는 절연막을, 58은 콘택 홀을, 59·59a·59a'·59b·59c는 장벽층을, 61·61a·61a'·61b·61c는 물질층을 각각 나타낸다.
도 3a를 참조하면, 층간 절연층(53)이 형성된 반도체 기판(51) 상에 도전성 물질을 증착한 후 패터닝하여 배선층(55a)와 더미층(55b)을 형성하는 공정, 상기 배선층(55a)과 더미층(55b)이 형성된 반도체 기판(51) 상에 절연 물질을 증착하여 절연막(후속 공정에서 57로 패터닝됨)을 형성하는 공정, 사진 식각 방법을 이용하여 상기 배선층(55a)의 표면이 노출되도록 상기 절연막을 식각하여 콘택 홀(58) 및 절연막(57)을 형성하는 공정, 상기 콘택 홀(58)이 형성된 반도체 기판(51) 상에 장벽층(59)을 형성하는 공정 그리고 상기 장벽층(59)이 형성된 반도체 기판(51) 전면에 저저항 금속, 이를 포함한 화합물 및 다결정 실리콘 중 어느 하나를 증착하여 물질층(85)을 형성하는 공정을 차례로 진행한다.
상기 배선층(55a)과 더미층(55b)은 금속, 예컨대 알루미늄(Al)을 사용하여 형성한다.
상기 더미층(55b)은 상기 배선층(55a)들 사이의 거리가 커서 상기 절연막(57)이 평탄하게 증착되지 않는 것을 개선하기 위해 추가로 형성한 것으로서, 상기 배선층(55a)들과 1∼1000㎛ 간격을 가지도록 형성한다.
상기 절연막(57)은 SiO2, USG(Undoped Silicate Glass), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), SiOF, SiN, SiON, SOG(Spin On Glass), 유동성 산화막(Flowable Oxide) 및 절연성 폴리머(Polymer)중 어느 하나를 사용한 단일층 그리고 상기 단일층들을 조합한 복수층 중 어느 하나로 형성한다.
상기 절연막(57)은 저압화학기상증착(LPCVD;Low Pressure Chemical Vapor Deposition), 플라즈마화학기상증착(PECVD;Plasma Enhenced CVD) 및 스핀 코팅(spin coating) 방법으로 형성한다.
상기 장벽층(59)은 티타늄(Ti) 상에 티타늄나이트라이드(TiN)를 증착하여 TiN/Ti 구조로 형성하는데, 이는 상기 물질층(61)이 상기 절연막(57)으로 확산되는 것을 방지하기 위한 것이다. 이외에 내화 금속인 티타늄(Ti), 티타늄나이트라이드(TiN) 및 텅스텐나이트라이드(WN)를 사용하여 단일층 또는 이들을 조합한 복수층으로 형성할 수 있다.
상기 물질층(61)은 텅스텐(W), 알루미늄(Al), 구리(Cu), 다결정 실리콘, 텅스텐 실리콘 화합물, 알루미늄 구리 화합물, 알루미늄 구리 규소화합물 중 어느 하나를 사용하여 형성한다.
도 3b 내지 도 3d의 공정은 상기 제 1 실시예의 도 2b 내지 도 2d의 공정과 동일하게 진행한다.
그 결과 상기 콘택 홀(58) 내에 물질층(61c)/장벽층(59c) 구조의 콘택 플러그와 더욱 평탄도가 개선된 절연막(57c)을 얻을 수 있다.
도 4a 내지 도 4g는 본 발명에 의한 반도체 소자의 콘택 플러그(Contact Plug) 형성 방법중 제 3 실시예를 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 71은 반도체 기판을, 73은 층간 절연층을, 75a·95a·115a는 배선층을, 75b·95b·115b는 더미 패턴을, 77·77a는 제 1 절연막을, 79는 제 2 절연막을, 81·81a·81b는 제 3 절연막을, 82는 콘택 홀을, 83·83a·83b·103은 제 1 장벽층을, 85·85a·85b는 제 1 물질층을, 97은 제 4 절연막을, 99는 제 5 절연막을, 101은 제 6 절연막을, 103은 제 2 장벽층을 그리고 105는 제 2 물질층을 각각 나타낸다.
도 4a를 참조하면, 층간 절연층(73)이 형성된 반도체 기판(71) 상에 도전성 물질을 증착한 후 패터닝하여 배선층(75a)을 형성하는 공정과 상기 배선층(75a)이 형성된 반도체 기판(71) 상에 절연 물질을 증착하여 제 1 절연막(77)을 형성하는 공정을 진행한다.
상기 배선층(75a)은 금속, 예컨대 알루미늄(Al)을 사용하여 형성한다.
상기 배선층(75a) 사이에 더미 패턴(75b)을 형성할 수 있는데, 상기 더미 패턴(75b)은 상기 배선층(75a)들 사이의 거리가 커서 상기 절연막(77)이 평탄하게 증착되지 않는 것을 개선하기 위한 것으로서, 상기 배선층(75a)들과 1∼1000㎛ 간격을 가지도록 형성한다.
상기 제 1 절연막(77)은 SiO2, SiOF, SiN, SiON, USG(Undoped Silicate Glass) 및 BPSG(Boron Phosphorus Silicate Glass) 중 어느 하나를 사용하여 저압화학기상증착(LPCVD;Low Pressure Chemical Vapor Deposition) 및 플라즈마화학기상증착(PECVD;Plasma Enhenced CVD) 중 어느 하나의 방법으로 형성한다.
도 4b를 참조하면, 상기 제 1 절연막(77) 상에 SOG(Spin On Glass)를 증착한 후 상기 제 1 절연막(77)이 드러날 때까지 에치백(etch back)하여 제 2 절연막(79)을 형성한다.
상기 에치백 공정은 상기 제 1 절연막(77)을 평탄화하기 위한 공정으로서, 화학기계적 연마후 스핀 스크러빙(spin scrubbing) 공정을 진행하는 종래 방법에 비해 공정이 단순하고 비용이 절감되는 장점이 있다.
상기 제 2 절연막(79)은 SOG, 유동성 산화막(Flowable Oxide) 및 절연성 폴리머(Polymer)중 어느 하나를 사용하여 형성한다.
도 4c를 참조하면, 상기 제 1 절연막(77)과 제 2 절연막(79)이 형성된 반도체 기판(71) 상에 제 3 절연막(81)을 형성한다.
상기 제 3 절연막(81)은 이후 후속되는 연마 공정시 상기 제 2 절연막(79)이 노출되는 것을 방지하기 위한 것으로서, SiO2, SiOF, SiN, SiON, USG(Undoped Silicate Glass) 및 BPSG(Boron Phosphorus Silicate Glass) 중 어느 하나를 사용하여 저압화학기상증착 및 플라즈마화학기상증착 방법 중 어느 하나의 방법으로 형성한다.
도 4d를 참조하면, 사진 식각 방법을 이용하여 상기 배선층(75a)의 표면이 노출되도록 상기 제 3 절연막(81)과 제 2 절연막(77)을 식각하여 콘택 홀(82)을 형성하는 공정, 상기 콘택 홀(82)이 형성된 반도체 기판(71) 상에 제 1 장벽층(83)을 형성하는 공정 그리고 상기 제 1 장벽층(83)이 형성된 반도체 기판(71) 전면에 저저항 금속, 이를 포함한 화합물 및 다결정 실리콘 중 어느 하나를 증착하여 제 1 물질층(85)을 형성하는 공정을 차례로 진행한다.
상기 제 1 장벽층(83)은 티타늄(Ti) 상에 티타늄나이트라이드(TiN)를 증착하여 TiN/Ti 구조 이외에 내화 금속인 티타늄(Ti), 티타늄나이트라이드(TiN) 및 텅스텐나이트라이드(WN)를 사용하여 단일층 또는 이들을 조합한 복수층으로 형성할 수 있다.
상기 제 1 물질층(85)은 턴스텐(W), 알루미늄(Al), 구리(Cu), 다결정 실리콘, 텅스텐 실리콘 화합물, 알루미늄 구리 화합물, 알루미늄 구리 규소화합물 중 어느 하나르 사용하여 형성한다.
도 4e를 참조하면, 상기 제 3 절연막(81a)이 드러날 때까지 상기 제 1 물질층(85)/제 1 장벽층(83)을 화학기계적 연마(CMP)한다.
상기 CMP 공정은 2개 이상의 연마판을 구비한 연마 장치 중 하나 이상의 연마판에서 상기 제 1 물질층(85)의 연마율이 상기 제 3 절연막(81a)의 연마율보다 큰 연마제를 사용하여 진행한다.
도 4f를 참조하면, 연속하여 상기 제 3 절연막(81a)을 연마한다.
이때 상기 연마 장치중 다른 하나 이상의 연마판에서 상기 제 3 절연막(81b)의 연마율이 상기 제 1 물질층(85b)의 연마율보다 큰 연마제를 사용하여 연마하는데, 그 결과 제 1 물질층(85b)/제 1 장벽층(83b)구조의 콘택 플러그와 보다 평탄도가 개선된 제 3 절연막(81b)을 얻을 수 있다.
상기 연마 시간을 조절함으로써 상기 콘택 플러그를 원하는 두께로 형성한다.
추가로 상기 연마 공정들로 인해 상기 반도체 기판 상에 발생한 파티클을 제거하는 세정(cleaning) 공정이 필요한데, 이는 상기 연마 장치중 세정 전용 연마포가 부착된 연마판에서 진행할 수 있다.
도 4g를 참조하면, 상기 플러그가 형성된 반도체 기판(71)에 상기 도 4a 내지 도 4f의 공정들을 반복함으로써 상기 반도체 기판(91) 상에 다수의 배선층(75a, 95a, 115a)을 형성한다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 반도체 소자의 콘택 플러그 형성 방법은, 물질층 연마와 절연막 연마를 동일한 장치에서 연속하여(in-situ) 진행함으로써 공정을 단순화할 수 있다.
Claims (24)
- 반도체 기판 상에 도전성 물질을 증착한 후 패터닝하여 배선층을 형성하는 제 1 단계;상기 배선층이 형성된 반도체 기판 상에 절연 물질을 증착하여 절연막을 형성하는 제 2 단계;상기 배선층의 표면이 노출되도록 상기 절연막을 식각하여 콘택 홀을 형성하는 제 3 단계;상기 반도체 기판 전면에 저저항 금속, 이를 포함한 화합물 및 다결정 실리콘 중 어느 하나를 증착하여 물질층을 형성하는 제 4 단계;상기 절연막이 노출되도록 상기 물질층을 과연마하는 제 5 단계; 및연속하여(In-Situ) 상기 절연막을 연마하는 제 6 단계를 구비하는 것을 특징으로 하는 반도체 소자의 콘택 플러그(Contact Plug) 형성 방법.
- 제1항에 있어서, 상기 제 1 단계의 배선층 형성시상기 배선층 사이에 더미 패턴(dummy pattern)을 삽입하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제1항에 있어서, 상기 절연막은 SiO2, USG(Undoped Silicate Glass), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), SiOF, SiN, SiON, SOG(Spin On Glass), 유동성 산화막(Flowable Oxide) 및 절연성 폴리머(Polymer)중 어느 하나를 사용한 단일층 그리고 상기 단일층들을 조합한 복수층 중 어느 하나로 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제1항에 있어서, 상기 물질층은 텅스텐(W), 알루미늄(Al), 구리(Cu), 다결정 실리콘(Poly-Silicon), 텅스텐 실리콘 화합물, 알루미늄 구리 화합물 및 알루미늄 구리 규소화합물중 어느 하나를 사용하여 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제1항에 있어서, 상기 5 단계 및 제 6 단계는연마판을 2개 이상 구비한 화학기계적 연마(CMP) 장치를 이용하여 진행하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제1항에 있어서, 상기 제 5 단계에서는상기 물질층의 연마율이 상기 절연막의 연마율보다 큰 연마제를 사용하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제1항에 있어서, 상기 제 6 단계에서는상기 절연막의 연마율이 상기 물질층의 연마율보다 큰 연마제를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제1항에 있어서, 상기 제 6 단계후연속하여(In-situ) 상기 반도체 기판을 세정하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제1항에 있어서, 상기 제 3 단계 후 상기 단계들로 형성된 결과물의 구조를 따라 장벽층을 형성하는 단계를 추가하고 상기 제 5 단계에서 상기 물질층과 함께 상기 장벽층을 연마하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제9항에 있어서, 상기 장벽층은티타늄(Ti), 티타늄나이트라이드(TiN) 및 텅스텐 나이트라이드(WN)중 어느 하나를 사용한 단일층 그리고 상기 단일층을 조합한 복수층 중 어느 하나로 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 반도체 기판 상에 도전성 물질을 증착한 후 패터닝하여 배선층을 형성하는 제 1 단계;상기 배선층이 형성된 반도체 기판 상에 절연 물질을 증착하여 제 1 절연막을 형성하는 제 2 단계;상기 제 1 절연막의 함몰된 부분에 절연 물질을 채움으로써 제 2 절연막을 형성하는 제 3 단계;상기 제 1 절연막과 제 2 절연막이 형성된 반도체 기판 상에 제 3 절연막을 형성하는 제 4 단계;상기 배선층의 표면이 노출되도록 상기 제 3 절연막과 제 1 절연막을 식각하여 콘택 홀을 형성하는 제 5 단계;상기 반도체 기판 전면에 저저항 금속, 이를 포함한 화합물 및 다결정 실리콘 중 어느 하나를 증착하여 물질층을 형성하는 제 6 단계;상기 절연막이 노출되도록 상기 물질층을 과연마하는 제 7 단계; 및연속하여(In-Situ) 상기 절연막을 연마하는 제 8 단계를 구비하는 것을 특징으로 하는 반도체 소자의 콘택 플러그(Contact Plug) 형성 방법.
- 제11항에 있어서, 상기 제 1 단계의 배선층 형성시상기 배선층 사이에 더미 패턴(dummy pattern)을 삽입하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 제 1 및 제 3 절연막은 SiO2, SiOF, SiN, SiON, USG(Undoped Silicate Glass) 및 BPSG(Boron Phosphorus Silicate Glass) 중 어느 하나를 사용하여 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 제 1 및 제 3 절연막은저압화학기상증착(LPCVD;Low Pressure Chemical Vapor Deposition) 및 플라즈마화학기상증착(PECVD;Plasma Enhenced CVD) 중 어느 하나의 방법으로 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 제 2 절연막은상기 제 1 절연막이 형성된 반도체 기판 상에 절연 물질을 증착한 후 상기 제 1 절연막이 드러날 때까지 에치백(etch back)하여 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 제 2 절연막은SOG, 유동성 산화막(Flowable Oxide) 및 절연성 폴리머(Polymer)중 어느 하나를 사용하여 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 물질층은 텅스텐(W), 알루미늄(Al), 구리(Cu), 다결정 실리콘(poly-Silicon), 텅스텐 실리콘 화합물, 알루미늄 구리 화합물 및 알루미늄 구리 규소화합물중 어느 하나로 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 7 단계 및 제 8 단계는연마판을 2개 이상 구비한 화학기계적 연마(CMP) 장치를 이용하여 진행하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 제 7 단계에서는상기 물질층의 연마율이 상기 절연막의 연마율보다 큰 연마제를 사용하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 제 8 단계에서는상기 절연막의 연마율이 상기 물질층의 연마율보다 큰 연마제를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 제 8 단계후연속하여(In-situ) 상기 반도체 기판을 세정하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 제 5 단계 후 상기 단계들로 형성된 결과물의 구조를 따라 장벽층을 형성하는 단계를 추가하고 상기 제 7 단계에서 상기 물질층과 함께 상기 장벽층을 연마하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제22항에 있어서, 상기 장벽층은티타늄(Ti), 티타늄나이트라이드(TiN) 및 텅스텐 나이트라이드(WN)중 어느 하나를 사용한 단일층 그리고 상기 단일층을 조합한 복수층 중 어느 하나로 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
- 제11항에 있어서, 상기 제 8 단계 후상기 제 1 단계에서 제 8 단계를 반복함으로써 반도체 기판 상에 다수의 배선층을 형성하는 것을 특징으로하는 반도체 소자의 콘택 플러그 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069325A KR100243272B1 (ko) | 1996-12-20 | 1996-12-20 | 반도체 소자의 콘택 플러그 형성방법 |
| US08/942,859 US5960310A (en) | 1996-12-20 | 1997-10-02 | Polishing methods for forming a contact plug |
| JP31195697A JP3907022B2 (ja) | 1996-12-20 | 1997-11-13 | 半導体素子のコンタクトプラグ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069325A KR100243272B1 (ko) | 1996-12-20 | 1996-12-20 | 반도체 소자의 콘택 플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980050500A true KR19980050500A (ko) | 1998-09-15 |
| KR100243272B1 KR100243272B1 (ko) | 2000-03-02 |
Family
ID=19489899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960069325A KR100243272B1 (ko) | 1996-12-20 | 1996-12-20 | 반도체 소자의 콘택 플러그 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5960310A (ko) |
| JP (1) | JP3907022B2 (ko) |
| KR (1) | KR100243272B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060532A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3019021B2 (ja) * | 1997-03-31 | 2000-03-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
| KR100256056B1 (ko) * | 1997-09-08 | 2000-05-01 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
| EP0924760A3 (en) * | 1997-12-19 | 2001-05-16 | Texas Instruments Incorporated | Address transition detection circuit |
| JP3686248B2 (ja) | 1998-01-26 | 2005-08-24 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| KR100268459B1 (ko) * | 1998-05-07 | 2000-10-16 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
| US6187672B1 (en) * | 1998-09-22 | 2001-02-13 | Conexant Systems, Inc. | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing |
| JP2000150647A (ja) * | 1998-11-11 | 2000-05-30 | Sony Corp | 配線構造およびその製造方法 |
| JP2000183163A (ja) | 1998-12-14 | 2000-06-30 | Nec Corp | 半導体装置とその製造方法 |
| US6150261A (en) * | 1999-05-25 | 2000-11-21 | United Microelectronics Corp. | Method of fabricating semiconductor device for preventing antenna effect |
| US6396158B1 (en) * | 1999-06-29 | 2002-05-28 | Motorola Inc. | Semiconductor device and a process for designing a mask |
| US20020076866A1 (en) * | 1999-08-10 | 2002-06-20 | Meng-Jaw Cherng | Method for forming self-aligned contact |
| KR100419746B1 (ko) * | 2002-01-09 | 2004-02-25 | 주식회사 하이닉스반도체 | 반도체소자의 다층 금속배선 형성방법 |
| CN100453269C (zh) * | 2006-12-12 | 2009-01-21 | 友达光电股份有限公司 | 基板支架及其固定构件 |
| JP5489528B2 (ja) | 2009-05-12 | 2014-05-14 | キヤノン株式会社 | 光電変換装置の製造方法 |
| US8883638B2 (en) * | 2012-01-18 | 2014-11-11 | United Microelectronics Corp. | Method for manufacturing damascene structure involving dummy via holes |
| JP6665888B2 (ja) * | 2018-06-22 | 2020-03-13 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4956313A (en) * | 1987-08-17 | 1990-09-11 | International Business Machines Corporation | Via-filling and planarization technique |
| US5143820A (en) * | 1989-10-31 | 1992-09-01 | International Business Machines Corporation | Method for fabricating high circuit density, self-aligned metal linens to contact windows |
| US5073518A (en) * | 1989-11-27 | 1991-12-17 | Micron Technology, Inc. | Process to mechanically and plastically deform solid ductile metal to fill contacts of conductive channels with ductile metal and process for dry polishing excess metal from a semiconductor wafer |
| KR950011555B1 (ko) * | 1992-06-16 | 1995-10-06 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
| US5328553A (en) * | 1993-02-02 | 1994-07-12 | Motorola Inc. | Method for fabricating a semiconductor device having a planar surface |
| US5389194A (en) * | 1993-02-05 | 1995-02-14 | Lsi Logic Corporation | Methods of cleaning semiconductor substrates after polishing |
| TW290731B (ko) * | 1995-03-30 | 1996-11-11 | Siemens Ag | |
| US5710460A (en) * | 1995-04-21 | 1998-01-20 | International Business Machines Corporation | Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric |
| US5726099A (en) * | 1995-11-07 | 1998-03-10 | International Business Machines Corporation | Method of chemically mechanically polishing an electronic component using a non-selective ammonium persulfate slurry |
-
1996
- 1996-12-20 KR KR1019960069325A patent/KR100243272B1/ko not_active IP Right Cessation
-
1997
- 1997-10-02 US US08/942,859 patent/US5960310A/en not_active Expired - Lifetime
- 1997-11-13 JP JP31195697A patent/JP3907022B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060532A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189603A (ja) | 1998-07-21 |
| JP3907022B2 (ja) | 2007-04-18 |
| KR100243272B1 (ko) | 2000-03-02 |
| US5960310A (en) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100230392B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100243272B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP2702398B2 (ja) | 半導体構造物上に平坦な表面を形成する方法 | |
| US6051496A (en) | Use of stop layer for chemical mechanical polishing of CU damascene | |
| US5854140A (en) | Method of making an aluminum contact | |
| KR0179292B1 (ko) | 반도체소자의 다층배선 형성방법 | |
| CN100372097C (zh) | 制作集成电路中铜互连线的方法 | |
| KR19990006403A (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
| US6294470B1 (en) | Slurry-less chemical-mechanical polishing | |
| US6117766A (en) | Method of forming contact plugs in a semiconductor device | |
| US6326293B1 (en) | Formation of recessed polysilicon plugs using chemical-mechanical-polishing (CMP) and selective oxidation | |
| KR19980065748A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
| US20050014330A1 (en) | Method of planarizing an interlayer dielectric layer | |
| KR100268459B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
| US20010039114A1 (en) | Method Of Forming Contact Or Wiring In Semiconductor Device | |
| US20020173079A1 (en) | Dual damascene integration scheme using a bilayer interlevel dielectric | |
| JP3557700B2 (ja) | 配線形成方法 | |
| US20020001877A1 (en) | Interconnect formation in a semiconductor device | |
| KR100584496B1 (ko) | 반도체 소자 및 그 제조방법 | |
| WO2001054191A1 (en) | Damascene structure and method for forming a damascene structure | |
| JP3996859B2 (ja) | 半導体装置およびその製造方法 | |
| KR100657759B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100562319B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100439047B1 (ko) | 반도체 소자의 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E801 | Decision on dismissal of amendment | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 17 |
|
| EXPY | Expiration of term |