JP3897184B2 - 半導体素子の製造方法および端面発光型発光ダイオ−ドの製造方法 - Google Patents
半導体素子の製造方法および端面発光型発光ダイオ−ドの製造方法 Download PDFInfo
- Publication number
- JP3897184B2 JP3897184B2 JP30867496A JP30867496A JP3897184B2 JP 3897184 B2 JP3897184 B2 JP 3897184B2 JP 30867496 A JP30867496 A JP 30867496A JP 30867496 A JP30867496 A JP 30867496A JP 3897184 B2 JP3897184 B2 JP 3897184B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- dicing sheet
- electrode plate
- manufacturing
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【産業上の利用分野】
本発明は、LED等半導体発光素子の半導体素子の製造方法および端面発光型発光ダイオ−ドの製造方法に関するものである。
【0002】
【従来の技術】
特開平6−275684、特開平6−326365及び、特開平7−283439はいずれも半導体ウエハ−状態で加工、製造し、それぞれ電極部を構成し、側面部に絶縁コ−ティングを施し、ダイシング分割して表面実装型(SMD)部品に供する様工夫されたものである。特に、特開平6−275684、特開平7−283439はPN接合部周辺に溝を設けたり、メサ形成を施した半導体装置であり、特開平6−326365はウエハ−素子切断面に溝を設けこれを絶縁コ−トすることにより、PN接合部の保護を施したことを特徴としている。しかしながらこれらの絶縁コ−トの形成法をみると特開平6−275684ではウエハ−上にメサ構造体の溝部に絶縁材料層を形成したものをダイシングして分離するという特殊な方法によるものであり、また特開平6−326365ではウエハ−を縦横にダイシングした後に側面方向から所定のマスクシ−トを介して絶縁樹脂を注入硬化させて保護層を形成するものであるがこの保護層の厚みは側面を一様に薄くコ−ティングするものであって所望の機械的強度と光取り出し効率のバランスした任意の厚さに調整するものではない。また特に加工中の特性の測定に関する記載は見当らない。
【0003】
【発明が解決しようとする課題】
(1)本発明は絶縁物層の厚み、例えばLEDの光取り出し面を保護するための透光性樹脂の厚みを光取り出し効率を最大にすると共に機械的に所要の強度を要するにのに最適な任意の量に調整可能にする半導体素子の製造方法を提供するものである。通常テ−プエキスパンダ−は半導体ウエハ−がチップに切断された状態からチップ間隔を広げるためにシ−トを外周から引き延ばす機構であり1個ずつリ−ドフレ−ムやパッケ−ジの所定の場所に装着する工程に備えるものであるが、現行のものは単にそれだけの間接的手段に止まり直接的に電極板の接着加工等に関与するものではなかった。 本発明はこのテ−プエキスパンダ−に保持されるエキスパンドされたダイシングシ−トをダイシングされたチップ群の一括電極ボンディング工程に直接に関与させ最終的に所望の厚みの絶縁物層を持った半導体素子の生産性の高い廉価な製造方法を提供するものである。
(2)LEDのような半導体発光素子ウエハ−の場合、性能上極めて重要な要素は発光の出力である輝度の特性がウエハ−状態で把握できることが望ましい。上記特許公開公報に開示された加工方法は何れもリアルサイズで加工製造するため、完成体になるまで測定することが極めて困難である。現状のLEDウエハ−の電気的特性のチェックは、ウエハ−をハ−フダイシングし電極上面にプロ−バ−ピンを当てて特性をチェックし、不具合品はバッドマ−クをつけて後工程へ流す方法が一般的である。しかしながら特に端面発光型LED素子ウエハ−の場合は、上面電極部が閉ざされていることと、側面部から漏れる光で測定する場合でもチップ間隔が狭すぎるため反射光も出てこないので、現実的にこの型のLED素子のウエハ−段階での測定は電気的特性に限られ、輝度、色調等の光学的特性の検査はウエハ−当たり数個程度のロット判定に委ねられ結局完成品後の最終検査の段階まで持ち越されるのが現状であった。しかしながらウエハ−の品質が完成品まで把握できないことは製造プロセス上問題であり、どうやって光を効率的に取り出すかが求められていた。 本発明は現行技術の製造ラインに於ける上記の問題点を解消するためになされたもので、テ−プエキスパンダ−に保持されるダイシングシ−トの特性を上記(1)の電極板接着加工の段階のみならずさらに特性測定の段階でも積極的に利用して光の取り出し効率を上げ半導体発光素子を個々の素子に分離される前の状態で測定可能にする方法を提供するものである。
【0004】
【課題を解決するための手段】
1.上記目的を達成するために、本発明の半導体素子の製造方法は、ダイシングシ−ト上に貼着された半導体素子ウエハ−を縦、横、所望のチップサイズにフルダイシングを施し各半導体素子チップを形成する工程と、前記フルダイシングされた各半導体素子チップが貼着されたダイシングシ−トを所望の大きさまでエキスパンドする工程と、前記エキスパンドされたダイシングシ−ト上の各半導体素子チップの一方の電極部側を電極板に接着剤で接着し、該接着剤を硬化する工程と、前記ダイシングシ−トを剥離し、該ダイシングシ−トが剥離された各半導体素子チップの他方の電極部側を他の電極板に同様に接着剤で接着し、該接着剤を硬化する工程と、前記半導体素子チップ間に絶縁物を注入して半導体素子チップのフルダイシングされた面をコ−ティングし、硬化する工程と、前記電極板及び前記注入された絶縁物の部分を縦横にスライシングして個々の半導体素子に分離する工程と、を具備する事を特徴としている。
2.本発明の半導体素子の製造方法は上記の半導体素子の製造方法に於いて更に、前記電極板に接続の為のメッキ処理を施す工程を具備する事を特徴としている。
3.本発明の半導体素子の製造方法は上記の半導体素子の製造方法に於いて前記エキスパンドされたダイシングシ−ト上の各半導体素子チップの一方の電極部側を電極板に接着剤で接着し、該接着剤を硬化した後、前記ダイシングシ−トを剥離し、前記電極板に測定電源の一方の端子を共通に接続し、前記ダイシングシ−トが剥離された各半導体素子チップの電極部に測定電源の他端を接続して測定電圧を印加して各半導体素子チップの特性を測定する事を特徴としている。
4.更に本発明の半導体素子の製造方法はダイシングシ−ト上に貼着された半導体素子ウエハ−を縦、横、所望のチップサイズにフルダイシングを施し各半導体素子チップを形成する工程と、前記フルダイシングされた各半導体素子チップが貼着されたダイシングシ−トを所望の大きさまでエキスパンドする工程と、前記エキスパンドされたダイシングシ−ト上の各半導体素子チップの一方の電極部側を電極板に接着剤で接着し、該接着剤を硬化する工程と、前記ダイシングシ−トを剥離し、該ダイシングシ−トが剥離された各半導体素子チップの他方の電極部側を他の電極板に同様に接着剤で接着し、該接着剤を硬化する工程と、前記半導体素子チップ間に絶縁物を注入して半導体素子チップのフルダイシングされた面をコ−ティングし、硬化する工程と、これを導電性ダイシングシ−トに貼着して前記電極板及び前記注入された絶縁物の部分を縦横にスライシングして個々の半導体素子に分離する工程と、前記導電性ダイシングシ−トに測定電源の一方の端子を接続し、前記導電性ダイシングシートと非接続の各半導体素子の電極板に測定電源の他端を接続して測定電圧を印加して各半導体素子の特性を測定する工程と、前記ダイシングシ−トを剥離して各半導体素子を形成する工程とを具備する事を特徴としている。
5.本発明の半導体素子の製造方法は上記3及び4の1つに記載の半導体素子の製造方法に於いて、更に上記各測定結果に従って選別を行う工程を具備する事を特徴としている。
6.更に本発明の上記1乃至5記載の半導体素子の製造方法に於いて、前記電極板は導電性接着剤によって各半導体素子チップの電極に接着され、該導電性接着剤は前記電極板に転写又はスクリ−ン印刷された導電性銀ペ−ストであることを特徴としている。
7.更に本発明の上記1乃至5記載の半導体素子の製造方法に於いて、前記電極板は導電性接着剤によって各半導体素子チップの電極部側に接着され、該導電性接着剤は前記電極板に転写又はスクリ−ン印刷された異方導電性接着剤であることを特徴としている。
8.更に本発明の上記1乃至5記載の半導体素子の製造方法に於いて、前記半導体素子は発光ダイオ−ドであることを特徴としている。
9.更に本発明の上記1乃至5記載の半導体素子の製造方法に於いて、前記半導体素子は端面発光型発光ダイオ−ドであることを特徴としている。
10.さらに本発明は上記9記載の端面発光型発光ダイオ−ドの製造方法に於いて、前記絶縁物は透光性絶縁物であって、前記フルダイシングされた半導体素子チップの各面をコ−ティングする前記絶縁物の厚みは前記ダイシングシ−トのエキスパンドの量によって調整される事を特徴としている。
【0005】
【発明の実施の形態】
図1乃至図9は本発明に係る半導体発光素子の製造方法の第1実施例の各製造の状態を示す説明図、図10乃至図12は本発明の第2実施例の各製造の状態を示す説明図である。本発明の実施に先立って予めLED素子を形成したLED素子ウエハ−1と、LED素子の位置をマッピングしてある透明または半透明のプラスチック製ダイシングシ−ト2と完成品時のサイズに規定された微細プレス加工された一対の電極板5、7を準備する。電極板5、7としては例えば銅板のごとくAgペ−ストとなじみが良く、プレス加工やメッキ処理に適しているものが良い。準備が整った段階で以下の工程に入る。
【0006】
【第1実施例】
(1)図1(A)(B)にIに示すようにLED素子を内部に形成したLED素子ウエハ−1をダイシングシ−ト2上に貼り付ける。
(2)次に、図2(A)(B)に示すようにダイシングシ−ト2上に貼り付けられたLED素子ウエハ−1をストリ−ト3に沿って縦、横に所望のチップサイズにフルダイシングを施して各LED素子チップ4を形成する。図2(B)から分かるようにフルダイシングされたLED素子チップ4はダイシングシ−ト2に貼り付けられたままである。
【0007】
(3)次にこのフルダイシングされたLED素子チップ4の貼り付けられたダイシングシ−ト2を図3(A)(B)に示すように、完成時のサイズに規定された微細プレス加工された電極板5の1枡目より一回り小さめなLED素子位置状態の処まで、エキスパンドする。 図2(A)(B)から分かるようにダイシングシ−ト2は拡大されて2Eとなり各LED素子チップ4の間隔はその分だけ拡大される。
【0008】
(4)次に、図4(A)(B)に示すように前記エキスパンド完了後のダイシングシ−ト2E上に貼り付けられた各LED素子チップ4の電極部4e0上に前記電極板5を一括してボンディングする。実際には電極板5上に予め転写又はスクリ−ン印刷された導電性Agペ−スト又は異方導電性接着剤6によって電極板5を各LED素子チップ4の電極部4e0に貼り付ける。
(5)その後前記接着剤6を硬化乾燥させ、電極板5を各LED素子チップ4に固着させる。
【0009】
(6)次に、図5に示すように、前記ダイシングシ−ト2Eを剥離し、測定電源12の一方の端子m0を電極板5に接続し、測定電源12の他方の端子m1を各LED素子4の電極部4e1に順次切替え接続して測定電圧を印加し、測定装置13によってLED素子4から放射される光の特性測定をおこなう。
(7)特性測定完了後図6(A)(B)に示すように各LED素子チップ4の電極部4e1上にもう一枚の電極板7を一括してボンディングする。電極板5と同様実際には電極板7上に予め転写又はスクリ−ン印刷された導電性Agペ−スト又は異方導電性接着剤8によって電極板7を各LED素子チップ4の電極4e1に貼り付ける。
(8)前記接着剤8を硬化乾燥させ、電極板7をLED素子チップ4に固着させる。
【0010】
(9)次に、図7に示すように、エポキシ樹脂又はガラス等の透光性絶縁物9を各LED素子チップ4間に流入して充填する。
(10)充填した絶縁物9を硬化乾燥させる。
【0011】
(11)電極板5、7で挟まれ硬化された絶縁物9でモ−ルドされたLED素子チップ4群を図8(A)(B)に示すように、微細プレス加工された電極板5の枡目30に沿って電極板5、7及び絶縁物9の部分を縦横にフルダイシングしてSMD型の電極板付絶縁封止LED素子10を形成する。
(12)前記電極板付絶縁封止LED素子10の前記電極板5、7の上下面及び側面部の表面に付着している酸化膜を酸洗いにより除去する(図示せず)。
(13)さらに図9に示すように酸化膜を除去した前記電極面5、7上に半田メッキ又はAuメッキ14、15を施し、メッキ電極板付絶縁封止LED素子20を形成する。
【0012】
(14)上記工程後このメッキ電極板付絶縁封止LED素子20を所定の順序に従って特性等測定システムに供給し両電極板間に所定の測定電圧を印加し各メッキ電極板付絶縁封止LED素子20の諸特性の測定選別を行い合格品のみ次の工程に送る(図示せず)。
【0013】
(15)前記メッキ電極板付絶縁封止LED素子20の特性測定終了後,このメッキ電極板付絶縁封止LED素子20を構成要素とする例えばマルチ発光素子ユニット、フォトカプラ−等各種製品用途に対応するボンディング、パッケ−ジング、その他の最終仕上げ工程に送る(図示せず)。
【0014】
【第2実施例】
(16)上記工程図1乃至図7は第1実施例と全く同じであるので説明は省く。第2実施例では図7に示す電極板5、7で挟まれ硬化された透光性絶縁物9でモ−ルドされたLED素子チップ4群を図10(A)(B)に示すような導電性を有するダイシングシ−ト11上に貼着し、その後図11(A)(B)に示すように、微細プレス加工された電極板5の枡目30に沿って電極板5、7及び透光性絶縁物9の部分を縦横にフルダイシングしてSMD型の電極板付LED素子10を形成する。
【0015】
(17)図11(B)に示すように、このフルダイシングされた電極付絶縁封止LED素子チップ10群の一方の電極板7側に導電性ダイシングシ−ト11を介して測定電源12の一方の端子m0を共通接続すると同時に、電極付絶縁封止LED素子10群の反対側の各々の電極板5に測定電源12の他方の端子m1を順次に接続して各電極付絶縁封止LED素子10に所定の測定電圧を加えながらフルダイシングされた所定の隙間位置から測定装置13によって各電極板付絶縁封止LED素子10の輝度、色調、その他の特性の連続測定を行う。この電極板付絶縁封止LED素子10の隙間は図12に示すように必要に応じて前記導電性ダイシングシ−ト11を引き伸ばすことによって十分な大きさに設定することができる。
【0016】
(18)特性測定完了後、個々の電極板付絶縁封止LED素子10を導電性ダイシングシ−ト11から剥離し、この電極板付絶縁封止LED素子10の電極板5、7の上下面及び側面部の表面に付着している酸化膜を酸洗い等により除去する(図示せず)。
(19)さらに図9に示すように酸化膜を除去した前記電極面5、7上に半田メッキ又はAuメッキ10、11を施してメッキ電極板付絶縁封止LED素子20を形成する。
【0017】
(20)上記工程後このメッキ処理されたメッキ電極付絶縁封止LED素子20を所定の順序に従って特性等測定システムに供給し両電極板間に所定の測定電圧を印加し各メッキ電極板付絶縁封止LED素子20の最終的諸特性の連続測定選別を行い合格品のみ次の工程に送る(図示せず)。
【0018】
(21)前記メッキ電極板付絶縁封止LED素子20を構成要素とする例えばマルチ発光素子ユニット、フォトカプラ−等各種製品用途に対応するボンディング、パッケ−ジング、その他の最終仕上げ工程に送る(図示せず)。
【0019】
上記実施例では半導体素子の最適実施例としてLED素子を形成したLED素子ウエハ−について説明したが、本発明はこれに限定されるもものではなく各種ダイオード、バリスタ、サ−ミスタ等の半導体2端子素子は勿論、トランジスタ等の半導体3端子素子であっても電極板を分割して両端から端子を取り出すようにすれば何端子素子であっても本発明の方法で製造可能であり、本発明の製造技術は極めて広範な応用範囲を具備するものである。このようなダイシングシ−トのエキスパンド特性を利用した製造方法は類例がなく本発明に独特のものでありその生産技術的効果は甚大である。
【0020】
上記方法に依って製造された半導体素子、特に上記最適実施例として記載したメッキ電極板付きLED素子20(端面発光型LED素子)は立方体に近い機械的に安定した形状を具備すると共に、両電極板5、7を除く4面は透光性樹脂9によって封止(コ−ティング)されており、この透光性樹脂の厚みは機械的強度の許す範囲で光取り出し率が最大となるように前述のダイシングシ−トのエキスパンドの量を調整することによって最適量に設定することができる。従ってこの構造自体に測定を容易にする性質を具備しており本発明の測定方法と相まって測定機能を高めている。
【0021】
【発明の効果】
(1)本発明は、テ−プエキスパンダ−に保持されるエキスパンドされたダイシングシ−ト2の特性をフルに活用しダイシングされたチップ群の一括電極形成工程に直接利用して最終的に任意の厚みを有する絶縁層を具備する半導体素子の製造方法を可能にした。
(2)本発明は更に、導電性を有するダイシングシ−ト11の特性を利用して半導体素子、特に半導体発光素子(LED等)の製造プロセスに於いて完成品が形成され分離される前工程で素子の電気的及び光学的特性の測定を行うことを可能にし、良、不良を最終仕上げ工程前に選別し、製造ラインの流れを潤滑化し、生産性を著しく向上させた。
【図面の簡単な説明】
【図1】LED素子ウエハ−1をダイシングシ−ト2に貼り付ける状態を示す説明図でAはその平面図、BはそのIB−IB矢視部分断面図である。
【図2】LED素子ウエハ−1をダイシングシ−ト2に貼り付けてフルダイシングしてLED素子チップ4に分離する状態を示す説明図でAはその平面図,BはそのIIB−IIB矢視部分断面図である。
【図3】フルダイシングして形成した半導体素子チップ4を貼り付けてダイシングシ−ト2をエキスパンド2Eする状態を示す説明図でAはその平面図,BはそのIIIB−IIIB矢視部分断面図である。
【図4】エキスパンドされたダイシングシ−ト2Eに貼り付けられたLED素子チップ4の一方の電極側を電極板5に導電性接着剤6を用いて一括ダイボンディングする状態を示す説明図でAはその平面図,BはそのIVB−IVB矢視部分断面図である。
【図5】エキスパンドされたダイシングシ−ト2Eを剥離して測定電圧を印加してLED素子チップ4の特性測定を行う状態を示す説明図である。
【図6】図3(B)の剥離された各LED素子チップ4の電極側にもう一枚の電極板7を導電性接着剤8を用いて一括ダイボンディングする状態を示す説明図でAはその平面図,BはそのVIB−VIB矢視部分断面図である。
【図7】透光性樹脂等絶縁物9を注入する状態を示す説明図である。
【図8】電極板5、7で挟まれ絶縁物9でモ−ルドされたLED素子チップ4群(図7)を微細プレス加工された電極板5の枡目30に沿って縦横にフルダイシングして電極板付絶縁封止LED素子10を形成する状態を示す説明図で、Aはその平面図,BはそのVIIIB−VIIIB矢視部分断面図である。
【図9】上記本発明の工程によって形成された電極板付絶縁封止LED素子10の電極5、7上にメッキ14、15を施して形成したメッキ電極板付絶縁封止LED素子20の外観斜視図である。
【図10】電極板5、7で挟まれ絶縁物9でモ−ルドされたLED素子チップ4群(図7)を導電性ダイシングシ−ト11上に貼着する状態を示す説明図でAはその平面図,BはそのXB−XB矢視部分断面図である。
【図11】導電性ダイシングシ−ト11上に貼着した電極板付絶縁封止LED素子チップ4群(図7)をフルダイシングして個々の電極板付絶縁封止LED素子10を形成する状態を示す説明図で、Aはその平面図,BはそのXIB−XIB矢視部分断面図であり、測定電圧を導電性ダイシングシ−トと各々の電極板間に印加して特性測定を行う状態を表している。
【図12】図11に於いて導電性ダイシングシ−ト11を引き伸ばして各電極付絶縁封止LED素子10の間隔を広げて測定を容易にした状態を示す説明図である。
【符号の説明】
1 LED素子ウエハ−
2 ダイシングシ−ト
2E エキスパンドされたダイシングシ−ト
3 ストリ−ト
4 LED素子チップ
5、7 電極板
6、8 導電性接着剤
9 注入された透光性絶縁物
10 電極板付絶縁封止LED素子
11 導電性ダイシングシ−ト
11E エキスパンドされた導電性ダイシングシ−ト
12 測定電源
13 測定装置
14、15 半田またはAuメッキ
20 メッキ電極板付絶縁封止LED素子
30 枡目
Claims (10)
- 半導体素子の製造方法であってダイシングシ−ト上に貼着された半導体素子ウエハ−を縦、横、所望のチップサイズにフルダイシングを施し各半導体素子チップを形成する工程と、
前記フルダイシングされた各半導体素子チップが貼着されたダイシングシ−トを所望の大きさまでエキスパンドする工程と、
前記エキスパンドされたダイシングシ−ト上の各半導体素子チップの一方の電極部側を電極板に接着剤で接着し、該接着剤を硬化する工程と、
前記ダイシングシ−トを剥離し、該ダイシングシ−トが剥離された各半導体素子チップの他方の電極部側を他の電極板に同様に接着剤で接着し、該接着剤を硬化する工程と、
前記半導体素子チップ間に絶縁物を注入して半導体素子チップのフルダイシングされた面をコ−ティングし、硬化する工程と、
前記電極板及び前記注入された絶縁物の部分を縦横にスライシングして個々の半導体素子に分離する工程と、
を具備する事を特徴とする半導体素子の製造方法。 - 請求項1記載の半導体素子の製造方法に於いて更に、
前記電極板に接続の為のメッキ処理を施す工程を具備する
事を特徴とする半導体素子の製造方法。 - 請求項1記載の半導体素子の製造方法に於いて
前記エキスパンドされたダイシングシ−ト上の各半導体素子チップの一方の電極部側を電極板に接着剤で接着し、該接着剤を硬化した後、前記ダイシングシ−トを剥離し、前記電極板に測定電源の一方の端子を共通に接続し、前記ダイシングシ−トが剥離された各半導体素子チップの電極部に測定電源の他端を接続して測定電圧を印加して各半導体素子チップの特性を測定する
事を特徴とする半導体素子の製造方法。 - 半導体素子の製造方法であってダイシングシ−ト上に貼着された半導体素子ウエハ−を縦、横、所望のチップサイズにフルダイシングを施し各半導体素子チップを形成する工程と、
前記フルダイシングされた各半導体素子チップが貼着されたダイシングシ−トを所望の大きさまでエキスパンドする工程と、
前記エキスパンドされたダイシングシ−ト上の各半導体素子チップの一方の電極部側を電極板に接着剤で接着し、該接着剤を硬化する工程と、
前記ダイシングシ−トを剥離し、該ダイシングシ−トが剥離された各半導体素子チップの他方の電極部側を他の電極板に同様に接着剤で接着し、該接着剤を硬化する工程と、
前記半導体素子チップ間に絶縁物を注入して半導体素子チップのフルダイシングされた面をコ−ティングし、硬化する工程と、
これを導電性ダイシングシ−トに貼着して前記電極板及び前記注入された絶縁物の部分を縦横にスライシングして個々の半導体素子に分離する工程と、
前記導電性ダイシングシ−トに測定電源の一方の端子を接続し、前記導電性ダイシングシートと非接続の各半導体素子の電極板に測定電源の他端を接続して測定電圧を印加して各半導体素子の特性を測定する工程と、
前記ダイシングシ−トを剥離して各半導体素子を形成する工程とを具備する
事を特徴とする半導体素子の製造方法。 - 請求項3及び4の1つに記載の半導体素子の製造方法に於いて、更に上記各測定結果に従って選別を行う工程を具備する
事を特徴とする半導体素子の製造方法。 - 前記電極板は導電性接着剤によって各半導体素子チップの電極に接着され、該導電性接着剤は前記電極板に転写又はスクリ−ン印刷された導電性銀ペ−ストである
ことを特徴とする請求項1乃至5中の1つに記載の半導体素子の製造方法。 - 前記電極板は導電性接着剤によって各半導体素子チップの電極部側に接着され、該導電性接着剤は前記電極板に転写又はスクリ−ン印刷された異方導電性接着剤である
ことを特徴とする請求項1乃至5中の1つに記載の半導体素子の製造方法。 - 前記半導体素子は発光ダイオ−ドである
ことを特徴とする請求項1乃至5の中の1つに記載の半導体素子の製造方法。 - 前記半導体素子は端面発光型発光ダイオ−ドである
ことを特徴とする請求項1乃至5の中の1つに記載の半導体発光素子の製造方法。 - 前記絶縁物は透光性絶縁物であって、前記フルダイシングされた半導体素子チップの各面をコ−ティングする前記絶縁物の厚みは前記ダイシングシ−トのエキスパンドの量によって調整される
事を特徴とする請求項9記載の端面発光型発光ダイオ−ドの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30867496A JP3897184B2 (ja) | 1996-11-06 | 1996-11-06 | 半導体素子の製造方法および端面発光型発光ダイオ−ドの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30867496A JP3897184B2 (ja) | 1996-11-06 | 1996-11-06 | 半導体素子の製造方法および端面発光型発光ダイオ−ドの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10144631A JPH10144631A (ja) | 1998-05-29 |
JP3897184B2 true JP3897184B2 (ja) | 2007-03-22 |
Family
ID=17983929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30867496A Expired - Fee Related JP3897184B2 (ja) | 1996-11-06 | 1996-11-06 | 半導体素子の製造方法および端面発光型発光ダイオ−ドの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3897184B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004221187A (ja) | 2003-01-10 | 2004-08-05 | Toshiba Corp | 半導体装置の製造装置及びその製造方法 |
JP5018625B2 (ja) * | 2008-05-08 | 2012-09-05 | 株式会社デンソー | 半導体装置の製造方法 |
JP5518502B2 (ja) | 2009-01-27 | 2014-06-11 | シチズン電子株式会社 | 発光ダイオードの製造方法 |
JP5350980B2 (ja) * | 2009-11-02 | 2013-11-27 | シチズン電子株式会社 | Led素子の製造方法 |
JP5418160B2 (ja) * | 2009-11-13 | 2014-02-19 | 凸版印刷株式会社 | Icチップの製造方法 |
JP5471805B2 (ja) * | 2010-05-14 | 2014-04-16 | サンケン電気株式会社 | 発光素子及びその製造方法 |
JP5781864B2 (ja) * | 2011-08-25 | 2015-09-24 | 株式会社日本マイクロニクス | 発光素子の検査装置及び検査方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125633A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 集積回路 |
JPH04271140A (ja) * | 1991-02-27 | 1992-09-28 | Fujitsu Ltd | 半導体チップの製造方法 |
JPH0697280A (ja) * | 1992-09-10 | 1994-04-08 | Hitachi Ltd | チップ形状半導体素子 |
JPH06204271A (ja) * | 1992-12-29 | 1994-07-22 | Taiyo Yuden Co Ltd | 角形チップ部品への外装塗料及び導電ペースト塗布方法 |
JP2770707B2 (ja) * | 1993-06-02 | 1998-07-02 | 信越半導体株式会社 | AlGaInP系発光素子用チップの製造方法 |
JPH07297451A (ja) * | 1994-04-21 | 1995-11-10 | Toshiba Corp | 半導体装置 |
JPH07302930A (ja) * | 1994-04-28 | 1995-11-14 | Sanyo Electric Co Ltd | 発光ダイオード及びその製造方法 |
JPH0870081A (ja) * | 1994-08-29 | 1996-03-12 | Nippondenso Co Ltd | Icパッケージおよびその製造方法 |
-
1996
- 1996-11-06 JP JP30867496A patent/JP3897184B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10144631A (ja) | 1998-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5528075A (en) | Lead-on-chip integrated circuit apparatus | |
EP0844665A2 (en) | Wafer level packaging | |
CN103117279B (zh) | 形成芯片在晶圆的总成的方法 | |
US4441248A (en) | On-line inspection method and system for bonds made to electronic components | |
JP2003007652A (ja) | 半導体チップの製造方法 | |
US6407333B1 (en) | Wafer level packaging | |
US4209358A (en) | Method of fabricating a microelectronic device utilizing unfilled epoxy adhesive | |
KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
JP3897184B2 (ja) | 半導体素子の製造方法および端面発光型発光ダイオ−ドの製造方法 | |
JPH0870081A (ja) | Icパッケージおよびその製造方法 | |
JP2003155591A (ja) | 板状体の製造方法およびそれを用いた回路装置の製造方法 | |
TW201535624A (zh) | 晶圓級扇出晶片的封裝結構及封裝方法 | |
TW201735200A (zh) | 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體 | |
US6368893B1 (en) | Method of fabricating semiconductor device | |
US20130288408A1 (en) | Method for manufacturing led | |
US6326232B1 (en) | Method of fabricating semiconductor device | |
US10665475B2 (en) | Quad flat no lead package and method of making | |
WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
CN108336053A (zh) | 封装器件和封装器件的制造方法 | |
KR20090089399A (ko) | 집적 회로 패키지 및 집적 회로 패키지에서 방열시키는 방법 | |
US10504806B2 (en) | Semiconductor package with electrical test pads | |
WO2020127442A2 (en) | Semiconductor module having a semiconductor and a housing partially enclosing the semiconductor | |
TWI236718B (en) | Chip packaging method without lead frame | |
JP5121807B2 (ja) | 半導体装置の製造方法 | |
JP2002373953A (ja) | 気密封止icパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |